KR20130069351A - 수직형 발광다이오드(led) 다이 및 제조방법 - Google Patents

수직형 발광다이오드(led) 다이 및 제조방법 Download PDF

Info

Publication number
KR20130069351A
KR20130069351A KR1020120114802A KR20120114802A KR20130069351A KR 20130069351 A KR20130069351 A KR 20130069351A KR 1020120114802 A KR1020120114802 A KR 1020120114802A KR 20120114802 A KR20120114802 A KR 20120114802A KR 20130069351 A KR20130069351 A KR 20130069351A
Authority
KR
South Korea
Prior art keywords
metal
type semiconductor
semiconductor layer
light emitting
emitting diode
Prior art date
Application number
KR1020120114802A
Other languages
English (en)
Inventor
지엔-이 추
천-푸 추
차오-천 청
Original Assignee
세미엘이디즈 옵토일렉트로닉스, 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세미엘이디즈 옵토일렉트로닉스, 컴퍼니 리미티드 filed Critical 세미엘이디즈 옵토일렉트로닉스, 컴퍼니 리미티드
Publication of KR20130069351A publication Critical patent/KR20130069351A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

수직형 발광다이오드(VLED) 다이는, 제1 표면 및 이와 반대측의 제2 표면을 가지는 제1 금속; 상기 제1 금속의 상기 제2 표면 상의 제2 금속; 상기 제1 금속의 상기 제1 표면 상의 p-타입 반도체층; 상기 p-타입 반도체층 상에 광을 발광하도록 구성된 다중양자우물(MQW)층; 및 상기 다중양자우물(MQW)층 상의 n-타입 반도체층을 포함한다.

Description

수직형 발광다이오드(LED) 다이 및 제조방법{Vertical light emitting diode die and method of fabrication}
본 발명은, 개략적으로 광전자 소자에 관한 것으로서, 보다 상세히는, 수직형 발광다이오드(VLED; Vertical Light Emitting Diode) 다이(die) 및 그 제조방법에 관한 것이다.
발광다이오드(LED)와 같은 광전자 시스템은, 기판 상에 실장되는 1 이상의 발광다이오드(LED) 다이를 포함할 수 있다. 수직형 발광다이오드(VLED) 다이로 알려진 한 타입의 발광다이오드(LED) 다이는, GaN과 같은 화합물 반도체 재료로 만들어지는 다층 반도체 기판을 포함한다. 상기 반도체 기판은, p-타입 불순물을 가지는 p-타입 가둠(confinement)층, n-타입 불순물을 가지는 n-타입 가둠층, 및 상기 가둠층들 사이에 배치되어 빛을 발광하도록 구성된 다중양자우물(MQW; multiple 양자우물)층을 포함할 수 있다.
본 발명은, 수직형 발광다이오드(VLED) 다이 및 상기 수직형 발광다이오드(VLED) 다이를 제조하는 방법에 관한 것이다. 상기 수직형 발광다이오드(VLED)는, 향상된 열적 특성 및 전기적 특성을 가지는 발광다이오드(LED)를 제조하는데 이용될 수 있다.
수직형 발광다이오드(VLED) 다이는, 제1 표면과 이와 반대쪽의 제2 표면을 가지는 제1 금속, 상기 제1 금속의 상기 제2 표면상의 제2 금속, 및 상기 제1 금속 상의 에피택셜 스택을 포함한다. 상기 제1 금속과 상기 제2 금속은, 상기 에피택셜 스택을 보호하기 위한 계단구조를 형성한다. 상기 에피택셜 스택은, 상기 제1 금속의 상기 제1 표면상의 제1 타입 반도체층, 상기 제1 반도체층 상에서 광을 발광하도록 구성된 다중양자우물(MQW)층, 및 상기 다중양자우물(MQW)층 상의 제2 타입 반도체층을 포함한다. 예시를 위한 실시예에 있어서, 상기 제1 타입 반도체층은, p-GaN과 같은 p-타입 층으로 이루어지고, 상기 제2 타입 반도체층은, n-GaN과 같은 n-타입 층으로 이루어진다.
수직형 발광다이오드(VLED) 다이를 제조하는 방법은, 캐리어 기판을 제공하는 단계, 상기 캐리어 기판상에 에피택셜 스택을 형성하는 단계, 상기 에피택셜 스택과 상기 캐리어 기판을 통하여 크리스-크로스(criss-cross) 패턴으로 복수의 제1 트렌치(trench)를 형성하여 상기 캐리어 기판 상에 복수의 다이를 정의하는 단계, 상기 에피택셜 스택 상에 반사층을 형성하는 단계, 상기 반사층 위 및 상기 트랜치 내에 시드(seed)층을 형성하는 단계, 상기 시드층 상에 제1 면적을 가지는 제1 금속을 형성하는 단계, 상기 제1 금속 상에 상기 제1 면적보다 작은 제2 면적을 가지는 제2 금속을 형성하는 단계, 상기 캐리어 기판을 제거하는 단계, 상기 에피택셜 스택을 통하여 상기 시드층까지 복수의 제2 트렌치를 형성하는 단계, 및 상기 다이들을 복수의 개별 수직형 발광다이오드(VLED) 다이로 분할하는 단계를 포함한다.
상기 수직형 발광다이오드(VLED)는, 향상된 열적 특성 및 전기적 특성을 가지는 발광다이오드(LED)를 제조하는데 이용된다.
예시적 실시예들이, 도면의 그림들을 참조하여 설명되어 있다. 여기에 기재된 이들 실시예와 도면은, 한정이 아니라 설명의 목적을 위한 것으로 해석되어야 한다.
도 1a는, 수직형 발광다이오드(VLED) 다이의 개략 단면도이다.
도 1b는, 수직형 발광다이오드(VLED) 다이의 개략 평면도이다.
도 1c는, 수직형 발광다이오드(VLED) 다이의 개략 저면도이다.
도 2는, 수직형 발광다이오드(VLED) 다이와 결합하는 발광다이오드 시스템의 개략 단면도이다.
도 3a 내지 도 3k는, 수직형 발광다이오드(VLED) 다이를 제조하는 방법에 있어서의 예시적 단계를 나타내는 개략 단면도이다.
도 1a 내지 도 1c를 참조하면, 수직형 발광다이오드(VLED) 다이(10)(도 1a)는, 제1 금속(12), 제2 금속(14), 상기 제1 금속(12) 상의 p-타입 반도체층(16), 상기 p-타입 반도체층(16) 상의 다중양자우물(MQW)층(18), 및 상기 다중양자우물(MQW)층(18) 상의 n-타입 반도체층(20)을 포함한다. 상기 수직형 발광다이오드(VLED) 다이(10)는, 상기 제1 금속(12) 상의 시드(seed)층(22)(도 1a)과 상기 시드층(22) 상의 반사층(24)(도 1a)을 더욱 포함한다.
상기 p-타입 반도체층(16) 용도로 바람직한 재료는, p-GaN으로 이루어진다. 상기 p-타입 층 용도로 적당한 기타 재료는, AlGaN, InGaN 및 AlInGaN을 포함한다. 상기 n-타입 반도체층(20) 용도로 바람직한 재료는, n-GaN으로 이루어진다. 상기 n-타입 층 용도로 적당한 기타 재료는, AlGaN, InGaN 및 AlInGaN을 포함한다. 상기 다중양자우물(MQW)층(18)은, GaAs와 같은 반도체 재료로 이루어질 수 있고, 이는 상대적으로 넓은 밴드갭을 가지는 AlAs와 같은 반도체 재료의 두 층 사이에 끼워질 수 있다.
상기 제1 금속(12)(도 1a)은, 제1 표면(26)(도 1a) 및 이와 반대쪽의 제2 표면(28)(도 1a)을 포함한다. 상기 반사층(24)(도 1a)은, 상기 제1 표면(26)(도 1a) 상에 형성되고, 상기 제2 금속(14)(도 1a)은, 상기 제2 표면(28)(도 1a) 상에 형성된다. 도 1b에 도시된 바와 같이, 상기 제1 금속(12)(도 1a)은, 개략적으로 4개의 동일변을 가져서 정사각 주변윤곽을 가진다. 또는, 상기 제1 금속(12)(도 1a)은, 어떠한 적절한 다각형 주변윤곽(예컨대, 직사각, 삼각), 또는 원형 윤곽을 가질 수도 있다. 게다가, 상기 제1 금속(12)(도 1a)은, 각 변에 두께(d1)(도 1a)와 폭(W1)(도 1b)을 가진다. 상기 제1 금속(12)의 상기 두께(d1)에 대한 대표적인 범위는, 1 ㎛ 내지 500 ㎛일 수 있다. 상기 제1 금속(12)의 상기 폭(W1)에 대한 대표적인 범위는, 1 ㎛ 내지 10000 ㎛일 수 있다. 원형 윤곽인 경우에는, 상기 폭(W1)은, 원(circle)의 직경(D)과 동등할 수 있다. 상기 제1 금속(12)(도 1a)의 면적에 대한 대표적인 값은, 1 ㎛2 내지 108 ㎛2일 수 있다.
상기 제1 금속(12)(도 1a)은, 적절한 증착공정을 이용하여 형성되는, 단일 금속층 또는 2 이상의 금속층의 스택으로 이루어질 수 있다. 또한, 상기 제1 금속(12) 용도의 재료는, 높은 전기전도도 및 높은 열전도도를 제공하도록 선택된다. 상기 제1 금속(12)으로서 적절한 재료는, Cu, Ni, Ag, Au, Co, Cu-Co, Ni-Co, Cu-Mo, Ni/Cu, Ni/Cu-Mo 및 이들 금속의 합금을 포함한다. 상기 제1 금속(12)을 형성하기 위한 적절한 증착공정은, 전착(electro-deposition), 무전해도금(electroless-deposition), 화학 기상증착(CVD), 플라즈마강화 화학 기상증착(PECVD), 물리 기상증착(PVD), 증착(evaporation), 및 플라즈마 스프레이(plasma spray)를 포함한다.
상기 제2 금속(14)(도 1a)은, 개략적으로 상기 제1 금속(12) 상에 대칭적으로 센터링된 4개의 동일변을 가져서 사각 주변윤곽을 가진다. 또는, 상기 제2 금속(14)(도 1a)은, 어떠한 적절한 주변윤곽(예컨대, 직사각, 삼각)을 가질 수도 있고, 상기 제1 금속 상에 옵셋(offset)될 수도 있다. 또는, 상기 제2 금속(14)(도 1a)은, 상기 제1 금속(12)(도 1a)도 마찬가지이지만, 원형 주변윤곽을 가질 수 있고, 동심으로 정렬을 할 수 있다. 또한, 상기 제2 금속(14)(도 1a)은, 각 변에 두께(d2)(도 1a)와 폭(W2)(도 1b)을 가진다. 상기 두께(d2)에 대한 대표적인 범위는, 1㎛ 내지 500 ㎛일 수 있다. 상기 폭(W2)에 대한 대표적인 범위는, 0.5 ㎛ 내지 9999 ㎛일 수 있다. 상기 제2 금속(14)(도 1a)의 최대폭(W2)과 면적은, 기하학적 형상에 의존하지만, 상기 제1 금속(12)(도 1a)의 최대폭(W1)과 면적보다 작다. 달리 말하면, 상기 제1 금속(12)(도 1a)의 상기 최대폭(W1)과 면적은, 상기 제2 금속(14)(도 1a)의 상기 최대폭(W2)과 면적보다 크다. 이와 같이, 상기 제1 금속(12)(도 1a)과 상기 제2 금속(14)(도 1a)은, 계단형 보호구조를 형성한다. 후술하는 청구항에 있어서, 상기 제1 금속(12)의 면적은 "제1 면적"이라 하고, 상기 제2 금속(14)의 면적은 "제2 면적"이라 한다.
상기 제2 금속(14)(도 1a)은, 적절한 증착공정을 이용하여 형성되는 싱글 금속층, 또는 2 이상의 금속층의 스택으로 이루어질 수 있다. 또한, 상기 제2 금속(14) 용도의 재료는, 높은 전기전도도 및 높은 열전도도를 제공하도록 선택된다. 상기 제2 금속(14)용으로 적절한 재료는, Cu, Ni, Ag, Au, Co, Cu-Co, Ni-Co, Cu-Mo, Ni/Cu, Ni/Cu-Mo 및 이들 금속의 합금을 포함한다. 상기 제2 금속(14) 용도로 적절한 증착공정은, 전착(electro-deposition), 무전해도금(electroless-deposition), 화학 기상증착(CVD), 플라즈마강화 화학 기상증착(PECVD), 물리 기상증착(PVD), 증착(evaporation), 및 플라즈마 스프레이(plasma spray)를 포함한다.
상기 시드층(22)(도 1a)은, 전착이나 무전해도금과 같은, 적절한 증착공정을 이용하여 형성되는 블랭킷(blanket) 증착 금속층으로 이루어질 수 있다. 앞으로 더 설명되겠지만, 상기 시드층(22)은, 전기도금이나 무전해도금과 같은, 적절한 증착공정을 이용한 상기 제1 금속(12)과 상기 제2 금속(14)의 형성을 조력하기 위하여 구성된다. 또한, 상기 시드층(22)은, 싱글 금속층 또는 금속스택으로 이루어질 수 있다. 상기 시드층(22) 용도로 적절한 재료는, Ta/Cu, Ta/TaN/Cu/ TaN/Cu, Ti/TaN/Cu/ Ta/TiN/Cu, Ti/Cu, Ti/Tn/Cu/ TiN/Cu, Cr/Au, Cr/Au/Ni/Au, Cr/Au/Ti/Ni/Au, Ti/Au 및 Ti/Ni/Au를 포함한다. 상기 반사층(24)도, 싱글 금속층 또는 금속스택으로 이루어질 수 있다. 상기 반사층(24) 용도로 적절한 재료는, Ag/Ti/Au, Ag/TiN/Cu, Ag/Ta/Au, Ag/W/Au, Ag/TaN/Cu, Ag/Ni/Au, Al/Ta/Au, Al/TaN/Cu, Ni/Ag, Ni/Al 및 Ni/Ag/Ni/Au를 포함한다.
상기 p-타입 반도체층(16)(도 1a), 상기 다중양자우물(MQW)층(18)(도 1a) 및 상기 n-타입 반도체층(20)(도 1a)은, 상기 시드층(22) 상에 두께(d)를 가지는 에피택셜 스택(30)(도 1a)을 형성한다. 상기 에피택셜 스택(30)에 있어서, 상기 p-타입 반도체층(16)(도 1a)과 상기 n-타입 반도체층(20)(도 1a)은, 가둠(confinement)층으로서 기능하고, 상기 다중양자우물(MQW)층(18)(도 1a)은, 발광층으로서 기능한다.
상기 에피택셜 스택(30)(도 1a)은, 증기위상 에피택시(VPE), 분자빔 에피택시(MBE) 또는 액체위상 에피택시(LPE)와 같은, 적절한 증착공정을 이용하여 상기 반사층(24) 상에 형성될 수 있다. 상기 에피택셜 스택(30)의 상기 두께(d)에 대한 대표적인 범위는, 1 ㎛ 내지 50 ㎛일 수 있다. 또한, 상기 에피택셜 스택(30)(도 1a)은, 상기 시드층(22)(도 1a)의 표면으로부터 각도 A로 형성된 4개의 경사측벽(32)(도 1a)을 가지는데, 여기서, 상기 시드층(22)(도 1a)의 상기 표면은, 상기 제1 금속(12)(도 1a)의 상기 제1 표면(26)(도 1a)에 평행이다. 상기 각도 A는, 90도보다 크고, 그 대표적인 범위는, 100도 내지 145도이다. 또한, 상기 에피택셜 스택(30)(도 1a)은, 대략적으로 형태에 있어서 상부가 평탄한 피라미드형(실제 피라미드라고는 할 수 없지만)이다. 또한, 상기 반사층(24)은, 상기 p-타입 반도체층(16)의 면적 및 최대폭보다 작은 면적 및 최대폭을 가질 수 있다.
상기 에피택셜 스택(30)(도 1a)은, 폭(W3)을 가지는 상기 p-타입 반도체층(16)에 의하여 형성되는 4변을 가지는 베이스(base)부와, 폭(W4)을 가지는 상기 n-타입 반도체층(20)에 의하여 형성되는 4변을 가지는 팁(tip)부를 가진다. 상기 n-타입 반도체층(20)의 최대폭(W4)은, 상기 p-타입 반도체층(16)의 최대폭(W3)보다 작다. 또한, 상기 n-타입 층의 상부 표면에 의하여 형성되는 상기 에피택셜 스택(30)(도 1a)의 상기 팁부의 면적은, p-타입 반도체층(16)(도 1a)의 바닥 표면에 의하여 형성되는 상기 에피택셜 스택(30)(도 1a)의 상기 베이스부의 면적보다 작다. 달리 말하면, 상기 에피택셜 스택(30)(도 1a)의 단면적은, 상기 베이스부에서 상기 팁부로 가면서 감소된다. 상기 에피택셜 스택(30)(도 1a)은, 형상에 있어서 대략적으로 피라미드형이 아니라, 대략적으로 원형 베이스와 평평한 원형 탭부를 가지는 형상으로 원뿔형일 수도 있다. 또는, 상기 에피택셜 스택(30)(도 1a)은, 가늘고 긴 직사각 베이스부를 가져서, 가늘고 긴 피라미드 형상을 가질 수도 있다.
도 2를 참조하면, 발광다이오드(LED)(34)는, 기판(36), 상기 기판(36)에 탑재된 상기 수직형 발광다이오드(VLED) 다이(10), 및 상기 발광다이오드(VLED) 다이(10)를 에워싸고, 전기절연성 및 광투과성인 보호층(40)을 포함한다. 도 2에서는 예시를 위하여, 상기 발광다이오드(LED)(34)는, 상기 기판(36)에 탑재된 오직 하나의 수직형 발광다이오드(VLED) 다이(10)를 가지도록 나타내어져 있다. 하지만, 실제로는, 상기 발광다이오드(LED)(34)는, 상기 기판(36)에 탑재되어, LED 디스플레이와 같은 광전자 장치를 형성하도록 원하는 배열로 배치되는 복수의 수직형 발광다이오드(VLED) 다이(10)를 포함할 수 있다. 상기 기판(36)은, 실리콘(Si)과 같은 반도체 재료, 또는 GaAs, SiC, AlN, Al2O3, 또는 사파이어와 같은 기타 재료로 이루어질 수 있다. 상기 기판(36)은, 내부에 상기 수직형 발광다이오드(VLED) 다이(10)가 탑재되는 캐비티(46)와 뒷면(48)을 포함한다. 상기 기판(36)에 상기 수직형 발광다이오드(VLED) 다이(10)를 부착하기 위하여, 전기적으로 도전성을 가지는 다이 부착(attach)층(미도시)이 이용될 수 있다.
도 2에 도시된 바와 같이, 와이어본딩된 와이어(38)가, 상기 n-타입 반도체층(20)을 상기 기판(36) 상의 n-전극(42)에 전기적으로 연결한다. 또한, 상기 제1 금속(12)과 상기 제2 금속(14)은, 상기 p-타입 반도체층(16)을 상기 기판(36) 상의 p-전극(44)에 전기적으로 연결한다. 상기 제1 금속(12)과 상기 제2 금속(14)은, 상기 수직형 발광다이오드(VLED) 다이(10)로부터 상기 기판(36)으로의 열전달 경로를 제공하기도 한다. 이 열전달 경로는, 상기 제1 금속(12)과 상기 제2 금속(14)에 의하여 제공되는 상기 계단형 구조에 의하여 기능이 향상된다. 또한, 상대적으로 큰 상기 제1 금속(12)은, 보호구조 또는 "뻗침부"를 제공하는데, 이는 Ag 페이스트나 납땜과 같은 다이 부착(attach)용 재료가 오버플로우하여 상기 에피택셜 스택(30)에 접촉되는 것을 방지한다.
도 3a 내지 도 3k를 참조하여, 상기 수직형 발광다이오드(VLED) 다이(10)를 제조하는 방법의 단계를 설명한다. 먼저, 도 3a에 도시된 바와 같이, 캐리어 기판(50)이 제공된다. 상기 캐리어 기판(50)은, 사파이어, 실리콘 카바이드(SiC), 실리콘, 게르마늄, 산화아연(ZnO), 또는 비화갈륨(GaAs)과 같은, 적절한 재료로 이루어지는 웨이퍼의 형태일 수 있다. 앞으로의 실시예에서는, 상기 캐리어 기판(50)은, 사파이어로 이루어진다.
또한, 도 3a에 도시된 바와 같이, 증기위상 에피택시(VPE), 분자빔 에피택시(MBE) 또는 액체위상 에피택시(LPE)와 같은, 적절한 증착공정을 이용하여 다층 에피택셜 구조(52A)가 상기 캐리어 기판(50) 상에 형성된다. 상기 다층 에피택셜 구조(52A)는, n-타입 층(54), 1 이상의 양자우물층(56), 및 p-타입 층(58)을 포함한다. 상기 예시를 위한 실시예에 있어서, 상기 n-타입 층(54)은 n-GaN으로 이루어지고, 상기 p-타입 층(58)은 p-GaN으로 이루어진다. GaN 이외에도, 상기 n-타입 층(54) 및 상기 p-타입 층(58)은, AlGaN, InGaN, 및 AlInGaN과 같은, 다양한 다른 화합물 반도체 재료로 이루어질 수 있다. 상기 양자우물층(56)은, AlAs와 같이 상대적으로 밴드갭이 넓은 재료의 두 층 사이에 끼워진 GaAs층과 같이, 적절한 재료로 형성될 수 있다.
다음으로, 도 3b에 도시된 바와 같이, 적절한 공정을 이용하여, 상기 에피택셜 구조(52A)(도 3a)를 관통하여, 도시된 바와 같이 상기 기판(50) 상에 끝점을 두거나, 아니면 상기 기판(50) 내부로 짧은 거리를 뻗도록 트렌치(62)를 형성할 수 있다. 상기 트렌치(62)는, 종래의 반도체 제조공정에 있어서 다이들 사이의 통로와 유사하게, 크리스-크로스 패턴으로 형성될 수 있고, 이로써 복수의 다이(60)들이 정의되고, 개개의 에피택셜 스택(52)들이 형성된다. 상기 트렌치(62)를 형성하기 위한 적절한 공정은, 하드 마스크를 통한 드라이에칭으로 이루어진다. 다른 적절한 공정은, 레이저 커팅, 소우(saw) 커팅, 다이어몬드 커팅, 웨트에칭, 및 워터제팅(water jetting)을 포함한다. 상기 트렌치 형성공정 후에, 상기 에칭 마스크 또는 기타 보호코팅을 제거하기 위하여, 액체나 솔벤트로 상기 다이(60)들이 클리닝되어도 좋다. 상기 트렌치(62)의 폭(w)은, 약 0.1 ㎛ 내지 약 300 ㎛의 범위일 수 있다.
또한, 도 3b에 도시된 바와 같이, 상기 p-타입 층(58) 상에 반사층(66)을 형성하기 위하여 적절한 공정이 이용될 수 있고, 반사층은, 상기 수직형 발광다이오드(VLED) 다이(10) 내의 광자에 대한 반사체 또는 거울로서 기능한다. 예컨대, 상기 반사층(66)은, Ag, Au, Cr, Pt, Pd, 또는 AI를 포함하는 합금을 도금함으로써 형성되는, Ni/Ag/Ni/Au, Ag/Ni/Au, Ti/Ag/Ni/Au, Ag/Pt 또는 Ag/Pd 또는 Ag/Cr과 같은 다중층으로 이루어질 수 있다. 상기 반사층(66)(거울)의 두께는, 약 1.0 ㎛보다 작을 수 있다. 상기 반사층(66)의 고온 어닐링(annealing) 또는 앨로잉(alloying)이, 상기 p-타입 층(58)에 대한 상기 반사층(66)의 접촉저항 및 접촉성을 향상시키기 위하여 이용될 수 있다. 예컨대, 상기 어닐링 또는 앨로잉 공정은, 불활성 분위기(예컨대, 산소, 수소가 거의 또는 전혀 없거나, 산소도 수소도 둘다 없는 분위기) 내에서 적어도 150℃의 온도에서 수행될 수 있다.
다음으로, 도 3c에 도시된 바와 같이, 전기도금 또는 무전해도금 공정을 이용하여, 상기 반사층(66) 및 상기 트렌치(62)의 측벽 상에 시드층(72)이 형성될 수 있다. 상기 시드층(72)은, 싱글층 또는 Ta/Cu, Ta/TaN/Cu, TaN/Cu, Ti/TaN/Cu, Ta/TiN/Cu, Ti/Cu, Ti/Tn/Cu, TiN/Cu, Ti/Cu, Ti/Tn/Cu, TiN/Cu, Cr/Au, Cr/Au/Ni/Au, Cr/Au/Ti/Ni/Au, Ti/Au, Ti/Ni/Au, Ni/Au 또는 Ni/Cu의 스택으로 이루어질 수 있다. 상기 반사층(66)은, 시드층으로서 작동하기도 하는 블랭킷(blanket)층으로서 형성될 수도 있다. 이 경우에, 상기 반사층(66)은, 싱글층 또는 Ag/Ti/Au, Ag/TiN/Cu, Ag/Ta/Au, Ag/W/Au, Ag/TaN/Cu, Al/Ta/Au, Al/TaN/Cu, Ni/Ag, Ni/Al 또는 Ni/Ag/Ni/Au와 같은 스택층으로 이루어질 수 있다.
다음으로, 도 3d 및 도 3e에 도시된 바와 같이, 제1 금속층(74)이 상기 시드층(72) 상에 두께 d1으로 증착되고, 제2 금속층(76)이 제1 금속층(74) 상에 두께 d2로 증착된다. 수직형 발광다이오드(VLED) 다이(10)(도 1a)에 있어서, 상기 제1 금속층(74)은 상기 제1 금속(12)(도 1a)을 형성하고, 상기 제2 금속층(76)은 상기 제2 금속(14)(도 1a)을 형성한다. 상기 제1 금속층(74)은, 전착공정 또는 무전해도금공정과 같은 적절한 증착공정을 이용하여 원하는 두께 d1으로 형성될 수 있다. 상기 제1 금속층(74)의 상기 두께 d1에 대한 대표적인 범위는, 1 ㎛ 내지 500 ㎛일 수 있다. 마찬가지로, 상기 제2 금속층(76)은, 전착공정 또는 무전해도금공정과 같은 적절한 증착공정을 이용하여 원하는 두께 d2로 형성될 수 있다. 상기 제2 금속층(76)의 상기 두께 d2에 대한 대표적인 범위는, 1 ㎛ 내지 500 ㎛일 수 있다. 상기 제1 금속층(74) 및 상기 제2 금속층(76)은, Cu, Ni, Ag, Au 또는 Co와 같은 금속의 싱글층, Cu-Co 또는 Cu-Mo와 같은 금속합금, 또는 Ni/Cu 또는 Ni/Cu-Mo와 같은 금속스택으로 이루어질 수 있다. 상기 제1 금속층(74) 및 상기 제2 금속층(76)을 위한 기타 적절한 증착공정은, 화학 기상증착(CVD), 플라즈마강화 화학 기상증착(PECVD), 물리 기상증착(PVD), 증착(evaporation), 및 플라즈마 스프레이(plasma spray)를 포함한다.
또한, 도 3e에 도시된 바와 같이, 상기 제2 금속층(76)은, 상기 제2 금속(14)의 형상을 정의하기 위하여, 최초 증착층에 대한 에칭(예컨대, 공제(subtractive)공정), 또는 마스크를 통한 상이한 패턴 증착(예컨대, 부가(additive)공정)과 같은 적절한 공정을 이용하여 패턴처리될 수 있다. 상기 제2 금속층(76)은, 상기 제2 금속(14)(도 1a)의 면적 및 폭(W2)(도 1c)이 상기 제1 금속(12)(도 1a)의 면적 및 폭(W1)(도 1c)보다 작도록 패턴처리된다. 또한, 산화 및 부식방지를 위하여, Cr/Au, Ni 또는 Ni/Au와 같은 1 이상의 추가적 금속층(미도시)이, 상기 제2 금속층(76) 및 상기 제1 금속층(74)의 노출된 표면 상에 형성될 수 있다.
다음으로, 도 3f에 도시된 바와 같이, 펄스레이저 조사공정, 에칭, 또는 화학 기계적 평탄화(planarization)(CMP)와 같은 적절한 공정을 이용하여 상기 캐리어 기판(50)이 상기 n-타입 층(54)으로부터 제거될 수 있다.
다음으로, 도 3g에 도시된 바와 같이, 상기 캐리어 기판(50)이 제거된 상기 n-타입 층(54)의 상기 표면 상에 하드 마스크(78)가 형성될 수 있다. 상기 하드 마스크(78)는, SiO2 또는 Si3N4와 같은 성장된 또는 증착된 재료로 이루어질 수 있다. 또는, 상기 하드 마스크(78)는, 에폭시, 폴리이미드, 열가소성 물질 또는 졸-겔과 같은, 유기 폴리머 재료로 이루어질 수 있다. SU-8, NR-7, AZ5214E와 같은 감광성 유기재료도 채용될 수 있다. 또는, 상기 하드 마스크(78)는, SiO2, ZnO, Ta2O5, TiO2, HfO, 또는 MgO와 같은 무기재료로 이루어질 수 있다.
다음으로, 도 3h에 도시된 바와 같이, 상기 하드 마스크(78)는, 상기 에피택셜 스택(52)을 관통하여 상기 시드층(72)까지 트렌치(80)를 에칭하는데 이용될 수 있다. 에칭은, 드라이에칭(ICP RIE), 웨트 화학에칭 또는 포토-향상 화학에칭으로 이루어질 수 있다. 또한, 도 3h에 도시된 바와 같이, 상기 트렌치(80)의 크기는, 상기 n-타입 층(54)의 표면에 근접한 영역이, 상기 p-타입 층(58)의 표면에 근접한 영역보다 상대적으로 클 수 있다. 달리 말하면, 상기 트렌치(80)는, 깊이가 증가할수록 크기가 감소한다. 상기 트렌치(80)의 경사에 90도를 더하면, 상기 완성된 수직형 발광다이오드(VLED)(10)(도 1a)에 있어서의 상기 에피택셜 스택(30)(도 1a)의 상기 각도(A)가 된다.
다음으로, 도 3i에 도시된 바와 같이, 상기 하드 마스크(78)은, 적절한 솔벤트를 이용하거나 적절한 웨트 또는 드라이 에칭공정을 이용하여 제거될 수 있다.
다음으로, 도 3j에 도시된 바와 같이, 상기 다이(60)들을 개개의 수직형 발광다이오드(VLED)(10)(도 1a)로 분리하기 위하여 분리(또는 다이싱)공정이 수행될 수 있다. 상기 분리공정은, 레이저 다이싱, 톱질, 쪼개기, 에어나이핑(air knifing) 또는 워터제팅(water jetting)과 같은 적절한 공정을 이용함으로써 수행될 수 있다. 또한, 워터젯 솔루션을 이용한 도금과 같은 적절한 공정을 이용하여 하나 이상의 산화방지층(미도시)이 엣지와 같은 선택된 표면에 적용될 수 있다.
도 3k에 도시된 바와 같이, 각 수직형 발광다이오드(VLED)(10)는, 상기 제1 금속층(74)(도 3j)의 부분으로 형성된 제1 금속(12), 상기 제2 금속층(76)(도 3j)의 부분으로 형성된 제2 금속(14), 상기 p-타입 층(58)(도 3j)의 부분으로 형성된 p-타입 반도체층(16), 상기 다중양자우물(MQW)층(56)(도 3j)의 부분으로 형성된 다중양자우물(MQW)층(18), 및 상기 n-타입 층(54)(도 3j)의 부분으로 형성된 n-타입 반도체층(20)을 포함한다. 각 수직형 발광다이오드(VLED) 다이(10)는 또한, 상기 시드층(72)(도 3j)의 부분으로 형성된 시드층(22) 및 상기 반사층(66)(도 3j)의 부분으로 형성된 반사층(24)도 포함한다.
이와 같이, 본 발명의 향상된 수직형 발광다이오드(VLED) 다이 및 제조방법을 설명하였다. 다만, 상기에서 다수의 예시적 측면과 구현예를 설명하였지만, 이 기술분야의 통상의 전문가라면, 그에 대한 변형, 치환, 부가 및 재조합을 인식할 것이다. 따라서, 후술하는 청구항은, 그러한 변형, 치환, 부가 및 재조합이 그 기술사상과 범위 내에 드는 것으로 해석되어야 한다.
본 발명은, 수직형 발광다이오드(VLED) 다이(die) 및 그 제조방법에 이용될 수 있다.
10 수직형 발광다이오드(VLED) 다이, 12 제1 금속, 14 제2 금속, 16 p-타입 반도체층, 18 다중양자우물층, 20 n-타입 반도체층, 22 시드층, 24 반사층, 30 에피택셜층, 34 LED, 36 기판, 38 와이어, 46 캐비티, 48 뒷면

Claims (20)

  1. 제1 표면, 이와 반대쪽의 제2 표면 및 제1 면적을 가지는 제1 금속;
    상기 제1 금속의 상기 제2 표면 상에 있고, 제2 면적을 가지는 제2 금속; 및
    (여기서, 상기 제1 금속의 상기 제1 면적이 상기 제2 금속의 제2 면적보다 커서, 계단형 구조를 형성함)
    상기 제1 금속 상의 에피택셜 스택
    으로 이루어지고,
    상기 에피택셜 스택은,
    상기 제1 금속의 상기 제1 표면 상의 제1 타입 반도체층;
    상기 제1 타입 반도체층 상에 광을 발광하도록 구성된 다중양자우물(MQW)층; 및
    상기 다중양자우물(MQW)층 상의 제2 타입 반도체층
    으로 이루어짐을 특징으로 하는 수직형 발광다이오드(VLED) 다이.
  2. 청구항 1에 있어서,
    상기 제1 타입 반도체층은, p-타입 반도체층으로 이루어지고,
    상기 제2 타입 반도체층은, n-타입 반도체층으로 이루어짐
    을 특징으로 하는 수직형 발광다이오드(VLED) 다이.
  3. 청구항 1에 있어서,
    상기 제1 금속의 상기 제1 표면 상에 반사층을 구비함
    을 특징으로 하는 수직형 발광다이오드(VLED) 다이.
  4. 청구항 1에 있어서,
    상기 에피택셜 스택은, 형상에 있어서, 상기 제1 타입 반도체층이 베이스(base)부를 형성하고, 상기 제2 타입 반도체층이 팁(tip)부를 형성하는, 피라미드형임
    을 특징으로 하는 수직형 발광다이오드(VLED) 다이.
  5. 청구항 1에 있어서,
    상기 제1 금속은, Cu, Ni, Ag, Au, Co, Cu-Co, Ni-Co, Cu-Mo, Ni/Cu, Ni/Cu-Mo 및 이들 금속의 합금으로 구성되는 그룹에서 선택되는 재료로 이루어짐
    을 특징으로 하는 수직형 발광다이오드(VLED) 다이.
  6. 청구항 1에 있어서,
    상기 제2 금속은, Cu, Ni, Ag, Au, Co, Cu-Co, Ni-Co, Cu-Mo, Ni/Cu, Ni/Cu-Mo 및 이들 금속의 합금으로 구성되는 그룹에서 선택되는 재료로 이루어짐
    을 특징으로 하는 수직형 발광다이오드(VLED) 다이.
  7. 청구항 1에 있어서,
    상기 제1 타입 반도체층은, GaN. AlGaN, InGaN 및 AlInGaN으로 구성되는 그룹에서 선택되는 재료로 이루어지는 p-타입 반도체층으로 이루어짐
    을 특징으로 하는 수직형 발광다이오드(VLED) 다이.
  8. 청구항 1에 있어서,
    상기 제2 타입 반도체층은, GaN, AlGaN, InGaN 및 AlInGaN으로 구성되는 그룹에서 선택되는 재료로 이루어지는 n-타입 반도체층으로 이루어짐
    을 특징으로 하는 수직형 발광다이오드(VLED) 다이.
  9. 청구항 1에 있어서,
    상기 제1 타입 반도체층은, p-GaN으로 이루어지고, 상기 제2 타입 반도체층은, n-GaN으로 이루어짐
    을 특징으로 하는 수직형 발광다이오드(VLED) 다이.
  10. 제1 표면, 이와 반대쪽의 제2 표면 및 제1 면적을 가지는 제1 금속;
    상기 제1 금속의 상기 제2 표면 상에 있고, 제2 면적을 가지는 제2 금속; 및
    (여기서, 상기 제1 금속의 상기 제1 면적이 상기 제2 금속의 제2 면적보다 큼)
    상기 제1 금속의 상기 제1 표면 상의 에피택셜 스택
    으로 이루어지고,
    상기 에피택셜 스택은,
    상기 제1 금속의 상기 제1 표면 상의 p-타입 반도체층;
    상기 p-타입 반도체층 상에 광을 발광하도록 구성된 다중양자우물(MQW)층; 및
    다중양자우물(MQW)층 상의 n-타입 반도체층
    으로 이루어지며,
    상기 제1 금속 및 상기 제2 금속은, 상기 에피택셜 스택을 보호하기 위한 계단형 보호구조를 형성하고,
    상기 에피택셜 스택은, 경사진 측벽을 가지며, 상기 측벽과 상기 제1 금속 사이의 경사각은, 90°를 초과함
    을 특징으로 하는 수직형 발광다이오드(VLED) 다이.
  11. 청구항 10에 있어서,
    상기 제1 금속의 상기 제1 표면 상에 반사층을 구비함
    을 특징으로 하는 수직형 발광다이오드(VLED) 다이.
  12. 청구항 10에 있어서,
    상기 에피택셜 스택은, 형상에 있어서, 상기 p-타입 반도체층이 베이스(base)부를 형성하고, 상기 n-타입 반도체층이 팁(tip)부를 형성하는, 피라미드형임
    을 특징으로 하는 수직형 발광다이오드(VLED) 다이.
  13. 청구항 10에 있어서,
    상기 제1 금속 및 상기 제2 금속은, Cu, Ni, Ag, Au, Co, Cu-Co, Ni-Co, Cu-Mo, Ni/Cu, Ni/Cu-Mo 및 이들 금속의 합금으로 구성되는 그룹에서 선택되는 재료로 이루어짐
    을 특징으로 하는 수직형 발광다이오드(VLED) 다이.
  14. 청구항 10에 있어서,
    상기 p-타입 반도체층 및 상기 n-타입 반도체층은, GaN, AlGaN, InGaN 및 AlInGaN으로 구성되는 그룹에서 선택되는 재료로 이루어짐
    을 특징으로 하는 수직형 발광다이오드(VLED) 다이.
  15. 청구항 10에 있어서,
    상기 n-타입 반도체층의 면적 및 최대폭은, 상기 p-타입 반도체층의 면적 및 최대폭보다 작음
    을 특징으로 하는 수직형 발광다이오드(VLED) 다이.
  16. 캐리어 기판을 제공하는 단계;
    상기 캐리어 기판 상에 에피택셜 스택을 형성하는 단계;
    상기 캐리어 기판 상에 복수의 다이를 정의하기 위하여, 상기 에피택셜 스택 및 상기 캐리어 기판을 관통하여 크리스-크로스(criss-cross) 패턴으로 복수의 제1 트렌치를 형성하는 단계;
    상기 에피택셜 스택 상 및 상기 트렌치 내에 시드(seed)층을 형성하는 단계;
    상기 시드층 상에 반사층을 형성하는 단계;
    상기 시드층 상에 상기 제1 면적을 가지는 제1 금속을 형성하는 단계;
    상기 제1 금속 상에 상기 제1 면적보다 작은 제2 면적을 가지는 제2 금속을 형성하는 단계;
    상기 캐리어 기판을 제거하는 단계;
    상기 에피택셜 스택을 관통하여 상기 시드층에까지 복수의 제2 트렌치를 형성하는 단계; 및
    복수의 개별 수직형 발광다이오드(VLED) 다이들로 상기 다이들을 분리하는 단계
    로 이루어짐을 특징으로 하는 수직형 발광다이오드(VLED) 다이의 제조방법.
  17. 청구항 16에 있어서,
    각 에피택셜 스택은,
    상기 제1 금속의 상기 제1 표면 상의 p-타입 반도체층;
    상기 p-타입 반도체층 상에 광을 발광하도록 구성된 다중양자우물(MQW)층; 및
    상기 다중양자우물(MQW)층 상의 n-타입 반도체층
    으로 이루어짐을 특징으로 하는 수직형 발광다이오드(VLED) 다이의 제조방법.
  18. 청구항 16에 있어서,
    상기 에피택셜 스택의 측벽과 상기 제1 금속 사이의 각도는, 90°를 초과함
    을 특징으로 하는 수직형 발광다이오드(VLED) 다이의 제조방법.
  19. 청구항 16에 있어서,
    상기 제1 금속 및 상기 제2 금속은, Cu, Ni, Ag, Au, Co, Cu-Co, Ni-Co, Cu-Mo, Ni/Cu, Ni/Cu-Mo 및 이들 금속의 합금으로 구성되는 그룹에서 선택되는 재료로 이루어짐
    을 특징으로 하는 수직형 발광다이오드(VLED) 다이의 제조방법.
  20. 청구항 16에 있어서,
    상기 제2 트렌치를 형성하는 단계는, 마스크를 통한 에칭으로 이루어짐
    을 특징으로 하는 수직형 발광다이오드(VLED) 다이의 제조방법.
KR1020120114802A 2011-12-14 2012-10-16 수직형 발광다이오드(led) 다이 및 제조방법 KR20130069351A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/325,376 US8686461B2 (en) 2011-01-03 2011-12-14 Light emitting diode (LED) die having stepped substrates and method of fabrication
US13/325,376 2011-12-14

Publications (1)

Publication Number Publication Date
KR20130069351A true KR20130069351A (ko) 2013-06-26

Family

ID=48588716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120114802A KR20130069351A (ko) 2011-12-14 2012-10-16 수직형 발광다이오드(led) 다이 및 제조방법

Country Status (6)

Country Link
US (2) US8686461B2 (ko)
JP (1) JP2013125961A (ko)
KR (1) KR20130069351A (ko)
CN (1) CN103165806A (ko)
TW (1) TWI479685B (ko)
WO (1) WO2013086781A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180014473A (ko) 2016-08-01 2018-02-09 김영범 시트 조명 및 이의 제조방법
KR20180024228A (ko) 2016-08-29 2018-03-08 김영범 디스플레이 패널 및 이의 제조방법
KR20180032442A (ko) 2016-09-22 2018-03-30 김영범 시트 조명 및 이의 제조방법
KR20220004001A (ko) 2016-08-26 2022-01-11 김영범 시트 조명 및 이의 제조방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8933467B2 (en) 2009-08-13 2015-01-13 SemiLEDs Optoelectronics Co., Ltd. Smart integrated semiconductor light emitting system including nitride based light emitting diodes (LED) and application specific integrated circuits (ASIC)
US9214456B2 (en) 2009-08-13 2015-12-15 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) system having lighting device and wireless control system
US8686461B2 (en) 2011-01-03 2014-04-01 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) die having stepped substrates and method of fabrication
US8835945B2 (en) * 2013-01-11 2014-09-16 Lighting Science Group Corporation Serially-connected light emitting diodes, methods of forming same, and luminaires containing same
KR101887942B1 (ko) 2012-05-07 2018-08-14 삼성전자주식회사 발광소자
CN102903813B (zh) * 2012-09-29 2014-04-02 海迪科（南通）光电科技有限公司 集成图形阵列高压led器件的制备方法
US20140151630A1 (en) * 2012-12-04 2014-06-05 Feng-Hsu Fan Protection for the epitaxial structure of metal devices
JP2014154693A (ja) * 2013-02-08 2014-08-25 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP2015115538A (ja) * 2013-12-13 2015-06-22 株式会社東京精密 ウェーハ加工方法
CN104393140B (zh) * 2014-11-06 2018-03-23 中国科学院半导体研究所 一种高反射率的垂直结构发光二级管芯片及其制备方法
US10217914B2 (en) 2015-05-27 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor light emitting device
JP6591254B2 (ja) * 2015-10-16 2019-10-16 スタンレー電気株式会社 半導体発光装置、及び、半導体発光装置の製造方法
DE102018101393A1 (de) * 2018-01-23 2019-07-25 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2020251078A1 (ko) * 2019-06-12 2020-12-17 서울바이오시스 주식회사 발광 적층체 및 이를 포함한 표시 장치
CN113016079B (zh) * 2019-10-18 2022-06-24 深圳市大疆创新科技有限公司 半导体芯片封装结构、封装方法及电子设备

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6803243B2 (en) * 2001-03-15 2004-10-12 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
US6703290B2 (en) 1999-07-14 2004-03-09 Seh America, Inc. Growth of epitaxial semiconductor material with improved crystallographic properties
EP1104031B1 (en) 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
DE10112542B9 (de) * 2001-03-15 2013-01-03 Osram Opto Semiconductors Gmbh Strahlungsemittierendes optisches Bauelement
KR101247727B1 (ko) * 2003-01-31 2013-03-26 오스람 옵토 세미컨덕터스 게엠베하 반도체 소자 제조 방법
JP4766845B2 (ja) * 2003-07-25 2011-09-07 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
TW200616254A (en) * 2004-11-12 2006-05-16 Univ Nat Central Light emitting diode structure and manufacturing method thereof
US7563625B2 (en) 2005-01-11 2009-07-21 SemiLEDs Optoelectronics Co., Ltd. Method of making light-emitting diodes (LEDs) with improved light extraction by roughening
US7473936B2 (en) 2005-01-11 2009-01-06 Semileds Corporation Light emitting diodes (LEDs) with improved light extraction by roughening
US7646033B2 (en) 2005-01-11 2010-01-12 Semileds Corporation Systems and methods for producing white-light light emitting diodes
US8685764B2 (en) 2005-01-11 2014-04-01 SemiLEDs Optoelectronics Co., Ltd. Method to make low resistance contact
US7186580B2 (en) 2005-01-11 2007-03-06 Semileds Corporation Light emitting diodes (LEDs) with improved light extraction by roughening
US7432119B2 (en) 2005-01-11 2008-10-07 Semileds Corporation Light emitting diode with conducting metal substrate
US7195944B2 (en) 2005-01-11 2007-03-27 Semileds Corporation Systems and methods for producing white-light emitting diodes
US7524686B2 (en) 2005-01-11 2009-04-28 Semileds Corporation Method of making light emitting diodes (LEDs) with improved light extraction by roughening
US7378288B2 (en) 2005-01-11 2008-05-27 Semileds Corporation Systems and methods for producing light emitting diode array
JP2007096079A (ja) * 2005-09-29 2007-04-12 Stanley Electric Co Ltd 半導体発光装置
US8124454B1 (en) 2005-10-11 2012-02-28 SemiLEDs Optoelectronics Co., Ltd. Die separation
US7968379B2 (en) * 2006-03-09 2011-06-28 SemiLEDs Optoelectronics Co., Ltd. Method of separating semiconductor dies
US7615789B2 (en) 2006-05-09 2009-11-10 SemiLEDs Optoelectronics Co., Ltd. Vertical light emitting diode device structure
JP2010500764A (ja) 2006-08-07 2010-01-07 セミ−フォトニクス カンパニー リミテッド 複数の半導体ダイを分離する方法
US20080087875A1 (en) 2006-10-11 2008-04-17 Feng-Hsu Fan Protection for the epitaxial structure of metal devices
US7892891B2 (en) 2006-10-11 2011-02-22 SemiLEDs Optoelectronics Co., Ltd. Die separation
US7781247B2 (en) 2006-10-26 2010-08-24 SemiLEDs Optoelectronics Co., Ltd. Method for producing Group III-Group V vertical light-emitting diodes
US7811842B2 (en) 2007-01-11 2010-10-12 SemiLEDs Optoelectronics Co., Ltd. LED array
US7781783B2 (en) 2007-02-07 2010-08-24 SemiLEDs Optoelectronics Co., Ltd. White light LED device
US7759146B2 (en) 2007-05-04 2010-07-20 SemiLEDs Optoelectronics Co., Ltd. Method of making high efficiency UV VLED on metal substrate
US7759670B2 (en) 2007-06-12 2010-07-20 SemiLEDs Optoelectronics Co., Ltd. Vertical LED with current guiding structure
TWI411124B (zh) * 2007-07-10 2013-10-01 Delta Electronics Inc 發光二極體裝置及其製造方法
CN102106001B (zh) * 2008-04-02 2014-02-12 宋俊午 发光器件及其制造方法
JP2009283912A (ja) * 2008-04-25 2009-12-03 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
JP5057398B2 (ja) * 2008-08-05 2012-10-24 シャープ株式会社 窒化物半導体発光素子およびその製造方法
US8105852B2 (en) 2010-01-15 2012-01-31 Koninklijke Philips Electronics N.V. Method of forming a composite substrate and growing a III-V light emitting device over the composite substrate
KR101039904B1 (ko) * 2010-01-15 2011-06-09 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
JP5174064B2 (ja) 2010-03-09 2013-04-03 株式会社東芝 半導体発光装置および半導体発光装置の製造方法
JP5356292B2 (ja) 2010-03-19 2013-12-04 株式会社東芝 半導体発光素子及び半導体発光装置
US20120168714A1 (en) * 2011-01-03 2012-07-05 SemiLEDs Optoelectronics Co., Ltd. Vertical light emitting diode (vled) die and method of fabrication
US8686461B2 (en) * 2011-01-03 2014-04-01 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) die having stepped substrates and method of fabrication

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180014473A (ko) 2016-08-01 2018-02-09 김영범 시트 조명 및 이의 제조방법
KR20220004001A (ko) 2016-08-26 2022-01-11 김영범 시트 조명 및 이의 제조방법
KR20180024228A (ko) 2016-08-29 2018-03-08 김영범 디스플레이 패널 및 이의 제조방법
KR20180032442A (ko) 2016-09-22 2018-03-30 김영범 시트 조명 및 이의 제조방법

Also Published As

Publication number Publication date
US20120168716A1 (en) 2012-07-05
US20140151635A1 (en) 2014-06-05
CN103165806A (zh) 2013-06-19
JP2013125961A (ja) 2013-06-24
US9343620B2 (en) 2016-05-17
US8686461B2 (en) 2014-04-01
TW201324845A (zh) 2013-06-16
WO2013086781A1 (en) 2013-06-20
TWI479685B (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
KR20130069351A (ko) 수직형 발광다이오드(led) 다이 및 제조방법
TWI606614B (zh) 垂直發光二極體晶粒及其製造方法
US8614449B1 (en) Protection for the epitaxial structure of metal devices
US8759128B2 (en) Light emitting diode (LED) die having recessed electrode and light extraction structures and method of fabrication
US9437794B2 (en) Method of fabricating a flip chip light emitting diode (FCLED) die having N-conductor layer
KR20140022032A (ko) 발광소자 칩 및 그 제조 방법
US20120119184A1 (en) Vertical Light Emitting Diode (VLED) Die Having N-Type Confinement Structure With Etch Stop Layer And Method Of Fabrication
KR20130012376A (ko) 반도체 발광소자 제조방법
JP6193254B2 (ja) 厚い金属層を有する半導体発光デバイス
KR101007113B1 (ko) 반도체 발광소자 및 그 제조방법
JP6100794B2 (ja) 厚い金属層を有する半導体発光デバイス
US9306120B2 (en) High efficiency light emitting diode
US8778780B1 (en) Method for defining semiconductor devices
KR101316121B1 (ko) 수직형 발광 다이오드의 제조방법
US9130114B2 (en) Vertical light emitting diode (VLED) dice having confinement layers with roughened surfaces and methods of fabrication
KR101093116B1 (ko) 수직형 발광 소자 및 그 제조방법
KR20130110380A (ko) 반도체 발광소자 및 그 제조방법
KR20090003961A (ko) 수직형 반도체 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20140424

Effective date: 20150305