JP2013125961A - 垂直発光ダイオードチップ及びその製造方法 - Google Patents

垂直発光ダイオードチップ及びその製造方法 Download PDF

Info

Publication number
JP2013125961A
JP2013125961A JP2012165474A JP2012165474A JP2013125961A JP 2013125961 A JP2013125961 A JP 2013125961A JP 2012165474 A JP2012165474 A JP 2012165474A JP 2012165474 A JP2012165474 A JP 2012165474A JP 2013125961 A JP2013125961 A JP 2013125961A
Authority
JP
Japan
Prior art keywords
metal
emitting diode
light emitting
vertical light
diode chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012165474A
Other languages
English (en)
Inventor
Jiunn-Yi Chu
俊宜 朱
Chen-Fu Chu
振甫 朱
Chao-Chen Cheng
兆禎 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SemiLEDs Optoelectronics Co Ltd
Original Assignee
SemiLEDs Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SemiLEDs Optoelectronics Co Ltd filed Critical SemiLEDs Optoelectronics Co Ltd
Publication of JP2013125961A publication Critical patent/JP2013125961A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Abstract

【課題】垂直発光ダイオードチップ及びその製造方法の提供。
【解決手段】垂直発光ダイオードチップは、第１表面、該第１表面に背向する第２表面、及び第１面積を有する第１金属と、該第１金属の該第２表面上に位置し、並びに該第１面積より小さい第２面積を有し、第１金属と階段状構造を形成する第２金属と、エピタキシャルスタックであって、該第１金属の上に位置し、該第１金属の該第１表面の上に位置する第１型半導体層と、該第１型半導体層の上に位置し、発光に用いられる多重量子井戸層と、該多重量子井戸層の上に位置する第２型半導体層とを包含する上記エピタキシャルスタックと、を包含する。
【選択図】図２

Description

本発明は光電素子の技術に係り、特に一種の垂直発光ダイオード（ＶＬＥＤ）チップ及びその製造方法に関する。
発光ダイオード（ＬＥＤ）を例とする光電システム中、それは、基板上に取り付けられた一つ以上の発光ダイオードチップを包含する。発光ダイオードチップは多種類があり、その一つは垂直式発光ダイオード（ＶＬＥＤ）チップとされ、複合物半導体材料、たとえば窒化ガリウム（ＧａＮ）で形成された多層半導体基板を包含する。該半導体基板はｐ型ドーパントを包含するｐ型閉込め層、ｎ型ドーパントを備えたｎ型閉込め層、及び発光に用いられる多重量子井戸（ＭＱＷ）層が、これら閉込め層の間に位置する。
本発明は一種の垂直発光ダイオードチップ及びその製造方法に対するものである。該垂直発光ダイオードチップは極めて良好な熱及び電気特性を備えた発光ダイオードを構成するのに用いられる。
本発明は一方で、ある実施例において、一種の垂直発光ダイオード（ＶＬＥＤ）チップを提供する。それは、第１表面とその反対側の第２表面を具えた第１金属と、該第１金属の該第２表面の上に位置する第２金属と、該第１金属の上に位置するエピタキシャルスタックを有する。該第１金属及び該第２金属は階段状構造を形成し、該エピタキシャルスタックを保護するのに用いられる。
該エピタキシャルスタックは、該第１金属の該第１表面の上に位置する第１型半導体層と、該第１型半導体層の上に位置し発光に用いられる多重量子井戸（ＭＱＷ）層と、該多重量子井戸（ＭＱＷ）層の上に位置する第２型半導体層を包含する。
そのうち、該第１型半導体層はｐ型半導体層、たとえばｐ型窒化ガリウム（ｐ−ＧａＮ）を包含し得て、且つ該第２型半導体層はｎ型半導体層、たとえばｎ型窒化ガリウム（ｎ−ＧａＮ）を包含し得る。
本発明はまた一方で、ある実施例において、一種の発光ダイオード構造の製造方法を提供し、それは、
載置基板を提供する工程、
エピタキシャル層を該載置基板上にスタックする工程、
複数の第１凹溝を形成し、これら第１凹溝は十字形のパターンを形成し且つ該エピタキシャルスタックと該載置基板を貫通するものとし、これにより該載置基板の上の複数のチップを規定する工程、
シード層を該エピタキシャルスタックの上及びこれら第１凹溝の内側に形成する工程、 反射層を該シード層の上に形成する工程、
第１面積を具えた第１金属を該シード層の上に形成する工程、
第２面積を具えた第２金属を、該第１金属上に形成し、且つ該第２面積は該第１面積より小さくする工程、
該載置基板を除去する工程、
複数の第２凹溝を形成し、それは該エピタキシャルスタックを貫通し該シード層に至るものとする工程、
これらチップを分離し複数の垂直発光ダイオード（ＶＬＥＤ）チップとなす工程、
以上の工程を包含する。
本発明は一種の垂直発光ダイオードチップ及びその製造方法を提供し、該垂直発光ダイオードチップは極めて良好な熱及び電気特性を備えた発光ダイオードを構成するのに用いられる。
本発明の実施例の垂直発光ダイオードチップの構造断面図である。 本発明の実施例の垂直発光ダイオードチップの平面図である。 本発明の実施例の垂直発光ダイオードチップの底面図である。 本発明の実施例の複数の垂直発光ダイオードチップを包含する発光ダイオードシステムの断面図である。 本発明の実施例の垂直発光ダイオードチップの製造方法の工程表示図である。 本発明の実施例の垂直発光ダイオードチップの製造方法の工程表示図である。 本発明の実施例の垂直発光ダイオードチップの製造方法の工程表示図である。 本発明の実施例の垂直発光ダイオードチップの製造方法の工程表示図である。 本発明の実施例の垂直発光ダイオードチップの製造方法の工程表示図である。 本発明の実施例の垂直発光ダイオードチップの製造方法の工程表示図である。 本発明の実施例の垂直発光ダイオードチップの製造方法の工程表示図である。 本発明の実施例の垂直発光ダイオードチップの製造方法の工程表示図である。 本発明の実施例の垂直発光ダイオードチップの製造方法の工程表示図である。 本発明の実施例の垂直発光ダイオードチップの製造方法の工程表示図である。 本発明の実施例の垂直発光ダイオードチップの製造方法の工程表示図である。
本発明の技術内容、構造特徴、達成する目的を詳細に説明するため、以下に実施例を挙げ並びに図面を組み合わせて説明する。
各実施例の説明中、一つの素子がもう一つの素子の「上方又は上」或いは「下方又は下」にあるとは、「直接的に」或いは「間接的に」、該もう一つの素子の上或いは下にある状況を指し、それは、その間に設置されたその他の素子を包含し得る。「上方又は上」或いは「下方又は下」等の記述は、図面を基準として説明するものであるが、その他の可能な方向の変換も包含する。全ての明細書及び図面中、同じ符号を採用する素子は同じ或いは類似の素子を指定するものである。説明上便利で明確であるように、図面中の各素子の厚さ及び寸法は、誇張或いは省略或いは概略の方式で表示され、且つ各元素のサイズは完全にはその実際のサイズとされない。
図１Ａから図１Ｃは本発明の実施例の垂直発光ダイオード（ＶＬＥＤ）チップ１０の構造表示図である。そのうち、図１Ａはその断面図、図１Ｂはその平面図、図１Ｃはその底面図である。図１Ａから図１Ｃに示されるように、該垂直発光ダイオード（ＶＬＥＤ）チップ１０は、第１金属１２、第２金属１４、ｐ型半導体層１６、多重量子井戸（ＭＱＷ）層１８、ｎ型半導体層２０を包含する。そのうち、該ｐ型半導体層１６は該第１金属１２の上に位置し、該多重量子井戸（ＭＱＷ）層１８は該ｐ型半導体層１６の上に位置し、且つ該ｎ型半導体層２０は該多重量子井戸（ＭＱＷ）層１８の上に位置する。該垂直発光ダイオード（ＶＬＥＤ）チップ１０はまたシード層２２及び反射層２４を包含する。そのうち、該シード層２２は該第１金属１２の上に位置し、且つ該反射層２４は該シード層２２の上に位置する。
該ｐ型半導体層１６の好ましい材料は、ｐ型窒化ガリウム（ｐ−ＧａＮ）を包含し得る。その他の該ｐ型半導体層１６に適用される材料は、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、或いは窒化インジウムガリウムアルミニウム（ＡｌＩｎＧａＮ）を包含する。
該ｎ型半導体層２０の好ましい材料は、ｎ型窒化ガリウム（ｎ−ＧａＮ）を包含し得る。その他の該ｎ型半導体層２０に適用される材料は、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、或いは窒化インジウムガリウムアルミニウム（ＡｌＩｎＧａＮ）を包含する。
該多重量子井戸（ＭＱＷ）層１８は半導体材料、たとえば、砒素化ガリウム（ＧａＡｓ）を包含し得て、それは２層の別の半導体材料、たとえば、比較的広いバンドギャップを有する砒素化アルミニウムの間に挟み置かれる。
該第１金属１２は相互に背向する第１表面２６と第２表面２８を有する。該反射層２４は該第１表面２６の上に形成され、且つ該第２金属１４は該第２表面２８の上に形成される。図１Ｂに示されるように、該第１金属１２は略正方形（四つの等辺を有する）の周辺輪郭を有する。或いは、該第１金属１２は、任意の適合する多角形周辺輪郭、たとえば、矩形或いは三角形を有するか、或いは円形輪郭を有する。
このほか、該第１金属１２の厚さ及び各側辺の幅をそれぞれｄ１及びＷ１とすると、該第１金属１２の代表的厚さ（ｄ１）範囲は、１μｍから５００μｍとされる。該第１金属１２の代表的幅（Ｗ１）範囲は、１μｍから１００００μｍとされる。該第１金属１２が円形の輪郭とされる場合は、上述の幅（Ｗ１）は該円形の直径（Ｄ）に相当し得る。該第１金属１２の代表的面積範囲は１μｍ2から１００００μｍ2とされ得る。
該第１金属１２は、単一金属層或いは少なくとも二つの金属層のスタックを包含し得て、並びに適合する成長工程により形成される。このほか、該第１金属１２には高導電性及び高熱伝導性の構成材料が選択され得て、その適合する材料は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）、金（Ａｕ）、コバルト（Ｃｏ）、銅−コバルト（Ｃｕ−Ｃｏ）、ニッケル−コバルト（Ｎｉ−Ｃｏ）、銅−モリブデン（Ｃｕ−Ｍｏ）、ニッケル／銅（Ｎｉ／Ｃｕ）、ニッケル／銅−モリブデン（Ｎｉ／Ｃｕ−Ｍｏ）、或いは上述の金属の合金を包含する。
該第１金属１２を形成するのに適用される成長工程は、電着法（ｅｌｅｃｔｒｏ−ｄｅｐｏｓｉｔｉｏｎ）、無電解めっき法（ｅｌｅｃｔｒｏｌｅｓｓ−ｄｅｐｏｓｉｔｉｏｎ）、化学気相成長法（ＣＶＤ）、プラズマ増強型化学気相成長法（ＰＥＣＶＤ）、物理気相成長法（ＰＶＤ）、蒸着法、及びプラズマジェットコーティング法等を包含する。
図１Ｃに示されるように、該第２金属１４は、ほぼ正方形（四つの等辺）の周辺輪郭を有し、中心に対称に該第１金属１２の上に設置される。或いは、第２金属１４は任意の適合する多角形周辺輪郭（たとえば、矩形或いは三角形）を有するものとされ得て、並びに偏って該第１金属１２の上に設置される。または、該第１金属１２及び該第２金属１４は相互に同心円の円形周辺輪郭とされ得る。
このほか、該第２金属１４の厚さ及び各側辺の幅は、それぞれｄ２及びＷ２とされる。該第１金属１２の代表的厚さ（ｄ２）範囲は１μｍから５００μｍとされる。該第１金属１２の代表的幅（Ｗ１）の範囲は０．５μｍから９９９９μｍとされる。該第２金属１４の最大幅（Ｗ２）及び面積は、該第１金属１２の最大幅（Ｗ１）及び面積により変動するが、ただし、該第１金属１２の最大幅（Ｗ１）及び面積より小さい。言い換えると、該第１金属１２の最大幅（Ｗ１）及び面積は、それぞれ該第２金属１４の最大幅（Ｗ２）及び面積より大きい。これにより、該第１金属１２及び該第２金属１４は階段状保護構造を形成できる。該第１金属１２の面積は特許請求の範囲において、「第１面積」と称され、該第２金属１４の面積は、特許請求の範囲において、「第２面積」と称される。
該第２金属１４は、単一金属層或いは少なくとも二つの金属層のスタックを包含し得て、並びに適合する成長工程により形成される。このほか、該第２金属１４には高導電性及び高熱伝導性の構成材料が選択され得て、その適合する材料は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）、金（Ａｕ）、コバルト（Ｃｏ）、銅−コバルト（Ｃｕ−Ｃｏ）、ニッケル−コバルト（Ｎｉ−Ｃｏ）、銅−モリブデン（Ｃｕ−Ｍｏ）、ニッケル／銅（Ｎｉ／Ｃｕ）、ニッケル／銅−モリブデン（Ｎｉ／Ｃｕ−Ｍｏ）、或いは上述の金属の合金を包含する。
該第２金属１４を形成するのに適用される成長工程は、電着法（ｅｌｅｃｔｒｏ−ｄｅｐｏｓｉｔｉｏｎ）、無電解めっき法（ｅｌｅｃｔｒｏｌｅｓｓ−ｄｅｐｏｓｉｔｉｏｎ）、化学気相成長法（ＣＶＤ）、プラズマ増強型化学気相成長法（ＰＥＣＶＤ）、物理気相成長法（ＰＶＤ）、蒸着法、及びプラズマジェットコーティング法等を包含する。
該シード層２２は、適合する製造工程（たとえば、電着法或いは無電解めっき法）を使用して形成した金属被覆層を包含し得る。該シード層２２は該第１金属１２及び該第２金属１４の上述の成長工程、たとえば電気めっき法或いは無電解めっきでの形成を補助する。これについては後に詳しく述べる。
このほか、該シード層２２は、単一金属層或いは金属スタックを包含し、その適合する材料は、Ｔａ／Ｃｕ、Ｔａ／ＴａＮ／Ｃｕ、ＴａＮ／Ｃｕ、Ｔｉ／ＴａＮ／Ｃｕ、Ｔａ／ＴｉＮ／Ｃｕ、Ｔｉ／Ｃｕ、Ｔｉ／Ｔｎ／Ｃｕ、ＴｉＮ／Ｃｕ、Ｃｒ／Ａｕ、Ｃｒ／Ａｕ／Ｎｉ／Ａｕ、Ｃｒ／Ａｕ／Ｔｉ／Ｎｉ／Ａｕ、Ｔｉ／Ａｕ、及びＴｉ／Ｎｉ／Ａｕを包含する。
該反射層２４もまた単一金属層或いは金属スタックを包含し、その適合する材料は、Ａｇ／Ｔｉ／Ａｕ、Ａｇ／ＴｉＮ／Ｃｕ、Ａｇ／Ｔａ／Ａｕ、Ａｇ／Ｗ／Ａｕ、Ａｇ／ＴａＮ／Ｃｕ、Ａｇ／Ｎｉ／Ａｕ、Ａｌ／Ｔａ／Ａｕ、Ａｌ／ＴａＮ／Ｃｕ、Ｎｉ／Ａｇ、Ｎｉ／Ａｌ、及びＮｉ／Ａｇ／Ｎｉ／Ａｕを包含する。
該ｐ型半導体層１６、該多重量子井戸（ＭＱＷ）層１８、及び該ｎ型半導体層２０は共同でエピタキシャルスタック３０を形成し、その厚さはｄとされ且つ該シード層２２の上に位置する。該エピタキシャルスタック３０中、該ｐ型半導体層１６及び該ｎ型半導体層２０の機能は閉込め層とされ、該多重量子井戸（ＭＱＷ）層１８の機能は発光層とされる。
該エピタキシャルスタック３０は、適合する成長工程、たとえば気相エピタキシー（ＶＰＥ）、分子ビームエピタキシー（ＭＢＥ）、或いは液相エピタキシー（ＬＰＥ）を使用して該反射層２４の上に成長させられる。該エピタキシャルスタック３０の代表的厚さ（ｄ）の範囲は、１μｍから５０μｍとされる。
このほか、エピタキシャルスタック３０は四つの傾斜する側壁３２を有し、これら側壁３２と該シード層２２の表面はある角度Ａを形成する。そのうち、該シード層２２の表面は、該第１金属１２の該第１表面２６に平行である。該角度Ａは９０度より大きく、且つその代表的角度（Ａ）範囲は１００度から１４５度である。
このほか、該エピタキシャルスタック３０の形状はほぼ角錐形或いは金字塔形とされ、並びに平らな上端部（一般の角錐物の具備する尖った上端部とは異なる）を有する。このほか、該反射層２４の面積及び最大幅はそれぞれ該ｐ型半導体層１６の面積及び最大幅より小さい。
該エピタキシャルスタック３０は該ｐ型半導体層１６が形成する４辺基部（その幅はＷ３とされる）及び該ｎ型半導体層２０が形成する４辺上端部（その幅はＷ４とされる）を有し得る。該ｎ型半導体層２０の最大幅Ｗ４は該ｐ型半導体層１６の最大幅Ｗ３より小さい。このほか、該エピタキシャルスタック３０の上端部（すなわち、該ｎ型半導体層２０の上端面）の面積は、該エピタキシャルスタック３０の基部（すなわち、該ｐ型半導体層１６の底面）面積より小さい。言い換えると、該エピタキシャルスタック３０の断面積は基部から上端部へと漸減する。
角錐形の形状のほか、該エピタキシャルスタック３０はまたほぼ円錐形の形状を有し得て、その上端部は平らとされ、且つその上端部及び基部はいずれも円形とされる。或いは、該エピタキシャルスタック３０はまた長方形の角錐形の形状を有し得て、その基部は長方形とされる。
図２は複数の垂直発光ダイオードチップを包含する発光ダイオードシステムの断面図である。図２を参照されたい。発光ダイオード（ＬＥＤ）３４は、基板３６、該垂直発光ダイオード（ＶＬＥＤ）チップ１０、及び保護層４０を包含する。そのうち、該垂直発光ダイオードチップ１０は該基板３６の上に取り付けられ、該保護層４０は電気絶縁性で且つ透光材料とされ、それは該垂直発光ダイオードチップ１０を密封する。
図２では、該発光ダイオード３４はただ一つの垂直発光ダイオードチップ１０が該基板３６の上に取り付けられている。しかし、実際の応用に応じて、該発光ダイオード３４は複数の垂直発光ダイオードチップ１０が該基板３６の上に取り付けられ、並びに必要なアレイ形式をなすように設置されて、たとえば発光ダイオード（ＬＥＤ）ディスプレイの光電装置を形成し得る。
該基板３６の材料は、半導体材料、たとえば、ケイ素、砒素化ガリウム（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）、窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（Ａｌ2Ｏ3）、或いはサファイア（ｓａｐｐｈｉｒｅ）等を包含し得る。
該基板３６はカップ４６及び背面４８を有する。そのうち、該カップ４６は該垂直発光ダイオードチップ１０をそのうちに取り付けるのに用いられる。導電性のダイ接着層（図示せず）が該垂直発光ダイオードチップ１０の該基板３６への接着に用いられ得る。
図２に示されるように、導線３８が該ｎ型半導体層２０を該基板３６上のｎ型電極４２に電気的に接続する。このほか、該第１金属１２及び該第２金属１４は該ｐ型半導体層１６を、該基板３６上のｐ型電極４４に電気的に接続する。該第１金属１２及び該第２金属１４はまた該垂直発光ダイオードチップ１０から該基板３６に至る放熱経路を提供する。該第１金属１２及び該第２金属１４が構成する階段状構造は、上述の放熱経路の放熱効果をさらに増強する。このほか、該第１金属１２の該第２金属１４より大きい構造は保護の機能を有し、ダイ接着材料（たとえば銀ろう或いは半田）が溢れ出て該エピタキシャルスタック３０に接触するのを防止できる。
図３Ａから図３Ｋを参照されたい。それは、該垂直発光ダイオード（ＶＬＥＤ）チップ１０の製造方法の工程表示図である。まず、図３Ａに示されるように、載置基板５０を提供する。該載置基板５０はウエハーの形式とされ得て、その材質は、たとえば、サファイヤ、炭化ケイ素（ＳｉＣ）、ケイ素、ゲルマニウム（Ｇｅ）、酸化亜鉛（ＺｎＯ）、或いは砒素化ガリウム（ＧａＡｓ）とされ得る。本実施例では、該載置基板５０はサファイア基板とされる。
図３Ａに示されるように、適合する成長工程、たとえば気相エピタキシー（ＶＰＥ）、分子エピタキシー（ＭＢＥ）、或いは液相エピタキシー（ＬＰＥ）を使用して、多層エピタキシャル構造５２Ａを該載置基板５０の上に形成する。該多層エピタキシャル構造５２Ａは、ｎ型層５４、少なくとも一つの量子井戸層５６、及びｐ型層５８を包含し得る。本実施例では、該ｎ型層５４は、ｎ型窒化ガリウム（ｎ−ＧａＮ）を包含し且つ該ｐ型層５８はｐ型窒化ガリウム（ｐ−ＧａＮ）を包含し得る。窒化ガリウムのほか、該ｎ型層５４及び該ｐ型層５８はまた、その他の各種の複合物半導体層材料、たとえば、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、或いは窒化インジウムガリウムアルミニウム（ＡｌＩｎＧａＮ）を包含し得る。該量子井戸層５６の材料は、適合する材料、たとえば、砒素化ガリウム（ＧａＡｓ）層とされ得て、それは２層の別の材料（たとえば、より広いバンドギャップを有する砒素化アルミニウム（ＡｌＡｓ））の間に挟まれる。
続いて、図３Ｂに示されるように、適合する工程を使用して、該多層エピタキシャル構造５２Ａを貫通する凹溝６２を形成する。これら凹溝６２の底端は該載置基板５０の上にあるか、或いは延伸されて該載置基板５０に所定距離進入する。これら凹溝６２は十字形パターンを形成し得て、伝統的な半導体工程のダイの間の分離道に類似し、複数のダイ６０を規定することができ、並びに該エピタキシャルスタック５２を分離するのに用いられる。上述の適合する工程は、ハードマスク（ｈａｒｄ ｍａｓｋ）のドライエッチング法を包含し得る。このほか、レーザーカット法、ナイフカット法、ダイアモンドカット法、ウエットエッチング法、及びウォータージェット法もまた、その他の適合する工程とされ得る。本凹溝形成工程のあと、これらダイ６０は、液体或いは溶剤で洗浄され、該エッチングマスク或いはその他の保護コート層が除去される。これら凹溝６２の幅ｗの範囲は、約０．１μｍから３００μｍである。
このほか、図３Ｂに示されるように、適合する工程を使用して、該ｐ型層５８の上に反射層６６を形成する。その機能は反射器或いは反射鏡とされて、該垂直発光ダイオードチップ１０の発光を反射することにある。たとえば、該反射層６６は多層金属、たとえば、Ｎｉ／Ａｇ／Ｎｉ／Ａｕ、Ａｇ／Ｎｉ／Ａｕ、Ｔｉ／Ａｇ／Ｎｉ／Ａｕ、Ａｇ／Ｐｔ、Ａｇ／Ｐｄ、或いは、Ａｇ／Ｃｒを包含し得て、それは銀（Ａｇ）、金（Ａｕ）、クロム（Ｃｒ）、白金（Ｐｔ）、鉛（Ｐｄ）、或いは、アルミニウム（Ａｌ）を含有する合金を成長させることで形成され得る。
該反射層（反射鏡）６６の厚さは、約１．０μｍより小さくされ得て、該反射層６６の高温アニール或いは合金化は、その接触抵抗とその該ｐ型層５８に対する接着性を改善するために用いられ得る。たとえば、上述のアニール或いは合金化工程は、少なくとも摂氏１５０度の温度及び不活性の環境（たとえば、少量の酸素、水素、酸素水素があるか完全にない環境）で実行される。
続いて、図３Ｃに示されるように、シード層７２が電気めっき或いは無電解めっき法により該反射層６６の上及びこれら凹溝６２の側壁上に形成される。該シード層７２は、単一層或いは多層スタック、たとえば、Ｔａ／Ｃｕ、Ｔａ／ＴａＮ／Ｃｕ、ＴａＮ／Ｃｕ、Ｔｉ／ＴａＮ／Ｃｕ、Ｔａ／ＴｉＮ／Ｃｕ、Ｔｉ／Ｃｕ、Ｔｉ／Ｔｎ／Ｃｕ、ＴｉＮ／Ｃｕ、Ｔｉ／Ｃｕ、Ｔｉ／Ｔｎ／Ｃｕ、ＴｉＮ／Ｃｕ、Ｃｒ／Ａｕ、Ｃｒ／Ａｕ／Ｎｉ／Ａｕ、Ｃｒ／Ａｕ／Ｔｉ／Ｎｉ／Ａｕ、Ｔｉ／Ａｕ、Ｔｉ／Ｎｉ／Ａｕ、Ｎｉ／Ａｕ、或いはＮｉ／Ｃｕを包含し得る。
該反射層６６はまた被覆層を形成し得て、それはまた、シード層の機能を有し得る。本実施例では、該反射層６６は単一層或いは多層スタック、たとえば、Ａｇ／Ｔｉ／Ａｕ、Ａｇ／ＴｉＮ／Ｃｕ、Ａｇ／Ｔａ／Ａｕ、Ａｇ／Ｗ／Ａｕ、Ａｇ／ＴａＮ／Ｃｕ、Ａｌ／Ｔａ／Ａｕ、Ａｌ／ＴａＮ／Ｃｕ、Ｎｉ／Ａｇ、Ｎｉ／Ａｌ、あるいいはＮｉ／Ａｇ／Ｎｉ／Ａｕを包含し得る。
続いて、図３Ｄ及び３Ｅに示されるように、厚さｄ１の第１金属層７４を該シード層７２の上に成長させ、且つ厚さｄ２の第２金属層７６を該第１金属層７４の上に成長させる。該第１金属層７４は図１Ａの該第１金属１２のように形成され、且つ該第２金属層７６は図１Ａの該第２金属１４のように形成される。該第１金属層７４は、適合する成長工程、たとえば、電着法（ｅｌｅｃｔｒｏ−ｄｅｐｏｓｉｔｉｏｎ）或いは無電解めっき法（ｅｌｅｃｔｒｏｌｅｓｓ−ｄｅｐｏｓｉｔｉｏｎ）で、必要な厚さｄ１を達成する。該第１金属層７４の代表的厚さ（ｄ１）範囲は１μｍから５００μｍとされる。同様に、該第２金属層７６は、適合する成長工程、たとえば、電着法或いは無電解めっき法で、必要な厚さｄ２を達成する。該第２金属層７６の代表的厚さ（ｄ２）範囲は１μｍから５００μｍとされる。
該第１金属層７４及び該第２金属層７６は、単層の金属、たとえば、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）、金（Ａｕ）、コバルト（Ｃｏ）、金属合金、たとえば、銅−コバルト（Ｃｕ−Ｃｏ）或いは銅−モリブデン（Ｃｕ−Ｍｏ）、或いは金属層スタック、たとえば、ニッケル／銅（Ｎｉ／Ｃｕ）、ニッケル／銅−モリブデン（Ｎｉ／Ｃｕ−Ｍｏ）を包含し得る。その他の、該第１金属層７４及び該第２金属層７６の形成に適用される成長工程は、化学気相成長法（ＣＶＤ）、プラズマ増強型化学気相成長法（ＰＥＣＶＤ）、物理気相成長法（ＰＶＤ）、蒸着法、及びプラズマジェットコーティング法等を包含する。
続いて、図３Ｅに示されるように、該第２金属層７６は適合する工程を使用してパターン化され、たとえば、もともと成長させた層膜に対してエッチング（たとえば、減法工程）を実行するか或いはマスクのパターン化成長（たとえば、加法工程）により、該第２金属１４の形状を規定する。該第２金属層７６のパターン化工程は、該第２金属１４の面積と幅Ｗ２を、それぞれ該第１金属１２の面積及び幅Ｗ１より小さくする。
このほか、一つ或いは複数の余分の金属層（たとえば、Ｃｒ／Ａｕ、Ｎｉ、或いはＮｉ／Ａｕ、図示せず）が該第２金属層７６の上、及び第１金属層７４の露出面上に形成され得て、それにより酸化と腐食を防止する。
続いて図３Ｆに示されるように、該載置基板５０が適合する工程、たとえば、パルス式レーザー照射法、エッチング法、或いは化学機械平坦化工程（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ ｐｌａｎａｒｉｚａｔｉｏｎ，ＣＭＰ）を使用して、該ｎ型層５４上より除去される。
続いて、図３Ｇに示されるように、硬式マスク７８が該載置基板５０を除去後の該ｎ型層５４の表面上に形成され得る。該硬式マスク７８はたとえば、酸化ケイ素（ＳｉＯ2）、或いは窒化ケイ素（Ｓｉ3Ｎ4）の成長材料を包含し得る。該硬式マスク７８もまた有機重合物材料、たとえば、エポキシ（ｅｐｏｘｙ）、ポリイミド（ｐｏｌｙｉｍｉｄｅ）、熱可塑性材料或いはゾルゲル（ｓｏｌ−ｇｅｌ）材料を包含し得る。該硬式マスク７８はまた感光性有機材料、たとえば、ＳＵ−８、ＮＲ−７、或いはＡＺ５２１４Ｅを採用可能である。或いは、該硬式マスク７８は無機材料、たとえば、酸化ケイ素（ＳｉＯ2）、酸化亜鉛（ＺｎＯ）、酸化タンタル（Ｔａ2Ｏ5）、酸化チタン（ＴｉＯ2）、ハフニウム酸化物（ＨｆＯ）、或いは酸化マグネシウム（ＭｇＯ）を包含し得る。
続いて図３Ｈに示されるように、該硬式マスク７８に、エッチングにより複数の凹溝８０が形成される。それは、該エピタキシャルスタック５２を貫通して該シード層７２に至る。使用するエッチング工程は、ドライエッチング（ＩＣＰ ＲＩＥ）、ウエットケミカルエッチング、或いは光増強式ケミカルエッチングを包含し得る。
このほか、該ｎ型層５４の表面に近接するこれら凹溝８０のサイズは、該ｐ型層５８の表面に近接するこれら凹溝８０のサイズより大きい。言い換えると、これら凹溝８０のサイズは、その深さの増加により減少する。これら凹溝８０の傾斜度に９０度を加えると、図１Ａに示される該垂直発光ダイオードチップ１０の該エピタキシャルスタックの角度Ａに等しくなる。
続いて、図３Ｉに示されるように、該硬式マスク７８を適合する溶剤を使用するか、或いは適合するドライ或いはウェットエッチング工程を使用して除去する。
続いて図３Ｊに示されるように、ダイシング工程を実行し、これらダイ６０を適合する方法、たとえば、レーザーカット法、ダイシングソーを使用する方法、ブレーキング法、エアナイフ法、或いはウォータージェット法により裁断する。
このほか、一つ或いは複数の抗酸化層（図示せず）を、適合する形成方法を使用して、特定の表面（たとえばエッジ領域）に塗布することができ、たとえば、ウォータージェット法溶液を使用したメッキ法を使用できる。
図３Ｋに示されるように、各垂直発光ダイオード（ＶＬＥＤ）チップ１０は、第１金属１２、第２金属１４、ｐ型半導体層１６、多重量子井戸（ＭＱＷ）層１８、及びｎ型半導体層２０を包含する。
そのうち、一部の該第１金属層７４が該第１金属１２を形成し（図３Ｊに示されるとおり）、一部の該第２金属層７６が該第２金属１４を形成し（図３Ｊに示されるとおり）、一部の該ｐ型層５８が該ｐ型半導体層１６を形成し（図３Ｊに示されるとおり）、一部の該多重量子井戸層５６が該多重量子井戸（ＭＱＷ）層１８を形成し（図３Ｊに示されるとおり）、且つ一部の該ｎ型層５４が該ｎ型半導体層２０を形成する（図３Ｊに示されるとおり）。
各垂直発光ダイオード（ＶＬＥＤ）チップ１０はまた、シード層２２及び反射層２４を包含する。そのうち、一部の該シード層７２は該シード層２２を形成し（図３Ｊに示されるとおり）、且つ一部の該反射層６６は該反射層２４を形成する（図３Ｊに示されるとおり）。
以上述べたことは、本発明の実施例にすぎず、本発明の実施の範囲を限定するものではなく、本発明の特許請求の範囲に基づきなし得る同等の変化と修飾は、いずれも本発明の権利のカバーする範囲内に属するものとする。
１０ 垂直発光ダイオードチップ
１２ 第１金属
１４ 第２金属
１６ ｐ型半導体層
１８ 多重量子井戸層
２０ ｎ型半導体層
２２ シード層
２４ 反射層
３０／５２ エピタキシャルスタック
３４ 発光ダイオード
３６ 基板
３８ 導線
４０ 保護層
４２ ｎ型電極
４４ ｐ型電極
４６ カップ
４８ 背面
５０ 載置基板
５２Ａ 多層エピタキシャル構造
５４ ｎ型層
５６ 量子井戸層
５８ ｐ型層
６０ ダイ
６２／８０ 凹溝
６６ 反射層
７２ シード層
７４ 第１金属層
７６ 第２金属層
７８ 硬式マスク

Claims (20)

  1. 垂直発光ダイオードチップにおいて、
    第１金属であって、第１表面、該第１表面に背向する第２表面、及び第１面積を有する上記第１金属と、
    第２金属であって、該第１金属の該第２表面上に位置し、並びに第２面積を有し、該第１金属の該第１面積は、該第２金属の該第２面積より大きく、階段状構造を形成する上記第２金属と、
    該第１金属の上に位置するエピタキシャルスタックであって、
    該第１金属の該第１表面の上に位置する第１型半導体層と、
    該第１型半導体層の上に位置し、発光に用いられる多重量子井戸層と、
    該多重量子井戸層の上に位置する第２型半導体層と、
    を包含する上記エピタキシャルスタックと、
    を包含したことを特徴とする、垂直発光ダイオードチップ。
  2. 請求項１記載の垂直発光ダイオードチップにおいて、該第１型半導体層はｐ型半導体層を包含し、且つ該第２型半導体層はｎ型半導体層を包含することを特徴とする、垂直発光ダイオードチップ。
  3. 請求項１記載の垂直発光ダイオードチップにおいて、該第１金属の該第１表面の上に位置する反射層をさらに包含することを特徴とする、垂直発光ダイオードチップ。
  4. 請求項１記載の垂直発光ダイオードチップにおいて、該エピタキシャルスタックは略角錐形の形状とされ、該第１型半導体層はその基部に形成され、且つ該第２型半導体層はその上端部に形成されることを特徴とする、垂直発光ダイオードチップ。
  5. 請求項１記載の垂直発光ダイオードチップにおいて、該第１金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）、金（Ａｕ）、コバルト（Ｃｏ）、銅−コバルト（Ｃｕ−Ｃｏ）、ニッケル−コバルト（Ｎｉ−Ｃｏ）、銅−モリブデン（Ｃｕ−Ｍｏ）、ニッケル／銅（Ｎｉ／Ｃｕ）、ニッケル／銅−モリブデン（Ｎｉ／Ｃｕ−Ｍｏ）からなる金属群或いはその合金の材料より選択されることを特徴とする、垂直発光ダイオードチップ。
  6. 請求項１記載の垂直発光ダイオードチップにおいて、該第２金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）、金（Ａｕ）、コバルト（Ｃｏ）、銅−コバルト（Ｃｕ−Ｃｏ）、ニッケル−コバルト（Ｎｉ−Ｃｏ）、銅−モリブデン（Ｃｕ−Ｍｏ）、ニッケル／銅（Ｎｉ／Ｃｕ）、ニッケル／銅−モリブデン（Ｎｉ／Ｃｕ−Ｍｏ）からなる金属群或いはその合金の材料より選択されることを特徴とする、垂直発光ダイオードチップ。
  7. 請求項１記載の垂直発光ダイオードチップにおいて、該第１型半導体層は、ｐ型半導体層を包含し、それは、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、或いは窒化インジウムガリウムアルミニウム（ＡｌＩｎＧａＮ）で組成された材料群より選択されることを特徴とする、垂直発光ダイオードチップ。
  8. 請求項１記載の垂直発光ダイオードチップにおいて、該第２型半導体層は、ｎ型半導体層を包含し、それは、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、或いは窒化インジウムガリウムアルミニウム（ＡｌＩｎＧａＮ）で組成された材料群より選択されることを特徴とする、垂直発光ダイオードチップ。
  9. 請求項１記載の垂直発光ダイオードチップにおいて、該第１型半導体層は、ｐ型窒化ガリウム（ｐ−ＧａＮ）を包含し、且つ該第２型半導体層は、ｎ型窒化ガリウム（ｎ−ＧａＮ）を包含することを特徴とする、垂直発光ダイオードチップ。
  10. 垂直発光ダイオードチップにおいて、
    第１金属であって、第１表面、該第１表面に背向する第２表面、及び第１面積を有する上記第１金属と、
    第２金属であって、該第１金属の該第２表面上に位置し、並びに第２面積を有し、該第１金属の該第１面積は、該第２金属の該第２面積より大きい、上記第２金属と、
    該第１金属の該第１表面の上に位置するエピタキシャルスタックであって、
    該第１金属の該第１表面の上に位置するｐ型半導体層と、
    該ｐ型半導体層の上に位置し、発光に用いられる多重量子井戸層と、
    該多重量子井戸層の上に位置するｎ型半導体層と、
    を包含する上記エピタキシャルスタックと、
    を包含し、該第１金属及び該第２金属が該エピタキシャルスタックを保護する階段状保護構造を形成し、
    該エピタキシャルスタックは傾斜する側壁を具え、且つ該側壁と該第１金属の間の角度は９０度より大きいことを特徴とする、垂直発光ダイオードチップ。
  11. 請求項１０記載の垂直発光ダイオードチップにおいて、該第１金属の該第１表面の上に位置する反射層をさらに具えたことを特徴とする、垂直発光ダイオードチップ。
  12. 請求項１０記載の垂直発光ダイオードチップにおいて、該エピタキシャルスタックは略角錐形の形状とされ、該ｐ型半導体層はその基部に形成され、且つ該ｎ型半導体層はその上端部に形成されることを特徴とする、垂直発光ダイオードチップ。
  13. 請求項１０記載の垂直発光ダイオードチップにおいて、該第１金属及び該第２金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）、金（Ａｕ）、コバルト（Ｃｏ）、銅−コバルト（Ｃｕ−Ｃｏ）、ニッケル−コバルト（Ｎｉ−Ｃｏ）、銅−モリブデン（Ｃｕ−Ｍｏ）、ニッケル／銅（Ｎｉ／Ｃｕ）、ニッケル／銅−モリブデン（Ｎｉ／Ｃｕ−Ｍｏ）からなる金属群或いはその合金の材料より選択されることを特徴とする、垂直発光ダイオードチップ。
  14. 請求項１０記載の垂直発光ダイオードチップにおいて、該ｐ型半導体層及び該ｎ型半導体層は、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、或いは窒化インジウムガリウムアルミニウム（ＡｌＩｎＧａＮ）で組成された材料群より選択されることを特徴とする、垂直発光ダイオードチップ。
  15. 請求項１０記載の垂直発光ダイオードチップにおいて、該ｎ型半導体層の面積及び最大幅は該ｐ型半導体層の面積及び最大幅より小さいことを特徴とする、垂直発光ダイオードチップ。
  16. 垂直発光ダイオードチップの製造方法において、
    載置基板を提供する工程、
    エピタキシャルスタックを該載置基板上に形成する工程、
    複数の第１凹溝を形成し、これら第１凹溝は十字形のパターンを形成し並びに該エピタキシャルスタック及び該載置基板を貫通するものとし、これにより該載置基板上の複数のチップを規定する工程、
    シード層を該エピタキシャルスタックの上及びこれら第１凹溝の内側に形成する工程、 反射層を該シード層の上に形成する工程、
    第１面積を具えた第１金属を該シード層の上に形成する工程、
    第２面積を具えた第２金属を、該第１金属の上に形成し、且つ該第２面積は該第１面積より小さくする工程、
    該載置基板を除去する工程、
    複数の第２凹溝を形成し、それは該エピタキシャルスタックを貫通し該シード層に至るものとする工程、
    これらチップを分離し複数の垂直発光ダイオードチップとなす工程、
    以上の工程を包含することを特徴とする、垂直発光ダイオードチップの製造方法。
  17. 請求項１６記載の垂直発光ダイオードチップの製造方法において、該エピタキシャルスタックは、
    該第１金属の該第１表面の上に位置するｐ型半導体層と、
    該ｐ型半導体層の上に位置し、発光に用いられる多重量子井戸層と、
    該多重量子井戸層の上に位置するｎ型半導体層と、
    を包含することを特徴とする、垂直発光ダイオードチップの製造方法。
  18. 請求項１６記載の垂直発光ダイオードチップの製造方法において、該エピタキシャルスタックの側壁と該第１金属の間の角度は９０度より大きいことを特徴とする、垂直発光ダイオードチップの製造方法。
  19. 請求項１６記載の垂直発光ダイオードチップの製造方法において、該第１金属及び該第２金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）、金（Ａｕ）、コバルト（Ｃｏ）、銅−コバルト（Ｃｕ−Ｃｏ）、ニッケル−コバルト（Ｎｉ−Ｃｏ）、銅−モリブデン（Ｃｕ−Ｍｏ）、ニッケル／銅（Ｎｉ／Ｃｕ）、ニッケル／銅−モリブデン（Ｎｉ／Ｃｕ−Ｍｏ）からなる金属群或いはその合金の材料より選択されることを特徴とする、垂直発光ダイオードチップの製造方法。
  20. 請求項１６記載の垂直発光ダイオードチップの製造方法において、これら第２凹溝を形成する工程は、マスクによるエッチング工程を包含することを特徴とする、垂直発光ダイオードチップの製造方法。
JP2012165474A 2011-12-14 2012-07-26 垂直発光ダイオードチップ及びその製造方法 Pending JP2013125961A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/325,376 US8686461B2 (en) 2011-01-03 2011-12-14 Light emitting diode (LED) die having stepped substrates and method of fabrication
US13/325,376 2011-12-14

Publications (1)

Publication Number Publication Date
JP2013125961A true JP2013125961A (ja) 2013-06-24

Family

ID=48588716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012165474A Pending JP2013125961A (ja) 2011-12-14 2012-07-26 垂直発光ダイオードチップ及びその製造方法

Country Status (6)

Country Link
US (2) US8686461B2 (ja)
JP (1) JP2013125961A (ja)
KR (1) KR20130069351A (ja)
CN (1) CN103165806A (ja)
TW (1) TWI479685B (ja)
WO (1) WO2013086781A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015087904A1 (ja) * 2013-12-13 2015-06-18 株式会社東京精密 ウェーハ加工方法
JP2017076729A (ja) * 2015-10-16 2017-04-20 スタンレー電気株式会社 半導体発光装置、及び、半導体発光装置の製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8933467B2 (en) 2009-08-13 2015-01-13 SemiLEDs Optoelectronics Co., Ltd. Smart integrated semiconductor light emitting system including nitride based light emitting diodes (LED) and application specific integrated circuits (ASIC)
US9214456B2 (en) 2009-08-13 2015-12-15 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) system having lighting device and wireless control system
US8686461B2 (en) 2011-01-03 2014-04-01 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) die having stepped substrates and method of fabrication
US8835945B2 (en) * 2013-01-11 2014-09-16 Lighting Science Group Corporation Serially-connected light emitting diodes, methods of forming same, and luminaires containing same
KR101887942B1 (ko) * 2012-05-07 2018-08-14 삼성전자주식회사 발광소자
CN102903813B (zh) * 2012-09-29 2014-04-02 海迪科（南通）光电科技有限公司 集成图形阵列高压led器件的制备方法
US20140151630A1 (en) * 2012-12-04 2014-06-05 Feng-Hsu Fan Protection for the epitaxial structure of metal devices
JP2014154693A (ja) * 2013-02-08 2014-08-25 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子およびその製造方法
CN104393140B (zh) * 2014-11-06 2018-03-23 中国科学院半导体研究所 一种高反射率的垂直结构发光二级管芯片及其制备方法
US10217914B2 (en) 2015-05-27 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor light emitting device
KR102474502B1 (ko) 2016-08-01 2022-12-08 주식회사 클랩 시트 조명 및 이의 제조방법
KR20180023881A (ko) 2016-08-26 2018-03-07 김영범 시트 조명 및 이의 제조방법
KR102464391B1 (ko) 2016-09-22 2022-11-08 주식회사 클랩 시트 조명 및 이의 제조방법
DE102018101393A1 (de) * 2018-01-23 2019-07-25 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2020251078A1 (ko) * 2019-06-12 2020-12-17 서울바이오시스 주식회사 발광 적층체 및 이를 포함한 표시 장치
WO2021072731A1 (zh) * 2019-10-18 2021-04-22 深圳市大疆创新科技有限公司 半导体芯片封装结构、封装方法及电子设备

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6803243B2 (en) * 2001-03-15 2004-10-12 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
US6703290B2 (en) 1999-07-14 2004-03-09 Seh America, Inc. Growth of epitaxial semiconductor material with improved crystallographic properties
EP1104031B1 (en) 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
DE10112542B9 (de) * 2001-03-15 2013-01-03 Osram Opto Semiconductors Gmbh Strahlungsemittierendes optisches Bauelement
KR101247727B1 (ko) * 2003-01-31 2013-03-26 오스람 옵토 세미컨덕터스 게엠베하 반도체 소자 제조 방법
JP4766845B2 (ja) * 2003-07-25 2011-09-07 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
TW200616254A (en) * 2004-11-12 2006-05-16 Univ Nat Central Light emitting diode structure and manufacturing method thereof
US7195944B2 (en) 2005-01-11 2007-03-27 Semileds Corporation Systems and methods for producing white-light emitting diodes
US7378288B2 (en) 2005-01-11 2008-05-27 Semileds Corporation Systems and methods for producing light emitting diode array
US7473936B2 (en) 2005-01-11 2009-01-06 Semileds Corporation Light emitting diodes (LEDs) with improved light extraction by roughening
US7646033B2 (en) 2005-01-11 2010-01-12 Semileds Corporation Systems and methods for producing white-light light emitting diodes
US7186580B2 (en) 2005-01-11 2007-03-06 Semileds Corporation Light emitting diodes (LEDs) with improved light extraction by roughening
US7432119B2 (en) 2005-01-11 2008-10-07 Semileds Corporation Light emitting diode with conducting metal substrate
US7563625B2 (en) 2005-01-11 2009-07-21 SemiLEDs Optoelectronics Co., Ltd. Method of making light-emitting diodes (LEDs) with improved light extraction by roughening
US7524686B2 (en) 2005-01-11 2009-04-28 Semileds Corporation Method of making light emitting diodes (LEDs) with improved light extraction by roughening
US8685764B2 (en) 2005-01-11 2014-04-01 SemiLEDs Optoelectronics Co., Ltd. Method to make low resistance contact
JP2007096079A (ja) * 2005-09-29 2007-04-12 Stanley Electric Co Ltd 半導体発光装置
US8614449B1 (en) 2005-10-11 2013-12-24 SemiLEDs Optoelectronics Co., Ltd. Protection for the epitaxial structure of metal devices
US7968379B2 (en) * 2006-03-09 2011-06-28 SemiLEDs Optoelectronics Co., Ltd. Method of separating semiconductor dies
US7615789B2 (en) 2006-05-09 2009-11-10 SemiLEDs Optoelectronics Co., Ltd. Vertical light emitting diode device structure
EP2122670A4 (en) 2006-08-07 2013-05-15 Semi Photonics Co Ltd METHOD FOR DISCONNECTING SEMICONDUCTOR CHIPS
US20080087875A1 (en) 2006-10-11 2008-04-17 Feng-Hsu Fan Protection for the epitaxial structure of metal devices
US7892891B2 (en) 2006-10-11 2011-02-22 SemiLEDs Optoelectronics Co., Ltd. Die separation
US7781247B2 (en) 2006-10-26 2010-08-24 SemiLEDs Optoelectronics Co., Ltd. Method for producing Group III-Group V vertical light-emitting diodes
US7811842B2 (en) 2007-01-11 2010-10-12 SemiLEDs Optoelectronics Co., Ltd. LED array
US7781783B2 (en) 2007-02-07 2010-08-24 SemiLEDs Optoelectronics Co., Ltd. White light LED device
US7759146B2 (en) 2007-05-04 2010-07-20 SemiLEDs Optoelectronics Co., Ltd. Method of making high efficiency UV VLED on metal substrate
US7759670B2 (en) 2007-06-12 2010-07-20 SemiLEDs Optoelectronics Co., Ltd. Vertical LED with current guiding structure
TWI411124B (zh) * 2007-07-10 2013-10-01 Delta Electronics Inc 發光二極體裝置及其製造方法
US8829554B2 (en) * 2008-04-02 2014-09-09 Lg Innotek Co., Ltd. Light emitting element and a production method therefor
JP2009283912A (ja) * 2008-04-25 2009-12-03 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
JP5057398B2 (ja) * 2008-08-05 2012-10-24 シャープ株式会社 窒化物半導体発光素子およびその製造方法
US8105852B2 (en) 2010-01-15 2012-01-31 Koninklijke Philips Electronics N.V. Method of forming a composite substrate and growing a III-V light emitting device over the composite substrate
KR101039904B1 (ko) * 2010-01-15 2011-06-09 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
JP5174064B2 (ja) 2010-03-09 2013-04-03 株式会社東芝 半導体発光装置および半導体発光装置の製造方法
JP5356292B2 (ja) 2010-03-19 2013-12-04 株式会社東芝 半導体発光素子及び半導体発光装置
US8686461B2 (en) * 2011-01-03 2014-04-01 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) die having stepped substrates and method of fabrication
US20120168714A1 (en) * 2011-01-03 2012-07-05 SemiLEDs Optoelectronics Co., Ltd. Vertical light emitting diode (vled) die and method of fabrication

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015087904A1 (ja) * 2013-12-13 2015-06-18 株式会社東京精密 ウェーハ加工方法
JP2015115538A (ja) * 2013-12-13 2015-06-22 株式会社東京精密 ウェーハ加工方法
JP2017076729A (ja) * 2015-10-16 2017-04-20 スタンレー電気株式会社 半導体発光装置、及び、半導体発光装置の製造方法

Also Published As

Publication number Publication date
CN103165806A (zh) 2013-06-19
US20140151635A1 (en) 2014-06-05
WO2013086781A1 (en) 2013-06-20
TWI479685B (zh) 2015-04-01
US9343620B2 (en) 2016-05-17
TW201324845A (zh) 2013-06-16
US8686461B2 (en) 2014-04-01
US20120168716A1 (en) 2012-07-05
KR20130069351A (ko) 2013-06-26

Similar Documents

Publication Publication Date Title
JP2013125961A (ja) 垂直発光ダイオードチップ及びその製造方法
TWI606614B (zh) 垂直發光二極體晶粒及其製造方法
US7723718B1 (en) Epitaxial structure for metal devices
US9099610B2 (en) Light emitting device and light emitting device package
JP5881689B2 (ja) 発光素子チップ及びその製造方法
US20060154393A1 (en) Systems and methods for removing operating heat from a light emitting diode
EP1885001A1 (en) InGaAlN LIGHT-EMITTING DEVICE AND MANUFACTURING METHOD THEREOF
US9437794B2 (en) Method of fabricating a flip chip light emitting diode (FCLED) die having N-conductor layer
TW201340403A (zh) 具有凹槽電極與光提取結構的發光二極體晶粒及其製作方法
KR20080053180A (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
TW201547053A (zh) 形成發光裝置的方法
KR101364167B1 (ko) 수직형 발광 다이오드 및 그 제조방법
US8778780B1 (en) Method for defining semiconductor devices
TWI336142B (en) Light-emitting diode and manufacturing method thereof
KR20130110380A (ko) 반도체 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140303

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140513