KR20130007483A - 그래핀을 이용한 메모리 소자 및 이의 제조방법 - Google Patents
그래핀을 이용한 메모리 소자 및 이의 제조방법 Download PDFInfo
- Publication number
- KR20130007483A KR20130007483A KR1020120071127A KR20120071127A KR20130007483A KR 20130007483 A KR20130007483 A KR 20130007483A KR 1020120071127 A KR1020120071127 A KR 1020120071127A KR 20120071127 A KR20120071127 A KR 20120071127A KR 20130007483 A KR20130007483 A KR 20130007483A
- Authority
- KR
- South Korea
- Prior art keywords
- programming
- electrode
- graphene layer
- layer
- graphene
- Prior art date
Links
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title claims abstract description 136
- 229910021389 graphene Inorganic materials 0.000 title claims abstract description 136
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 229910052746 lanthanum Inorganic materials 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 229910052726 zirconium Inorganic materials 0.000 claims description 6
- 239000002033 PVDF binder Substances 0.000 claims description 3
- 229920002981 polyvinylidene fluoride Polymers 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 146
- 239000004065 semiconductor Substances 0.000 description 16
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 14
- 230000010287 polarization Effects 0.000 description 14
- 230000005684 electric field Effects 0.000 description 12
- 239000010931 gold Substances 0.000 description 11
- 239000010936 titanium Substances 0.000 description 10
- 239000000969 carrier Substances 0.000 description 9
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000007935 neutral effect Effects 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 238000002207 thermal evaporation Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000007649 pad printing Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Abstract
그래핀을 이용한 메모리 소자 및 이의 제조방법을 제공한다. 그래핀을 이용한 메모리 소자는 그래핀층과 교차하도록 배치되는 적어도 하나의 프로그래밍 전극과, 그래핀층과 프로그래밍 전극의 사이에 배치되는 강유전체층을 포함함으로써 프로그래밍 전극을 통해 인가되는 폴링 전압의 극성에 따른 그래핀층의 저항 차이를 이용하여 비휘발성을 나타낼 수 있다. 또한, 프로그래밍 전극을 2개 이상 배치하고, 각각에 서로 동일하거나, 서로 다른 극성의 폴링 전압을 인가하여 멀티 비트를 구현할 수 있다. 또한, 그래핀을 이용한 메모리 소자의 제조방법은 단 1회의 폴링으로 영구 분극을 유지할 수 있는 강유전체층을 형성하여, 강유전체층과 접하는 그래핀층에 지속적으로 전기장을 가할 수 있다.
Description
본 발명은 그래핀을 이용한 메모리 소자 및 이의 제조방법에 관한 것으로, 보다 상세하게는 그래핀을 이용한 비휘발성 메모리 소자 및 이의 제조방법에 관한 것이다.
그래핀(graphene)은 탄소 원자가 벌집 형태의 육방정 격자로 배열된 2차원 박막이다. 그래핀은 구조적 화학적으로 매우 안정하며, 100,000cm2/Vs를 상회하는 매우 높은 전자 이동도를 가진다.
또한, 그래핀은 2차원 형상이므로, 현재 사용되는 실리콘 공정 기술(CMOS technology)을 활용하여 용이하게 제조 가능하다는 이점이 있다. 따라서, 현재 사용되는 반도체 소자를 대체할 미래 반도체 소자로 각광받고 있다.
한편, 메모리 소자 중 비휘발성 메모리 소자는 전원 공급이 차단되더라도 저장된 데이터가 보존되는 저장 장치이다. 최근 비휘발성 메모리 소자는 가전 및 휴대용 전자 기기에서 그 수요가 급증하고 있어, 지속적인 성장이 예상된다.
대표적인 비휘발성 메모리 소자로서, 플래시 메모리 소자를 들 수 있다. 플래시 메모리 소자는 제어 게이트와 반도체 기판 사이에 도전성 플로팅 게이트(floating gate)가 개재된 구조를 가진다. 이러한 플로팅 게이트는 전하 저장을 위한 스토리지 노드(storage node)로 이용된다.
플래시 메모리 소자는 플로팅 게이트의 전하의 축적 여부에 따른 반도체 기판의 문턱 전압 변화를 이용하여, 반도체 기판에 도전성 채널 형성 여부, 즉, 전류의 흐름 여부를 판독한다.
이외에도, 비휘발성 메모리 소자의 다른 예로, 소노스(SONOS) 메모리 소자는 제어 게이트와 반도체 기판 사이에 전하 트랩형 스토리지 노드가 개재된 구조를 가진다. 이러한 소노스 메모리 소자는 플래시 메모리 소자와 거의 유사한 동작을 한다.
그러나, 비휘발성 메모리 소자의 제조시, 미세 공정 기술의 한계로 인하여, 메모리 집적도 및 메모리 속도의 증가는 한계에 직면하고 있다. 이에 따라, 메모리 속도 및 메모리 용량을 증가시키는 방법들이 연구되고 있다.
본 발명이 해결하고자 하는 과제는 빠른 스위칭 속도 및 우수한 내구성을 가지며, 배치되는 프로그래밍 전극의 수를 조절하여 멀티 비트를 구현할 수 있는 그래핀을 이용한 메모리 소자를 제공함에 있다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 그래핀을 이용한 메모리 소자를 제공한다. 상기 메모리 소자는 그래핀층, 상기 그래핀층과 교차하도록 배치되는 적어도 하나의 프로그래밍 전극, 상기 그래핀층과 상기 프로그래밍 전극의 사이에 배치되는 강유전체층, 상기 그래핀층의 일단에 배치되는 소스 전극 및 상기 그래핀층의 타단에 배치되는 드레인 전극을 포함한다.
상기 적어도 하나의 프로그래밍 전극은 상기 그래핀층의 상부에 배치되고, 상기 그래핀층의 하부에는 기판이 더 배치될 수 있다.
상기 적어도 하나의 프로그래밍 전극은 상기 그래핀층의 하부에 배치되고, 상기 적어도 하나의 프로그래밍 전극의 하부에는 기판이 더 배치될 수 있다.
상기 강유전체층은 PZT[Pb(Zr, Ti)O3], SBT(SrBi2Ti2O9), BLT[Bi(La, Ti)O3], PLZT[Pb(La, Zr)TiO3], BST[Bi(Sr, Ti)O3], P(VDF-TrFE) 및 PVDF 중에서 선택되는 적어도 어느 하나를 함유할 수 있다.
상기 프로그래밍 전극은 금속 또는 도전성 산화물을 함유할 수 있다.
상기 프로그래밍 전극은 1개이며, 상기 프로그래밍 전극에 양(+) 또는 음(-)의 프로그래밍 전압을 인가하여 상기 그래핀층에 흐르는 전류 레벨을 조절하며, 상기 전류 레벨의 차이로 온/오프 상태를 정의할 수 있다.
상기 적어도 하나의 프로그래밍 전극은 서로 이격 배치되는 제1 프로그래밍 전극과 제2 프로그래밍 전극을 포함하고, 상기 제1 프로그래밍 전극과 상기 제2 프로그래밍 전극에 서로 동일하거나, 서로 다른 극성의 프로그래밍 전압을 인가하여 2비트를 구현할 수 있다.
상기 제1 프로그래밍 전극에 인가되는 제1 프로그래밍 전압과, 상기 제2 프로그래밍 전극에 인가되는 제2 프로그래밍 전압은 서로 다른 극성을 가져, 상기 그래핀층 내에 p-n 접합이 형성될 수 있다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 그래핀을 이용한 메모리 소자의 제조방법을 제공한다. 상기 제조방법은 기판을 제공하는 단계, 상기 기판 상에 그래핀층을 형성하는 단계, 상기 그래핀층의 양단에 소스 전극과 드레인 전극을 형성하는 단계, 상기 그래핀층 상에 강유전체층을 형성하는 단계 및 상기 강유전체층 상에 적어도 하나의 프로그래밍 전극을 형성하는 단계를 포함한다.
상기 소스 전극과 드레인 전극을 형성하는 단계는, 상기 그래핀층 상에 도전성 물질을 도포하고 패터닝한 후, 습식 식각하는 단계일 수 있다.
상기 강유전체층을 형성하는 단계는, 상기 그래핀층 상에 강유전체 물질을 도포하고 패터닝한 후, O2 플라즈마 식각하는 단계일 수 있다.
본 발명에 따르면, 프로그래밍 전극을 통해 인가되는 폴링 전압의 극성에 따른 그래핀층의 저항 차이를 이용하여 비휘발성 메모리 소자를 구현할 수 있다. 또한, 폴링 전압 크기의 조절로 그래핀층에 흐르는 전류 레벨을 변화시킬 수 있다.
단 1회의 폴링으로 영구 분극을 유지할 수 있는 강유전체층을 구비하여, 추가적인 폴링 전압의 인가 없이도 그래핀층에 지속적으로 전기장을 가할 수 있다.
또한, 강유전체층의 분극은 100ns 이하에서 유도될 수 있어, 고속 동작이 가능하다. 강유전체층의 분극 유도시 높은 전기장이 가해지나, 누설전류의 이동이 없으므로, 쓰기 동작시 소모되는 전력은 기존 플래시 메모리 소자의 경우에 비해 매우 적다.
한편, 읽기 동작시에도 저전압을 인가한 후, 그래핀층의 저항 차이를 검출하면 되므로, 저전압에서 읽기 동작이 가능하다. 따라서, 기존 플래시 메모리 소자 대비 전력 소모를 줄일 수 있다.
더욱이, 프로그래밍 전극을 2개 이상 배치하고, 각 전극에 동일하거나, 서로 다른 극성의 폴링 전압을 인가하여 멀티 비트 메모리 소자를 구현할 수 있다.
본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 제1 실시예에 의한 그래핀을 이용한 메모리 소자의 단면도이다.
도 2a 내지 도 2c는 본 발명의 제1 실시예에 의한 그래핀을 이용한 메모리 소자의 동작을 나타내는 개략도들이다.
도 3a 내지 도 3d는 본 발명의 제1 실시예에 의한 그래핀을 이용한 메모리 소자의 제조방법을 나타내는 공정도들이다.
도 4a 내지 도 4c는 본 발명의 제1 실시예에 의한 그래핀을 이용한 메모리 소자의 SEM 이미지들이다.
도 5는 본 발명의 제1 실시예에 의한 그래핀을 이용한 메모리 소자의 Id-Vbg 커브이다.
도 6a는 본 발명의 제1 실시예에 의한 그래핀을 이용한 메모리 소자에 펄스 전압 인가를 나타내는 개략도이다.
도 6b는 본 발명의 제1 실시예에 의한 그래핀을 이용한 메모리 소자의 스위칭 시간에 따른 드레인 전류를 나타내는 그래프이다.
도 7은 본 발명의 제1 실시예에 의한 그래핀을 이용한 메모리 소자의 스위칭 사이클에 따른 전기전도도 변화율을 나타내는 그래프들이다.
도 8은 본 발명의 제1 실시예에 의한 그래핀을 이용한 메모리 소자의 폴링 전압에 따른 전기전도도 변화율을 나타내는 그래프들이다.
도 9는 본 발명의 제1 실시예에 의한 그래핀을 이용한 메모리 소자의 시간에 따른 드레인 전류를 나타내는 그래프이다.
도 10은 본 발명의 제2 실시예에 의한 그래핀을 이용한 메모리 소자의 단면도이다.
도 11은 본 발명의 제2 실시예에 따른 그래핀을 이용한 메모리 소자에 프로그래밍 전압 인가시 p-n 접합이 형성되는 원리를 나타내는 개략도이다.
도 12a 및 도 12b는 본 발명의 제2 실시예에 의한 그래핀을 이용한 메모리 소자의 4가지 상태에 따른 드레인 전류를 나타내는 그래프들이다.
도 2a 내지 도 2c는 본 발명의 제1 실시예에 의한 그래핀을 이용한 메모리 소자의 동작을 나타내는 개략도들이다.
도 3a 내지 도 3d는 본 발명의 제1 실시예에 의한 그래핀을 이용한 메모리 소자의 제조방법을 나타내는 공정도들이다.
도 4a 내지 도 4c는 본 발명의 제1 실시예에 의한 그래핀을 이용한 메모리 소자의 SEM 이미지들이다.
도 5는 본 발명의 제1 실시예에 의한 그래핀을 이용한 메모리 소자의 Id-Vbg 커브이다.
도 6a는 본 발명의 제1 실시예에 의한 그래핀을 이용한 메모리 소자에 펄스 전압 인가를 나타내는 개략도이다.
도 6b는 본 발명의 제1 실시예에 의한 그래핀을 이용한 메모리 소자의 스위칭 시간에 따른 드레인 전류를 나타내는 그래프이다.
도 7은 본 발명의 제1 실시예에 의한 그래핀을 이용한 메모리 소자의 스위칭 사이클에 따른 전기전도도 변화율을 나타내는 그래프들이다.
도 8은 본 발명의 제1 실시예에 의한 그래핀을 이용한 메모리 소자의 폴링 전압에 따른 전기전도도 변화율을 나타내는 그래프들이다.
도 9는 본 발명의 제1 실시예에 의한 그래핀을 이용한 메모리 소자의 시간에 따른 드레인 전류를 나타내는 그래프이다.
도 10은 본 발명의 제2 실시예에 의한 그래핀을 이용한 메모리 소자의 단면도이다.
도 11은 본 발명의 제2 실시예에 따른 그래핀을 이용한 메모리 소자에 프로그래밍 전압 인가시 p-n 접합이 형성되는 원리를 나타내는 개략도이다.
도 12a 및 도 12b는 본 발명의 제2 실시예에 의한 그래핀을 이용한 메모리 소자의 4가지 상태에 따른 드레인 전류를 나타내는 그래프들이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수 있으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 명세서에서 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 그들 사이에 제3의 층이 개재될 수도 있다. 또한, 본 명세서에서 위쪽, 상(부), 상면 등의 방향적인 표현은 그 기준에 따라 아래쪽, 하(부), 하면 등의 의미로 이해될 수 있다. 즉, 공간적인 방향의 표현은 상대적인 방향으로 이해되어야 하며 절대적인 방향을 의미하는 것으로 한정 해석되어서는 안 된다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장 또는 생략된 것일 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 제1 실시예에 의한 그래핀을 이용한 메모리 소자의 단면도이다.
도 1을 참조하면, 하부에 배치되는 기판(100)은 백 게이트(back gate)의 역할을 수행할 수 있다. 일 예로, 상기 기판(100)은 실리콘 산화물막이 도포된 실리콘 기판일 수 있다.
그래핀층(120)은 상기 기판(100)의 상부에 배치될 수 있다. 상기 그래핀층(120)은 캐리어(carrier)가 이동하는 채널로서의 역할을 수행할 수 있다. 상기 그래핀층(120)은 전압의 인가에 따라 페르미 에너지 준위(fermi energy level)가 이동하는 층일 수 있다. 상기 그래핀층(120) 내에서 이동하는 캐리어의 종류는, 인가되는 전압의 극성에 따라 달라질 수 있다. 상기 그래핀층(120)은 단일층 또는 다중층일 수 있다.
소스 전극(140a) 및 드레인 전극(140b)은 상기 그래핀층(120)과 전기적으로 접속할 수 있다. 상기 소스 전극(140a) 및 드레인 전극(140b)은 상기 그래핀층(120)의 양단에 배치될 수 있다. 상기 소스 전극(140a) 및 드레인 전극(140b)은 도전성 물질을 함유할 수 있다.
일 예로, 상기 도전성 물질은 금속일 수 있다. 예컨대, 상기 금속은 백금(Pt), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 금(Au), 백금(Pd) 및 은(Ag), 또는 이들의 합금 등일 수 있다.
강유전체층(160)은 상기 그래핀층(120) 상에 배치될 수 있다. 상기 강유전체층(160)은 강유전체 고분자 또는 세라믹 물질을 함유할 수 있다.
예컨대, 상기 강유전체층(160)은 PZT[Pb(Zr, Ti)O3], SBT(SrBi2Ti2O9), BLT[Bi(La, Ti)O3], PLZT[Pb(La, Zr)TiO3], BST[Bi(Sr, Ti)O3], P(VDF-TrFE) 및 PVDF 중에서 선택되는 어느 하나를 함유할 수 있다. 그러나, 이에 한정되는 것은 아니다.
상기 강유전체층(160)에 포함된 강유전체 물질은 큐리 온도 이하에서도 미시적으로는 자발 분극을 가지나, 많은 도메인(domain)들로 분리되어 있기 때문에 거시적으로는 자발 분극이 나타나지 않을 수 있다. 따라서, 상기 강유전체층(160)에 전계를 인가하여 분극 상태를 만드는 것이 필요하다.
프로그래밍 전극(180)은 상기 강유전체층(160)에 전계를 인가하여 상기 강유전체층(160)을 폴링(poling)하는 역할을 수행할 수 있다. 즉, 상기 프로그래밍 전극(180)에 인가되는 프로그래밍 전압은 상기 강유전체층(160)을 폴링하는 폴링 전압일 수 있다.
상기 프로그래밍 전극(180)은 상기 강유전체층(160) 상에 적어도 하나 배치될 수 있다. 일 예로, 상기 프로그래밍 전극(180)은 하나 배치될 수 있다.
상기 프로그래밍 전극(180)은 도전성 물질을 함유할 수 있다. 상기 도전성 물질은 금속 또는 도전성 산화물일 수 있다. 일 예로, 상기 프로그래밍 전극(180)은 알루미늄(Al), 니켈(Ni), 백금(Pt), 금(Au), 구리(Cu), 루테늄(Ru), 코발트(Co) 또는 팔라듐(Pd) 등을 함유할 수 있다. 또한, 상기 프로그래밍 전극(180)은 ITO, ZnO, SnO2, RuO2 또는 IrO 등을 함유할 수 있다.
도 1에서는 프로그래밍 전극(180)이 상부에 위치하는 예에 대해 도시하였으나, 상기 프로그래밍 전극(180)은 하부에 위치할 수도 있다. 이 경우, 상기 소자는 기판(100), 상기 기판(100) 상에 배치되는 적어도 하나의 프로그래밍 전극(180), 상기 프로그래밍 전극(180) 상에 배치되는 강유전체층(160), 상기 강유전체층(160) 상에 배치되는 그래핀층(120) 및 상기 그래핀층(120)의 양단에 배치되는 소스 전극(140a) 및 드레인 전극(140b)를 포함한다. 각 구성에 대한 자세한 설명은 상술한 바와 같으므로, 생략하기로 한다.
도 2a 내지 도 2c는 본 발명의 제1 실시예에 의한 그래핀을 이용한 메모리 소자의 동작을 나타내는 개략도들이다. 기판(100)에 백 게이트 전압(Vbg)을 -40V ～ +40V로 스윕(sweep)하고, 드레인(140b)에 드레인 전압(Vd)으로 1V를 인가하였다.
도 2a를 참조하면, 프로그래밍 전극(180)에 전압을 인가하지 않으면, 강유전체층(160)은 분극되지 않으므로, 전하 중성점(charge neutrality point; CNP)은 Vbg = 0에 위치한다.
도 2b를 참조하면, 프로그래밍 전극(180)에 양(+)의 전압을 인가하면, 상기 강유전체층(160)에 분극이 발생될 수 있다. 이 때, 상기 강유전체층(160) 내의 쌍극자(dipole)들은 그래핀층(120) 방향으로 양(+)전하가 배치되도록 정렬될 수 있다. 이 경우, 쌍극자들은 상기 그래핀층(120) 내에 음(-)전하를 유도하므로, 상기 그래핀층(120)의 다수 캐리어는 전자(electron)가 될 수 있다. 따라서, 상기 전자에 의해 상기 그래핀층(120)의 페르미 에너지 준위는 상향 이동하여, 전하 중성점은 음(-)의 방향으로 이동할 수 있다.
도 2c를 참조하면, 프로그래밍 전극(180)에 음(-)의 전압을 인가하면, 상기 강유전체층(160)에 분극이 발생될 수 있다. 이 때, 상기 강유전체층(160) 내의 쌍극자(dipole)들은 그래핀층(120) 방향으로 음(-)전하가 배치되도록 정렬될 수 있다. 이 경우, 이 경우, 쌍극자들은 상기 그래핀층(120) 내에 음(+)전하를 유도하므로, 상기 그래핀층(120)의 다수 캐리어는 홀(hole)이 될 수 있다. 따라서, 상기 홀에 의해 상기 그래핀층(120)의 페르미 에너지 준위가 하향 이동하므로, 전하 중성점은 양(+)의 방향으로 이동할 수 있다.
상술한 바와 같이, 동일한 백 게이트 전압을 인가하더라도, 프로그래밍 전극(180)을 통해 인가되는 폴링 전압의 극성에 따라 서로 다른 크기의 전류가 흐를 수 있다. 즉, 프로그래밍 전극(180)을 통해 인가되는 폴링 전압의 극성에 따라 상기 그래핀층(120)의 저항이 다를 수 있다. 따라서, 상기 저항의 차이를 이용하여 메모리의 "O"과 "1" 상태를 정의할 수 있다.
도 3a 내지 도 3d는 본 발명의 제1 실시예에 의한 그래핀을 이용한 메모리 소자의 제조방법을 나타내는 공정도들이다.
도 3a를 참조하면, 기판(100) 상에 그래핀층(120)을 형성할 수 있다.
상기 기판(100)은 절연막이 도포된 실리콘 기판일 수 있다. 상기 그래핀층(120)은 단일층 또는 다중층일 수 있다. 상기 그래핀층(120)을 상기 기판(100) 상에 형성하기 위해 기계적 박리법, 화학적 박리법, 화학적 기상 증착법, 에피택시 합성법 또는 유기합성법 등 공지된 방법을 이용할 수 있다.
도 3b를 참조하면, 그래핀층(120)의 양단에 소스 전극(140a)과 드레인 전극(140b)을 형성할 수 있다. 상기 소스 전극(140a)과 드레인 전극(140b)은 도전성 물질을 함유할 수 있다. 상기 도전성 물질은 금속일 수 있다.
일 예로, 상기 소스 전극(140a)과 드레인 전극(140b)은 전극 물질을 증착한 후, 패터닝하여 형성할 수 있다. 상기 증착은 열증착(thermal evaporation), 스퍼터링(sputtering), 화학 기상 증착(Chemical Vapor Deposition) 등을 이용하여 수행될 수 있다. 상기 패터닝은 통상의 리소그래피와 식각을 통해 달성될 수 있다.
도 3c를 참조하면, 그래핀층(120) 상에 강유전체층(160)을 형성할 수 있다. 상기 강유전체층(160)은 강유전체 고분자 또는 세라믹 물질을 함유할 수 있다.
상기 강유전체층(160)은 스크린 프린팅(screen printing), 오프셋 그라비아(offset gravure), 패드 프린팅(pad printing), 잉크젯 프린팅(inkjet printing), 스핀 코팅(spin coating) 등을 이용하여 형성할 수 있다.
일 예로, 상기 강유전체층(160)은 강유전체 물질을 스핀 코팅한 후, 패터닝하여 형성할 수 있다. 상기 패터닝은 통상의 리소그래피와 식각을 통해 달성될 수 있다. 이 때, 상기 식각은 02 플라즈마 식각을 이용할 수 있다.
또한, 상기 강유전체층(160)은 강유전체 물질을 소결하여 인쇄 가능한 페이스트(paste) 형태로 미리 만들어, 상기 그래핀층(120) 상에 형성시킬 수 있다. 이 경우, 별도의 열처리 공정이 불필요하므로, 누설 전류 증가 및 분극 감소 현상을 방지할 수 있는 이점이 있다.
도 3d를 참조하면, 강유전체층(160) 상에 프로그래밍 전극(180)을 형성한다. 상기 프로그래밍 전극(180)은 전극 물질을 증착한 후, 패터닝하여 형성할 수 있다. 상기 증착은 열증착(thermal evaporation), 스퍼터링(sputtering), 화학 기상 증착(Chemical Vapor Deposition) 등을 이용하여 수행될 수 있다. 상기 패터닝은 통상의 리소그래피와 식각을 통해 달성될 수 있다.
이하, 본 발명의 이해를 돕기 위해 바람직한 실험예(example)를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.
실험예
SiO2/Si 기판 상에 화학 기상 증착법(CVD법)을 이용하여 그래핀층을 형성하였다. 상기 그래핀층 상에 Au를 증착하여 소스 전극 및 드레인 전극을 형성하였다. 이후, 상기 소스 전극 및 드레인 전극과의 컨택 저항을 감소시키기 위해 상기 그래핀층을 습식 식각하였다. 이후, 상기 그래핀층 상에 PVDF-TrFE(75:25)를 스핀 코팅하고, 포토 리소그래피로 패터닝한 후, O2 플라즈마 식각하여 강유전체층을 형성하였다. 이후, 상기 강유전체층 상에 Pt를 증착하여 프로그래밍 전극을 형성하였다.
도 4a 내지 도 4c는 본 발명의 제1 실시예에 의한 그래핀을 이용한 메모리 소자의 SEM 이미지들이다.
도 4a 및 도 4b를 참조하면, Au 소스 전극과 Au 드레인 전극 사이에 그래핀층이 위치하며, 상기 그래핀층은 습식 식각을 통해 깨끗하게 패터닝되었음을 확인할 수 있다(도 4a). 이 때, 상기 그래핀층은 3μm의 폭(width)과, 4μm의 길이(length)를 가진다.
또한, PVDF-TrFE층은 O2 플라즈마 식각에 의해 깨끗하게 패터닝되었음을 확인할 수 있다. 상기 패터닝된 PVDF-TrFE층 상에 Pt 전극이 위치하며, 상기 Pt 전극은 Au 소스 전극 및 Au 드레인 전극과 오버랩되도록 형성되었음을 확인할 수 있다(도 4b). 상기 PVDF-TrFE층의 두께는 550nm인 것을 확인할 수 있다(도 4c).
도 5는 본 발명의 제1 실시예에 의한 그래핀을 이용한 메모리 소자의 Id-Vbg 커브이다. 드레인 전압으로 0.1V를 인가하였다.
도 5를 참조하면, 폴링 전에는 전하 중성점이 백 게이트 전압(Vbg) 0V 근처에 위치한다. 반면, +30V의 폴링 전압(Vp= +30V)을 인가하는 경우, 전하 중성점은 음(-)의 방향으로 13V 만큼(△V=13V) 이동됨을 확인할 수 있다. 이와는 반대로, -30V의 폴링 전압(Vp= -30V)을 인가하는 경우, 전하 중성점은 양(+)의 방향으로 7V 만큼(△V=7V) 이동됨을 확인할 수 있다.
이 때, 백 게이트 전압(Vbg)이 -10V에서, +30V의 폴링 전압(Vp= +30V)을 인가하는 경우와 -30V의 폴링 전압(Vp= -30V)을 인가하는 경우에 최대의 온/오프 저항비(Ron/Roff = 778%)를 가짐을 확인할 수 있다.
도 6a는 본 발명의 제1 실시예에 의한 그래핀을 이용한 메모리 소자에 펄스 전압 인가를 나타내는 개략도이다.
도 6b는 본 발명의 제1 실시예에 의한 그래핀을 이용한 메모리 소자의 스위칭 시간에 따른 드레인 전류를 나타내는 그래프이다.
도 6a 및 도 6b를 참조하면, 소자의 스위칭 속도를 측정하기 위해 프로그래밍 전극(180)에 펄스 발생기(pulse generator)를 연결하여 폴링 전압을 펄스로 인가하였다. 이 때의 전류를 측정하기 위해 소스 전극(140a) 및 드레인 전극(140b)에는 파라미터 분석기(parameter analyzer)를 연결하였다. 상기 폴링 펄스 전압(Vp)은 각각 -10V(Von)/+10V(Voff), -15V(Von)/+15V(Voff) 및 -20V(Von)/+20V(Voff)을 인가하였다. 폴링 펄스 전압의 라이징/폴링 타임(rising/falling time)은 100ns이었으며, 펄스 주기는 100ns ～ 10ns이었다.
100ns 이하의 시간에서도 드레인 전류가 측정되는 것으로 보아, 소자의 스위칭은 100ns 이하의 매우 짧은 시간에서도 일어나는 것을 확인할 수 있다.
폴링 펄스 전압이 -10V(Von)/+10V(Voff)인 경우에는, 모든 펄스 주기에서 전류의 차이가 없는 것을 확인할 수 있다. 반면, 폴링 펄스 전압이 -15V(Von)/+15V(Voff)인 경우, 모든 펄스 주기에서 전류의 차이가 확연하고, 100ns에서조차 매우 우수한 쓰기 동작을 수행할 수 있음을 확인할 수 있다.
또한, 폴링 펄스 전압이 -15V(Von)/+15V(Voff)인 경우와, 폴링 펄스 전압이 -20V(Von)/+20V(Voff)에서 흐르는 드레인 전류값에 차이가 있음을 확인할 수 있다. 따라서, 인가되는 폴링 전압의 크기를 변화시켜, 전류 레벨을 조절할 수 있다.
도 7은 본 발명의 제1 실시예에 의한 그래핀을 이용한 메모리 소자의 스위칭 사이클에 따른 전기전도도 변화율을 나타내는 그래프들이다. 각각의 사이클에서 소자는 0.5s에서 스위칭되었으며, 드레인 전압으로 1V를 인가하였다.
도 7을 참조하면, 100회의 사이클 근처에서 소자의 온/오프 비는 급격하게 증가하고, 100회의 사이클 이후 점차로 포화(saturation)됨을 확인할 수 있다.
전기전도도 변화율은 폴링 전압에 따라 다르며, 40V의 폴링 전압에서 700%으로 최대값을 가짐을 확인할 수 있다.
또한, 소자의 사이클을 1000회까지 반복 수행하더라도 전기전도도의 변화율이 유지되는 것을 확인할 수 있다. 이는 그래핀층의 전기전도도 변화율에 영향을 미치는 강유전체층이 단 1회의 폴링을 통해서도 영구적인 분극을 유지할 수 있기 때문인 것으로 풀이된다. 이를 통해 소자는 우수한 내구성을 가짐을 확인할 수 있다.
도 8은 본 발명의 제1 실시예에 의한 그래핀을 이용한 메모리 소자의 폴링 전압에 따른 전기전도도 변화율을 나타내는 그래프들이다.
도 8을 참조하면, 폴링 전압 20V ～ 35V 범위에서 전기전도도 변화율이 급격하게 증가함을 확인할 수 있다. 따라서, 강유전체층을 폴링하기 위해서는 최소 20V의 폴링 전압이 요구됨을 알 수 있다.
도 9는 본 발명의 제1 실시예에 의한 그래핀을 이용한 메모리 소자의 시간에 따른 드레인 전류를 나타내는 그래프이다.
도 9를 참조하면, 온 전압(Von)이 -10V이고, 오프 전압(Voff)이 +10V인 경우보다, 온 전압이 -50V이고, 오프 전압(Voff)이 +50V인 경우 전류의 온/오프 비가 큼을 확인할 수 있다. 즉, 폴링 전압의 크기가 증가할수록 전류의 온/오프 비가 커짐을 확인할 수 있다.
또한, 서로 다른 극성과 서로 다른 크기의 다양한 폴링 전압을 인가한 후, 측정한 드레인 전류가 1000초간 거의 동일한 값을 유지함을 확인할 수 있다. 이를 통해, 소자는 긴 데이터 보유 시간(retention time)을 가짐을 알 수 있다.
도 10은 본 발명의 제2 실시예에 의한 그래핀을 이용한 메모리 소자의 단면도이다.
도 10을 참조하면, 하부에 기판(100)이 배치될 수 있다. 상기 기판(100)에 대한 자세한 설명은 도 1과 같으므로, 생략하기로 한다.
그래핀층(120)은 상기 기판(100)의 상부에 배치될 수 있다. 상기 그래핀층(120)에 대한 자세한 설명은 도 1과 같으므로, 생략하기로 한다.
소스 전극(140a) 및 드레인 전극(140b)은 상기 그래핀층(120)과 전기적으로 접속할 수 있다. 상기 소스 전극(140a) 및 드레인 전극(140b)은 상기 그래핀층(120)의 양단에 배치될 수 있다. 상기 소스 전극(140a) 및 드레인 전극(140b)에 대한 설명은 도 1과 같으므로, 생략하기로 한다.
강유전체층(160)은 상기 그래핀층(120) 상에 배치될 수 있다. 상기 강유전체층(160)에 대한 자세한 설명은 도 1과 같으므로, 생략하기로 한다.
프로그래밍 전극(180a, 180b)은 상기 강유전체층(160)에 전계를 인가하여 상기 강유전체층(160)을 폴링(poling)하는 역할을 수행할 수 있다. 즉, 상기 프로그래밍 전극(180a, 180b)에 인가되는 프로그래밍 전압은 상기 강유전체층(160)을 폴링하는 폴링 전압일 수 있다. 상기 프로그래밍 전극(180a, 180b)은 상기 강유전체층(160) 상에 적어도 하나 배치될 수 있다.
일 예로, 상기 프로그래밍 전극(180a, 180b)은 제1 프로그래밍 전극(180a)과, 상기 제1 프로그래밍 전극(180a)으로부터 일정 거리 이격 배치되는 제2 프로그래밍 전극(180b)으로 이루어질 수 있다. 이 경우, 상기 제1 프로그래밍 전극(180a)과 제2 프로그래밍 전극(180b)에 서로 다른 극성의 전압을 인가하여 그래핀층(120)에 p-n 접합을 유도할 수 있다.
상기 프로그래밍 전극(180a, 180b)은 도전성 물질을 함유할 수 있다. 상기 도전성 물질은 금속 또는 도전성 산화물일 수 있다. 일 예로, 상기 프로그래밍 전극(180a, 180b)은 알루미늄(Al), 니켈(Ni), 백금(Pt), 금(Au), 구리(Cu), 루테늄(Ru), 코발트(Co) 또는 팔라듐(Pd) 등을 함유할 수 있다. 또한, 상기 프로그래밍 전극(180)은 ITO, ZnO, SnO2, RuO2 또는 IrO 등을 함유할 수 있다.
도 10에서는 제1 및 제2 프로그래밍 전극(180a, 180b)이 상부에 위치하는 예에 대해 도시하였으나, 상기 제1 및 제2 프로그래밍 전극(180a, 180b)은 하부에 위치할 수도 있다. 이 경우, 상기 소자는 기판(100), 상기 기판(100) 상에 배치되는 제1 및 제2 프로그래밍 전극(180a, 180b), 상기 제1 및 제2 프로그래밍 전극(180a, 180b) 상에 배치되는 강유전체층(160), 상기 강유전체층(160) 상에 배치되는 그래핀층(120) 및 상기 그래핀층(120)의 양단에 배치되는 소스 전극(140a) 및 드레인 전극(140b)를 포함한다. 각 구성에 대한 자세한 설명은 상술한 바와 같으므로, 생략하기로 한다.
도 11은 본 발명의 제2 실시예에 따른 그래핀을 이용한 메모리 소자에 프로그래밍 전압 인가시 p-n 접합이 형성되는 원리를 나타내는 개략도이다.
도 11을 참조하면, 제1 프로그래밍 전극(180a)과 제2 프로그래밍 전극(180b) 각각에 제1 프로그래밍 전압과 제2 프로그래밍 전압을 인가할 수 있다. 상기 제1 프로그래밍 전압과 제2 프로그래밍 전압은 강유전체층(160)에 폴링을 형성하기 위한 폴링 전압일 수 있다.
일 예로, 제1 프로그래밍 전극(180a)과 제2 프로그래밍 전극(180b)에 서로 다른 극성의 프로그래밍 전압을 인가할 수 있다. 상기 프로그래밍 전압의 극성은 그래핀층(120)에 페르미 에너지 준위(Fermi energy level)가 걸리는 디락점(Dirac point)을 기준으로 나뉠 수 있다. 일 예로, 상기 그래핀층(120)의 디락점은 0V에 존재할 수 있다.
상기 디락점을 기준으로 제1 프로그래밍 전극(180a)에는 양(+)의 전압을, 제2 프로그래밍 전극(180b)에는 음(-)의 전압을 인가할 수 있다. 이와는 반대로, 제1 프로그래밍 전극(180a)에 음(-)의 전압을 인가하는 경우, 제2 프로그래밍 전극(180b)에는 양(+)의 전압을 인가할 수 있다. 또한, 상기 제1 프로그래밍 전극(180a)과 제2 프로그래밍 전극(180b)에 같은 극성의 전압을 인가할 수도 있다.
일 예로, 상기 제1 프로그래밍 전극(180a)과 상기 제2 프로그래밍 전극(180b)에 서로 다른 극성의 전압을 인가하는 경우, 각 전극에 접하는 영역의 강유전체층(160)의 도메인(domain)이 서로 반대 방향으로 배열될 수 있다.
즉, 하나의 강유전체층(160) 내에서 서로 반대의 폴링 방향을 가지는 제 1 분극 영역(160a) 및 제 2 분극 영역(160b)이 형성될 수 있다. 이 경우, 서로 반대 방향의 전기장(electric field)이 발생할 수 있다.
상기 전기장은 강유전체층(160)이 영구 분극 특성을 가지기 때문에, 제1 프로그래밍 전압과 제2 프로그래밍 전압이 제거된 후에도 유지될 수 있다.
상기 전기장은 강유전체층(160)에 인접한 그래핀층(120)에 영향을 미칠 수 있다. 즉, 상기 그래핀층(120)은 가해지는 전기장에 따라 정전기적 도핑(electrostatic doping)될 수 있다.
따라서, 상기 강유전체층(160)을 사용하면, 단 1회의 폴링으로 영구 분극을 유지할 수 있으므로, 추가적인 프로그래밍 전압 인가 없이도 그래핀층(120)에 지속적으로 전기장을 가할 수 있다.
상기 전기장을 통해 하나의 그래핀층(120) 내에서 제1 도전형 영역(120a) 및 제2 도전형 영역(120b)이 구분될 수 있다. 이는, 상기 그래핀층(120)에 가해지는 전기장에 따라 상기 그래핀층(120)의 다수 캐리어 종류(carrier type)가 변화되기 때문이다.
일 예로, 상기 제1 프로그래밍 전극(180a)에 인가되는 전압이 음(-)의 전압(-Vp)인 경우, 페르미 에너지 준위는 내려가고, 상기 그래핀층(120) 내의 제1 도전형 영역(120a)은 홀(hole)이 다수 캐리어로 사용되는 p형 반도체 특성을 나타낼 수 있다. 반면, 상기 제2 프로그래밍 전극(180b)에 인가되는 전압이 양(+)의 전압(+Vp)인 경우, 페르미 에너지 준위는 올라가고, 상기 그래핀층(120) 내의 제2 도전형 영역(120b)은 전자(electron)가 다수 캐리어로 사용되는 n형 반도체 특성을 나타낼 수 있다. 따라서, 상기 그래핀층(120) 내에 p-n 접합이 유도될 수 있다.
즉, 상기 제1 프로그래밍 전극(180a)과 제2 프로그래밍 전극(180b)에 서로 다른 극성의 전압을 인가하면, 하나의 층 내에서 두 종류의 캐리어를 모두 이용할 수 있다. 이에 따라, 상기 그래핀층(120) 내에서 p형과 n형의 도전형을 가지는 영역이 구분됨으로써 p-n 접합이 유도될 수 있다.
도 12a 및 도 12b는 본 발명의 제2 실시예에 의한 그래핀을 이용한 메모리 소자의 4가지 상태에 따른 드레인 전류를 나타내는 그래프들이다.
도 11, 도 12a 및 도 12b를 참조하면, 도 11의 소자는 제1 프로그래밍 전극(180a)과 제2 프로그래밍 전극(180b)에 각각 인가되는 전압의 극성에 따라 4가지 상태를 가질 수 있다.
첫째로, 제1 프로그래밍 전극(180a)에 음(-)의 전압을 인가하고, 상기 제2 프로그래밍 전극(180b)에 양(+)의 전압을 인가하는 경우, 상기 그래핀층(120) 내의 제1 도전형 영역(120a)은 홀이 다수 캐리어인 p형 반도체층이 되고, 제2 도전형 영역(120b)은 전자가 다수 캐리어인 n형 반도체층이 될 수 있다. 따라서, 그래핀층(120) 내에는 p-n 접합이 형성된다(PN).
둘째로, 제1 프로그래밍 전극(180a)에 양(+)의 전압을 인가하고, 상기 제2 프로그래밍 전극(180b)에 음(-)의 전압을 인가하는 경우, 상기 그래핀층(120) 내의 제1 도전형 영역(120a)은 전자가 다수 캐리어인 n형 반도체층이 되고, 제2 도전형 영역(120b)은 홀이 다수 캐리어인 p형 반도체층이 될 수 있다. 따라서, 그래핀층(120) 내에는 p-n 접합이 형성된다(NP).
셋째로, 제1 프로그래밍 전극(180a)과 제2 프로그래밍 전극(180b)에 각각 음(-)의 전압을 인가하는 경우, 상기 그래핀층(120) 내의 제1 도전형 영역(120a)과 제2 도전형 영역(120b)은 홀이 다수 캐리어인 p형 반도체층이 될 수 있다. 따라서, 그래핀층(120)은 p형 반도체 특성을 나타낸다(PP).
넷째로, 제1 프로그래밍 전극(180a)과 제2 프로그래밍 전극(180b)에 각각 양(+)의 전압을 인가하는 경우, 상기 그래핀층(120) 내의 제1 도전형 영역(120a)과 제2 도전형 영역(120b)은 전자가 다수 캐리어인 n형 반도체층이 될 수 있다. 따라서, 그래핀층(120)은 n형 반도체 특성을 나타낸다(NN).
제1 도전형 영역(120a)과 전기적으로 접속된 드레인 전극(120b)에 양(+)의 전압을 인가하고, 제2 도전형 영역(120b)과 전기적으로 접속된 소스 전극(120a)에 음(-)의 전압을 인가하여, 상기 4가지 상태에서의 드레인 전류를 측정한다.
PN의 경우, p-n 다이오드에 순방향 전압을 인가한 경우와 동일하므로, 전류가 원활하게 흘러, 측정되는 드레인 전류값이 큰 것을 확인할 수 있다. 반면, NP의 경우, p-n 다이오드에 역방향 전압을 인가한 경우와 동일하므로, 전류의 흐름이 원활하지 않아, 측정되는 드레인 전류값이 작은 것을 확인할 수 있다.
한편, PP와 NN의 경우, 상기 PN보다는 작고, NP보다는 큰 전류가 흐를 수 있다. 전류 레벨은 PN> NN> PP> NP 순으로 나타남을 확인할 수 있다.
즉, 제1 프로그래밍 전극(180a)과 제2 프로그래밍 전극(180b)에 각각 인가되는 전압의 극성에 따라, 소자는 서로 다른 4가지의 전류 레벨을 나타낼 수 있다. 따라서, 이를 이용하여 "11", "10", "01" 및 "00"을 정의할 수 있으므로, 2 비트를 구현할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형 및 변경이 가능하다.
100: 기판 120: 그래핀층
140a, 140b: 소스 전극 및 드레인 전극 160: 강유전체층
180: 프로그래밍 전극
140a, 140b: 소스 전극 및 드레인 전극 160: 강유전체층
180: 프로그래밍 전극
Claims (11)
- 그래핀층;
상기 그래핀층과 교차하도록 배치되는 적어도 하나의 프로그래밍 전극;
상기 그래핀층과 상기 프로그래밍 전극의 사이에 배치되는 강유전체층;
상기 그래핀층의 일단에 배치되는 소스 전극; 및
상기 그래핀층의 타단에 배치되는 드레인 전극을 포함하는 메모리 소자. - 제1항에 있어서,
상기 적어도 하나의 프로그래밍 전극은 상기 그래핀층의 상부에 배치되고, 상기 그래핀층의 하부에는 기판이 더 배치되는 메모리 소자. - 제1항에 있어서,
상기 적어도 하나의 프로그래밍 전극은 상기 그래핀층의 하부에 배치되고,
상기 적어도 하나의 프로그래밍 전극의 하부에는 기판이 더 배치되는 메모리 소자. - 제1항에 있어서,
상기 강유전체층은 PZT[Pb(Zr, Ti)O3], SBT(SrBi2Ti2O9), BLT[Bi(La, Ti)O3], PLZT[Pb(La, Zr)TiO3], BST[Bi(Sr, Ti)O3], P(VDF-TrFE) 및 PVDF 중에서 선택되는 적어도 어느 하나를 함유하는 메모리 소자. - 제1항에 있어서,
상기 프로그래밍 전극은 금속 또는 도전성 산화물을 함유하는 메모리 소자. - 제1항에 있어서,
상기 프로그래밍 전극은 1개이며,
상기 프로그래밍 전극에 양(+) 또는 음(-)의 프로그래밍 전압을 인가하여 상기 그래핀층에 흐르는 전류 레벨을 조절하며, 상기 전류 레벨의 차이로 온/오프 상태를 정의하는 메모리 소자. - 제1항에 있어서,
상기 적어도 하나의 프로그래밍 전극은 서로 이격 배치되는 제1 프로그래밍 전극과 제2 프로그래밍 전극을 포함하고,
상기 제1 프로그래밍 전극과 상기 제2 프로그래밍 전극에 서로 동일하거나, 서로 다른 극성의 프로그래밍 전압을 인가하여 2비트를 구현하는 메모리 소자. - 제7항에 있어서,
상기 제1 프로그래밍 전극에 인가되는 제1 프로그래밍 전압과, 상기 제2 프로그래밍 전극에 인가되는 제2 프로그래밍 전압은 서로 다른 극성을 가져, 상기 그래핀층 내에 p-n 접합이 형성되는 메모리 소자. - 기판을 제공하는 단계;
상기 기판 상에 그래핀층을 형성하는 단계;
상기 그래핀층의 양단에 소스 전극과 드레인 전극을 형성하는 단계;
상기 그래핀층 상에 강유전체층을 형성하는 단계; 및
상기 강유전체층 상에 적어도 하나의 프로그래밍 전극을 형성하는 단계를 포함하는 메모리 소자의 제조방법. - 제9항에 있어서,
상기 소스 전극과 드레인 전극을 형성하는 단계는,
상기 그래핀층 상에 도전성 물질을 도포하고 패터닝한 후, 습식 식각하는 단계인 메모리 소자의 제조방법. - 제9항에 있어서,
상기 강유전체층을 형성하는 단계는,
상기 그래핀층 상에 강유전체 물질을 도포하고 패터닝한 후, O2 플라즈마 식각하는 단계인 메모리 소자의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20110065159 | 2011-06-30 | ||
| KR1020110065159 | 2011-06-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20130007483A true KR20130007483A (ko) | 2013-01-18 |
Family
ID=47424702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120071127A KR20130007483A (ko) | 2011-06-30 | 2012-06-29 | 그래핀을 이용한 메모리 소자 및 이의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR20130007483A (ko) |
| WO (1) | WO2013002601A2 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101537492B1 (ko) * | 2014-12-26 | 2015-07-16 | 성균관대학교산학협력단 | 강유전체를 이용한 2차원 구조 물질의 p―n 접합 형성 방법 및 강유전체를 이용하여 p―n 접합된 2차원 구조 물질 |
| KR20230060014A (ko) * | 2021-10-27 | 2023-05-04 | 서울대학교산학협력단 | 표면이 기능화된 그래핀층을 이용한 박막의 제조방법 및 이를 이용하여 제조된 박막 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106525763B (zh) * | 2016-11-22 | 2023-10-10 | 福州大学 | 基于掺杂的石墨烯THz-SPR气体传感器系统及测试方法 |
| KR102637107B1 (ko) * | 2018-09-18 | 2024-02-15 | 삼성전자주식회사 | 전자 소자 및 그 제조방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4245158B2 (ja) * | 2004-04-19 | 2009-03-25 | パナソニック株式会社 | Ｆｅｔ型強誘電体メモリセルおよびｆｅｔ型強誘電体メモリ |
| KR20090132874A (ko) * | 2008-06-23 | 2009-12-31 | 삼성전자주식회사 | 강유전체 메모리 소자 |
| US20110170330A1 (en) * | 2008-09-23 | 2011-07-14 | National University Of Singapore | Graphene Memory Cell and Fabrication Methods Thereof |
| US8105928B2 (en) * | 2009-11-04 | 2012-01-31 | International Business Machines Corporation | Graphene based switching device having a tunable bandgap |
-
2012
- 2012-06-29 KR KR1020120071127A patent/KR20130007483A/ko not_active Application Discontinuation
- 2012-06-29 WO PCT/KR2012/005186 patent/WO2013002601A2/ko active Application Filing
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101537492B1 (ko) * | 2014-12-26 | 2015-07-16 | 성균관대학교산학협력단 | 강유전체를 이용한 2차원 구조 물질의 p―n 접합 형성 방법 및 강유전체를 이용하여 p―n 접합된 2차원 구조 물질 |
| KR20230060014A (ko) * | 2021-10-27 | 2023-05-04 | 서울대학교산학협력단 | 표면이 기능화된 그래핀층을 이용한 박막의 제조방법 및 이를 이용하여 제조된 박막 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013002601A9 (ko) | 2013-06-06 |
| WO2013002601A2 (ko) | 2013-01-03 |
| WO2013002601A3 (ko) | 2013-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Jin Hu et al. | Optically controlled electroresistance and electrically controlled photovoltage in ferroelectric tunnel junctions | |
| KR101176542B1 (ko) | 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이 | |
| JP5154138B2 (ja) | ｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子 | |
| KR100790861B1 (ko) | 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법 | |
| CN103168372B (zh) | 具有电阻开关层的存储单元的组合 | |
| EP1858074B1 (en) | Nonvolatile memory device using oxygen-deficient metal oxide layer and method of manufacturing the same | |
| KR100818271B1 (ko) | 펄스전압을 인가하는 비휘발성 메모리 소자의 문턱 스위칭동작 방법 | |
| CN101064359B (zh) | 包括可变电阻材料的非易失存储器件 | |
| KR100718155B1 (ko) | 두 개의 산화층을 이용한 비휘발성 메모리 소자 | |
| US7446010B2 (en) | Metal/semiconductor/metal (MSM) back-to-back Schottky diode | |
| KR101350979B1 (ko) | 저항성 메모리 소자 및 그 제조 방법 | |
| KR100790882B1 (ko) | 가변 저항 물질을 포함하는 비휘발성 메모리 소자 | |
| US20140124728A1 (en) | Resistive memory device, resistive memory array, and method of manufacturing resistive memory device | |
| JP2007227922A (ja) | 非晶質合金酸化層を含む不揮発性メモリ素子 | |
| RU2468471C1 (ru) | Способ получения энергонезависимого элемента памяти | |
| KR20130007483A (ko) | 그래핀을 이용한 메모리 소자 및 이의 제조방법 | |
| WO2014025434A2 (en) | Complementary resistive switching in single resistive memory devices | |
| Zhang et al. | Electrode effect regulated resistance switching and selector characteristics in Nb doped SrTiO3 single crystal for potential cross-point memory applications | |
| Chen et al. | Built-in nonlinear characteristics of low power operating one-resistor selector-less RRAM by stacking engineering | |
| CN101101960A (zh) | 一种可降低复位操作电流的电阻存储器 | |
| Cheng et al. | Very high performance non-volatile memory on flexible plastic substrate | |
| KR20120012915A (ko) | 강유전체 메모리 소자 및 이의 동작방법 | |
| JP2018056460A (ja) | トンネル接合素子及び不揮発性メモリ素子 | |
| Chen et al. | Selector-less graphite memristor: Intrinsic nonlinear behavior with gap design method for array applications | |
| KR20080112878A (ko) | 저항성 메모리 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |