KR20080000357A - 펄스전압을 인가하는 비휘발성 메모리 소자의 문턱 스위칭동작 방법 - Google Patents

펄스전압을 인가하는 비휘발성 메모리 소자의 문턱 스위칭동작 방법 Download PDF

Info

Publication number
KR20080000357A
KR20080000357A KR1020060058096A KR20060058096A KR20080000357A KR 20080000357 A KR20080000357 A KR 20080000357A KR 1020060058096 A KR1020060058096 A KR 1020060058096A KR 20060058096 A KR20060058096 A KR 20060058096A KR 20080000357 A KR20080000357 A KR 20080000357A
Authority
KR
South Korea
Prior art keywords
memory device
metal oxide
pulse voltage
threshold switching
voltage
Prior art date
Application number
KR1020060058096A
Other languages
English (en)
Other versions
KR100818271B1 (ko
Inventor
김동철
백인규
서동석
이명재
안승언
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060058096A priority Critical patent/KR100818271B1/ko
Priority to US11/802,658 priority patent/US20080013363A1/en
Publication of KR20080000357A publication Critical patent/KR20080000357A/ko
Application granted granted Critical
Publication of KR100818271B1 publication Critical patent/KR100818271B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 비휘발성 메모리 소자의 동작 방법에 관한 것으로, 보다 상세하게는 기판; 상기 기판 상에 하부전극; 상기 하부전극 상에 금속 산화물층; 및 상기 금속 산화물층 상에 상부전극을 포함하는 비휘발성 메모리 소자의 동작 방법에 있어서, 상기 금속 산화물층에 펄스 전압(Vpulse)을 인가하는 것을 특징으로 하는 비휘발성 메모리 소자의 문턱 스위칭 동작 방법에 관한 것이다. 본 발명에 의하면, 저전압, 저전류로 비휘발성 메모리 소자를 문턱 스위칭 동작 시킬 수 있다.
펄스 전압, 금속 산화물, 문턱 스위칭, 비휘발성 메모리, 동작 방법

Description

펄스전압을 인가하는 비휘발성 메모리 소자의 문턱 스위칭 동작 방법{Threshold switching operation method of nonvolitile memory device induced by pulse voltage}
도 1은 종래의 비휘발성 메모리 소자의 단면도이다.
도 2는 본 발명의 실시예일 구현 예에 따른 비휘발성 메모리 소자의 개략적 단면도 이다.
도 3a 내지 도3c는 본 발명의 실시예일 구현 예에 따른 메모리 소자에 펄스 전압을 인가했을 때의 문턱 스위칭 특성을 나타내는 그래프이다.
도 4는 종래 기술에 따른 메모리 소자에 직류 전압 스윕(DC voltage sweep) 방식에 의한 문턱 스위칭 특성을 나타내는 그래프이다.
　< 도면의 주요부분에 대한 설명 >
12,22... 하부전극 14,24... 저항체
16,26... 상부전극 18... 스토리지 노드
20,100... 기판 104... 게이트절연막
106... 게이트전극 108C... 채널
108S... 소오스 108D... 드레인
110... 절연층 112... 플레이트전극
118... 콘택트플러그(contact plug) 114... 트랜지스터
본 발명은 비휘발성 메모리 소자의 동작 방법에 관한 것으로, 보다 상세하게는 하부전극과 상부전극 사이에 금속 산화물층이 형성된 비휘발성 메모리 소자에 대해 을 형성하고 펄스전압을 인가하여 저전압에서 낮은 문턱 전류로 동작하는 스위칭 특성을 구현한 보이는 비휘발성 메모리 소자의 동작 방법에 관한 것이다.
기존의 DRAM 공정은 1트랜지스터/1 캐패시터 구조의 단위셀을 이루고 있는데, 소자의 크기가 작아짐에 따라, 캐패시터 공정의 난이도가 증가하여, 높은 수율을 가지는 DRAM 셀의 제작이 어렵게 된다. 그래서 기존 DRAM을 대체할 수 있고, 비휘발성을 가지는 메모리의 필요성이 크게 요구되고 있다. 현재 개발되고 있는 차세대 메모리는 DRAM의 고집적성과 낮은 소비전력, 플래쉬 메모리의 비휘발성 및 SRAM의 고속 동작을 모두 구현하기 위한 시도가 이루어지고 있다.
비휘발성 메모리 소자 중, RRAM(Resistance Random Access Memory)은 스토리지 노드의 저항체로 주로 전이 금속 산화물을 포함하는 데, 전이 금속 산화물이 전압에 따라 저항 값이 달라지는 특성, 즉 가변저항 특성을 이용한 것이다.
도 1은 종래의 일반적인 구조의 비휘발성 메모리 소자의 구조를 나타내는 단면도이다.
도 1을 참조하면, 비휘발성 메모리 소자는 기판(100)상에 트랜지스터(114)와 이에 연결된 스토리지 노드(18)를 구비한다.
상기 트랜지스터(114)는 소오스(108S), 드레인(108D), 채널(108C), 게이트 절연막(104) 및 게이트전극(106)을 포함한다. 상기 스토리지 노드(18)는 상부전극(16), 하부전극(12) 및 이들 사이에 개재된 전이 금속 산화물로 형성된 저항체(14)을 포함하며, 상기 스토리지 노드(18)와 트랜지스터(114) 사이에 절연층(110)이 개재된다. 그리고 상기 스토리지 노드(18)는 도전성의 콘택트 플러그(118)에 의해 상기 트랜지스터(114)와 연결되며 상기 상부전극(16) 위에 플레이트전극(112)이 배치된다.
상기의 전이 금속 산화물은 문턱전압(threshold voltage) 이상에서 저항 변화에 따른 스위칭이 일어나는 문턱 스위칭 특성을 보이는데, 종래에는 금속 산화물에 직류 전압 스윕(DC voltage sweep) 방식을 적용하여 문턱전압 이상의 전압을 인가하고 포밍 전압(forming voltage)을 인가하여 저항체의 저항을 낮춘다. 그러나, 이때의 포밍 전압이 높고 이에 따라 소자 구동을 위한 문턱 전류가 높다는 문제점이 있다.
본 발명의 목적은 상기 종래 기술의 문제점을 해결하기 위해 창안된 것으로, 저전압으로 저전류 동작이 가능하게 하는 비휘발성 메모리 소자의 문턱 스위칭 동작 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명에서는,
기판; 상기 기판 상에 하부전극; 상기 하부전극 상에 금속 산화물층; 및 상기 금속 산화물층 상에 상부전극을 포함하는 비휘발성 메모리 소자의 동작 방법에 있어서, 상기 금속 산화물층에 펄스 전압(Vpulse)을 인가하는 것을 특징으로 하는 비휘발성 메모리 소자의 문턱 스위칭 동작 방법을 제공한다.
본 발명의 일 구현 예에 따르면, 상기 금속 산화물층은 약 10 내지 100nm 두께인 것이 바람직하다.
본 발명의 일 구현 예에 따르면, 상기 펄스 전압의 크기는 0.1V 내지 50V의 크기를 지닌 것이 바람직하다.
본 발명의 일 구현 예에 따르면, 상기 펄스 전압의 펄스 시간은 10 nS 에서 20 ㎲ 범위 내에 존재하는 것이 바람직하다.
본 발명의 다른 구현 예에 따르면, 상기 펄스의 전기장의 크기는 펄스 시간에 반비례하여 감소하는 것이 바람직하다.한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 보다 상세히 설명한다.
도 1은 종래의 비휘발성 메모리 소자의 구조를 나타내는 단면도이다.
도 1을 참조하면, 비휘발성 메모리 소자는 기판(100)상에 트랜지스터(114)와 이에 연결된 스토리지 노드(18)를 구비한다.
상기 트랜지스터(114)는 소오스(108S), 드레인(108D), 채널(108C), 게이트 절연막(104) 및 게이트전극(106)을 포함한다. 상기 스토리지 노드(18)는 상부전 극(16), 하부전극(12) 및 이들 사이에 개재된 저항체(14)을 포함하며, 상기 스토리지 노드(18)와 트랜지스터(114) 사이에 절연층(110)이 개재된다. 그리고 상기 스토리지 노드(18)는 도전성의 콘택트 플러그(118)에 의해 상기 트랜지스터(114)와 연결되며 상기 상부전극(16) 위에 플레이트전극(112)이 배치된다.
도 2는 본 발명의 실시예일 구현 예에 따른 금속 산화물층을 포함하는 메모리 소자의 개략적 단면도이다.
도 2를 참조하면, 본 발명의 일 구현 예에 따른 메모리 소자는 기판(20); 상기 기판 상에 형성된 하부전극(22); 상기 하부전극 상에 형성된 금속 산화물층(24); 및 상기 금속 산화물층 상에 형성된 상부전극(26)으로 이루어진다.
상기 하부(22) 및 상부전극(26)은 일반적인 반도체 메모리 소자의 전극으로 사용되는 전도성 물질로 형성할 수 있으며, 구체적으로 예를 들면, Pt, Ru, Ir, Pd, Au, Cr, Ni, Cu 및 TiN으로 이루어진 군에서 선택된 일종 이상의 물질로 형성될 수 있다.
상기 하부(22) 및 상부전극(26)은 일반적인 메모리 소자의 전극 증착 방법에 따라 형성할 수 있으며, 예를 들어 스퍼터링법(sputtering), 전자빔증착법 및 화학기상증착법의 방법으로 형성할 수 있으며, 이때 전극의 두께는 10내지 200nm의 범위가 되는 것이 바람직하다.
상기 금속 산화물층(24)은 가변 저항 특성을 지닌 전이 금속 산화물로 형성시킬 수 있으며, 예를 들어 NiO, Nb2O5, TiO2, Al2O3, V2O5, WO3, ZnO, ZrO 및 CoO로 이루어진 군에서 선택된 적어도 어느 하나의 물질을 포함하여 형성될 수 있다.로, 금속 및 산소 결함을 포함한다. NiO로 금속 산화물층(24)을 형성시키는 경우, 가변저항 특성을 나타내는 산소 분압인 약 5 내지 15 at %에서 금속 및 산소 결합 공정으로 형성할 수 있다.
상기 금속 및 산소 결함을 포함하는 금속산화물층(24)은 스퍼터링법, 펄스레이저증착법, 화학기상증착법, 유기금속기상증착법, 졸겔법 및 스프레이 열분해법으로 형성할 수 있다.
본 발명의 일 구현 예에 의하면, 상기 금속 산화물층(24)은 바람직하게는 NiO층으로, 산소 분압 5~15%에서 형성한다. 여기서 금속 산화물층(24)의 두께는 10 내지 100nm의 두께로 형성하는 것이 바람직하다.
도 3a 내지 도 3c는 본 발명의 일 구현 예에 따라, 금속 산화물층으로 NiO층을 구비한 메모리 소자에 펄스 전압을 인가하였을 때의 문턱 스위칭 특성을 나타내는 그래프이다.
본 발명의 실시예에 따른 문턱 스위칭 동작 방법은 다음과 같다. 도 2에 나타낸 메모리 소자에 대해 상기 펄스 전압을 약 0.1V 내지 50V의 크기로 인가한다. 펄스 전기장의 크기는 0.1 MV/cm에서 5 MV/cm 범위에 존재한다. 이때, 상기 펄스의 펄스 시간은 그 펄스 전기장에 반비례하며, 10 nS 에서 20 ㎲ 범위로 제어한다. 이때, 도 2에 나타낸 메모리 소자는 문턱 스위칭 동작 특성을 나타내게 된다. 펄스 시간이 20㎲를 초과할 경우, 문턱 스위칭 특성이 나타나지 않는다.
도 3a 내지 도 3c는 본 발명의 일 구현 예에 따라, 금속 산화물층으로 NiO층 을 구비한 메모리 소자에 펄스 전압을 인가하였을 때의 문턱 스위칭 특성을 나타내는 그래프이다. 도 3a는 5㎲ 동안 2V를 인가한 경우의 셋 상태를 나타낸 그래프이다. 도 3b는 5㎲ 동안 4V를 인가한 경우의 문턱 스위칭 특성을 나타낸 그래프이다. 도 3c는 10㎲ 이내의 시간동안 0.8V를 인가한 경우의 리셋 상태를 나타낸 그래프이다.
도 4는 종래 기술에 따른 금속 산화물층으로 NiO층을 구비한 메모리 소자의 직류 전압 스윕 방식에 의한 문턱 스위칭 특성을 나타내는 I-V 그래프이다. 종래의 NiO층을 포함하는 소자의 경우 문턱 스위칭 특성을 나타내기 위해서는 NiO 증착시 약 20% 이상의 높은 산소 분압 상태에서 증착을 시켰다. 즉, NiO와 같은 금속 산화물에 직류 전압 스윕(DC voltage sweep) 방식을 적용하여 문턱전압 이상의 전압을 인가하고 포밍 전압(forming voltage)을 인가하는 방식이었다. 도 4를 참조하면, 문턱 전류(Tth)는 약 10mA인 것을 알 수 있다.
도 3a 내지 도 3c 및 도 4를 참조하면, 본 발명의 실시예에 따른 메모리 소자의 경우, 펄스 전압을 인가할 경우, 종래 방식에 따른 직류 전압 스윕 방식에서의 사용하던 포밍 전압(forming voltage)보다 낮은 전압을 인가한 경우에도 문턱 스위칭이 일어나는 것을 확인할 수 있다.난다. 또한, 본 발명의 실시예에 따른 메모리 소자의 문턱 스위칭 동작 방법의 경우 펄스 전압을 인가하였을 때의 문턱 전류는 0.1㎃이하이나, 종래 기술에 따른 문턱 스위칭 동작 방법의 경우 직류 전압 스윕 방식에 의한 문턱 전류는 10㎃이다.
이상에서 본 발명은 기재된 구체 예에 대해서만 상세히 설명되었지만 본 발 명의 기술적 사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
본 발명에 따르면, 하부전극과 상부전극 사이에 금속 산화물층을 형성한 비휘발성 메모리 소자에 펄스 전압을 인가하여, 저전압에서 낮은 문턱 전류로 동작 시킬 수 있다.

Claims (4)

  1. 기판; 상기 기판 상에 하부전극; 상기 하부전극 상에 금속 산화물층; 및 상기 금속 산화물층 상에 상부전극을 포함하는 비휘발성 메모리 소자의 동작 방법에 있어서,
    상기 금속 산화물층에 펄스 전압(Vpulse)을 인가하는 것을 특징으로 하는 비휘발성 메모리 소자의 문턱 스위칭 동작 방법.
  2. 제 1 항에 있어서,
    상기 금속 산화물층은 약 10 내지 100nm 두께인 것을 특징으로 하는 비휘발성 메모리 소자의 문턱 스위칭 방법.
  3. 제 1항에 있어서,
    상기 펄스 전압의 크기는 0.1V 내지 50V의 크기를 지닌 것을 특징으로 하는 비휘발성 메모리 소자의 문턱 스위칭 동작 방법.
  4. 제 1항에 있어서,
    상기 펄스 전압의 펄스 시간은 10 nS 에서 20 ㎲ 범위인 것을 특징으로 하는 비휘발성 메모리 소자의 문턱 스위칭 동작 방법.
KR1020060058096A 2006-06-27 2006-06-27 펄스전압을 인가하는 비휘발성 메모리 소자의 문턱 스위칭동작 방법 KR100818271B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060058096A KR100818271B1 (ko) 2006-06-27 2006-06-27 펄스전압을 인가하는 비휘발성 메모리 소자의 문턱 스위칭동작 방법
US11/802,658 US20080013363A1 (en) 2006-06-27 2007-05-24 Operation method of nonvolatile memory device induced by pulse voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060058096A KR100818271B1 (ko) 2006-06-27 2006-06-27 펄스전압을 인가하는 비휘발성 메모리 소자의 문턱 스위칭동작 방법

Publications (2)

Publication Number Publication Date
KR20080000357A true KR20080000357A (ko) 2008-01-02
KR100818271B1 KR100818271B1 (ko) 2008-03-31

Family

ID=38949086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060058096A KR100818271B1 (ko) 2006-06-27 2006-06-27 펄스전압을 인가하는 비휘발성 메모리 소자의 문턱 스위칭동작 방법

Country Status (2)

Country Link
US (1) US20080013363A1 (ko)
KR (1) KR100818271B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012138016A1 (ko) * 2011-04-06 2012-10-11 고려대학교 산학협력단 문턱전압 스위칭 물질을 이용한 비휘발성 메모리 소자 및 그 제조 방법
WO2014051725A1 (en) * 2012-09-28 2014-04-03 Intel Corporation Low voltage embedded memory having conductive oxide and electrode stacks
US10355205B2 (en) 2014-12-18 2019-07-16 Intel Corporation Resistive memory cells including localized filamentary channels, devices including the same, and methods of making the same

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134865B2 (en) * 2008-05-06 2012-03-13 Macronix International Co., Ltd. Operating method of electrical pulse voltage for RRAM application
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
CN102136487B (zh) * 2010-12-31 2013-09-18 中国科学院上海硅酸盐研究所 一种基于氧化锌材料的电阻式ram存储单元及制备方法
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
CN108598257B (zh) * 2018-04-27 2020-05-15 湖北大学 一种存储与选通双功能器件及其制备方法
CN108539014B (zh) * 2018-04-27 2020-05-15 湖北大学 一种基于铌的氧化物的选通器件及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3766096A (en) * 1971-11-02 1973-10-16 Du Pont Compositions of matter containing ferromagnetic particles with electrically insulative coatings and nonmagnetic aluminum particles in an elastic material
DE3277665D1 (en) * 1981-08-07 1987-12-17 British Petroleum Co Plc Non-volatile electrically programmable memory device
US6759249B2 (en) * 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
US7087919B2 (en) 2002-02-20 2006-08-08 Micron Technology, Inc. Layered resistance variable memory device and method of fabrication
KR100738065B1 (ko) * 2002-07-10 2007-07-10 삼성전자주식회사 한 개의 트랜지스터와 데이터 저장 수단으로 한 개의저항체를구비하는 메모리 소자 및 그 구동 방법
KR100773537B1 (ko) * 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
US6849891B1 (en) 2003-12-08 2005-02-01 Sharp Laboratories Of America, Inc. RRAM memory cell electrodes
CN1898749B (zh) * 2003-12-26 2012-01-18 松下电器产业株式会社 具有可变电阻的存储器件、存储电路及半导体集成电路
JP4379208B2 (ja) * 2004-06-03 2009-12-09 三菱電機株式会社 窒化物半導体装置の製造方法
EP1643508B1 (en) * 2004-10-01 2013-05-22 International Business Machines Corporation Non-volatile memory element with programmable resistance
KR100576369B1 (ko) * 2004-11-23 2006-05-03 삼성전자주식회사 전이 금속 산화막을 데이타 저장 물질막으로 채택하는비휘발성 기억소자의 프로그램 방법
KR100693409B1 (ko) * 2005-01-14 2007-03-12 광주과학기술원 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
KR100697282B1 (ko) * 2005-03-28 2007-03-20 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
KR100657956B1 (ko) * 2005-04-06 2006-12-14 삼성전자주식회사 다치 저항체 메모리 소자와 그 제조 및 동작 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012138016A1 (ko) * 2011-04-06 2012-10-11 고려대학교 산학협력단 문턱전압 스위칭 물질을 이용한 비휘발성 메모리 소자 및 그 제조 방법
KR101463782B1 (ko) * 2011-04-06 2014-11-21 고려대학교 산학협력단 문턱전압 스위칭 물질을 이용한 비휘발성 메모리 소자 및 그 제조 방법
US8964462B2 (en) 2011-04-06 2015-02-24 Korea University Research And Business Foundation Nonvolatile memory device using a threshold voltage switching material and method for manufacturing same
WO2014051725A1 (en) * 2012-09-28 2014-04-03 Intel Corporation Low voltage embedded memory having conductive oxide and electrode stacks
US9231204B2 (en) 2012-09-28 2016-01-05 Intel Corporation Low voltage embedded memory having conductive oxide and electrode stacks
TWI556443B (zh) * 2012-09-28 2016-11-01 英特爾股份有限公司 具有導電氧化物及電極堆疊之低電壓嵌入式記憶體
US9647208B2 (en) 2012-09-28 2017-05-09 Intel Corporation Low voltage embedded memory having conductive oxide and electrode stacks
US10355205B2 (en) 2014-12-18 2019-07-16 Intel Corporation Resistive memory cells including localized filamentary channels, devices including the same, and methods of making the same

Also Published As

Publication number Publication date
KR100818271B1 (ko) 2008-03-31
US20080013363A1 (en) 2008-01-17

Similar Documents

Publication Publication Date Title
KR100818271B1 (ko) 펄스전압을 인가하는 비휘발성 메모리 소자의 문턱 스위칭동작 방법
EP1858074B1 (en) Nonvolatile memory device using oxygen-deficient metal oxide layer and method of manufacturing the same
CN101097988B (zh) 包括n+界面层的可变电阻随机存取存储器
KR100718155B1 (ko) 두 개의 산화층을 이용한 비휘발성 메모리 소자
US8338814B2 (en) Resistive random access memory, nonvolatile memory, and method of manufacturing resistive random access memory
KR101176543B1 (ko) 저항성 메모리소자
CN101106171B (zh) 包括可变电阻材料的非易失存储器
KR100809724B1 (ko) 터널링층을 구비한 바이폴라 스위칭 타입의 비휘발성메모리소자
US8309946B2 (en) Resistance variable element
US9177998B2 (en) Method of forming an asymmetric MIMCAP or a Schottky device as a selector element for a cross-bar memory array
US20090117697A1 (en) Nonvolatile memory device including nano dot and method of fabricating the same
US8610102B2 (en) Nonvolatile memory device and manufacturing method thereof
CN103650142A (zh) 电阻变化元件及其制造方法
CN101068038A (zh) 在下电极上具有缓冲层的可变电阻存储器件
WO2007013174A1 (ja) 抵抗記憶素子及び不揮発性半導体記憶装置
KR20100004968A (ko) 반도체 장치 및 그 제조 방법
JP2005317976A (ja) 段階的な抵抗値を有する多層構造を利用したメモリ素子
TW201143081A (en) Memory element and memory device
JP5390730B2 (ja) 不揮発性記憶素子のデータ書き込み方法及び不揮発性記憶装置
KR20090026580A (ko) 저항 메모리 소자 및 그 형성방법
CN102005536A (zh) 一种改进的NiO基电阻式随机存储器及其制备方法
US9019744B2 (en) Barrier design for steering elements
KR100647332B1 (ko) 저항 변환 물질을 포함하는 ｒｒａｍ
KR101974777B1 (ko) 비휘발성 메모리 기능을 갖는 트랜지스터 및 이의 작동 방법
KR101009441B1 (ko) 높은 소자 수율을 나타내는 상온 공정에 의한 저항 변화 기억 소자용 다층의 금속 산화물 박막 구조물의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130221

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee