KR20120138699A - 전자 기기 - Google Patents

전자 기기 Download PDF

Info

Publication number
KR20120138699A
KR20120138699A KR1020120063755A KR20120063755A KR20120138699A KR 20120138699 A KR20120138699 A KR 20120138699A KR 1020120063755 A KR1020120063755 A KR 1020120063755A KR 20120063755 A KR20120063755 A KR 20120063755A KR 20120138699 A KR20120138699 A KR 20120138699A
Authority
KR
South Korea
Prior art keywords
transmission
reception
unit
parameter
channels
Prior art date
Application number
KR1020120063755A
Other languages
English (en)
Other versions
KR101377822B1 (ko
Inventor
기요따까 쯔지
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20120138699A publication Critical patent/KR20120138699A/ko
Application granted granted Critical
Publication of KR101377822B1 publication Critical patent/KR101377822B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/04—Control of transmission; Equalising

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Dc Digital Transmission (AREA)
  • Communication Control (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Transceivers (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)

Abstract

전자 회로 기판(13i)이 마더보드(10)의 임의의 프리 슬롯에 장착된 초기 상태에서, 전자 회로 기판(13i)은, 감시 제어부(B4)에서 송수신 회로부(B1)의 수신 상태를 감시하여, 당해 수신 상태가 규정 상태가 되도록 파라미터 설정부(B3)에 송수신 회로부(B1)의 수신 파라미터를 변경시키고, 수신 상태가 규정 상태가 되지 않은 경우에는 그 취지를 호스트 제어 기판(11)에 통지한다. 당해 호스트 제어 기판(11)은, 스위치 처리 기판(12)에, 전자 회로 기판(13i)의 수신 상태가 규정 상태가 되도록 송신 파라미터의 변경을 지시한다. 스위치 처리 기판(12)의 감시 제어부(C4)는, 호스트 제어 기판(11)으로부터의 지시에 따라서 파라미터 설정부(C3)에 송수신 회로부(C1)의 송신 파라미터를 변경시킨다.

Description

전자 기기{ELECTRONIC DEVICE}
본 발명은, 전송로의 복수의 슬롯에 장착되는 복수의 전자 회로 기판 각각의 송수신 신호의 전송 품질을 관리하는 기능을 갖는 전자 기기에 관한 것이다.
예를 들어 일본 특허 공개 제2008-22392호 공보에 개시되는 방송용 송신 장치와 같은 전자 기기에서는, 각각 특정한 처리 기능을 갖는 복수의 전자 회로 기판이 마더보드에 설치되는 복수의 프리 슬롯에 착탈 가능하게 접속되어 있다. 이 마더보드에는, 프리 슬롯에 접속되는 전자 회로 기판 간의 신호 전송을 차동 방식으로 행하기 위한 전송로가 형성되어 있다.
그런데, 상기 전자 기기에서는, 신호 처리 및 신호 전송의 고속화에 수반하여, 기판 간의 신호 전송 거리가 중요한 요소가 되고 있다. 이에 반해, 종래와 같은 프리 슬롯 탑재의 마더보드에서는, 기판을 장착하는 슬롯이 자유롭게 선택 가능한 편리성을 갖지만, 기판 간의 신호 전송 거리가 일정치 못하다. 이 경우, 전송 품질이 균일해지지 않고, 전송 에러를 일으킬 우려가 있다.
특히, 전자 회로 기판에서는, 전송 품질을 향상시키는 신호 증폭 레벨, 드라이브 전류 레벨 및 주파수 조정 등의 파라미터가 고정되어 있다. 이로 인해, 기판 간에 양호한 전송 품질이 얻어지는 거리가 필연적으로 한정되어, 이용 가능한 슬롯이 제한된다.
일반적으로, 본 발명은, 전송로에 기판을 착탈 가능하게 접속하기 위한 복수 채널의 프리 슬롯과 상기 복수 채널의 프리 슬롯의 전부와 상기 전송로를 거쳐서 접속되는 고정 슬롯을 구비하는 전송 장치와,
상기 전송 장치의 복수 채널의 프리 슬롯 및 전용 슬롯에 접속되는 기판 각각의 송수신 신호의 품질을 관리하는 호스트 제어 장치와,
상기 복수 채널의 프리 슬롯 중 어느 하나에 장착되는 전자 회로 기판으로서, 송신/수신 파라미터에 따라서 상기 전송로를 거쳐서 신호를 송수신하는 제1 송수신 회로부와, 상기 제1 송수신 회로부의 송수신 처리를 제어하는 송수신 제어부와, 상기 제1 송수신 회로부에 송신/수신 파라미터를 설정하는 제1 파라미터 설정부와, 상기 제1 송수신 회로부의 동작 상태를 감시해서 상기 제1 파라미터 설정부를 제어하는 제1 감시 제어부를 구비하는 상기 전자 회로 기판과,
상기 전용 슬롯에 접속되는 스위치 처리 기판으로서, 상기 복수의 프리 슬롯 각각에 접속되는 전자 회로 기판과의 사이에서 송신/수신 파라미터에 따라서 신호를 송수신하는 복수 채널의 제2 송수신 회로부와, 상기 복수 채널의 제2 송수신 회로부 각각의 송수신 처리를 선택적으로 온/오프하는 스위치부와, 상기 복수 채널의 제2 송수신 회로부에 상기 송신/수신 파라미터를 설정하는 제2 파라미터 설정부와, 상기 복수 채널의 제2 송수신 회로부 각각의 동작 상태를 감시해서 상기 제2 파라미터 설정부를 제어하는 제2 감시 제어부를 구비하는 스위치 처리 기판을 포함하는 전자 기기이며,
상기 전자 회로 기판이 상기 복수 채널의 프리 슬롯 중 어느 하나에 장착된 초기 상태에서,
상기 전자 회로 기판의 상기 제1 감시 제어부는, 상기 제1 송수신 회로부의 수신 상태를 감시하여, 당해 수신 상태가 규정 상태가 되도록 상기 제1 파라미터 설정부에 상기 제1 송수신 회로부의 수신 파라미터를 변경시키고, 상기 수신 상태가 규정 상태가 되지 않은 경우에는 그 취지를 상기 호스트 제어 장치에 통지하고,
상기 호스트 제어 장치는, 상기 스위치 처리 기판에, 상기 통지가 있었던 채널의 전자 회로 기판의 수신 상태가 규정 상태로 되도록, 채널을 지정해서 송신 파라미터의 변경을 지시하고,
상기 스위치 처리 기판의 제2 감시 제어부는, 상기 제2 파라미터 설정부에 상기 호스트 제어 장치로부터 지시되는 채널의 제2 송수신 회로부의 송신 파라미터를 변경시키는, 전자 기기를 제공한다.
도 1은, 본 실시 형태에 따른 전자 기기의 구성예를 도시하는 블록도다.
도 2는, 도 1에 도시하는 실시 형태의 각 전자 회로 기판의 감시 제어부에 있어서의 수신 설정 처리의 흐름을 도시하는 흐름도다.
도 3은, 도 1에 도시하는 실시 형태의 호스트 제어 기판의 전자 회로 기판에 있어서의 수신 설정 처리 시의 처리의 흐름을 도시하는 흐름도다.
도 4는, 도 1에 도시하는 실시 형태의 스위치 처리 기판의 송신 설정 처리의 흐름을 도시하는 흐름도다.
도 5는, 도 1에 도시하는 실시 형태의 스위치 처리 기판의 수신 설정 처리의 흐름을 도시하는 흐름도다.
도 6은, 도 1에 도시하는 실시 형태의 호스트 제어 기판의 스위치 처리 기판에 있어서의 수신 설정 처리 시의 처리의 흐름을 도시하는 흐름도다.
도 7은, 도 1에 도시하는 실시 형태의 각 전자 회로 기판의 감시 제어부에 있어서의 송신 설정 처리의 흐름을 도시하는 흐름도다.
이하, 실시 형태에 대해서, 도면을 참조하여 설명한다.
도 1은, 본 실시 형태에 따른 전자 기기의 구성예를 도시하는 블록도다. 또한, 도 1은 수용 기판수 n의 경우의 예를 도시하고 있다.
이 전자 기기에서는, 하우징 내에 전송 장치로서의 마더보드(10)가 배치된다. 마더보드(10)는, 제1, 제2 슬롯(S1, S2) 및 n 채널의 제3 슬롯(S31 내지 S3n)을 구비한다. 또한, 마더보드(10)에는, 전송로로서의 시리얼 버스(101)와 제어 버스(102)가 형성된다. 시리얼 버스(101)에는 제2 슬롯(S2) 및 n 채널의 제3 슬롯(S31 내지 S3n) 각각의 송수신 신호 전송 라인이 접속되고, 제어 버스(102)에는 제1 슬롯(S1), 제2 슬롯(S2) 및 n 채널의 제3 슬롯(S31 내지 S3n) 각각의 제어 신호 전송 라인이 접속된다. 제1, 제2 슬롯(S1, S2)은 각각 호스트 제어 기판(11), 스위치 처리 기판(12)이 착탈 가능하게 접속되는 전용 슬롯이다. 또한, n 채널의 제3 슬롯(S31 내지 S3n)은, 순서 부동(不同)으로 n매의 전자 회로 기판(131 내지 13n)이 착탈 가능하게 접속되는 프리 슬롯이다. 제3 슬롯(S31 내지 S3n)은, 각각 슬롯 인식용 데이터(이하, 슬롯 ID) 발행부(A1 내지 An)를 구비한다. 이 슬롯 ID 발행부(A1 내지 An)는, 전자 회로 기판(3i)(i는 1 내지 n 중 어느 하나)이 장착되었을 때, 슬롯 ID를 발행해서 장착된 기판에 통지한다.
상기 호스트 제어 기판(11)은, 마더보드(10)의 n 채널의 제3 슬롯(S31 내지 S3n)에 접속되는 전자 회로 기판(131 내지 13n) 및 제2 슬롯(S2)에 접속되는 스위치 처리 기판(12)의 송수신 신호의 품질을 관리한다.
상기 전자 회로 기판(13i)은, 송수신 회로부(SERDES: SERializer/DESerializer)(B1), 송수신 제어부(B2), 파라미터 설정부(B3), 감시 제어부(B4) 및 슬롯 ID 관리부(B5)를 구비한다. 송수신 회로부(B1)는, 설정된 송신/수신 파라미터에 따라서 마더보드(10)의 시리얼 버스를 거쳐서 신호를 송수신하는, 패러렐/시리얼 변환 기능을 갖는 송수신 회로다. 송수신 제어부(B2)는, 송수신 회로부(B1)의 송수신 처리를 제어한다. 파라미터 설정부(B3)는, 송수신 회로부(B1)에 송신/수신 파라미터를 설정한다. 감시 제어부(B4)는 송수신 회로부(B1)의 동작 상태를 감시하고, 그 동작 상태에 따라서 혹은 호스트 제어 기판(11)로부터의 지시에 따라 파라미터 설정부(B3)를 통해서 송수신 회로부(B1)에 적절한 송신/수신 파라미터를 설정한다. 슬롯 ID 관리부(B5)는, 마더보드(10)의 어느 하나의 제3 슬롯(S3i)에 장착되었을 시에, 그 슬롯의 슬롯 ID 발행부(Ai)로부터 발행되는 슬롯 ID를 수취해서 등록한다. 여기서, 상기 파라미터 설정부(B3)에는, 미리 슬롯 ID마다 스위치 처리 기판(12)과의 거리에 적응한 송신 파라미터 및 수신 파라미터가 등록된다.
여기서, 송신 파라미터는, 예를 들어 신호 진폭 값, 드라이브 전류값이며, 수신 파라미터는, 예를 들어 수신 게인, 이퀄라이저 값이다. 상기 감시 제어부(B4)는, 송수신 회로부(B1)의 신호 수신 상태를 모니터하고, 수신 신호의 신호 레벨 및 비트 에러를 감시하여, 각각 적정 값이 되도록 파라미터 설정부(B3)를 통해서 수신 게인 및 이퀄라이저 값의 수신 파라미터를 변경한다. 또한, 호스트 제어 기판(11)으로부터의 지시에 따라 파라미터 설정부(B3)를 통해서 신호 진폭 또는 드라이브 전류의 송신 파라미터를 변경한다.
상기 스위치 처리 기판(12)은, 송수신 회로부(SERDES: SERializer/DESerializer)(C11 내지 C1n), 스위치부(C2), 파라미터 설정부(C3), 감시 제어부(C4)를 탑재한다. 송수신 회로부(C11 내지 C1n)는, 제2 슬롯(S2)을 통해서 마더보드(10)의 시리얼 버스와 접속되는 n 채널 전송 라인 각각에 접속된다. i 채널의 송수신 회로부(C1i)는, 설정된 송신/수신 파라미터에 따라서 마더보드(10)의 시리얼 버스를 거쳐서 대응하는 i 채널의 제3 슬롯(S3i)에 접속되는 전자 회로 기판(13i)과의 사이에서 신호를 송수신하는, 패러렐/시리얼 변환 기능을 갖는 송수신 회로다. 스위치부(C1)는 감시 제어부(C4)로부터의 지시에 의해 지정된 채널의 송수신 회로부(C1i)의 송수신 처리를 선택적으로 온/오프한다. 파라미터 설정부(C3)는, 송수신 회로부(C11 내지 C1n)에 송신/수신 파라미터를 설정한다. 감시 제어부(C4)는, 각 채널의 송수신 회로부(C11 내지 C1n) 각각의 동작 상태를 감시하고, 그 동작 상태에 따라서 혹은 호스트 제어 기판(11)으로부터의 지시에 따라 파라미터 설정부(C3)를 통해서 송수신 회로부(C11 내지 C1n)에 적절한 송신/수신 파라미터를 설정한다.
여기서, 송신 파라미터는, 예를 들어 신호 진폭 값, 드라이브 전류 값이며, 수신 파라미터는, 예를 들어 수신 게인, 이퀄라이저 값이다. 상기 감시 제어부(C4)는, 송수신 회로부(C1i)의 신호 수신 상태를 모니터하여, 수신 신호의 신호 레벨 및 비트 에러를 감시하고, 각각 적정 값이 되도록 파라미터 설정부(C3)를 통해서 수신 게인, 이퀄라이저 값의 수신 파라미터를 변경한다. 또한, 호스트 제어 기판(11)으로부터의 지시에 따라 파라미터 설정부(C3)를 통해서 신호 진폭 또는 드라이브 전류의 송신 파라미터를 변경한다.
상기 구성에 의한 전자 기기에 있어서, 이하에 그 초기 설정 및 조정에 대해서 설명한다.
전자 회로 기판(13i)에서는, 제3 슬롯(S31 내지 S3n) 중 어느 하나에 장착(장치 전원 ON 또는 기판 활선 삽입)되면, 감시 제어부(B4)는, 장착한 제3 슬롯(S3i)의 슬롯 ID 발행부(Ai)로부터 발행되는 슬롯 ID를 읽어들여서 슬롯 ID 관리부(B5)에 등록하고, 파라미터 설정부(B3)로부터 슬롯 ID에 대응한 송신 파라미터와 수신 파라미터를 판독해서 송수신 회로부(B1)에 초기 설정한다.
즉, 장착하는 제3 슬롯(S3i)의 채널이 정해지면, 그 슬롯의 위치로부터 스위치 처리 기판(12)과의 거리가 정해진다. 따라서, 본 실시 형태의 전자 기기에서는, 파라미터 설정부(B3)에 미리 슬롯 ID에 대응시켜서 슬롯 마다의 스위치 처리 기판(12)까지의 거리에 적응한 송신/수신 파라미터를 등록해 둔다. 그리고, 슬롯 장착 시에, 판독된 슬롯 ID에 대응하는 송신/수신 파라미터를 파라미터 설정부(B3)로부터 판독해서 송수신 회로부(B1)로 설정한다. 이에 의해, 전자 회로 기판(13i)을 어느 제3 슬롯(S3i)에 장착했다고 해도, 적당한 송신/수신 파라미터를 설정할 수 있고, 기판 간에서의 전송 품질을 안정화할 수 있다. 게다가, 슬롯 ID와 송수신 파라미터가 대응되어져 있으므로, 비교적 단시간에 설정할 수 있다.
단, 실제로는 마더보드(10)나 기판마다 특성에 편차가 있기 때문에, 기판 장착 후에 조정이 필요하다. 이하, 상기 전자 회로 기판(13i) 및 스위치 처리 기판(12)에 대한 송신?수신 파라미터의 조정에 대해서 설명한다.
우선, 스위치 처리 기판(12)으로부터 출력되는 송신 신호가 각 채널의 전자 회로 기판(13i)으로 확실하게 수신 가능하게 하기 위한 조정에 대해서 설명한다.
도 2는 각 전자 회로 기판(13i)의 감시 제어부(B4)에 있어서의 수신 설정 처리의 흐름을 나타내는 흐름도, 도 3은 호스트 제어 기판(11)의 전자 회로 기판(13i)에 있어서의 수신 설정 처리 시의 처리의 흐름을 나타내는 흐름도, 도 4는 스위치 처리 기판(12)의 감시 제어부(C4)에 있어서의 송신 설정 처리의 흐름을 나타내는 흐름도다.
전자 회로 기판(13i)에 있어서, 감시 제어부(B4)는, 도 2에 도시한 바와 같이, 슬롯 장착에 의한 기동 후, 송수신 회로부(B1)의 수신 상태를 감시해(스텝 ST11), 수신 신호 레벨이 충분한가 아닌가를 판단한다(스텝 ST12). 수신 신호 레벨이 충분하지 않다고 판단한 경우(아니오)에는, 파라미터 설정부(B1)에 대하여 수신 게인을 1 스텝 커지도록 지시한다(스텝 ST13). 여기서, 수신 게인은 최대인가 아닌가를 판단하여(스텝 ST14), 최대가 아니라고 판단한 경우(아니오)에는 스텝 ST11으로 복귀되어서 수신 상태의 감시를 계속하고, 스텝 ST12에서 수신 신호 레벨이 충분하다고 판단될 때까지, 혹은 스텝 ST14에서 수신 게인이 최대라고 판단될 때까지, 스텝 ST13의 1 스텝 업을 실행한다. 상기 스텝 ST14에 있어서, 수신 게인이 최대라고 판단한 경우(예)에는, 수신 신호 레벨이 충분히 잡히지 않는 것을 호스트 제어 기판(11)에 통지한다(스텝 ST15). 또한, 스텝 ST12에서 수신 신호 레벨이 충분하다고 판단한 경우(예)에는, 그 취지를 호스트 제어 기판(11)에 통지한다(스텝 ST16).
여기서, 호스트 제어 기판(11)에서는, 도 3에 도시한 바와 같이, 각 전자 회로 기판(13i)의 수신 신호 레벨이 충분히 잡히지 않는다는 통지의 유무를 판단한다(스텝 ST21). 스텝 ST21에서 수신 신호 레벨이 충분히 잡히지 않는다는 통지 있음으로 판단한 경우(예)에는, 스위치 처리 기판(12)에 대하여, 전자 회로 기판(13i)에 대한 송신 설정으로서, 신호 진폭 또는 드라이브 전류의 송신 파라미터를 1 스텝 크게 하도록 지시하여(스텝 ST22), 수신 신호 레벨은 충분히 잡힌다는 통지의 유무를 판단하고(스텝 ST23), 그 통지가 있을 때까지 스텝 ST22의 처리를 반복한다. 스텝 ST23에서 수신 신호 레벨은 충분히 잡힌다는 통지가 있다고 판단한 경우(예)에는, 스텝 ST22의 처리를 정지시켜, 스위치 처리 기판(12)에 송신 파라미터의 증가를 정지시킨다.
스위치 처리 기판(12)에 있어서, 감시 제어부(C2)는, 도 4에 도시한 바와 같이, 호스트 제어 기판(11)으로부터의 송신 설정 지시를 받아서(스텝 ST31), 파라미터 설정부(C3)에 대하여, 전자 회로 기판(13i)에 대응하는 채널의 송수신 회로부(C1i)의 신호 진폭 또는 드라이브 전류의 송신 파라미터를 1 스텝 크게 하고, 설정의 정지 지시가 있을 때까지 스텝 ST33의 송신 파라미터의 증대를 계속한다(스텝 ST32, ST33).
한편, 상기 전자 회로 기판(13i)에 있어서, 감시 제어부(B4)는, 스텝 ST12에서 수신 신호 레벨이 충분하다고 판단한 경우(예)에는, 송수신 회로부(B1)의 비트 에러 상태를 감시하여(스텝 ST17), 비트 에러의 유무를 판단한다(스텝 ST18). 여기서, 비트 에러 있음으로 판단한 경우(아니오)에는, 파라미터 설정부(B3)에 대하여 수신용 이퀄라이저의 파라미터를 조정하고(스텝 ST19), 스텝 ST17로 복귀되어서 비트 에러 상태의 감시를 계속한다. 스텝 ST18에서 비트 에러 없음으로 판단한 경우(예)에는, 일련의 수신 설정 처리를 종료한다.
이상의 처리에 의해, 스위치 처리 기판(12)으로부터 출력되는 송신 신호를 각 채널의 전자 회로 기판(13i)으로 확실하게 수신할 수 있게 된다.
이어서, 각 채널의 전자 회로 기판(13i)으로부터 출력되는 송신 신호가 스위치 처리 기판(12)으로 확실하게 수신 가능하게 하기 위한 조정에 대해서 설명한다.
도 5는 스위치 처리 기판(12)의 감시 제어부(C4)에 있어서의 수신 설정 처리의 흐름을 나타내는 흐름도, 도 6은 호스트 제어 기판(11)의 통신 스위치 기판(12)에 있어서의 수신 설정 처리 시의 처리의 흐름을 나타내는 흐름도, 도 7은 각 전자 회로 기판(13i)의 감시 제어부(B4)에 있어서의 송신 설정 처리의 흐름을 나타내는 흐름도다.
통신 스위치 기판(12)에 있어서, 감시 제어부(C4)는, 도 5에 도시한 바와 같이, 송수신 회로부(A1i)의 수신 상태를 감시하여(스텝 ST41), 수신 신호 레벨은 충분한가 아닌가를 판단한다(스텝 ST42). 수신 신호 레벨은 충분하지 않다고 판단한 경우(아니오)에는, 파라미터 설정부(C3)에 대하여 수신 게인을 1 스텝 커지도록 지시한다(스텝 ST43). 여기서, 수신 게인은 최대인가 아닌가를 판단하여(스텝 ST44), 최대가 아니라고 판단한 경우(아니오)에는 스텝 ST41로 복귀되어서 수신 상태의 감시를 계속하고, 스텝 ST42에서 수신 신호 레벨이 충분하다고 판단될 때까지, 혹은 스텝 ST44에서 수신 게인이 최대라고 판단될 때까지, 스텝 ST43의 1 스텝 업을 실행한다. 상기 스텝 ST44에 있어서, 수신 게인이 최대라고 판단한 경우(예)에는, 수신 신호 레벨이 충분히 잡히지 않는 것을 호스트 CPU 기판(11)에 통지한다(스텝 ST45). 또한, 스텝 ST42에서 수신 신호 레벨이 충분하다고 판단한 경우(예)에는, 그 취지를 호스트 제어 기판(11)에 통지한다(스텝 ST46).
여기서, 호스트 제어 기판(11)에서는, 도 6에 도시한 바와 같이, 스위치 처리 기판(12)의 수신 신호 레벨이 충분히 잡히지 않는다는 통지의 유무를 판단한다(스텝 ST51). 스텝 ST51에서, 수신 신호 레벨이 충분히 잡히지 않는다는 통지있음으로 판단했을 경우(예)에는, 전자 회로 기판(13i)에 대하여, 스위치 처리 기판(12)에 대한 송신 설정으로서, 신호 진폭 또는 드라이브 전류의 송신 파라미터를 1 스텝 크게 하도록 지시하고(스텝 ST52), 수신 신호 레벨은 충분히 잡힌다는 통지의 유무를 판단하고(스텝 ST53), 그 통지가 있을 때까지 스텝 ST52의 처리를 반복한다. 스텝 ST53에서, 수신 신호 레벨은 충분히 잡힌다는 통지 있음으로 판단한 경우(예)에는, 스텝 ST52의 처리를 정지시켜, 전자 회로 기판(13i)에 송신 파라미터의 증가를 정지시킨다.
전자 회로 기판(13i)에 있어서, 감시 제어부(B4)는, 도 7에 도시한 바와 같이, 호스트 제어 기판(11)으로부터의 송신 설정 지시를 받아서(스텝 ST61), 파라미터 설정부(B3)에 대하여, 스위치 처리 기판(12)의 송수신 회로부(C1i)에 대응하는 채널의 송신 설정으로서, 신호 진폭 또는 드라이브 전류의 송신 파라미터를 1 스텝 크게 하여, 설정의 정지 지시가 있을 때까지 송신 파라미터의 증대를 계속한다(스텝 ST62, ST63).
한편, 상기 스위치 처리 기판(12)에 있어서, 감시 제어부(C4)는, 스텝 ST42에서 수신 신호 레벨은 충분하다고 판단된 경우(예)에는, 송수신 회로부(A1i)의 비트 에러 상태를 감시하여(스텝 ST47), 비트 에러의 유무를 판단한다(스텝 ST48). 여기서, 비트 에러 있음으로 판단한 경우(아니오)에는 파라미터 설정부(C3)에 대하여 수신용 이퀄라이저의 파라미터를 조정하고(스텝 ST49), 스텝 ST47로 복귀되어서 비트 에러 상태의 감시를 계속한다. 스텝 ST48에서 비트 에러 없음으로 판단한 경우(예)에는, 일련의 수신 설정 처리를 종료한다. 이에 의해, 통신 개시의 준비가 종료된다.
이상 서술한 바와 같이 종래는, 각 전자 회로 기판이나 스위치 처리 기판의 송신 설정이나 수신 설정이 고정되어 있었으므로, 양호한 전송 품질이 얻어지는 구간이 한정되어버려, 슬롯에 자유도가 있어도 접속 가능한 슬롯에 제한이 있었지만, 본 실시 형태에서는, 호스트 제어 기판(11)을 통해서, 송수신 상태를 확인하면서, 스위치 처리 기판(12)의 감시 제어부(A2) 및 각 전자 회로 기판(13i)의 감시 제어부(B4) 사이에서 송신 파라미터, 수신 파라미터를 적절한 값으로 설정할 수 있으므로, 어느 슬롯에 장착해도 양호한 전송 품질이 얻어진다. 이 결과, 전자 회로 기판을 임의의 프리 슬롯에 실장할 수 있으므로, 장치 내의 기판 실장의 자유도가 넓어진다. 또한, 기판의 송신 설정, 수신 설정을 매번 실시할 필요가 없어져, 저비용화를 실현할 수 있다.
또한, 상기 실시 형태에서는, 스위치 처리 기판, 전자 회로 기판 각각이 파라미터 설정부를 구비할 경우에 대해서 설명했지만, 스위치 처리 기판이 송신 파라미터 설정부를 구비하고, 전자 회로 기판 각각이 수신 파라미터 설정부를 구비할 경우, 혹은 스위치 처리 기판이 수신 파라미터 설정부를 구비하고, 전자 회로 기판 각각이 송신 파라미터 설정부를 구비할 경우에도 마찬가지로 실시 가능하다.
또한, 상기 실시 형태에 있어서의 전자 회로 기판(131 내지 13n)에는, 예를 들어 메모리 기판, 여러 가지 통신 기기와 접속하기 위한 인터페이스 기판, 디코더/인코더 기판 등이 적용 가능하다.
이제까지 실시예들에 대해 기술하였지만, 이들 실시예는 예로서 든 것이며, 본 발명의 범위를 제한하고자 하는 것은 아니다. 실제로, 본 명세서에 기술된 신규의 방법 및 시스템들은 여러 가지 형태로 구체화될 수 있다. 게다가, 본 명세서에 기술된 방법 및 시스템의 형태에 있어서의 다양한 삭제, 대체 및 변경 역시 본 발명의 정신을 일탈하지 않고 가능하다. 이하의 청구 범위 및 그 등가물은 본 발명의 범주 및 정신에 속하는 이러한 형상이나 변경들을 모두 포함하려는 것이다.

Claims (13)

  1. 전송로에 기판을 착탈 가능하게 접속하기 위한 복수 채널의 프리 슬롯과 상기 복수 채널의 프리 슬롯의 전부와 상기 전송로를 거쳐서 접속되는 고정 슬롯을 구비하는 전송 장치와,
    상기 전송 장치의 복수 채널의 프리 슬롯 및 전용 슬롯에 접속되는 기판 각각의 송수신 신호의 품질을 관리하는 호스트 제어 장치와,
    상기 복수 채널의 프리 슬롯 중 어느 하나에 장착되는 전자 회로 기판으로서, 송신/수신 파라미터에 따라서 상기 전송로를 거쳐서 신호를 송수신하는 제1 송수신 회로부와, 상기 제1 송수신 회로부의 송수신 처리를 제어하는 송수신 제어부와, 상기 제1 송수신 회로부에 송신/수신 파라미터를 설정하는 제1 파라미터 설정부와, 상기 제1 송수신 회로부의 동작 상태를 감시해서 상기 제1 파라미터 설정부를 제어하는 제1 감시 제어부를 구비하는 상기 전자 회로 기판과,
    상기 전용 슬롯에 접속되는 스위치 처리 기판으로서, 상기 복수의 프리 슬롯 각각에 접속되는 전자 회로 기판과의 사이에서 송신/수신 파라미터에 따라서 신호를 송수신하는 복수 채널의 제2 송수신 회로부와, 상기 복수 채널의 제2 송수신 회로부 각각의 송수신 처리를 선택적으로 온/오프하는 스위치부와, 상기 복수 채널의 제2 송수신 회로부에 상기 송신/수신 파라미터를 설정하는 제2 파라미터 설정부와, 상기 복수 채널의 제2 송수신 회로부 각각의 동작 상태를 감시해서 상기 제2 파라미터 설정부를 제어하는 제2 감시 제어부를 구비하는 스위치 처리 기판을 포함하는 전자 기기로서,
    상기 전자 회로 기판이 상기 복수 채널의 프리 슬롯 중 어느 하나에 장착된 초기 상태에서,
    상기 전자 회로 기판의 상기 제1 감시 제어부는, 상기 제1 송수신 회로부의 수신 상태를 감시하여, 당해 수신 상태가 규정 상태가 되도록 상기 제1 파라미터 설정부에 상기 제1 송수신 회로부의 수신 파라미터를 변경시키고, 상기 수신 상태가 규정 상태가 되지 않은 경우에는 그 취지를 상기 호스트 제어 장치에 통지하고,
    상기 호스트 제어 장치는, 상기 스위치 처리 기판에, 상기 통지가 있었던 채널의 전자 회로 기판의 수신 상태가 규정 상태로 되도록, 채널을 지정해서 송신 파라미터의 변경을 지시하고,
    상기 스위치 처리 기판의 제2 감시 제어부는, 상기 제2 파라미터 설정부에 상기 호스트 제어 장치로부터 지시되는 채널의 제2 송수신 회로부의 송신 파라미터를 변경시키는, 전자 기기.
  2. 제1항에 있어서,
    상기 전송로는 시리얼 버스이며, 상기 제1 송수신 회로부 및 제2 송수신 회로부는 SERializer/DESerializer인, 전자 기기.
  3. 제1항에 있어서,
    상기 제1 감시 제어부는 적어도 상기 전송 장치로부터의 수신 신호 레벨을 감시하여 상기 수신 파라미터로서 수신 게인을 변경시키는, 전자 기기.
  4. 제1항에 있어서,
    상기 제1 감시 제어부는 적어도 상기 전송 장치로부터의 수신 신호의 비트 에러를 감시하고, 상기 수신 파라미터로서 이퀄라이저 값을 변경시키는, 전자 기기.
  5. 제1항에 있어서,
    상기 제2 감시 제어부는 상기 송신 파라미터로서 적어도 신호 진폭, 드라이브 전류 중 어느 하나를 변경시키는, 전자 기기.
  6. 제1항에 있어서,
    상기 전송 장치는 상기 복수 채널의 프리 슬롯 각각에 장착된 전자 회로 기판에 슬롯 식별 부호를 통지하는 통지부를 구비하고,
    상기 전자 회로 기판의 파라미터 설정부는, 미리 상기 복수 채널의 프리 슬롯 각각에 대응하는 수신 파라미터 설정값이 등록되어, 상기 프리 슬롯에의 장착시에 상기 통지부로부터 통지되는 슬롯 식별 부호를 수취하고, 그 슬롯 식별 부호에 대응하는 프리 슬롯의 수신 파라미터 설정값을 판독해서 상기 제1 송수신 회로부에 설정하는, 전자 기기.
  7. 전송로에 기판을 착탈 가능하게 접속하기 위한 복수 채널의 프리 슬롯과 상기 복수 채널의 프리 슬롯의 전부와 상기 전송로를 거쳐서 접속되는 고정 슬롯을 구비하는 전송 장치와,
    상기 전송 장치의 복수 채널의 프리 슬롯 및 전용 슬롯에 접속되는 기판 각각의 송수신 신호의 품질을 관리하는 호스트 제어 장치와,
    상기 복수 채널의 프리 슬롯 중 어느 하나에 장착되는 전자 회로 기판으로서, 송신/수신 파라미터에 따라서 상기 전송로를 거쳐서 신호를 송수신하는 제1 송수신 회로부와, 상기 제1 송수신 회로부의 송수신 처리를 제어하는 송수신 제어부와, 상기 제1 송수신 회로부에 송신/수신 파라미터를 설정하는 제1 파라미터 설정부와, 상기 제1 송수신 회로부의 동작 상태를 감시해서 상기 제1 파라미터 설정부를 제어하는 제1 감시 제어부를 구비하는 상기 전자 회로 기판과,
    상기 전용 슬롯에 접속되는 스위치 처리 기판으로서, 상기 복수의 프리 슬롯 각각에 접속되는 전자 회로 기판과의 사이에서 송신/수신 파라미터에 따라서 신호를 송수신하는 복수 채널의 제2 송수신 회로부와, 상기 복수 채널의 제2 송수신 회로부 각각의 송수신 처리를 선택적으로 온/오프하는 스위치부와, 상기 복수 채널의 제2 송수신 회로부에 상기 송신/수신 파라미터를 설정하는 제2 파라미터 설정부와, 상기 복수 채널의 제2 송수신 회로부 각각의 동작 상태를 감시해서 상기 제2 파라미터 설정부를 제어하는 제2 감시 제어부를 구비하는 스위치 처리 기판을 포함하는 전자 기기로서,
    상기 전자 회로 기판이 상기 복수 채널의 프리 슬롯 중 어느 하나에 장착된 초기 상태에서,
    상기 스위치 처리 기판의 상기 제2 감시 제어부는, 상기 복수 채널의 제2 송수신 회로부 각각의 수신 상태를 감시하여, 각 채널의 수신 상태가 규정 상태가 되도록 상기 파라미터 설정부에 상기 제2 송수신 회로부의 수신 파라미터를 변경시키고, 상기 수신 상태가 규정 상태가 되지 않은 채널이 있을 경우에는 그 취지를 상기 호스트 제어 장치에 통지하고,
    상기 호스트 제어 장치는, 상기 통지가 있었던 채널의 제2 송수신 회로부의 수신 상태가 규정 상태가 되도록, 해당하는 채널의 전자 회로 기판에 송신 파라미터의 변경을 지시하고,
    상기 전자 회로 기판의 제1 감시 제어부는, 상기 제1 파라미터 설정부에 상기 호스트 제어 장치로부터의 지시에 따라서 상기 제1 송수신 회로부의 송신 파라미터를 변경시키는, 전자 기기.
  8. 제7항에 있어서,
    상기 전송로는 시리얼 버스이며, 상기 제1 송수신 회로부 및 제2 송수신 회로부는 SERializer/DESerializer인, 전자 기기.
  9. 제7항에 있어서,
    상기 제2 감시 제어부는 적어도 상기 전송 장치로부터의 수신 신호 레벨을 감시하여 상기 수신 파라미터로서 수신 게인을 변경시키는, 전자 기기.
  10. 제7항에 있어서,
    상기 제2 감시 제어부는 적어도 상기 전송 장치로부터의 수신 신호의 비트 에러를 감시하여 상기 수신 파라미터로서 이퀄라이저 값을 변경시키는, 전자 기기.
  11. 제7항에 있어서,
    상기 제1 감시 제어부는 상기 송신 파라미터로서 적어도 신호 진폭, 드라이브 전류 중 어느 하나를 변경시키는, 전자 기기.
  12. 제7항에 있어서,
    상기 전송 장치는 상기 복수 채널의 프리 슬롯 각각에 장착된 전자 회로 기판에 슬롯 식별 부호를 통지하는 통지부를 구비하고,
    상기 전자 회로 기판의 파라미터 설정부는, 미리 상기 복수 채널의 프리 슬롯 각각에 대응하는 수신 파라미터 설정값이 등록되고, 상기 프리 슬롯에의 장착시에 상기 통지부에서 통지되는 슬롯 식별 부호를 수취하고, 그 슬롯 식별 부호에 대응하는 프리 슬롯의 수신 파라미터 설정값을 판독해서 상기 제1 송수신 회로부에 설정하는, 전자 기기.
  13. 전송로에 기판을 착탈 가능하게 접속하기 위한 복수 채널의 프리 슬롯과 상기 복수 채널의 프리 슬롯의 전부와 상기 전송로를 거쳐서 접속되는 고정 슬롯을 구비하는 전송 장치와,
    상기 전송 장치의 복수 채널의 프리 슬롯 및 전용 슬롯에 접속되는 기판 각각의 송수신 신호의 품질을 관리하는 호스트 제어 장치와,
    상기 복수 채널의 프리 슬롯 중 어느 하나에 장착되는 전자 회로 기판으로서, 송신/수신 파라미터에 따라서 상기 전송로를 거쳐서 신호를 송수신하는 제1 송수신 회로부와, 상기 제1 송수신 회로부의 송수신 처리를 제어하는 송수신 제어부와, 상기 제1 송수신 회로부에 송신/수신 파라미터를 설정하는 제1 파라미터 설정부와, 상기 제1 송수신 회로부의 동작 상태를 감시해서 상기 제1 파라미터 설정부를 제어하는 제1 감시 제어부를 구비하는 상기 전자 회로 기판과,
    상기 전용 슬롯에 접속되는 스위치 처리 기판으로서, 상기 복수의 프리 슬롯 각각에 접속되는 전자 회로 기판과의 사이에서 송신/수신 파라미터에 따라서 신호를 송수신하는 복수 채널의 제2 송수신 회로부와, 상기 복수 채널의 제2 송수신 회로부 각각의 송수신 처리를 선택적으로 온/오프하는 스위치부와, 상기 복수 채널의 제2 송수신 회로부에 상기 송신/수신 파라미터를 설정하는 제2 파라미터 설정부와, 상기 복수 채널의 제2 송수신 회로부 각각의 동작 상태를 감시해서 상기 제2 파라미터 설정부를 제어하는 제2 감시 제어부를 구비하는 스위치 처리 기판을 포함하는 전자 기기로서,
    상기 전자 회로 기판이 상기 복수 채널의 프리 슬롯 중 어느 하나에 장착된 초기 상태에서,
    상기 전자 회로 기판의 상기 제1 감시 제어부는, 상기 제1 송수신 회로부의 수신 상태를 감시하여, 당해 수신 상태가 규정 상태가 되도록 상기 제1 파라미터 설정부에 상기 제1 송수신 회로부의 수신 파라미터를 변경시키고, 상기 수신 상태가 규정 상태가 되지 않은 경우에는 그 취지를 상기 호스트 제어 장치에 통지하고,
    상기 호스트 제어 장치는, 상기 스위치 처리 기판에, 상기 통지가 있었던 채널의 전자 회로 기판의 수신 상태가 규정 상태가 되도록, 채널을 지정해서 송신 파라미터의 변경을 지시하고,
    상기 스위치 처리 기판의 제2 감시 제어부는, 상기 제2 파라미터 설정부에 상기 호스트 제어 장치로부터 지시되는 채널의 제2 송수신 회로부의 송신 파라미터를 변경시키고,
    상기 스위치 처리 기판의 상기 제2 감시 제어부는, 상기 복수 채널의 제2 송수신 회로부 각각의 수신 상태를 감시하여, 각 채널의 수신 상태가 규정 상태가 되도록 상기 파라미터 설정부에 상기 제2 송수신 회로부의 수신 파라미터를 변경시키고, 상기 수신 상태가 규정 상태가 되지 않은 채널이 있을 경우에는 그 취지를 상기 호스트 제어 장치에 통지하고,
    상기 호스트 제어 장치는, 상기 통지가 있었던 채널의 제2 송수신 회로부의 수신 상태가 규정 상태가 되도록, 해당하는 채널의 전자 회로 기판에 송신 파라미터의 변경을 지시하고,
    상기 전자 회로 기판의 제1 감시 제어부는, 상기 제1 파라미터 설정부에 상기 호스트 제어 장치로부터의 지시에 따라서 상기 제1 송수신 회로부의 송신 파라미터를 변경시키는, 전자 기기.
KR1020120063755A 2011-06-15 2012-06-14 전자 기기 KR101377822B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2011-133580 2011-06-15
JP2011133580 2011-06-15
JPJP-P-2012-118917 2012-05-24
JP2012118917A JP5342039B2 (ja) 2011-06-15 2012-05-24 電子機器

Publications (2)

Publication Number Publication Date
KR20120138699A true KR20120138699A (ko) 2012-12-26
KR101377822B1 KR101377822B1 (ko) 2014-03-25

Family

ID=47354662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120063755A KR101377822B1 (ko) 2011-06-15 2012-06-14 전자 기기

Country Status (4)

Country Link
US (1) US9026707B2 (ko)
JP (1) JP5342039B2 (ko)
KR (1) KR101377822B1 (ko)
CN (1) CN102916913B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103853623A (zh) * 2012-11-30 2014-06-11 华为技术有限公司 数据迁移方法及装置
US9508267B2 (en) 2013-06-09 2016-11-29 Cae Inc. Configurable simulator with testing capabilities
JP5900458B2 (ja) * 2013-10-17 2016-04-06 日本電気株式会社 信号伝送システム、受信装置、送信装置、受信装置制御プログラムおよび信号伝送方法
US8843660B1 (en) * 2014-03-26 2014-09-23 Cae Inc. Configurable simulator for performing a distributed simulation
CN106034010B (zh) * 2015-09-08 2019-04-30 深圳市恒扬数据股份有限公司 一种Serdes信号的传输特性参数筛选方法及装置
JP2017220022A (ja) * 2016-06-07 2017-12-14 富士通株式会社 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06274253A (ja) * 1993-03-24 1994-09-30 Matsushita Electric Ind Co Ltd ラック装置
JPH08167868A (ja) * 1994-12-13 1996-06-25 Matsushita Electric Ind Co Ltd ラック装置
JP2002152163A (ja) * 2000-11-13 2002-05-24 Fujitsu Ltd 通信ノード及び通信ユニット
JP3651410B2 (ja) 2001-05-14 2005-05-25 セイコーエプソン株式会社 送信回路、データ転送制御装置及び電子機器
US7099979B2 (en) * 2001-09-27 2006-08-29 Alcatel Canada Inc. Single shelf network system capable of providing expansion to a multiple shelf mode
GB2404815B (en) * 2003-08-01 2005-06-15 Motorola Inc Packet switched backplane
JP3753712B2 (ja) 2003-08-13 2006-03-08 ローム株式会社 伝送装置
JP4466070B2 (ja) * 2003-12-24 2010-05-26 ソニー株式会社 情報処理基板および情報処理システム
JP3809839B2 (ja) 2004-03-09 2006-08-16 セイコーエプソン株式会社 データ転送制御装置、電子機器及びデータ転送制御方法
JP4605637B2 (ja) * 2004-07-29 2011-01-05 株式会社日立製作所 記憶装置システム及び記憶装置システム内での信号伝送方法
EP1879110B1 (en) 2005-03-22 2009-09-30 Fujitsu Ltd. Information transmitting apparatus and information transmitting method
JP5108261B2 (ja) 2006-07-11 2012-12-26 株式会社リコー 情報処理装置およびデータ通信装置
JP4741991B2 (ja) 2006-07-14 2011-08-10 株式会社日立製作所 シリアアライザ／デシリアライザ方式の転送装置
TW200910103A (en) * 2007-08-29 2009-03-01 Inventec Corp Method for dynamically allocating link width of riser card
CN101727419B (zh) * 2008-10-16 2012-08-22 英业达股份有限公司 可依据接口扩充卡的种类自动地配置带宽的计算机
JP5366843B2 (ja) * 2010-01-26 2013-12-11 株式会社日立製作所 ピーキング回路、ピーキング回路制御方法、波形測定装置、情報処理装置

Also Published As

Publication number Publication date
JP5342039B2 (ja) 2013-11-13
CN102916913B (zh) 2015-09-16
JP2013021681A (ja) 2013-01-31
US20120324134A1 (en) 2012-12-20
KR101377822B1 (ko) 2014-03-25
US9026707B2 (en) 2015-05-05
CN102916913A (zh) 2013-02-06

Similar Documents

Publication Publication Date Title
KR101377822B1 (ko) 전자 기기
GB2411328B (en) Adaptive MIMO systems
JP2011066578A (ja) ワイヤレス通信システム
CN117729077B (zh) 均衡器训练系统、训练方法、设备及存储介质
GB2421664A (en) Communication system and transmitter-receiver for use therewith
CN110278050A (zh) 一种超100g wdm传输系统反馈调优的方法及装置
CN115426053B (zh) 基于otn传送技术的光接收芯片
JP2009225165A (ja) 光伝送装置、光伝送システム、装置制御方法、および装置のプログラム
KR20050055756A (ko) 전자 장치를 상호접속하는 트랜시버와 인터페이스트랜시버에서 전력 소비를 제어하는 방법
EP1891734B1 (en) Method and arrangement for improved feeder sharing in a telecommunication system
CN102204402B (zh) 基站设备及基站设备的信号传输方法
US9274995B2 (en) Electronic apparatus
KR102129900B1 (ko) 인빌딩 무선 네트워크에서의 전송 모드 변경 장치 및 이를 이용한 전송 모드 변경 방법
CN102217216B (zh) 天线设备
CN116896417B (zh) 电源控制方法和网络设备
KR101328505B1 (ko) Ｒｓ－２３２ｃ를 이용한 원거리 다중경로 제어장치
CN116662235B (zh) 一种用于多协议编码器的接口
CN102812678A (zh) 通信设备、通信系统和通信控制方法
JP2006174187A (ja) リモコン信号受信装置
KR100947503B1 (ko) 광대역 무선통신 시스템에서 스위치 패브릭 기반의 기지국장치
JP2012244594A (ja) 通信装置、及びその設定方法
US20060041697A1 (en) Data processing apparatus and method for transmitting data in a data processing apparatus
CN117807009A (zh) 串口三合一接口电路、串口装置及终端设备
CN116418393A (zh) 波长调谐装置、方法、光模块及通信设备
JPWO2019163713A1 (ja) ブレード装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200303

Year of fee payment: 7