JPH06274253A - ラック装置 - Google Patents
ラック装置Info
- Publication number
- JPH06274253A JPH06274253A JP6443793A JP6443793A JPH06274253A JP H06274253 A JPH06274253 A JP H06274253A JP 6443793 A JP6443793 A JP 6443793A JP 6443793 A JP6443793 A JP 6443793A JP H06274253 A JPH06274253 A JP H06274253A
- Authority
- JP
- Japan
- Prior art keywords
- data
- mounting
- unit
- waveform
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 実装基板の数量と実装位置，伝送の速度に応
じて、伝送路中の信号波形を最良の状態にできるラック
装置を提供することを目的とする。 【構成】 制御部１０２が実装検知部１０８及び種別判
別部１０９によって負荷データ部からデータを読出し
て、伝送路の終端手段の電気的定数を変更する。また、
制御部１０２が、実装基板１１７，１１８の数量には負
荷データ部１１１から、実装基板１１７，１１８の実装
位置には位置データ部１１２から、伝送速度には速度デ
ータ部１１３から、伝送路１０７の送出点と伝送路１０
７中との信号波形の比較結果には比較データ部１１４か
らそれぞれ対応するデータを読み出し、これらのデータ
に基づいて終端抵抗部１１６，１１９の抵抗値を実現し
て、伝送路１０７中の信号波形を最良の状態にする。
じて、伝送路中の信号波形を最良の状態にできるラック
装置を提供することを目的とする。 【構成】 制御部１０２が実装検知部１０８及び種別判
別部１０９によって負荷データ部からデータを読出し
て、伝送路の終端手段の電気的定数を変更する。また、
制御部１０２が、実装基板１１７，１１８の数量には負
荷データ部１１１から、実装基板１１７，１１８の実装
位置には位置データ部１１２から、伝送速度には速度デ
ータ部１１３から、伝送路１０７の送出点と伝送路１０
７中との信号波形の比較結果には比較データ部１１４か
らそれぞれ対応するデータを読み出し、これらのデータ
に基づいて終端抵抗部１１６，１１９の抵抗値を実現し
て、伝送路１０７中の信号波形を最良の状態にする。
Description
【０００１】
【産業上の利用分野】本発明は、スロットに実装された
基板間を伝送路で接続して信号を伝送するラック装置に
関するものである。
基板間を伝送路で接続して信号を伝送するラック装置に
関するものである。
【０００２】
【従来の技術】伝送路の終端でインピーダンス整合がな
されていない場合は、反射の影響でアンダーシュート，
オーバーシュートおよびリンギングなどが起こり信号波
形が汚くなるため、様々なトラブルの原因となる。その
ため、送信端から送出された信号を受信端で正しく受け
るには、インピーダンス整合を行う必要がある。インピ
ーダンス整合の手段として、送信側で終端抵抗を挿入す
る送端整合，受信側で終端抵抗を挿入する受端整合，伝
送路中にバイアス抵抗などを分散して配置する分散整合
がある。インピーダンス整合を行う場合、伝送路中の負
荷数，負荷の位置，伝送速度により波形が一定ではない
ため、数式による計算結果からだけでは最適な終端抵抗
の値は算出しにくい。従来、インピーダンス整合を行う
ための終端抵抗の値は、伝送路中の負荷が最小から最大
までの様々な状態の信号波形を実際に測定し、ある負荷
状態のときに信号波形が最良となるように設定し、なお
かつ、負荷が最小から最大までのどの状態であってもデ
ータ伝送に最も影響がない信号波形となるように設定し
ている。このため、信号波形が最良となる負荷状態以外
では、インピーダンス整合が完全ではない。そして、伝
送路中の負荷数，負荷の位置，伝送速度によって、伝送
路の伝送品質は一定ではない。したがって、信号波形が
最良となる負荷状態以外では、ノイズマージンが余りな
く伝送エラーを生じやすい。
されていない場合は、反射の影響でアンダーシュート，
オーバーシュートおよびリンギングなどが起こり信号波
形が汚くなるため、様々なトラブルの原因となる。その
ため、送信端から送出された信号を受信端で正しく受け
るには、インピーダンス整合を行う必要がある。インピ
ーダンス整合の手段として、送信側で終端抵抗を挿入す
る送端整合，受信側で終端抵抗を挿入する受端整合，伝
送路中にバイアス抵抗などを分散して配置する分散整合
がある。インピーダンス整合を行う場合、伝送路中の負
荷数，負荷の位置，伝送速度により波形が一定ではない
ため、数式による計算結果からだけでは最適な終端抵抗
の値は算出しにくい。従来、インピーダンス整合を行う
ための終端抵抗の値は、伝送路中の負荷が最小から最大
までの様々な状態の信号波形を実際に測定し、ある負荷
状態のときに信号波形が最良となるように設定し、なお
かつ、負荷が最小から最大までのどの状態であってもデ
ータ伝送に最も影響がない信号波形となるように設定し
ている。このため、信号波形が最良となる負荷状態以外
では、インピーダンス整合が完全ではない。そして、伝
送路中の負荷数，負荷の位置，伝送速度によって、伝送
路の伝送品質は一定ではない。したがって、信号波形が
最良となる負荷状態以外では、ノイズマージンが余りな
く伝送エラーを生じやすい。
【０００３】図３に従来のラック装置のブロック図を示
す。３０１はバックボード、３０２，３０３，３０４，
３０５，３０６は基板を実装するための実装用スロッ
ト、３０７は各基板間の信号を伝送するための伝送路、
３０８はインピーダンス整合を行うための終端抵抗、３
０９，３１０，３１１は実装基板、３１２は信号を伝送
路３０７に送信するためのドライバ、３１３，３１４は
伝送路３０７からの信号を受信するためのレシーバであ
る。このように構成されたラック装置について以下に説
明する。
す。３０１はバックボード、３０２，３０３，３０４，
３０５，３０６は基板を実装するための実装用スロッ
ト、３０７は各基板間の信号を伝送するための伝送路、
３０８はインピーダンス整合を行うための終端抵抗、３
０９，３１０，３１１は実装基板、３１２は信号を伝送
路３０７に送信するためのドライバ、３１３，３１４は
伝送路３０７からの信号を受信するためのレシーバであ
る。このように構成されたラック装置について以下に説
明する。
【０００４】ここで、便宜上実装基板３１１を送信用の
基板、実装基板３０９，３１０を受信用の基板とし、実
装基板３１１から送出された信号はドライバ３１２を介
して伝送路３０７を通り、レシーバ３１３，３１４を介
して実装基板３０９，３１０で受信される。
基板、実装基板３０９，３１０を受信用の基板とし、実
装基板３１１から送出された信号はドライバ３１２を介
して伝送路３０７を通り、レシーバ３１３，３１４を介
して実装基板３０９，３１０で受信される。
【０００５】伝送路３０７の負荷がどのような状態であ
ってもデータの送受信が正しく行われるように終端抵抗
３０８を決定するが、終端抵抗３０８の値の決定方法の
一例を以下に示す。実装用スロット３０２〜３０６のい
ずれか（ここでは実装用スロット３０６）に実装基板３
１１を実装し、実装基板３１１から信号を伝送路３０７
に送出した後、伝送路３０７の波形を測定する。波形の
測定方法としては、実装用スロット３０２〜３０６に実
装基板を１枚も実装しない状態から、実装基板を１つ実
装し、次第に実装数を増やしていき実装用スロット３０
２〜３０６に基板を全て実装する状態までの全てを測定
する。この信号波形の測定結果から、実装数が１つから
最大までのどの状態であってもデータ伝送に最も影響が
ないと思われる値に設定している。
ってもデータの送受信が正しく行われるように終端抵抗
３０８を決定するが、終端抵抗３０８の値の決定方法の
一例を以下に示す。実装用スロット３０２〜３０６のい
ずれか（ここでは実装用スロット３０６）に実装基板３
１１を実装し、実装基板３１１から信号を伝送路３０７
に送出した後、伝送路３０７の波形を測定する。波形の
測定方法としては、実装用スロット３０２〜３０６に実
装基板を１枚も実装しない状態から、実装基板を１つ実
装し、次第に実装数を増やしていき実装用スロット３０
２〜３０６に基板を全て実装する状態までの全てを測定
する。この信号波形の測定結果から、実装数が１つから
最大までのどの状態であってもデータ伝送に最も影響が
ないと思われる値に設定している。
【０００６】ここで、たとえば、基板の実装数が２つの
場合に、伝送路３０７の信号波形が最良となるように終
端抵抗３０８の値を設定していたとする。実装用スロッ
ト３０６には実装基板３１１を、実装用スロット３０２
には実装基板３０９をそれぞれ実装すると、基板の実装
数が２つの場合に、伝送路３０７の信号波形が最良とな
るように終端抵抗３０８の値が設定されているので、実
装基板３１１から送出された信号は実装基板３０９で正
しく受信される。しかし、この場合、実装基板３１１か
ら送出された信号の波形状態は各実装用スロット３０２
〜３０５でそれぞれ異なっている。すなわち、伝送路３
０７中の位置で信号の波形状態は異なっている。したが
って、実装基板３０９を実装用スロット３０２に実装し
た場合と、その他の実装用スロット３０３〜３０５のい
ずれかに実装した場合とでは、受信する信号の波形状態
は異なり、基板実装数が２つの場合に伝送路３０７の信
号波形が最良となるように終端抵抗３０８の値を設定し
ていても、実装用スロット３０２〜３０５のどの位置に
実装基板３０９を実装するかで、受信する信号の波形状
態が異なり、最良の状態であるとは言えない。次に、実
装用基板３０９，３１１を実装した後、実装基板３１０
を実装用スロット３０３〜３０５のいずれか（ここでは
実装用スロット３０４）に実装すると、基板実装数が２
つの場合に伝送路３０７の信号波形が最良となるように
終端抵抗３０８の値を設定されているので、インピーダ
ンス整合が不完全で、伝送路３０７中の信号の波形状態
は最良とは言えない。そして、実装用スロット３０３，
３０５にも基板を実装した最大負荷状態では、ますま
す、伝送路３０７中の信号の波形状態が最良であるとは
言えない。すなわち、伝送路３０７中の負荷数により伝
送路３０７中の信号の波形状態が変化する。また、ドラ
イバ３１２から送出された伝送速度によっても伝送路３
０７の信号の波形状態は変化する。
場合に、伝送路３０７の信号波形が最良となるように終
端抵抗３０８の値を設定していたとする。実装用スロッ
ト３０６には実装基板３１１を、実装用スロット３０２
には実装基板３０９をそれぞれ実装すると、基板の実装
数が２つの場合に、伝送路３０７の信号波形が最良とな
るように終端抵抗３０８の値が設定されているので、実
装基板３１１から送出された信号は実装基板３０９で正
しく受信される。しかし、この場合、実装基板３１１か
ら送出された信号の波形状態は各実装用スロット３０２
〜３０５でそれぞれ異なっている。すなわち、伝送路３
０７中の位置で信号の波形状態は異なっている。したが
って、実装基板３０９を実装用スロット３０２に実装し
た場合と、その他の実装用スロット３０３〜３０５のい
ずれかに実装した場合とでは、受信する信号の波形状態
は異なり、基板実装数が２つの場合に伝送路３０７の信
号波形が最良となるように終端抵抗３０８の値を設定し
ていても、実装用スロット３０２〜３０５のどの位置に
実装基板３０９を実装するかで、受信する信号の波形状
態が異なり、最良の状態であるとは言えない。次に、実
装用基板３０９，３１１を実装した後、実装基板３１０
を実装用スロット３０３〜３０５のいずれか（ここでは
実装用スロット３０４）に実装すると、基板実装数が２
つの場合に伝送路３０７の信号波形が最良となるように
終端抵抗３０８の値を設定されているので、インピーダ
ンス整合が不完全で、伝送路３０７中の信号の波形状態
は最良とは言えない。そして、実装用スロット３０３，
３０５にも基板を実装した最大負荷状態では、ますま
す、伝送路３０７中の信号の波形状態が最良であるとは
言えない。すなわち、伝送路３０７中の負荷数により伝
送路３０７中の信号の波形状態が変化する。また、ドラ
イバ３１２から送出された伝送速度によっても伝送路３
０７の信号の波形状態は変化する。
【０００７】
【発明が解決しようとする課題】上記従来のラック装置
では、たとえば、実装基板が２つの場合に最良の信号波
形となるように終端抵抗の値を設定すると、実装基板数
が２つ以外の場合は、インピーダンス整合が不完全で伝
送路中の信号波形は必ずしも最良であるとは言えない。
このため、場合によっては伝送エラーを生ずることもあ
る。
では、たとえば、実装基板が２つの場合に最良の信号波
形となるように終端抵抗の値を設定すると、実装基板数
が２つ以外の場合は、インピーダンス整合が不完全で伝
送路中の信号波形は必ずしも最良であるとは言えない。
このため、場合によっては伝送エラーを生ずることもあ
る。
【０００８】本発明は上記従来の問題点を解決するもの
で、伝送路中の実装基板の数量，実装基板の実装位置，
伝送の速度に応じて、伝送路中の信号波形を最良の状態
にできるラック装置を提供することを目的とする。
で、伝送路中の実装基板の数量，実装基板の実装位置，
伝送の速度に応じて、伝送路中の信号波形を最良の状態
にできるラック装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明のラック装置は、
スロットに実装された実装基板間を伝送路で接続して信
号を伝送するラック装置において、前記各スロットにお
ける実装基板の有無と実装位置を検知する実装検知部
と、実装された実装基板の種別を判断する種別判断部
と、前記伝送路を終端する終端手段と、伝送路が関係す
る前記実装基板の数量に応じたデータを格納する負荷デ
ータ部と、実装検知部と種別判断部の検出に基づいて負
荷データ部より読み出したデータに基づいて前記終端手
段の電気的定数を変更する制御部とを設けたことを特徴
とする。
スロットに実装された実装基板間を伝送路で接続して信
号を伝送するラック装置において、前記各スロットにお
ける実装基板の有無と実装位置を検知する実装検知部
と、実装された実装基板の種別を判断する種別判断部
と、前記伝送路を終端する終端手段と、伝送路が関係す
る前記実装基板の数量に応じたデータを格納する負荷デ
ータ部と、実装検知部と種別判断部の検出に基づいて負
荷データ部より読み出したデータに基づいて前記終端手
段の電気的定数を変更する制御部とを設けたことを特徴
とする。
【００１０】
【作用】本発明は上記の構成によると、制御部が、実装
検知部と種別判断部の検出に基づいて負荷データ部より
データを読み出す。このデータに基づいて、制御部が終
端手段の電気的定数を変更して、伝送路中の信号波形を
最良の状態にする。
検知部と種別判断部の検出に基づいて負荷データ部より
データを読み出す。このデータに基づいて、制御部が終
端手段の電気的定数を変更して、伝送路中の信号波形を
最良の状態にする。
【００１１】
【実施例】図１は、本発明の一実施例におけるラック装
置のブロック図である。１０１はバックボード、１０
３，１０４，１０５，１０６は基板を実装するための実
装用のスロット、１０７は各実装基板間の信号を伝送す
るための伝送路、１０８は実装基板の有無と実装位置を
検知する実装検知部、１０９は実装基板の種別を判断す
る種別判断部、１１１は伝送路１０７の信号波形が最良
の状態となるように、実装基板の数量に応じたデータと
しての抵抗値または補正値を格納しておく負荷データ
部、１１２は伝送路１０７の信号波形が最良の状態とな
るように、実装基板１１７，１１８の実装位置に応じた
抵抗値または補正値を格納しておく位置データ部、１１
３は伝送路１０７の信号波形が最良の状態となるよう
に、伝送の速度に応じた抵抗値または補正値を格納して
おく速度データ部、１１７，１１８は実装基板、１２０
は伝送路１０７の送出点と伝送路１０７中との信号波形
を比較する波形比較部、１１４は伝送路１０７の信号波
形が最良の状態となるように、波形比較部１２０の比較
出力のレベルに応じた抵抗値または補正値を格納してお
く比較データ部、１１０は伝送路１０７中の信号波形の
アンダーシュートとオーバーシュートを検知する波形検
知部、１１５は伝送路１０７の信号波形が最良の状態と
なるように、信号波形のアンダーシュートとオーバーシ
ュートの量に応じた抵抗値または補正値を格納しておく
波形データ部、１２２は信号を伝送路１０７に送信する
ためのドライバ、１２１は伝送路１０７からの信号を受
信するためのレシーバ、１１６はあらかじめ数種類の抵
抗を保持し、制御部１０２で判断された伝送路１０７の
信号波形が最良となる電気的定数としての抵抗値を、数
種類の抵抗を切り替えることにより実現する終端手段と
しての終端抵抗部（バイアス抵抗）、１１９はあらかじ
め数種類の抵抗を保持し、制御部１０２で判断された伝
送路１０７の信号波形が最良となる抵抗値を、数種類の
抵抗を切り替えることにより実現する終端手段としての
終端抵抗部（ダンピング抵抗）、１０２は各部を制御す
る制御部であり、負荷データ部１１１、位置データ部１
１２、速度データ部１１３、比較データ部１１４、波形
データ部１１５の各データとしては、あらかじめ伝送路
１０７の各伝送状態に対する最適な抵抗値および補正値
が格納されている。
置のブロック図である。１０１はバックボード、１０
３，１０４，１０５，１０６は基板を実装するための実
装用のスロット、１０７は各実装基板間の信号を伝送す
るための伝送路、１０８は実装基板の有無と実装位置を
検知する実装検知部、１０９は実装基板の種別を判断す
る種別判断部、１１１は伝送路１０７の信号波形が最良
の状態となるように、実装基板の数量に応じたデータと
しての抵抗値または補正値を格納しておく負荷データ
部、１１２は伝送路１０７の信号波形が最良の状態とな
るように、実装基板１１７，１１８の実装位置に応じた
抵抗値または補正値を格納しておく位置データ部、１１
３は伝送路１０７の信号波形が最良の状態となるよう
に、伝送の速度に応じた抵抗値または補正値を格納して
おく速度データ部、１１７，１１８は実装基板、１２０
は伝送路１０７の送出点と伝送路１０７中との信号波形
を比較する波形比較部、１１４は伝送路１０７の信号波
形が最良の状態となるように、波形比較部１２０の比較
出力のレベルに応じた抵抗値または補正値を格納してお
く比較データ部、１１０は伝送路１０７中の信号波形の
アンダーシュートとオーバーシュートを検知する波形検
知部、１１５は伝送路１０７の信号波形が最良の状態と
なるように、信号波形のアンダーシュートとオーバーシ
ュートの量に応じた抵抗値または補正値を格納しておく
波形データ部、１２２は信号を伝送路１０７に送信する
ためのドライバ、１２１は伝送路１０７からの信号を受
信するためのレシーバ、１１６はあらかじめ数種類の抵
抗を保持し、制御部１０２で判断された伝送路１０７の
信号波形が最良となる電気的定数としての抵抗値を、数
種類の抵抗を切り替えることにより実現する終端手段と
しての終端抵抗部（バイアス抵抗）、１１９はあらかじ
め数種類の抵抗を保持し、制御部１０２で判断された伝
送路１０７の信号波形が最良となる抵抗値を、数種類の
抵抗を切り替えることにより実現する終端手段としての
終端抵抗部（ダンピング抵抗）、１０２は各部を制御す
る制御部であり、負荷データ部１１１、位置データ部１
１２、速度データ部１１３、比較データ部１１４、波形
データ部１１５の各データとしては、あらかじめ伝送路
１０７の各伝送状態に対する最適な抵抗値および補正値
が格納されている。
【００１２】上記の様に構成されたラック装置の動作に
ついて以下に説明する。制御部１０２は図２に示すよう
なフローチャートに従って、基板の実装検知から終端抵
抗部（バイアス抵抗およびダイピング抵抗）の抵抗値決
定までの制御を実施する。
ついて以下に説明する。制御部１０２は図２に示すよう
なフローチャートに従って、基板の実装検知から終端抵
抗部（バイアス抵抗およびダイピング抵抗）の抵抗値決
定までの制御を実施する。
【００１３】ここで、便宜上実装基板１１８を送信用の
基板、実装基板１１７を受信用の基板とし、終端抵抗部
（バイアス抵抗）１１６，終端抵抗部（ダンピング抵
抗）１１９は初期値として伝送路１０７中の負荷が１つ
の場合に信号波形が最良となる様な抵抗値になってい
る。
基板、実装基板１１７を受信用の基板とし、終端抵抗部
（バイアス抵抗）１１６，終端抵抗部（ダンピング抵
抗）１１９は初期値として伝送路１０７中の負荷が１つ
の場合に信号波形が最良となる様な抵抗値になってい
る。
【００１４】図２（ａ）において、実装基板１１８を実
装用スロット１０３〜１０６のいずれか（ここでは実装
用スロット１０６）に実装すると（ステップ２０１）、
実装検知部１０８で実装位置が検知され（ステップ２０
２）、種別判断部１０９で実装基板の種別が判断される
（ステップ２０３）。種別判断部１０９で判断された基
板の種別が送信用の基板であることから、伝送路１０７
中の負荷数は変化しない（ステップ２０４）ので、終端
抵抗部（バイアス抵抗）１１６，終端抵抗部（ダンピン
グ抵抗）１１９の抵抗値は変更されない。次に実装基板
１１７を実装用スロット１０３〜１０５のいずれか（こ
こでは実装用スロット１０４）に実装すると（ステップ
２０１）、実装検知部１０８で実装位置が検知され（ス
テップ２０２）、種別判断部１０９で実装基板の種別が
判断される（ステップ２０３）。種別判断部１０９で判
断された基板の種別が受信用の基板であることから、伝
送路１０７中の負荷数は変化する（ステップ２０４）の
で、負荷データ部１１１より、伝送路１０７中の負荷数
が１つの時に信号波形が最良となる終端抵抗の値を読み
だしてくる（ステップ２０５）。そして、実装用スロッ
ト１０４に基板が実装された時に伝送路１０７中の信号
波形が最良となる補正値を位置データ部１１２から読み
出してくる（ステップ２０６）。伝送路１０７の伝送速
度が変化していなければ（ステップ２０７）、得られた
抵抗値を、終端抵抗部（バイアス抵抗）１１６，終端抵
抗部（タンピング抵抗）１１９であらかじめ保持してい
る数種類の抵抗の中から選択して実現する（ステップ２
０９）。伝送路１０７中の伝送速度が変化した場合に
は、速度データ部１１３より伝送路１０７中の信号波形
が最良となる補正値を読みだし（ステップ２０８）、同
様に得られた抵抗値を、終端抵抗部（バイアス抵抗）１
１６，終端抵抗部（ダンピング抵抗）であらかじめ保持
している数種類の抵抗の中から選択して実現する（ステ
ップ２０９）。
装用スロット１０３〜１０６のいずれか（ここでは実装
用スロット１０６）に実装すると（ステップ２０１）、
実装検知部１０８で実装位置が検知され（ステップ２０
２）、種別判断部１０９で実装基板の種別が判断される
（ステップ２０３）。種別判断部１０９で判断された基
板の種別が送信用の基板であることから、伝送路１０７
中の負荷数は変化しない（ステップ２０４）ので、終端
抵抗部（バイアス抵抗）１１６，終端抵抗部（ダンピン
グ抵抗）１１９の抵抗値は変更されない。次に実装基板
１１７を実装用スロット１０３〜１０５のいずれか（こ
こでは実装用スロット１０４）に実装すると（ステップ
２０１）、実装検知部１０８で実装位置が検知され（ス
テップ２０２）、種別判断部１０９で実装基板の種別が
判断される（ステップ２０３）。種別判断部１０９で判
断された基板の種別が受信用の基板であることから、伝
送路１０７中の負荷数は変化する（ステップ２０４）の
で、負荷データ部１１１より、伝送路１０７中の負荷数
が１つの時に信号波形が最良となる終端抵抗の値を読み
だしてくる（ステップ２０５）。そして、実装用スロッ
ト１０４に基板が実装された時に伝送路１０７中の信号
波形が最良となる補正値を位置データ部１１２から読み
出してくる（ステップ２０６）。伝送路１０７の伝送速
度が変化していなければ（ステップ２０７）、得られた
抵抗値を、終端抵抗部（バイアス抵抗）１１６，終端抵
抗部（タンピング抵抗）１１９であらかじめ保持してい
る数種類の抵抗の中から選択して実現する（ステップ２
０９）。伝送路１０７中の伝送速度が変化した場合に
は、速度データ部１１３より伝送路１０７中の信号波形
が最良となる補正値を読みだし（ステップ２０８）、同
様に得られた抵抗値を、終端抵抗部（バイアス抵抗）１
１６，終端抵抗部（ダンピング抵抗）であらかじめ保持
している数種類の抵抗の中から選択して実現する（ステ
ップ２０９）。
【００１５】次に、終端抵抗部（バイアス抵抗）１１
６，終端抵抗部（ダンピング抵抗）１１９の抵抗値が実
際に適切であるかを確認するために、波形比較部１２０
で伝送路１０７中の信号波形の検知を行う。
６，終端抵抗部（ダンピング抵抗）１１９の抵抗値が実
際に適切であるかを確認するために、波形比較部１２０
で伝送路１０７中の信号波形の検知を行う。
【００１６】波形比較部１２０で検知を行う場合、図２
（ｂ）に示すように、波形比較部１２０で実装基板１１
８から伝送路１０７中に送出される前の信号と伝送路１
０７中の波形を比較し、比較レベルがあらかじめ決めら
れた一定レベル以上であれば（ステップ２１０）、その
レベルに応じて比較データ部１１４より、伝送路１０７
中の信号波形が最良となる補正値を読みだしてくる（ス
テップ２１１）。そして、得られた抵抗値を、終端抵抗
部（バイアス抵抗）１１６，終端抵抗部（ダンピング抵
抗）１１９であらかじめ保持している数種類の抵抗の中
から選択して実現する（ステップ２１２）。
（ｂ）に示すように、波形比較部１２０で実装基板１１
８から伝送路１０７中に送出される前の信号と伝送路１
０７中の波形を比較し、比較レベルがあらかじめ決めら
れた一定レベル以上であれば（ステップ２１０）、その
レベルに応じて比較データ部１１４より、伝送路１０７
中の信号波形が最良となる補正値を読みだしてくる（ス
テップ２１１）。そして、得られた抵抗値を、終端抵抗
部（バイアス抵抗）１１６，終端抵抗部（ダンピング抵
抗）１１９であらかじめ保持している数種類の抵抗の中
から選択して実現する（ステップ２１２）。
【００１７】この構成により、伝送路１０７中の実装基
板の数量，実装基板の実装位置，伝送の速度に応じて、
伝送路１０７中の信号波形を最良の状態にできる。上記
の実施例では、伝送路１０７中の実装基板の数量，実装
基板の実装位置，伝送の速度に応じて、最初に実現され
た終端抵抗部（バイアス抵抗）１１６，終端抵抗部（ダ
ンピング抵抗）１１９の抵抗値が実際に適切であるかを
確認するために、制御部１０２を、波形比較部１２０で
伝送路１０７の送出点と伝送路１０７中の信号波形を比
較して、この出力に応じて比較データ部１１４より読み
出したデータに基づいて終端抵抗部（バイアス抵抗）１
１６，終端抵抗部（ダンピング抵抗）１１９の補正され
た抵抗値を実現するよう構成したが、図２（ｃ）に示す
ように、波形検知部１１０を用いて以下に示す制御を実
施してもよい。
板の数量，実装基板の実装位置，伝送の速度に応じて、
伝送路１０７中の信号波形を最良の状態にできる。上記
の実施例では、伝送路１０７中の実装基板の数量，実装
基板の実装位置，伝送の速度に応じて、最初に実現され
た終端抵抗部（バイアス抵抗）１１６，終端抵抗部（ダ
ンピング抵抗）１１９の抵抗値が実際に適切であるかを
確認するために、制御部１０２を、波形比較部１２０で
伝送路１０７の送出点と伝送路１０７中の信号波形を比
較して、この出力に応じて比較データ部１１４より読み
出したデータに基づいて終端抵抗部（バイアス抵抗）１
１６，終端抵抗部（ダンピング抵抗）１１９の補正され
た抵抗値を実現するよう構成したが、図２（ｃ）に示す
ように、波形検知部１１０を用いて以下に示す制御を実
施してもよい。
【００１８】波形検知部１１０で検知を行う場合は、波
形検知部１１０で伝送路１０７中の信号波形にアンダー
シュート，オーバーシュートがあるかを検知し、そのレ
ベルがあらかじめ決められた一定レベル以上であれば
（ステップ２１３）、そのレベルに応じて波形データ部
１１５より、伝送路１０７中の信号波形が最良となる補
正値を読みだしてくる（ステップ２１４）。そして、得
られた抵抗値を、終端抵抗部（バイアス抵抗）１１６，
終端抵抗部（ダンピング抵抗）１１９であらかじめ保持
している数種類の抵抗の中から選択して実現する（ステ
ップ２１５）。
形検知部１１０で伝送路１０７中の信号波形にアンダー
シュート，オーバーシュートがあるかを検知し、そのレ
ベルがあらかじめ決められた一定レベル以上であれば
（ステップ２１３）、そのレベルに応じて波形データ部
１１５より、伝送路１０７中の信号波形が最良となる補
正値を読みだしてくる（ステップ２１４）。そして、得
られた抵抗値を、終端抵抗部（バイアス抵抗）１１６，
終端抵抗部（ダンピング抵抗）１１９であらかじめ保持
している数種類の抵抗の中から選択して実現する（ステ
ップ２１５）。
【００１９】上記の各実施例では、制御部１０２を、伝
送路１０７中の実装基板の数量，実装基板の実装位置，
伝送の速度に応じて最初に実現された終端抵抗部（バイ
アス抵抗）１１６，終端抵抗部（ダンピング抵抗）１１
９の抵抗値が実際に適切であるかを、伝送路１０７中の
波形を波形比較部１２０または波形検知部１１０で検知
することにより確認し、この結果に応じて終端抵抗部
（バイアス抵抗）１１６，終端抵抗部（ダンピング抵
抗）１１９に最初に実現された抵抗値を補正するよう構
成したが、負荷データ部１１１より読み出したデータの
みに基づいて終端抵抗部（バイアス抵抗）１１６，終端
抵抗部（ダンピング抵抗）１１９の抵抗値を実現するよ
う制御部１０２を構成しても、あるいは、位置データ部
１１２と速度データ部１１３と比較データ部１１４と波
形データ部１１５の少なくとも１つを設けて、それらか
ら読み出したデータで負荷データ部１１１より読み出し
たデータを補正して、この補正されたデータに基づいて
終端抵抗部（バイアス抵抗）１１６，終端抵抗部（ダン
ピング抵抗）１１９の抵抗値を実現するよう制御部１０
２を構成しても、同様の効果が得られる。
送路１０７中の実装基板の数量，実装基板の実装位置，
伝送の速度に応じて最初に実現された終端抵抗部（バイ
アス抵抗）１１６，終端抵抗部（ダンピング抵抗）１１
９の抵抗値が実際に適切であるかを、伝送路１０７中の
波形を波形比較部１２０または波形検知部１１０で検知
することにより確認し、この結果に応じて終端抵抗部
（バイアス抵抗）１１６，終端抵抗部（ダンピング抵
抗）１１９に最初に実現された抵抗値を補正するよう構
成したが、負荷データ部１１１より読み出したデータの
みに基づいて終端抵抗部（バイアス抵抗）１１６，終端
抵抗部（ダンピング抵抗）１１９の抵抗値を実現するよ
う制御部１０２を構成しても、あるいは、位置データ部
１１２と速度データ部１１３と比較データ部１１４と波
形データ部１１５の少なくとも１つを設けて、それらか
ら読み出したデータで負荷データ部１１１より読み出し
たデータを補正して、この補正されたデータに基づいて
終端抵抗部（バイアス抵抗）１１６，終端抵抗部（ダン
ピング抵抗）１１９の抵抗値を実現するよう制御部１０
２を構成しても、同様の効果が得られる。
【００２０】以上の例は、実装用スロット１０４に基板
が実装され伝送路１０７中の負荷数が２つの場合を例と
して挙げたが、他の実装用スロット１０３，１０５に基
板が実装され実装基板が３枚以上になった場合、また、
ラック装置が複数あり伝送路１０７がラック装置間にま
たがっている場合においても、同様に伝送路１０７中の
信号波形が最良となる抵抗値を終端抵抗部（バイアス抵
抗）１１６，終端抵抗部（ダンピング抵抗）１１９で実
現できる。
が実装され伝送路１０７中の負荷数が２つの場合を例と
して挙げたが、他の実装用スロット１０３，１０５に基
板が実装され実装基板が３枚以上になった場合、また、
ラック装置が複数あり伝送路１０７がラック装置間にま
たがっている場合においても、同様に伝送路１０７中の
信号波形が最良となる抵抗値を終端抵抗部（バイアス抵
抗）１１６，終端抵抗部（ダンピング抵抗）１１９で実
現できる。
【００２１】
【発明の効果】以上のように本発明によれば、制御部
が、実装検知部と種別判断部の検出に基づいて負荷デー
タ部よりデータを読み出し、このデータに基づいて、制
御部が終端手段の電気的定数を変更するので、伝送路中
の信号波形を最良の状態にできる。そのため、伝送路の
信号波形の品質を負荷状態にかかわらず一定に保て、伝
送エラーをほとんど無くすことができる。
が、実装検知部と種別判断部の検出に基づいて負荷デー
タ部よりデータを読み出し、このデータに基づいて、制
御部が終端手段の電気的定数を変更するので、伝送路中
の信号波形を最良の状態にできる。そのため、伝送路の
信号波形の品質を負荷状態にかかわらず一定に保て、伝
送エラーをほとんど無くすことができる。
【図１】本発明の一実施例のラック装置の構成を示すブ
ロック図
ロック図
【図２】同実施例の制御部のフローチャート
【図３】従来例のラック装置の構成を示すブロック図
１０２ 制御部 １０３〜１０６ 実装用スロット １０７ 伝送路 １０８ 実装検知部 １０９ 種別判断部 １１０ 波形検知部 １１１ 負荷データ部 １１２ 位置データ部 １１３ 速度データ部 １１４ 比較データ部 １１５ 波形データ部 １１６，１１９ 終端抵抗部（終端手段） １１７，１１８ 実装基板 １２０ 波形比較部
Claims (5)
- 【請求項１】 スロットに実装された実装基板間を伝送
路で接続して信号を伝送するラック装置において、前記
各スロットにおける実装基板の有無と実装位置を検知す
る実装検知部と、実装された実装基板の種別を判断する
種別判断部と、前記伝送路を終端する終端手段と、伝送
路が関係する前記実装基板の数量に応じたデータを格納
する負荷データ部と、実装検知部と種別判断部の検出に
基づいて負荷データ部より読み出したデータに基づいて
前記終端手段の電気的定数を変更する制御部とを設けた
ラック装置。 - 【請求項２】 実装基板の実装位置に応じたデータを格
納する位置データ部を設け、制御部は、実装検知部で検
知された実装基板の実装位置に応じて、位置データ部よ
り読み出したデータに基づいて終端手段の電気的定数を
変更するよう構成した請求項１に記載のラック装置。 - 【請求項３】 伝送の速度に応じたデータを格納する速
度データ部を設け、制御部は、伝送の速度に応じて、速
度データ部より読み出したデータに基づいて終端手段の
電気的定数を変更するよう構成した請求項１または請求
項２に記載のラック装置。 - 【請求項４】 伝送路の送出点と伝送路中の信号波形を
比較する波形比較部と、前記波形比較部の出力に応じた
データを格納する比較データ部とを設け、制御部は、前
記波形比較部の出力に応じて、比較データ部より読み出
したデータに基づいて終端手段の電気的定数を変更する
よう構成した請求項１から請求項３のいずれかに記載の
ラック装置。 - 【請求項５】 伝送路中の信号波形のアンダーシュート
とオーバーシュートを検知する波形検知部と、前記波形
検知部の出力に応じたデータを格納する波形データ部と
を設け、制御部は、前記波形検知部の出力に応じて、波
形データ部より読み出したデータに基づいて終端手段の
電気的定数を変更するよう構成した請求項１から請求項
３のいずれかに記載のラック装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6443793A JPH06274253A (ja) | 1993-03-24 | 1993-03-24 | ラック装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6443793A JPH06274253A (ja) | 1993-03-24 | 1993-03-24 | ラック装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06274253A true JPH06274253A (ja) | 1994-09-30 |
Family
ID=13258260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6443793A Pending JPH06274253A (ja) | 1993-03-24 | 1993-03-24 | ラック装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06274253A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09167038A (ja) * | 1995-06-07 | 1997-06-24 | Samsung Electron Co Ltd | 高速システムにおけるクロックスキューを最小化してリタイムマージンを最大化するための構造 |
| JP2006318242A (ja) * | 2005-05-13 | 2006-11-24 | Kyocera Mita Corp | 負荷制御装置 |
| JP2013021681A (ja) * | 2011-06-15 | 2013-01-31 | Toshiba Corp | 電子機器 |
| JP2016105575A (ja) * | 2014-11-20 | 2016-06-09 | 富士通株式会社 | 制御装置、電子機器および制御方法 |
-
1993
- 1993-03-24 JP JP6443793A patent/JPH06274253A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09167038A (ja) * | 1995-06-07 | 1997-06-24 | Samsung Electron Co Ltd | 高速システムにおけるクロックスキューを最小化してリタイムマージンを最大化するための構造 |
| JP2006318242A (ja) * | 2005-05-13 | 2006-11-24 | Kyocera Mita Corp | 負荷制御装置 |
| JP2013021681A (ja) * | 2011-06-15 | 2013-01-31 | Toshiba Corp | 電子機器 |
| JP2016105575A (ja) * | 2014-11-20 | 2016-06-09 | 富士通株式会社 | 制御装置、電子機器および制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11664907B2 (en) | Periodic calibration for communication channels by drift tracking | |
| KR100305925B1 (ko) | 차량의네트워크시스템내각부재(마이크로컴퓨터)접지를검사하는방법및그장치 | |
| JP2001177580A (ja) | インピーダンス適合システム | |
| US7895366B2 (en) | Information transmission device and information transmission method | |
| EP0797833B1 (en) | True hysteresis window comparator | |
| JP4689125B2 (ja) | 自動試験装置における改良試験及び較正回路及び方法 | |
| US5898729A (en) | Fault tolerant digital transmission system | |
| JPH06274253A (ja) | ラック装置 | |
| US6438159B1 (en) | Method and apparatus for margining error rate of multi-drop data buses | |
| US20090030649A1 (en) | Method and Procedure for Detecting Cable Length in a Storage Subsystem with Wide Ports | |
| US5144250A (en) | Power amplifier time domain reflectometer | |
| JPH05303456A (ja) | 情報処理装置 | |
| JPH08167868A (ja) | ラック装置 | |
| US7213751B2 (en) | Method and device for transmission of data in an electronic shelf labeling system | |
| JPH05289778A (ja) | 情報処理装置 | |
| US5644617A (en) | Method and apparatus for testing cables | |
| US4859952A (en) | Apparatus and method for testing impedances of interconnect devices | |
| KR100306349B1 (ko) | 데이타통신시스템과그시스템을위한장치 | |
| EP1482663B1 (en) | Method of testing an optical electrical converter | |
| US9825613B1 (en) | Resistor calibration system | |
| WO2019205736A1 (zh) | 电子组件以及投影设备 | |
| US6892334B2 (en) | Method for determining deskew margins in parallel interface receivers | |
| CN114089043B (zh) | 485通信电路中偏置电阻的计算方法、装置、设备和介质 | |
| JP3036991B2 (ja) | 平衡伝送路断線検出回路 | |
| JP2000252800A (ja) | 差動信号用比較器および差動信号比較方法 |