KR20050055756A - 전자 장치를 상호접속하는 트랜시버와 인터페이스트랜시버에서 전력 소비를 제어하는 방법 - Google Patents
전자 장치를 상호접속하는 트랜시버와 인터페이스트랜시버에서 전력 소비를 제어하는 방법 Download PDFInfo
- Publication number
- KR20050055756A KR20050055756A KR1020057006132A KR20057006132A KR20050055756A KR 20050055756 A KR20050055756 A KR 20050055756A KR 1020057006132 A KR1020057006132 A KR 1020057006132A KR 20057006132 A KR20057006132 A KR 20057006132A KR 20050055756 A KR20050055756 A KR 20050055756A
- Authority
- KR
- South Korea
- Prior art keywords
- interface
- transceiver
- circuit
- selectable
- input stage
- Prior art date
Links
- 238000007726 management method Methods 0.000 title description 2
- 238000000034 method Methods 0.000 claims description 21
- 238000012937 correction Methods 0.000 claims description 12
- 238000005070 sampling Methods 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 3
- 239000002131 composite material Substances 0.000 description 8
- 238000005259 measurement Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- 101000739577 Homo sapiens Selenocysteine-specific elongation factor Proteins 0.000 description 2
- 102100037498 Selenocysteine-specific elongation factor Human genes 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000003708 edge detection Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
Landscapes
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Transceivers (AREA)
- Communication Control (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Circuits Of Receivers In General (AREA)
- Power Sources (AREA)
- Transmitters (AREA)
- Radar Systems Or Details Thereof (AREA)
- Near-Field Transmission Systems (AREA)
Abstract
전자 장치를 상호 접속하는 트랜시버는 하나 이상의 인터페이스 신호에 접속되어 선택가능한 전력 소비를 갖는 적어도 하나의 인터페이스 회로와, 상기 적어도 하나의 인터페이스 회로에 접속되어 선택 신호를 수신하는 선택 입력단을 포함하되, 상기 하나 이상의 인터페이스 회로의 복합체 레벨은 상기 선택 입력단의 로직 상태에 의해 선택된다.
Description
본 발명은 일반적으로 통신 링크 회로에 관한 것으로, 특히 선택가능한 복합체 및 전력 소비를 갖는 송신기 및 수신기에 관한 것이다.
요즘의 시스템 장치들 간의 인터페이스 및 회로들간의 인터페이스는 동작 주파수 및 복합체를 증가시켰다. 특히, 고속의 시리얼 인터페이스는 특정 인터페이스의 성능 요건에 따라 매우 복잡해질 수 있는 데이터/클럭 추출 회로, 지터 감소 회로(jitter reduction circuit), 위상 보정 회로, 에러 정정 회로, 에러 복구 회로 및 등화 회로를 필요로 한다. 전술한 회로들이 보다 더 복합적으로 이루어짐에 따라, 그들은 디지털 로직의 상당한 부분을 가지며, 수신기 및 송신기 회로에서 사용되는 디지털 로직의 전체 양은 상당히 증가했다.
제한된 디자인 리소스와, 다중 인터페이스 애플리케이션, 고객 및 채널 상태의 요건을 충족시키기 위한 필요성으로 인해, 전술한 인터페이스 내의 송신기 및 수신기는 전형적으로 최악의 비트 에러 레이트 및 환경 상태에 대해 설계되어, 비교적 복잡한 수신기 및 높은 전력의 송신기를 초래한다. 그 결과, 높은 채널 품질이 이용가능할 경우에 필요한 것보다 덜 복잡한 수신기를 항상 제공할 수 있는 것은 아니다.
전술한 수신기의 복합체는 최악의 에러 레이트 및 인터페이스 상태가 이상적인 상태에서 벗어남에 따라 증가한다. 송신기의 복합체는 디지털 등화 회로 및 에러 정정 인코딩의 사용으로 증가할 수도 있다. 인터페이스 회로 혹은 시스템 실리콘 내에서의 전력 소비 및 열 소비는 예상된 모든 인터페이스 상태에 관한 성능 요건을 충족시키기 위해 필요한 것 이상으로 증가된다.
따라서 감소된 전력 소비를 갖는 인터페이스 트랜시버를 제공하는 것이 바람직하다.
도 1은 본 발명의 실시예에 따른 인터페이스에 의해 접속된 트랜시버의 블럭도이다.
도 2는 본 발명의 실시예에 따른 트랜시버의 블럭도이다.
도 3은 본 발명의 실시예에 따른 일예의 전력 관리 회로의 개략적인 도면이다.
도 4는 본 발명의 실시예에 따른 방법을 도시한 플로우챠트이다.
본 발명은 따라서 선택가능한 전력 소비 구성을 갖는 하나 이상의 처리 블럭을 포함하는 인터페이스 수신기를 제공한다. 수신기 및 송신기의 특성은 선택 입력에 따라 조정될 수 있어, 트랜시버의 전력 소비 및 복합체는 인터페이스 요건에 맞추어진다.
인터페이스 상태가 허용된다면 송신기 전력 및 등화 필터링이 감소될 수도 있다. 샘플 메모리 사이즈뿐만 아니라, 수신기 윈도우 폭, 위상 보정 해상도, 에러 정정 깊이 및 등화 필터 사이즈는 모두 전력 소비 및 복합체를 감소시키도록 조정될 수도 있다.
선택 처리(select process)는 로직 접속, 레지스터 비트 혹은 인터페이스 품질 측정 회로로부터의 신호를 통해 프로그램될 수 있다. 원격 트랜시버는 또한 제어 신호를 그 원격 트랜시버에 전달함으로써 다른 단부의 인터페이스에서 전력 관리될 수도 있다.
바람직하게도, 인터페이스 트랜시버는 인터페이스 품질 측정 회로를 더 포함하며, 상기 선택 입력은 상기 인터페이스 품질 측정 회로의 출력에 접속된다.
바람직하게도, 인터페이스 트랜시버는 상기 품질 측정 회로의 출력을 상기 하나 이상의 인터페이스 신호를 통해 원격 트랜시버에 송신하기 위한 통신 링크를 더 포함한다.
바람직하게도 상기 적어도 하나의 인터페이스 회로는 송신기 회로를 포함하는데, 상기 송신기 회로는, 상기 선택 입력에 접속되며 선택가능한 수의 다중 탭을 갖는 디지털 등화 필터를 포함하며, 상기 다중 탭의 수는 상기 선택 입력의 로직 상태에 일치하도록 선택된다.
바람직하게도 상기 적어도 하나의 인터페이스 회로는 송신기 회로를 포함하며, 상기 송신기 회로는 가변 전력 출력을 가지며, 상기 전력 출력의 레벨은 상기 선택 입력의 상기 로직 상태에 일치하도록 선택된다.
바람직하게도 상기 적어도 하나의 인터페이스 회로는 수신기 회로를 포함하며, 상기 수신기 회로는, 다중 탭을 가지며 상기 선택 입력에 접속된 디지털 등화 필터를 포함하며, 상기 다중 탭의 수는 상기 선택 입력의 로직 상태에 일치하도록 선택된다.
바람직하게도 상기 적어도 하나의 인터페이스 회로는 수신기 회로를 포함하며, 상기 수신기 회로는, 선택가능한 해상도를 가지며 상기 선택 입력에 접속되는 위상 제어 회로를 포함하며, 상기 선택가능한 해상도는 상기 선택 입력의 상기 로직 상태에 일치하도록 선택된다.
바람직하게도 상기 적어도 하나의 인터페이스 회로는 수신기 회로를 포함하며, 상기 수신기 회로는, 상기 선택 입력에 접속되어 상기 하나 이상의 인터페이스 신호를 처리하기 위한 샘플 메모리를 포함하며, 상기 샘플 메모리는 선택가능한 액티브 사이즈(selectable active size)를 가지며, 상기 선택가능한 액티브 사이즈는 상기 선택 입력의 상기 로직 상태에 일치하도록 선택된다.
바람직하게도 상기 적어도 하나의 인터페이스 회로는 수신기 회로를 포함하며, 상기 수신기 회로는, 상기 선택 입력에 접속되어 상기 인터페이스 신호들 중의 하나로부터 수신되는 비트들을 처리하기 위한 선택가능한 샘플링 윈도우를 갖는 신호 처리 블럭을 포함하며, 상기 선택가능한 샘플링 윈도우는 상기 선택 입력의 상기 로직 상태에 일치하도록 선택된다.
바람직하게도 상기 인터페이스 트랜시버는 상기 선택 입력의 상태를 상기 하나 이상의 인터페이스 신호를 통해 원격 트랜시버에 전달하기 위한 통신 링크를 더 포함한다.
바람직하게도 상기 적어도 하나의 인터페이스 회로는 다수의 대체 회로 블럭을 포함하며, 상기 회로 블럭중 제 1 블럭은 상기 선택 입력의 로직 상태에 응답하여 디스에이블되며, 상기 대체 회로 블럭의 제 2 블럭은 상기 선택 입력의 상기 로직 상태에 응답하여 인에이블된다.
바람직하게도 상기 적어도 하나의 인터페이스 회로는 상태 머신을 포함하며, 상기 상태 머신의 복합체는 상기 선택 입력의 상기 로직 상태에 일치하도록 조정된다.
바람직하게도 상기 선택 입력은 상기 적어도 하나의 인터페이스 회로 내의 클럭 디스에이블 회로에 접속되며, 상기 적어도 하나의 인터페이스 회로 블럭은 상기 적어도 하나의 인터페이스 회로로의 클럭 입력을 디스에이블함으로써 디스에이블된다.
바람직하게도 상기 선택 입력은 상기 적어도 하나의 인터페이스 회로의 리셋 입력에 접속되며, 상기 적어도 하나의 인터페이스 회로는 상기 선택 입력의 상기 로직 상태에 응답하여 리셋 상태로 상기 적어도 하나의 인터페이스 회로를 유지함으로써 디스에이블된다.
바람직하게도 상기 선택 입력은 상기 적어도 하나의 인터페이스 회로의 전력 공급 라인을 제어하는 전력 공급 제어 회로에 접속된다.
본 발명의 바람직한 실시예는 아래의 도면을 참조하여 기술될 것이다.
도면을 참조하면, 특히 도 1에는 본 발명의 실시예에 따른 인터페이스 혹은 채널(10)에 의해 접속된 트랜시버(12A, 12B)의 블럭도가 도시된다. 트랜시버(12A,12B)는 가령, 컴퓨터 주변장치, 컴퓨터 시스템과 같은 장치 내 혹은 시스템 내에 상호접속된 집적 회로 내에 위치할 수 있다. 인터페이스(10)는 도시된 바와 같은 단일의 이중 와이어 양방향성 인터페이스일 수 있거나 혹은 풀 듀플렉스 단일 와이어 인터페이스(full-duplex single wire interface)일 수 있거나 혹은 하프 듀플렉스 혹은 풀 듀플렉스 구성의 다중 트랜시버를 갖는 버스일 수 있다. 트랜시버(12A,12B)가 수신기(14A,14B) 및 송신기(16A,16B)를 사용하여 인터페이스(10)에 접속되지만 본 발명의 실시예에 따른 수신기 혹은 송신기는 전술한 타입의 인터페이스(10) 뿐만 아니라 다른 형태의 전기 신호 상호접속물 중의 임의의 것으로의 접속을 위해 장치 내에 통합될 수 있다는 것을 이해해야 할 것이다.
인터페이스 회로(송신기(16A,16B) 및 수신기(14A,14B)는 전력 소비를 감소시키기 위해 상기 접속된 인터페이스 회로의 복합체를 감소시키는 선택 입력(SELA,SELB)을 포함한다. 저전력 소비를 갖는 회로 블럭은, 대체 혹은 회로 블럭이 게이트 수, 저장 회로, 및/또는 인터페이스 회로(14A,14B) 및/또는 (16A,16B)내에서 신호를 처리할 경우에 발생하는 천이를 감소시키도록 선택적으로 디스에이블될 수 있기 때문에 스위칭될 수 있다. 인터페이스 회로 내의 아날로그 회로 블럭은 채널 상태가 허용될 때 선택적으로 단순화되거나 제거된 인터페이스 회로(14A,14B) 및/또는 (16A,16B)일 수 있다.
따라서, 전술한 인터페이스 회로는, 채널 상태가 양호할 때 트랜시버(12A,12B) 내에서 저전력 사용 및 소비를 제공하는데 사용될 수 있는 선택가능한 전력 소비를 제공하는 반면, 채널 상태가 나쁠 경우에 보다 높은 전력 소비 상태를 사용하여 낮은 비트 에러 레이트(BER)를 유지한다. 선택 입력 SELA을 통한 전력 소비 상태의 선택은 외부 신호 단자(17)를 사용하여 와드와이어 혹은 외부에서 프로그래밍될 수 있고, 혹은 트랜시버(12A) 내의 비트 레지스터(19)를 사용하여 프로그래밍될 수 있다. 수신기(14A), 송신기(16A), 혹은 이들 모두는 하나 이상의 선택 신호에 의해 제어될 수 있는데, 가령 다중 비트는 각각의 송신기(16A) 및 수신기(14A)에 대해 제공되어, 전력 소비는 수신기의 처리 전력 혹은 송신기의 신호 세기에 대해 매우 미세하게 절충(균형)을 이룰 수가 있다. 대안으로서, 단일 비트 혹은 외부 단자는 송신기(16A) 및 수신기(14A) 모두에 대해 단일 이진 전력 소비 선택을 설정하는데 사용될 수 있다.
트랜시버(12A)는 레지스터 프로그래밍 혹은 외부 접속을 통한 외부 선택을 갖는 트랜시버의 일예이다. 그 자체로서는, 컴퓨터 시스템, 통신 시스템, 혹은 외부 단자(17)가 애플리케이션에 따라 하드 와이어될 수 있는 주변 장치(가령, 주변 장치에 부착된 공지의 짧은 실드형 케이블 길이는 높은 채널 품질을 나타내거나 높은 품질 회로 보드 상의 두개의 트랜시버의 접속도 또한 높은 채널 품질을 나타낸다)를 포함하는 집적 회로 및 시스템에서 매우 유용하다.
트랜시버(12B)는 인터페이스 품질 측정 블럭(18)에 의해 행해지는 측정에 응답하여 자동 채널 품질 기반의 복합체 선택을 갖는 트랜시버의 일예이며, 상기 인터페이스 품질 측정 블럭(18)은 아이 다이어그램(eye-diagram circuit), 에러 검출 회로 또는 채널 품질이 원하는 임계치보다 낮다는 것을 검출하기 위한 다른 메카니즘일 수 있다. 선택 신호 SELB는 인터페이스 품질 측정 블럭(18)의 출력에 의해 제공되며, 측정된 채널 품질에 일치하도록 보다 높거나 보다 낮은 수신기 및/또는 송신기 복합체를 자동으로 선택한다.
트랜시버 전력 소비 제어의 다른 타입은 인터페이스 링크에 의해 제공되는데, 프로그램가능한 레지스터(19)와 같은 레지스터는 인터페이스(10)를 통해 송신되고 수신기(14A)와 같은 수신기에 의해 수신된 커맨드 코드의 수신을 통해 설정될 수 있다. 인터페이스 링크 제어는, 수신기 및 송신기 특성이 매칭되어야 하는 경우(가령 선택 신호가 에러 정정 길이를 변경할 때 혹은 매칭 필터가 인터페이스(10)의 각각의 단부에서 사용될 때)에 매우 유용하다. 인터페이스 링크 제어는, 프로그램중인 트랜시버가 채널 품질을 결정할 수가 없거나 (케이블 길이와 같이) 채널 상태에 관한 정보를 가지지 않을 경우에 채널 상태에 관해 트랜시버에 알리는데 유용하다.
도 2에는 본 발명의 실시예에 따른 트랜시버(20)의 세부가 도시된다. 인터페이스 신호가 RX Data In에서 수신되며 그리고 등화 필터(21A)를 포함하거나 포함하지 않을 수도 있는 수신기 회로(21)에 제공된다. 수신기 회로(21)의 출력은 일반적으로 일련의 샘플링 래치(24)에 제공되며, 데이터는 샘플링 래치(24)로부터 샘플 메모리(25)로 제공된다. 샘플링 래치(24) 및 샘플 메모리(25)는 수신된 샘플을 "오버샘플링"하는데 사용되어, 그 신호의 엣지는 고주파수 지터 앞에서 보다 정확하게 결정될 수 있다.
엣지 검출 로직(26)은 (전형적으로 클럭 및 데이터 비트를 포함하는)수신된 신호의 하나 혹은 모든 엣지를 검출하며 위상 제어부(26)에 조기/만기 정보를 제공하며, 상기 위상 제어부는 다시 샘플링 래치(24)를 제어하여 저주파수 지터를 보상한다. 데이터는 데이터 선택부(28)에 의해 추출되며, 에러 검출 및 정정 회로(29)는 수신된 신호의 BER을 더욱 최소화시키기 위해 사용될 수 있다.
디지털 복합체 제어 회로부(23)는 채널 요건에 따라 높은 혹은 낮은 전력 소비를 선택하도록 전술한 다양한 블럭들에 대해 하나 이상의 제어 신호를 제공한다. 선택은 도 1과 관련하여 전술한 바와 같이 스태틱 혹은 스태틱/프로그램가능것일 수 있거나 혹은 아이 측정 다이어그램 회로(22)의 출력(또는 채널 품질의 다른 적당한 표시자)에 기반하여 다이나믹한 것일 수 있다. 아이 측정 다이어그램은 수신 회로(21)의 신호 품질 출력의 측정값을 제공하여, BER에 관한 지터의 임팩트의 표시자를 제공한다. 다양한 회로의 전력 소비는 전체 복합체 혹은 회로에 의해 사용되는 직접적인 파워 레벨을 감소시킴으로써 맞추어질 수 있으며 개개의 제어 비트 혹은 단일 제어 비트에 의해 제어될 수 있다. 가령, 사용되는 샘플링 래치(24)의 수는 샘플링 래치(24)의 전력 소비에 비례하며, 샘플 메모리(25)의 사이즈, 위상 제어 회로(27) 및 엣지 검출 로직(27)의 해상도 및 에러 정정 및 검출부(29)의 깊이는 모두 그 전력 소비에 비례한다. 전술한 회로 블럭의 임의 혹은 모두는 선택가능한 전력 소비를 가질 수 있으며, 독립적으로 제어가능하거나 하나 이상의 전력 소비 레벨에서 함께 제어될 수 있다.
트랜시버(20)의 송신기 부분은 옵션의 에러 정정 코딩 회로(31), 옵션의 등화 필터(32) 및 인터페이스 TX Data Out 상에 데이터를 송신하기 위한 드라이버(33)를 포함한다. 디지털 복합체 제어부(23)는 송신기 회로의 복합체, 가령 드라이버(33)의 전류, 등화 필터(32)의 길이 또는 ECC 코딩(31) 깊이를 제어할 수 있다.
디지털 복합체 제어부(23)는 전력 소비를 제어하기 위해 옵션의 원격 복합체 제어 링크(34)에 접속된다. RX Data In에서 수신된 커맨드는 데이터 선택부(28)의 출력을 통해 트랜시버(20) 내의 회로 블럭의 복합체를 제어하기 위해 수신 및 디코딩될 수 있다. 디지털 복합체 제어부는 복합체 제어 정보를 원격 트랜시버에 송신하기 위해 송신기 회로에 접속된다. 이러한 원격 제어 특징부는 옵션이며 그의 구현예는 인터페이스 채널을 통해 제어 정보를 전송 및 수신하는 것이 가능하고 바람직한 것인지의 여부에 따라 달라진다.
도 3에는 도 2의 인터페이스 회로 내의 전력 소비를 제어하는 기술이 도시된다. Select PD는 전력 제어 트랜지스터(39) 혹은 등가 장치를 통해 접속된 전력 공급을 갖는 블럭들에 공급되는 전력을 제어하는데 사용될 수 있으며, /Select CLK는 NAND 게이트(37A) 또는 클럭 디스에이블 회로로서 기능하는 등가 장치를 통해 클럭을 디스에이블하며, /Select RST는 레지스터(37B)를 리셋 상태로 유지한다. Sel은 복합 블럭(37)과 대체 블럭(38)(이는 복합 블럭(37)이 인에이블될 경우에 디스에이블될 것이다) 사이를 결정한다. 도 3에 도시된 회로는 예시적인 것이며, 전술한 트랜시버의 전형은 아니며, 다수의 레지스터 및 게이트를 포함한다. 도시된 기법들은 전술한 수신기들의 복합체 부분 내의 전력 소비를 디스에이블하기 위해 모두 혹은 선택적으로 제공될 수 있다. 현대의 디지털 회로에서 클럭의 제거 혹은 상태 변경은 누설 경로가 존재하지 않는 한 전력 소비에 대해 전력을 제거하는 것과 동일한 효과를 가지므로, 전술한 임의의 기법으로 충분하다. 다른 전력 감소 메카니즘은 상태 머신 회로의 단순화이며, 대안의 상태 머신은 복합 블럭(37)과 대체 블럭(38) 간의 선택과 유사하게 선택되거나 혹은 상태 레지스터의 일부를 디스에이블함으로써(그리고 그에 따라 조합 피드백 로직을 변경함으로써) 선택될 수 있다.
도 4는 본 발명의 실시예에 따른 제어 방법의 플로우챠트를 도시한다. 먼저, 인터페이스 채널 품질이 측정되고(단계 40), 만약 인터페이스 채널 품질이 트랜시버 내의 낮은 전력 소비 상태를 지원하기에 충분하다면(판정 단계 41), 낮은 트랜시버 복합체가 선택되며(단계 42), 선택 정보는 옵션적으로 인터페이스를 통해 임의의 접속된 원격 트랜시버에 송신된다(단계 43). 전술한 방법은 옵션 단계(40,43)를 포함하는데, 이는 자동 측정 및 원격 트랜시버의 옵션적인 원격 제어를 포함하는 완전한 기능성을 나타낸다. 그러나, 옵션 단계는 본 발명의 실무에 전적으로 필요한 것이 아니라는 것을 이해해야 한다.
Claims (13)
- 전자 장치를 상호 접속하는 트랜시버로서,하나 이상의 인터페이스 신호에 접속되어 선택가능한 전력 소비를 갖는 적어도 하나의 인터페이스 회로와,상기 적어도 하나의 인터페이스 회로에 접속되어 선택 신호를 수신하는 선택 입력단을 포함하되,상기 하나 이상의 인터페이스 회로의 복합체 레벨은 상기 선택 입력단의 로직 상태에 의해 선택되는트랜시버.
- 제 1 항에 있어서,상기 적어도 하나의 인터페이스 회로는 송신기 회로를 포함하는 트랜시버.
- 제 2 항에 있어서,상기 송신기 회로는, 상기 선택 입력단에 접속되며 선택가능한 다중 탭의 수를 갖는 디지털 등화 필터를 포함하며, 상기 다중 탭의 수는 상기 선택 입력단의 로직 상태에 일치하도록 선택되는 트랜시버.
- 제 2 항에 있어서,상기 송신기 회로는 가변 전력 출력을 가지며, 상기 가변 전력 출력의 레벨은 상기 선택 입력단의 상기 로직 상태에 일치하도록 선택되는 트랜시버.
- 제 1 항에 있어서,상기 적어도 하나의 인터페이스 회로는 수신기 회로를 포함하는 트랜시버.
- 제 5 항에 있어서,상기 수신기 회로는, 다중 탭을 가지며 상기 선택 입력단에 접속된 디지털 등화 필터를 포함하며, 상기 다중 탭의 상기 수는 상기 선택 입력단의 상기 로직 상태에 일치하도록 선택되는 트랜시버.
- 제 5 항에 있어서,상기 수신기 회로는, 선택가능한 해상도를 가지며 상기 선택 입력단에 접속된 위상 제어 회로를 포함하며, 상기 선택가능한 해상도는 상기 선택 입력단의 로직 상태에 일치하도록 선택되는 트랜시버.
- 제 5 항에 있어서,상기 수신기 회로는 상기 선택 입력단에 접속되어 상기 하나 이상의 인터페이스 신호를 처리하는 샘플 메모리를 포함하며, 상기 샘플 메모리는 선택가능한 액티브 사이즈를 가지며, 상기 선택가능한 액티브 사이즈는 상기 선택 입력단의 상기 로직 상태에 일치하도록 선택되는 트랜시버.
- 제 5 항에 있어서,상기 수신기 회로는, 상기 선택 입력단에 접속되며 상기 인터페이스 신호들 중의 하나의 신호로부터 수신되는 비트를 처리하는 선택가능한 샘플링 윈도우를 갖는 신호 처리 블럭을 포함하며, 상기 선택가능한 샘플링 윈도우는 상기 선택 입력단의 상기 로직 상태에 일치하도록 선택되는 트랜시버.
- 제 5 항에 있어서,상기 수신기 회로는 상기 선택 입력단에 접속되어 상기 선택가능한 정정 깊이를 갖는 에러 정정 회로를 포함하며, 상기 선택가능한 정정 깊이는 상기 선택 입력단의 상기 로직 상태에 일치하도록 선택되는 트랜시버.
- 인터페이스 트랜시버의 전력 소비를 제어하는 방법으로서,감소될 수 있는 상기 인터페이스 트랜시버의 전력 소비의 표시를 수신하는 단계와,상기 수신에 응답하여 상기 수신기의 복합체를 선택하는 단계를 포함하는 방법.
- 제 25 항에 있어서,상기 인터페이스 트랜시버에 접속된 인터페이스 신호의 품질을 측정하는 단계와,상기 품질이 임계치 레벨을 초과하는지의 여부를 결정하는 단계와,상기 품질이 임계치 레벨을 초과한다는 결정에 응답하여 상기 표시를 발생시키는 단계를 더 포함하는 방법.
- 제 25 항에 있어서,원격 트랜시버와 상기 표시의 상태를 전달하는 단계를 더 포함하는 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/289,777 | 2002-11-07 | ||
| US10/289,777 US20040203483A1 (en) | 2002-11-07 | 2002-11-07 | Interface transceiver power mangagement method and apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050055756A true KR20050055756A (ko) | 2005-06-13 |
| KR100690293B1 KR100690293B1 (ko) | 2007-03-12 |
Family
ID=32312104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020057006132A KR100690293B1 (ko) | 2002-11-07 | 2003-11-05 | 전자 장치를 상호접속하는 트랜시버와 인터페이스트랜시버에서 전력 소비를 제어하는 방법 |
Country Status (13)
| Country | Link |
|---|---|
| US (1) | US20040203483A1 (ko) |
| EP (1) | EP1563610B1 (ko) |
| JP (1) | JP2006505982A (ko) |
| KR (1) | KR100690293B1 (ko) |
| CN (1) | CN100405745C (ko) |
| AT (1) | ATE323972T1 (ko) |
| AU (1) | AU2003279453A1 (ko) |
| BR (1) | BR0316097A (ko) |
| CA (1) | CA2500465A1 (ko) |
| DE (1) | DE60304730T2 (ko) |
| IL (1) | IL168074A (ko) |
| TW (1) | TWI225732B (ko) |
| WO (1) | WO2004042942A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100825741B1 (ko) * | 2006-11-06 | 2008-04-29 | 한국전자통신연구원 | 광트랜시버 및 그 광트랜시버를 이용한 광출력 지터제어방법 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7263357B2 (en) * | 2003-01-14 | 2007-08-28 | Samsung Electronics Co., Ltd. | Method for fast roaming in a wireless network |
| US7353007B2 (en) * | 2005-02-03 | 2008-04-01 | International Business Machines Corporation | Digital transmission circuit and method providing selectable power consumption via multiple weighted drive slices |
| US7522670B2 (en) | 2005-02-03 | 2009-04-21 | International Business Machines Corporation | Digital transmission circuit and method providing selectable power consumption via single-ended or differential operation |
| SG141259A1 (en) | 2006-09-12 | 2008-04-28 | Oki Techno Ct Singapore Pte | Apparatus and method for receiving digital video signals |
| US7953162B2 (en) * | 2006-11-17 | 2011-05-31 | Intersil Americas Inc. | Use of differential pair as single-ended data paths to transport low speed data |
| JP4615538B2 (ja) * | 2007-03-26 | 2011-01-19 | 日本電信電話株式会社 | ディジタル無線受信装置 |
| CN101680923B (zh) * | 2007-06-12 | 2012-11-21 | 富士通株式会社 | 电子装置、电子装置的测试方法 |
| US7978621B2 (en) * | 2007-09-24 | 2011-07-12 | Broadcom Corporation | Power consumption management in a MIMO transceiver and method for use therewith |
| US8649686B1 (en) * | 2010-11-24 | 2014-02-11 | Applied Micro Circuits Corporation | System and method for closed-loop optical network power backoff |
| EP2530864A1 (en) * | 2011-06-03 | 2012-12-05 | TELEFONAKTIEBOLAGET LM ERICSSON (publ) | Apparatus and Method for Power Saving |
| US8879926B2 (en) * | 2011-09-16 | 2014-11-04 | Smsc Holdings S.A.R.L. | Communicating between an optical receiver and an optical transmitter using a serial bus |
| JP6037106B2 (ja) * | 2012-08-08 | 2016-11-30 | パナソニックＩｐマネジメント株式会社 | 部品実装機及び部品実装機制御方法 |
| US8581756B1 (en) | 2012-09-27 | 2013-11-12 | Cirrus Logic, Inc. | Signal-characteristic determined digital-to-analog converter (DAC) filter stage configuration |
| US9444509B2 (en) * | 2012-09-27 | 2016-09-13 | Intel Corporation | Non-blocking power management for on-package input/output architectures |
| US8953485B2 (en) | 2012-12-20 | 2015-02-10 | Industrial Technology Research Institute | Method and system facilitating communication between user equipment and external network |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3587044A (en) * | 1969-07-14 | 1971-06-22 | Ibm | Digital communication system |
| US3676583A (en) * | 1969-08-13 | 1972-07-11 | Victor Company Of Japan | Jitter correction system |
| US4092596A (en) * | 1976-04-13 | 1978-05-30 | Dickinson Robert V C | Data transmission and reception system |
| US4819196A (en) * | 1985-10-17 | 1989-04-04 | Ampex Corporation | Digital-based phase control system |
| US4803638A (en) * | 1986-06-26 | 1989-02-07 | Westinghouse Electric Corp. | Ultrasonic signal processing system including a flaw gate |
| US5016269A (en) * | 1988-11-04 | 1991-05-14 | Gte Mobilnet, Incorporated | Method and apparatus for utilizing a cellular telephone in a programmable, intelligent emergency freeway callbox |
| US5126686A (en) * | 1989-08-15 | 1992-06-30 | Astec International, Ltd. | RF amplifier system having multiple selectable power output levels |
| US5878329A (en) * | 1990-03-19 | 1999-03-02 | Celsat America, Inc. | Power control of an integrated cellular communications system |
| US5220678A (en) * | 1991-08-12 | 1993-06-15 | Motorola, Inc. | Method and apparatus for adjusting the power of a transmitter |
| US5623533A (en) * | 1992-08-18 | 1997-04-22 | Hitachi, Ltd. | Mobile communication end device with low power operation mode |
| US5341249A (en) * | 1992-08-27 | 1994-08-23 | Quantum Corporation | Disk drive using PRML class IV sampling data detection with digital adaptive equalization |
| US5479457A (en) * | 1993-08-27 | 1995-12-26 | Vlsi Technology Inc. | Method and apparatus for attenuating jitter in a digital transmission line |
| US6243399B1 (en) * | 1994-07-21 | 2001-06-05 | Interdigital Technology Corporation | Ring signal generator |
| US5872810A (en) * | 1996-01-26 | 1999-02-16 | Imec Co. | Programmable modem apparatus for transmitting and receiving digital data, design method and use method for said modem |
| KR100312207B1 (ko) * | 1996-03-18 | 2002-04-06 | 모리시타 요이찌 | 원반형상기록매체의기록결함대체방법및원반형상기록매체기록재생장치 |
| EP0863640A3 (en) * | 1997-03-04 | 2005-09-21 | Texas Instruments Incorporated | Improved physical layer interface device |
| US5912920A (en) * | 1997-03-27 | 1999-06-15 | Marchok; Daniel J. | Point-to multipoint digital communications system facilitating use of a reduced complexity receiver at each of the multipoint sites |
| CA2201834A1 (en) * | 1997-04-04 | 1998-10-04 | Gennum Corporation | Serial digital data communications receiver with improved automatic cable equalizer, agc system, and dc restorer |
| GB9712019D0 (en) * | 1997-06-09 | 1997-08-06 | Northern Telecom Ltd | Eye measurement of optical sampling |
| US6282045B1 (en) * | 1997-09-15 | 2001-08-28 | Texas Instruments Incorporated | Server hard disk drive integrated circuit and method of operation |
| CA2217840C (en) * | 1997-10-09 | 2005-05-03 | Northern Telecom Limited | Synchronization system multiple modes of operation |
| US6438670B1 (en) * | 1998-10-02 | 2002-08-20 | International Business Machines Corporation | Memory controller with programmable delay counter for tuning performance based on timing parameter of controlled memory storage device |
| US6389069B1 (en) * | 1998-12-14 | 2002-05-14 | Qualcomm Incorporated | Low power programmable digital filter |
| US6580930B1 (en) * | 1999-04-15 | 2003-06-17 | Ericsson, Inc. | Signal detector selector and method for selecting a detector |
| US6810216B1 (en) * | 1999-07-02 | 2004-10-26 | Nokia Corporation | Fast infrared transceiver with reduced power consumption |
| US6549604B2 (en) * | 1999-12-28 | 2003-04-15 | Symmetricom, Inc. | Clock recovery and detection of rapid phase transients |
| US6377076B1 (en) * | 2000-02-15 | 2002-04-23 | Sun Microsystems, Inc. | Circuitry to support a power/area efficient method for high-frequency pre-emphasis for chip to chip signaling |
| DE10134874B4 (de) * | 2001-07-18 | 2012-03-29 | Lantiq Deutschland Gmbh | Leitungstreiber |
| US6633178B2 (en) * | 2001-09-28 | 2003-10-14 | Intel Corporation | Apparatus and method for power efficient line driver |
-
2002
- 2002-11-07 US US10/289,777 patent/US20040203483A1/en not_active Abandoned
-
2003
- 2003-10-29 TW TW092130125A patent/TWI225732B/zh not_active IP Right Cessation
- 2003-11-05 BR BR0316097-1A patent/BR0316097A/pt not_active IP Right Cessation
- 2003-11-05 CN CNB038218860A patent/CN100405745C/zh not_active Expired - Fee Related
- 2003-11-05 JP JP2004549342A patent/JP2006505982A/ja active Pending
- 2003-11-05 CA CA002500465A patent/CA2500465A1/en not_active Abandoned
- 2003-11-05 EP EP03772401A patent/EP1563610B1/en not_active Expired - Lifetime
- 2003-11-05 AU AU2003279453A patent/AU2003279453A1/en not_active Abandoned
- 2003-11-05 AT AT03772401T patent/ATE323972T1/de not_active IP Right Cessation
- 2003-11-05 WO PCT/GB2003/004769 patent/WO2004042942A1/en active IP Right Grant
- 2003-11-05 KR KR1020057006132A patent/KR100690293B1/ko not_active IP Right Cessation
- 2003-11-05 DE DE60304730T patent/DE60304730T2/de not_active Expired - Lifetime
-
2005
- 2005-04-17 IL IL168074A patent/IL168074A/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100825741B1 (ko) * | 2006-11-06 | 2008-04-29 | 한국전자통신연구원 | 광트랜시버 및 그 광트랜시버를 이용한 광출력 지터제어방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006505982A (ja) | 2006-02-16 |
| BR0316097A (pt) | 2005-09-27 |
| TW200412732A (en) | 2004-07-16 |
| KR100690293B1 (ko) | 2007-03-12 |
| EP1563610B1 (en) | 2006-04-19 |
| US20040203483A1 (en) | 2004-10-14 |
| CA2500465A1 (en) | 2004-05-21 |
| AU2003279453A1 (en) | 2004-06-07 |
| DE60304730D1 (de) | 2006-05-24 |
| TWI225732B (en) | 2004-12-21 |
| CN1682451A (zh) | 2005-10-12 |
| WO2004042942A1 (en) | 2004-05-21 |
| CN100405745C (zh) | 2008-07-23 |
| IL168074A (en) | 2010-06-16 |
| ATE323972T1 (de) | 2006-05-15 |
| EP1563610A1 (en) | 2005-08-17 |
| DE60304730T2 (de) | 2007-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100690293B1 (ko) | 전자 장치를 상호접속하는 트랜시버와 인터페이스트랜시버에서 전력 소비를 제어하는 방법 | |
| JP5039988B2 (ja) | デジタル伝送回路 | |
| US10355888B2 (en) | Selectabe-tap equalizer | |
| JP5606527B2 (ja) | 周波数応答バス符号化 | |
| US11886375B2 (en) | Interface with variable data rate | |
| CN108418582B (zh) | 传输信号的方法、驱动器及系统 | |
| US7522670B2 (en) | Digital transmission circuit and method providing selectable power consumption via single-ended or differential operation | |
| US7671628B2 (en) | Bus interface and method for conveying multi-level communication signals between a communication bus and a device coupled to a communication bus | |
| US7684477B1 (en) | Multi-protocol low latency automatic speed negotiation architecture for an embedded high speed serial interface in a programmable logic device | |
| US8271055B2 (en) | Interface transceiver power management method and apparatus including controlled circuit complexity and power supply voltage | |
| CN112817518A (zh) | 存储器系统及其操作方法 | |
| CN100392989C (zh) | 用于测量通信链路质量的方法和设备 | |
| US6553445B1 (en) | Method and apparatus for reducing noise associated with switched outputs | |
| US20070230553A1 (en) | In-band method to configure equalization levels | |
| CN109586964B (zh) | 双向通信的本地端口及端口训练方法 | |
| US7162553B1 (en) | Correlating high-speed serial interface data and FIFO status signals in programmable logic devices | |
| CN105375940A (zh) | 一种功耗降低的接口收发器及其管理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091231 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |