KR20120098306A - 코드 생성부 및 이를 포함한 코드 생성 회로 - Google Patents

코드 생성부 및 이를 포함한 코드 생성 회로 Download PDF

Info

Publication number
KR20120098306A
KR20120098306A KR1020110018172A KR20110018172A KR20120098306A KR 20120098306 A KR20120098306 A KR 20120098306A KR 1020110018172 A KR1020110018172 A KR 1020110018172A KR 20110018172 A KR20110018172 A KR 20110018172A KR 20120098306 A KR20120098306 A KR 20120098306A
Authority
KR
South Korea
Prior art keywords
code
pull
signal
comparison signal
level combination
Prior art date
Application number
KR1020110018172A
Other languages
English (en)
Other versions
KR101204679B1 (ko
Inventor
김민창
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110018172A priority Critical patent/KR101204679B1/ko
Publication of KR20120098306A publication Critical patent/KR20120098306A/ko
Application granted granted Critical
Publication of KR101204679B1 publication Critical patent/KR101204679B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 코드가 초기설정 레벨조합인 경우 비교신호에 응답하여 코드를 기설정된 레벨조합으로 설정하는 코드 설정부; 및 코드가 초기설정 레벨조합이 아닌 경우 비교신호에 응답하여 코드를 카운팅하는 카운터를 포함한다.

Description

코드 생성부 및 이를 포함한 코드 생성 회로{CODE GENERATING UNIT AND CODE GENERATING CIRCUIT COMPRISING WITH THE SAME}
본 발명은 카운팅 횟수를 줄일 수 있는 코드 생성부 및 코드 생성 회로에 관한 것이다.
반도체 메모리 장치에서 동작 속도 향상을 위해 클럭과 동기되어 동작할 수 있는 동기식(Synchronous) 메모리 장치가 등장하였다. 처음 등장한 동기식 메모리 장치는 클럭의 상승 에지(rising edge)에 동기되어 하나의 데이터 핀에서 클럭의 한 주기에 걸쳐 하나의 데이터를 입출력하는 이른바 SDR(single data rate) 동기식 메모리 장치였다. 그러나, SDR 동기식 메모리 장치 역시 고속 동작을 요구하는 시스템의 속도를 만족하기에는 불충분하므로, 클럭 주기에 두 개의 데이터를 처리하는 방식인 디디알(DDR,double data rate) 동기식 메모리 장치가 제안되었다.
디디알 동기식 메모리 장치의 각 데이터 입출력핀에서는 외부에서 입력되는 클럭의 상승 에지(rising edge)와 하강 에지(falling edge)에 동기되어 연속적으로 두 개의 데이터가 입출력되는 바, 클럭의 주파수를 증가시키지 않더라도 종래의 SDR 동기식 메모리 장치에 비하여 최소한 두 배 이상의 대역폭(band width)을 구현할 수 있어 그만큼 고속동작이 구현 가능하다.
반도체 메모리 장치가 고속동작 함에 따라 상기 반도체 메모리 장치들간 혹은 반도체 메모리 장치와 메모리 컨트롤러 간에 인터페이스되는 신호의 스윙폭은 점차 줄어들고 있다. 인터페이스 신호의 스윙폭이 줄어들수록 외부 노이즈에 대한 영향은 증가되고, 인터페이스단에서 임피던스 미스매칭(impedance mismatching)에 따른 신호의 반사도 심각해 진다. 임피던스 미스매칭이 발생되면 신호의 고속전송이 어렵게 되고 반도체 메모리 장치의 출력단으로부터 출력되는 데이터가 왜곡될 수 있다.
따라서, 고속동작하는 반도체 메모리 장치의 내부에는 ODT(On Die Termination)라 불리우는 임피던스 매칭회로가 구비된다. 그러나, ODT의 저항값은 PVT(Process, Voltage,Temperature: 프로세스, 전압 , 온도)조건에 따라 변화한다. 따라서, 반도체 메모리 장치에는 변화된 ODT의 저항값을 조절하기 위해 외부저항을 이용하여 ZQ 교정(ZQ calibration)동작을 수행하는 코드 생성 회로가 필요하다.
ZQ 교정(ZQ calibration)이란 PVT(Process, Voltage, Temperature) 조건이 변화해도 ZQ패드를 일정한 구동력으로 구동하기 위해 풀업 코드 및 풀다운 코드를 생성하는 과정이다. 코드 생성 회로에 의해 생성된 풀업 코드 및 풀다운 코드를 이용하여 온 다이 터미네이션 장치의 저항값을 조절한다. 즉, 코드 생성 회로(Code Generating Circuit)는 PVT 특성변화에 의해 ZQ패드를 구동하는 구동력을 증가시켜야 할 경우에 풀업 코드 및 풀다운 코드를 업 카운팅하고, 반대로 구동력을 감소시켜야 할 경우에 풀업 코드 및 풀다운 코드를 다운 카운팅한다.
도 1은 종래 기술에 따른 코드 생성 회로의 카운터를 도시한 블럭도이다.
도 1에 도시된 바와 같이, 종래 기술에 따른 코드 생성 회로의 카운터(100)는 초기설정 레벨조합이 전체 레벨조합의 가운데 값(0111)으로 정해져 있고, 이는 PVT조건이 변하기 전에 설정된 저항값을 구현하기 위한 레벨조합이다. 기준전압(VREF)과 ZQ패드의 신호를 비교하여 생성된 비교신호(COMP)에 따라 1 비트씩 업 카운팅된 코드(CODE<0:3>,1000) 또는 다운 카운팅된 코드(CODE<0:3>,0110)를 출력한다. 이러한 방법에 의하면, 표 1에 도시된 바와 같이, 외부저항(RZQ)과 매칭되는 코드의 레벨조합이 1111인 경우에는 초기설정 레벨조합에서 8번의 카운팅을 해야 하고, 외부저항(RZQ)과 매칭되는 코드의 레벨조합이 0000인 경우에는 7번의 카운팅을 해야 한다.
코드 초기설정 레벨조합에서
최종설정 레벨조합까지의
카운팅 횟수
1111 8
1110 7
1101 6
1100 5
1011 4
1010 3
1001 2
1000 1
0111 초기설정 레벨조합
0110 1
0101 2
0100 3
0011 4
0010 5
0001 6
0000 7
본 발명은 ZQ패드의 신호를 구동하는 코드를 기설정된 레벨조합으로 설정한 후에 카운팅 동작을 수행함으로써 카운팅 횟수를 줄일 수 있는 코드 생성부 및 이를 포함한 코드 생성 회로를 개시한다.
이를 위해 본 발명은 코드가 초기설정 레벨조합인 경우 비교신호에 응답하여 코드를 기설정된 레벨조합으로 설정하는 코드 설정부; 및 코드가 초기설정 레벨조합이 아닌 경우 비교신호에 응답하여 코드를 카운팅하는 카운터를 포함하는 코드 생성부를 제공한다.
또한, 본 발명은 코드와 초기설정 레벨조합을 비교하여 생성된 선택신호와 비교신호에 응답하여 코드를 기설정된 레벨조합으로 설정하는 코드 설정부; 및 선택신호와 비교신호에 응답하여 코드를 카운팅하는 카운터를 포함하는 코드 생성부를 제공한다.
또한, 본 발명은 ZQ패드의 신호를 풀업구동하는 풀업코드와 제1 초기설정 레벨조합을 비교하여 생성된 제1 선택신호와 기준전압과 ZQ패드의 신호를 비교하여 생성된 제1 비교신호에 응답하여 상기 풀업코드를 기설정된 레벨조합으로 설정하거나 카운팅하는 풀업코드 생성부; 및 풀업코드에 의해 조절되는 제1 노드의 신호와 기준전압을 비교하여 생성된 제2 비교신호와 제1 노드의 신호를 풀다운구동하는 풀다운코드와 제2 초기설정 레벨조합을 비교하여 생성된 제2 선택신호에 응답하여 풀다운코드를 기설정된 레벨조합으로 설정하거나 카운팅하는 풀다운코드 생성부를 포함하는 코드 생성 회로를 제공한다.
도 1은 종래 발명에 따른 코드 생성 회로의 카운터를 도시한 블럭도이다.
도 2는 본 발명의 일실시예에 따른 코드 생성 회로를 도시한 블럭도이다.
도 3a는 본 발명의 일실시예에 따른 제1 코드 생성부의 회로도이다.
도 3b는 본 발명의 일실시예에 따른 제2 코드 생성부의 회로도이다.
도 4a는 도 3a에 도시된 제1 코드 생성부에 포함된 제1 코드 설정부의 회로도이다.
도 4b는 도 3b에 도시된 제2 코드 생성부에 포함된 제2 코드 설정부의 회로도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 2는 본 발명의 일실시예에 따른 코드 생성 회로를 도시한 블럭도이다.
도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 코드 생성 회로는 풀업코드 생성부(1), 풀다운코드 생성부(2) 및 ZQ패드(3)를 포함한다.
풀업코드 생성부(1)는 제1 코드 생성부(11), 제1 풀업부(12) 및 제1 비교부(13)로 구성된다.
제1 코드 생성부(11)는, 도 3a에 도시된 바와 같이, 제1 코드 설정부(110) 및 제1 카운터(120)로 구성된다. 제1 코드 설정부(110)는 제1 비교신호(PCOMP)와 제1 선택신호(SEL1)에 응답하여 풀업코드(PCODE<0:3>)를 기설정된 레벨조합으로 설정하고, 제1 카운터(120)는 제1 비교신호(PCOMP)와 제1 선택신호(SEL1)에 응답하여 카운팅한다. 제1 선택신호(SEL1)의 레벨에 응답하여 제1 코드 설정부(110) 또는 제1 카운터(120)가 선택적으로 동작한다. 좀 더 구체적으로 제1 선택신호(SEL1)가 논리 로우레벨이면 제1 코드 설정부(110)가 제1 비교신호(PCOMP)에 응답하여 기설정된 레벨조합의 풀업코드를 생성하고, 제1 선택신호(SEL1)가 논리 하이레벨이면 제1 카운터(120)가 제1 비교신호(PCOMP)에 응답하여 1비트씩 카운팅한다. 여기서 제1 선택신호(SEL1)의 논리 레벨은 풀업코드가 제1 초기설정 레벨조합인 경우에는 논리 로우레벨이고, 풀업코드가 제1 초기설정 레벨조합이 아닌 경우에는 논리 하이레벨이다.
제1 코드 설정부(110)는, 도 4a에 도시된 바와 같이, 제1 래치부(111) 및 제1 코드 출력부(112)로 구성된다. 제1 래치부(111)는 제1 비교신호(PCOMP)의 논리 레벨을 래치하여 제1 코드 출력부(112)로 출력한다. 제1 코드 출력부(112)는 제1 선택신호(SEL1)에 응답하여 턴-온 되는 6개의 전달 게이트(TR11 ~ TR16)와 1개의 인버터(IV11)로 구성된다. 제1 코드 설정부(110)는 제1 선택신호(SEL1)가 논리 로우레벨인 경우에만 동작한다. 풀업코드(PCODE<0:3>)가 4비트인 경우를 예를 들면, 제1 래치비교신호(PCOMP_LAT) 및 인버터(IV11)에 의해 반전된 제1 래치비교신호(PCOMP_LAT)에 응답하여 접지전압(VSS) 또는 외부전압(VDD)을 전달 게이트(TR14, TR15)에 의해 노드(nd110)로 전달하고, 노드(nd110)의 신호는 제1 선택신호(SEL1)에 응답하여 풀업코드(PCODE<3>)로 전달한다. 제1 선택신호(SEL1)에 응답하여 턴-온 되는 전달게이트(TR13)에 의해 접지전압(VSS)을 풀업코드(PCODE<2>)로 전달한다. 제1 선택신호(SEL1)에 응답하여 턴-온 되는 전달게이트(TR11, TR12)에 의해 외부전압(VDD)을 풀업코드(PCODE<0:1>)로 전달한다. 이로써 제1 코드 설정부(110)는 풀업코드(PCODE<0:3>)를 기설정된 레벨조합(1011 또는 0011)으로 설정한다.
여기서 제1 선택신호(SEL1)는 ZQ패드의 신호를 풀업구동하는 풀업코드와 제1 초기설정 레벨조합을 비교하여 생성된다. 제1 초기설정 레벨조합은 PVT조건이 변하기 전에 설정된 저항값을 구현하기 위한 레벨조합이다. 이는 전체 레벨조합의 가운데 값(0111)으로 정해져 있다. 제1 선택신호(SEL1)는 ZQ패드의 신호를 풀업구동하는 풀업코드(PCODE<0:3>)가 제1 초기설정 레벨조합이면 논리 로우레벨이고, 풀업코드(PCODE<0:3>)가 제1 초기설정 레벨조합이 아니면 논리 하이레벨이다.
제1 카운터(120)는 제1 초기설정 레벨조합을 풀업코드(PCODE<0:3>)로 전달하고 난 후, 제1 비교신호(PCOMP)를 입력받아서 제1 비교신호의 레벨에 따라 1 비트씩 업 카운팅 또는 다운 카운팅한다. 제1 카운터(120)는 제1 선택신호(SEL1)가 논리 하이레벨인 경우에만 동작한다. 제1 카운터(120)가 제1 초기설정 레벨조합(0111)인 풀업코드를 제1 풀업부(12)로 전달하면, ZQ패드의 신호를 풀업구동하는 풀업코드(PCODE<0:3>)가 제1 초기설정 레벨조합이므로 제1 선택신호(SEL1)는 논리 로우레벨이다. 따라서 제1 코드 설정부(110)가 동작하여 제1 비교신호(PCOMP)에 응답하여 기설정된 레벨조합(1011 또는 0011)으로 풀업코드(PCODE<0:3>)를 생성한다. 그 이후에는 ZQ패드의 신호를 풀업구동하는 풀업코드(PCODE<0:3>)가 제1 초기설정 레벨조합이 아니므로 제1 선택신호(SEL1)는 논리 하이레벨이다. 따라서 제1 카운터(120)가 동작하여 1비트씩 업 카운팅 또는 다운 카운팅을 한다.
제1 풀업부(12)는 외부전압(VDD)에 연결되어 풀업코드(PCODE<0:3>)에 따라 턴-온 되는 복수개의 트랜지스터들(P10 ~ P13), 복수개의 트랜지스터들(P10 ~ P13) 각각과 외부저항(RZQ) 사이에 연결된 복수개의 저항들(PR10 ~ PR13)을 포함한다. 풀업코드(PCODE<0:3>)에 따라 복수개의 트랜지스터들(P10 ~ P13)이 턴-온되어 ZQ패드(3)를 풀업구동한다.
제1 비교부(13)는 기준전압(VREF)과 ZQ패드(3)의 신호를 비교하여 제1 비교신호(PCOMP)를 생성한다.
풀다운코드 생성부(2)는 제2 풀업부(21), 풀다운부(22), 제2 비교부(23) 및 제2 코드 생성부(24)로 구성된다.
제2 풀업부(21)는 외부전압(VDD)에 연결되어 풀업코드(PCODE<0:3>)에 따라 턴-온 되는 복수개의 트랜지스터들(P20 ~ P23), 복수개의 트랜지스터들(P20 ~ P23) 각각과 외부저항(RZQ) 사이에 연결된 복수개의 저항들(PR20 ~ PR23)을 포함한다. 풀업코드(PCODE<0:3>)에 따라 복수개의 트랜지스터들(P20 ~ P23)이 턴-온되어 제1 노드(A)를 풀업구동한다.
풀다운부(22)는 복수개의 저항들(PR20 ~ PR23)과 각각 연결된 복수개의 저항ㄷ들R20 ~ NR23), 복수개의 저항들(NR20 ~ NR23) 각각과 접지전압(VSS) 사이에 연결되어 풀다운코드(NCODE<0:3>)에 따라 턴-온 되는 복수개의 트랜지스터들(N20~ N23)을 포함한다. 풀다운코드(NCODE<0:3>)에 따라 복수개의 트랜지스터들(N20 ~ N23)이 턴-온되어 제1 노드(A)를 풀다운구동한다.
제2 비교부(23)는 기준전압(VREF)과 제1 노드(A)의 신호를 비교하여 제2 비교신호(NCOMP)를 생성한다.
제2 코드 생성부(24)는, 도 3b에 도시된 바와 같이, 제2 코드 설정부(240) 및 제2 카운터(250)로 구성된다. 제2 코드 설정부(240)는 제2 비교신호(NCOMP)와 제2 선택신호(SEL2)에 응답하여 풀다운코드(NCODE<0:3>)를 기설정된 레벨조합으로 설정하고 제2 카운터(250)는 제2 비교신호(NCOMP)와 제2 선택신호(SEL2)에 응답하여 카운팅한다. 제2 선택신호(SEL2)의 레벨에 응답하여 제2 코드 설정부(240) 또는 제2 카운터(250)가 선택적으로 동작한다. 좀 더 구체적으로 제2 선택신호(SEL2)가 논리 로우레벨이면 제2 코드 설정부(240)가 제2 비교신호(NCOMP)에 응답하여 기설정된 레벨조합의 풀다운코드를 생성하고, 제2 선택신호(SEL2)가 논리 하이레벨이면 제2 카운터(250)가 제2 비교신호(NCOMP)에 응답하여 1비트씩 카운팅한다. 여기서 제2 선택신호(SEL2)의 논리 레벨은 풀다운코드가 제2 초기설정 레벨조합인 경우에는 논리 로우레벨이고, 풀다운코드가 제2 초기설정 레벨조합이 아닌 경우에는 논리 하이레벨이다.
제2 코드 설정부(240), 도 4b에 도시된 바와 같이, 제2 래치부(241)와 제2 코드 출력부(242)로 구성된다. 제2 래치부(241)는 제2 비교신호(NCOMP)의 논리 레벨을 래치하여 제2 코드 출력부(242)로 출력한다. 제2 코드 출력부(242)는 제2 래치부(241) 및 제2 코드 출력부(242)로 구성된다. 제2 래치부(241)는 제2 비교신호(NCOMP)의 논리 레벨을 래치하여 제2 코드 출력부(242)로 출력한다. 제2 코드 출력부(242)는 제2 선택신호(SEL2)에 응답하여 턴-온 되는 6개의 전달 게이트(TR21 ~ TR26)와 1개의 인버터(IV21)로 구성된다. 제2 코드 설정부(240)는 제2 선택신호(SEL2)가 논리 로우레벨인 경우에만 동작한다. 풀다운코드(NCODE<0:3>)가 4비트인 경우를 예를 들면, 제2 래치비교신호(NCOMP_LAT) 및 인버터(IV21)에 의해 반전된 제2 래치비교신호(NCOMP_LAT)에 응답하여 접지전압(VSS) 또는 외부전압(VDD)을 전달 게이트(TR24, TR25)에 의해 노드(nd240)로 전달하고, 노드(nd240)의 신호는 제2 선택신호(SEL2)에 응답하여 풀다운코드(NCODE<3>)로 전달한다. 제2 선택신호(SEL2)에 응답하여 턴-온 되는 전달게이트(TR23)에 의해 접지전압(VSS)을 풀다운코드(NCODE<2>)로 전달한다. 제2 선택신호(SEL2)에 응답하여 턴-온 되는 전달게이트(TR21, TR22)에 의해 외부전압(VDD)을 풀다운코드(NCODE<0:1>)로 전달한다. 이로써 제2 코드 설정부(240)는 풀다운코드(NCODE<0:3>)를 기설정된 레벨조합(1011 또는 0011)으로 설정한다.
여기서 제2 선택신호(SEL2)는 제1 노드(A)의 신호를 풀다운구동하는 풀다운코드와 제2 초기설정 레벨조합을 비교하여 생성된다. 제2 초기설정 레벨조합은 PVT조건이 변하기 전에 설정된 저항값을 구현하기 위한 레벨조합이다. 이는 전체 레벨조합의 가운데 값(0111)으로 정해져 있다. 제2 선택신호(SEL2)는 제1 노드(A)의 신호를 풀다운구동하는 풀다운코드(NCODE<0:3>)가 제2 초기설정 레벨조합이면 논리 로우레벨이고, 풀다운코드(NCODE<0:3>)가 제2 초기설정 레벨조합이 아니면 논리 하이레벨이다.
제2 카운터(250)는 제2 초기설정 레벨조합을 풀다운코드(NCODE<0:3>)로 전달하고 난 후, 제2 비교신호(NCOMP)를 입력받아서 제2 비교신호의 레벨에 따라 1 비트씩 업 카운팅 또는 다운 카운팅한다. 제2 카운터(250)는 제2 선택신호(SEL2)가 논리 하이레벨인 경우에만 동작한다. 제2 카운터(250)가 제2 초기설정 레벨조합(0111)인 풀다운코드를 풀다운부(22)로 전달하면, 제1 노드(A)의 신호를 풀다운구동하는 풀다운코드(NCODE<0:3>)가 제1 초기설정 레벨조합이므로 제2 선택신호(SEL2)는 논리 로우레벨이다. 따라서 제2 코드 설정부(240)가 동작하여 제2 비교신호(NCOMP)에 응답하여 기설정된 레벨조합(1011 또는 0011)으로 풀다운코드(NCODE<0:3>)를 생성한다. 그 이후에는 제1 노드(A)의 신호를 풀다운구동하는 풀다운코드(NCODE<0:3>)가 제2 초기설정 레벨조합이 아니므로 제2 선택신호(SEL2)는 논리 하이레벨이다. 따라서 제2 카운터(250)가 동작하여 1비트씩 업 카운팅 또는 다운 카운팅을 한다.
이상 살펴본 바와 같이 구성된 명칭의 동작을 4비트를 예를 들어 설명하면 다음과 같다.
우선, 풀업코드(PCOED<0:3>)의 제1 초기설정 레벨조합은 0111이다. 제1 코드 생성부(11)의 제1 카운터(120)가 제1 초기설정 레벨조합의 풀업코드(PCODE<0:3>)를 제1 풀업부(12)로 전달한다. 이때, 제1 선택신호(SEL1)는 풀업코드(PCODE<0:3>)가 제1 초기설정 레벨조합이므로 논리 로우레벨의 신호가 된다. 이러한 풀업코드(PCODE<0:3>)에 응답하여 ZQ패드(3)의 신호가 조절된다. 제1 비교부(13)는 기준전압(VREF)과 ZQ 패드(3)의 신호를 비교하여 제1 비교신호(PCOMP)를 생성한다. 제1 선택신호(SEL1)가 논리 로우레벨이므로 제1 카운터(120)는 동작하지 않고, 제1 코드 설정부(110)만이 동작한다. 따라서 제1 비교신호(PCOMP)는 제1 래치부(111)에 의해 래치되어 제1 래치비교신호(PCOMP_LAT)가 생성되어 제1 코드 출력부(112)에 전달된다. 제1 코드 출력부(112)는 제1 래치비교신호(PCOMP_LAT)에 응답하여 기설정된 레벨조합의 풀업코드(PCODE<0:3>)를 생성한다. 제1 비교신호(PCOMP)가 논리 하이레벨이면 업 카운팅하여 1011, 논리 로우레벨이면 다운 카운팅하여 0011의 풀업코드를 제1 풀업부(12)로 전달한다.
이후에는 풀업코드(PCODE<0:3>)가 제1 초기설정 레벨조합(0111)이 아니므로 제1 선택신호(SEL1)는 논리 하이레벨의 신호가 된다. 제1 풀업부(12)는 풀업코드(PCODE<0:3>,1011 또는 0011)에 응답하여 ZQ패드(3)의 신호를 조절하고, 제1 비교부(13)는 기준전압(VREF)과 ZQ패드(3)의 신호를 비교하여 제1 비교신호(PCOMP)를 생성한다. 제1 선택신호(SEL1)가 논리 하이레벨이므로 제1 코드 설정부(110)는 동작하지 않고, 제1 카운터(120)만이 동작한다. 제1 비교신호(PCOMP)에 응답하여 1비트씩 업 카운팅 또는 다운 카운팅하여 풀업코드(PCODE<0:3>)를 생성하여 제1 풀업부(12)로 전달한다. 외부저항(RZQ)과 제1 풀업부(12)의 저항이 동일할 때까지 제1 카운터(120)의 동작은 반복된다.
다음으로, 제2 풀업부(21)는 풀업코드 생성부(1)에서 조절완료된 풀업코드(PCODE<0:3>)에 응답하여 제1 노드(A)를 풀업구동한다. 풀다운코드(NCODE<0:3>)의 제2 초기설정 레벨조합은 0111이다. 제2 코드 생성부(24)의 제2 카운터(250)가 제2 초기설정 레벨조합의 풀다운코드(NCODE<0:3>)를 풀다운부(22)로 전달한다. 이때, 제2 선택신호(SEL2)는 풀다운코드(NCODE<0:3>)가 제2 초기설정 레벨조합이므로 논리 로우레벨의 신호가 된다. 이러한 풀다운코드(NCODE<0:3>)에 응답하여 제1 노드(A)의 신호가 조절된다. 제2 비교부(23)는 기준전압(VREF)과 제1 노드(A)의 신호를 비교하여 제2 비교신호(NCOMP)를 생성한다. 제2 선택신호(SEL2)가 논리 로우레벨이므로 제2 카운터(250)는 동작하지 않고, 제2 코드 설정부(240)만이 동작한다. 따라서 제2 비교신호(NCOMP)는 제2 래치부(241)에 의해 래치되어 제2 래치비교신호(NCOMP_LAT)가 생성되어 제2 코드 출력부(242)에 전달된다. 제2 코드 출력부(242)는 제2 래치비교신호(NCOMP_LAT)에 응답하여 기설정된 레벨조합의 풀다운코드(NCODE<0:3>)를 생성한다. 제2 비교신호(NCOMP)가 논리 하이레벨이면 업 카운팅하여 1011, 논리 로우레벨이면 다운 카운팅하여 0011의 풀다운코드(NCODE<0:3>)를 풀다운부(22)로 전달한다.
이후에는 풀다운코드(NCODE<0:3>)가 제2 초기설정 레벨조합(0111)이 아니므로 제2 선택신호(SEL2)는 논리 하이레벨의 신호가 된다. 풀다운부(22)는 풀다운코드(NCODE<0:3>,1011 또는 0011)에 응답하여 제1 노드(A)의 신호를 조절하고, 제2 비교부(23)는 기준전압(VREF)과 제1 노드(A)의 신호를 비교하여 제2 비교신호(NCOMP)를 생성한다. 제2 선택신호(SEL2)가 논리 하이레벨이므로 제2 코드 설정부(240)는 동작하지 않고, 제2 카운터(250)만이 동작한다. 제2 비교신호(NCOMP)에 응답하여 1비트씩 업 카운팅 또는 다운 카운팅하여 풀다운코드(NCODE<0:3>)를 생성하여 풀다운부(22)로 전달한다. 외부저항(RZQ)과 풀다운부(22)의 저항이 동일할 때까지 제2 카운터(250)의 동작은 반복된다.
이상을 정리하면, 표 2에 도시된 바와 같이, 풀업코드(PCODE<0:3>) 및 풀다운코드(NCODE<0:3>)의 초기설정 레벨조합이 0111이고, 외부저항(RZQ)과 매칭되는 최종 풀업코드(PCODE<0:3>) 및 풀다운코드(NCODE<0:3>)가 1111인 경우에는 5번의 카운팅 동작을 수행하고, 최종 풀업코드(PCODE<0:3>) 및 풀다운코드(NCODE<0:3>)가 0000인 경우에는 4번의 카운팅 동작을 수행하므로 종래의 카운팅 횟수가 줄일 수 있다.
코드 초기설정 레벨조합에서
최종설정 레벨조합까지의
카운팅 횟수
1111 5
1110 4
1101 3
1100 2
1011 1
1010 2
1001 3
1000 4
0111 초기설정 레벨조합
0110 4
0101 3
0100 2
0011 1
0010 2
0001 3
0000 4
1: 풀업코드 생성부 11: 제1 코드 생성부
12: 제1 풀업부 13: 제1 비교부
110: 제1 코드 설정부 120: 제1 카운터
111: 제1 래치부 112: 제1 코드 출력부
2: 풀다운코드 생성부 21: 제2 풀업부
22: 풀다운부 23: 제2 비교부
24: 제2 코드 생성부 240: 제2 코드 설정부
250: 제2 카운터 241: 제2 래치부
242: 제2 코드 출력부 3: ZQ패드
VREF: 기준전압
PCOMP: 제1 비교신호 NCOMP:제2 비교신호
PCOMP_LAT: 제1 래치비교신호 NCOMP_LAT: 제2 래치비교신호
PCODE<0:3>: 풀업코드 NCODE<0:3>: 풀다운코드
SEL1: 제1 선택신호 SEL2: 제2 선택신호

Claims (13)

  1. 코드가 초기설정 레벨조합인 경우 비교신호에 응답하여 상기 코드를 기설정된 레벨조합으로 설정하는 코드 설정부; 및
    상기 코드가 상기 초기설정 레벨조합이 아닌 경우 상기 비교신호에 응답하여 상기 코드를 카운팅하는 카운터를 포함하는 코드 생성부.
  2. 제 1 항에 있어서, 상기 코드는 ZQ패드의 신호를 구동하는 코드인 코드 생성부.
  3. 제 2 항에 있어서, 상기 비교신호는 기준전압과 상기 ZQ패드의 신호를 비교하여 생성되는 것을 특징으로 하는 코드 생성부.
  4. 제 1 항에 있어서, 상기 코드가 상기 초기설정 레벨조합인지 여부는 상기 코드와 상기 초기설정 레벨조합을 비교하여 생성되는 선택신호에 의해 결정되는 코드 생성부.
  5. 제 4 항에 있어서, 상기 코드 설정부는
    상기 비교신호를 래치하여 래치비교신호를 생성하는 래치부; 및
    상기 래치비교신호와 상기 선택신호에 응답하여 상기 코드를 상기 기설정된 레벨조합으로 설정하는 코드 출력부를 포함하는 코드 생성부.
  6. ZQ패드의 신호를 풀업구동하는 풀업코드와 제1 초기설정 레벨조합을 비교하여 생성된 제1 선택신호와 제1 비교신호에 응답하여 상기 풀업코드를 기설정된 레벨조합으로 설정하거나 카운팅하는 풀업코드 생성부; 및
    제1 노드의 신호를 풀다운구동하는 풀다운코드와 제2 초기설정 레벨조합을 비교하여 생성된 제2 선택신호와 제2 비교신호에 응답하여 상기 풀다운코드를 기설정된 레벨조합으로 설정하거나 카운팅하는 풀다운코드 생성부를 포함하는 코드 생성 회로.
  7. 제 6 항에 있어서, 상기 제1 비교신호는 기준전압과 상기 ZQ패드의 신호를 비교하여 생성되고, 상기 제2 비교신호는 상기 풀업코드에 의해 조절되는 상기 제1 노드의 신호와 상기 기준전압을 비교하여 생성되는 것을 특징으로 하는 코드 생성 회로.
  8. 제 7 항에 있어서, 상기 풀업코드 생성부는
    상기 풀업코드에 응답하여 ZQ패드의 신호를 조절하는 제1 풀업부;
    기준전압과 상기 ZQ패드의 신호를 비교하여 제1 비교신호를 생성하는 제1 비교부; 및
    상기 제1 선택신호와 상기 제1 비교신호에 응답하여 상기 풀업코드를 상기 기설정된 레벨조합으로 설정하거나 카운팅하는 제1 코드 생성부를 포함하는 코드 생성 회로.
  9. 제 8 항에 있어서, 상기 제1 코드 생성부는
    상기 제1 선택신호와 상기 제1 비교신호에 응답하여 상기 풀업코드를 상기 기설정된 레벨조합으로 설정하는 제1 코드 설정부; 및
    상기 제1 선택신호와 상기 제1 비교신호에 응답하여 상기 풀업코드를 카운팅하는 제1 카운터를 포함하는 코드 생성 회로.
  10. 제 9 항에 있어서, 상기 제1 코드 설정부는
    상기 제1 비교신호를 래치하여 제1 래치비교신호를 생성하는 제1 래치부; 및
    상기 제1 래치비교신호와 상기 제1 선택신호에 응답하여 상기 풀업코드를 접지전압과 외부전압을 이용하여 상기 기설정된 레벨조합으로 설정하는 제1 코드 출력부를 포함하는 코드 생성 회로.
  11. 제 7 항에 있어서, 상기 풀다운코드 생성부는
    상기 풀업코드에 응답하여 상기 제1 노드의 신호를 조절하는 제2 풀업부;
    상기 풀다운코드에 응답하여 상기 제1 노드의 신호를 조절하는 풀다운부;
    상기 기준전압과 상기 제1 노드의 신호를 비교하여 제2 비교신호를 생성하는 제2 비교부; 및
    상기 제2 선택신호와 상기 제2 비교신호에 응답하여 상기 풀다운코드를 상기 기설정된 레벨조합으로 설정하거나 카운팅하는 제2 코드 생성부를 포함하는 코드 생성 회로.
  12. 제 11 항에 있어서, 상기 제2 코드 생성부는
    상기 제2 선택신호와 상기 제2 비교신호에 응답하여 상기 풀다운코드를 상기 기설정된 레벨조합으로 설정하는 제2 코드 설정부; 및
    상기 제2 선택신호와 상기 제2 비교신호에 응답하여 상기 풀다운코드를 카운팅하는 제2 카운터를 포함하는 코드 생성 회로.
  13. 제 12 항에 있어서, 상기 제2 코드 설정부는
    상기 제2 비교신호를 래치하여 제2 래치비교신호를 생성하는 제2 래치부; 및
    상기 제2 래치비교신호와 상기 제2 선택신호에 응답하여 상기 풀다운코드를 접지전압과 외부전압을 이용하여 상기 기설정된 레벨조합으로 설정하는 제2 코드 출력부를 포함하는 코드 생성 회로.
KR1020110018172A 2011-02-28 2011-02-28 코드 생성부 및 이를 포함한 코드 생성 회로 KR101204679B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110018172A KR101204679B1 (ko) 2011-02-28 2011-02-28 코드 생성부 및 이를 포함한 코드 생성 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110018172A KR101204679B1 (ko) 2011-02-28 2011-02-28 코드 생성부 및 이를 포함한 코드 생성 회로

Publications (2)

Publication Number Publication Date
KR20120098306A true KR20120098306A (ko) 2012-09-05
KR101204679B1 KR101204679B1 (ko) 2012-11-26

Family

ID=47109385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110018172A KR101204679B1 (ko) 2011-02-28 2011-02-28 코드 생성부 및 이를 포함한 코드 생성 회로

Country Status (1)

Country Link
KR (1) KR101204679B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114255801A (zh) * 2020-09-24 2022-03-29 长鑫存储技术有限公司 双参考电压产生器、均衡电路及存储器
US11881281B2 (en) 2020-09-24 2024-01-23 Changxin Memory Technologies, Inc. Dual reference voltage generator, equalizer circuit, and memory

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114255801A (zh) * 2020-09-24 2022-03-29 长鑫存储技术有限公司 双参考电压产生器、均衡电路及存储器
CN114255801B (zh) * 2020-09-24 2023-09-15 长鑫存储技术有限公司 双参考电压产生器、均衡电路及存储器
US11881281B2 (en) 2020-09-24 2024-01-23 Changxin Memory Technologies, Inc. Dual reference voltage generator, equalizer circuit, and memory

Also Published As

Publication number Publication date
KR101204679B1 (ko) 2012-11-26

Similar Documents

Publication Publication Date Title
US9391612B2 (en) Output circuit for semiconductor device, semiconductor device having output circuit, and method of adjusting characteristics of output circuit
KR101024244B1 (ko) 임피던스 조절 장치
TWI383401B (zh) 阻抗調整電路及具有該電路之半導體記憶體裝置
US8441282B2 (en) Impedance calibration circuit and impedance calibration method
KR100853466B1 (ko) 온 다이 터미네이션 장치 및 이의 캘리브래이션 동작을빠르게 하기 위한 방법
US7944233B1 (en) Data output circuit
KR100744039B1 (ko) 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
KR100937951B1 (ko) 캘리브래이션 회로, 온 다이 터미네이션 장치 및 반도체 메모리 장치
KR100904482B1 (ko) 온 다이 터미네이션 장치의 캘리브래이션 회로
KR101110795B1 (ko) 임피던스 코드 생성회로 및 이를 포함하는 반도체 장치
KR100744004B1 (ko) 온 다이 터미네이션 회로를 구비하는 반도체메모리소자 및그의 구동방법
KR100886644B1 (ko) 온 다이 터미네이션 장치의 캘리브래이션 회로
KR100863535B1 (ko) 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
KR101204674B1 (ko) 반도체집적회로
KR20110131695A (ko) 임피던스 조절 장치
JP2010021994A (ja) ターミネーション抵抗回路
KR100985414B1 (ko) 뱅뱅에러를 방지하기 위한 홀드회로 및 뱅뱅에러 방지방법,홀드회로를 포함하는 캘리브래이션 회로와아날로그-디지털 변환기
KR20130072042A (ko) 터미네이션 회로
KR101204679B1 (ko) 코드 생성부 및 이를 포함한 코드 생성 회로
KR100937996B1 (ko) 온다이 터미네이션 장치
TW202032142A (zh) 校準電路以及包括其的半導體裝置
KR100933670B1 (ko) 캘리브래이션 회로 및 집적회로
KR101175245B1 (ko) 임피던스 조절회로 및 이를 포함하는 집적회로 칩
KR100968419B1 (ko) 병렬 저항 회로 및 이를 포함하는 온 다이 터미네이션장치, 반도체 메모리 장치
KR20090022043A (ko) 온 다이 터미네이션 장치의 캘리브래이션 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151020

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171025

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee