KR20120061788A - 광 전기 복합 배선 모듈 및 그 제조 방법 - Google Patents

광 전기 복합 배선 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR20120061788A
KR20120061788A KR1020120053251A KR20120053251A KR20120061788A KR 20120061788 A KR20120061788 A KR 20120061788A KR 1020120053251 A KR1020120053251 A KR 1020120053251A KR 20120053251 A KR20120053251 A KR 20120053251A KR 20120061788 A KR20120061788 A KR 20120061788A
Authority
KR
South Korea
Prior art keywords
optical element
optical
circuit board
wiring
lsi
Prior art date
Application number
KR1020120053251A
Other languages
English (en)
Other versions
KR101238977B1 (ko
Inventor
나오끼 마쯔시마
노리오 주조
야스노부 마쯔오까
도시끼 스가와라
마도까 미나가와
사오리 하마무라
사또시 가네꼬
쯔또무 고노
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20120061788A publication Critical patent/KR20120061788A/ko
Application granted granted Critical
Publication of KR101238977B1 publication Critical patent/KR101238977B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4204Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0274Optical details, e.g. printed circuits comprising integral optical means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Semiconductor Lasers (AREA)

Abstract

광 소자의 구동 회로 또는 증폭 회로 LSI와 광 소자의 전기 배선을 박막 배선층에 의해 단거리로 접속함으로써, 채널당의 전송 속도를 높이고 또한 소비 전력의 증대를 방지한다. 또한, 전송 장치에의 접속 방식이 커넥터 등 간편하고, LSI의 실장도 종래 기술에 의한 것이기 때문에, 조립이 용이하고 또한 고신뢰를 실현할 수 있다. 즉, 본 발명에 따르면, 성능, 양산성 모두 우수한 광 전기 복합 배선 모듈 및 이것을 이용한 전송 장치를 제공할 수 있다. 광 소자(2a, 2b)를, 제1 회로 기판(1)에 형성된 광 도파로(11)와 광 결합할 수 있도록, 제1 회로 기판(1) 상에 배치하고, 광 소자의 상층에 전기 배선층(3)을 광 소자의 전극과 전기 배선층(3)의 배선이 전기적으로 접속되도록 적층하고, 전기 배선층(3) 상에 LSI를 실장하여 전기적으로 접속한 구조로 하는 것을 특징으로 하는 광 전기 복합 배선 모듈이다.

Description

광 전기 복합 배선 모듈 및 그 제조 방법{OPTOELECTRIC COMPLEX WIRING MODULE AND MANUFACTURING METHOD THEREOF}
본 발명은, 전송 장치 내에서 송수신되는 대용량의 광 신호를 처리하는 광 전기 복합 배선 모듈과 그 제조 방법에 관한 것이다.
최근, 정보 통신 분야에서, 광 신호에 의한 통신 트래픽의 정비가 급속하게 행해지고 있으며, 지금까지 기간, 메트로, 액세스계 등의 수㎞ 이상의 비교적 긴 거리에 대하여 광 파이버망이 전개되어 왔다. 금후에는 또한, 전송 장치간(수m?수백m), 혹은 장치 내(수㎝?수십㎝) 등의 근거리도 대용량 데이터를 지연없이 처리하기 위해서 광 신호를 이용하는 것이 유효하며, 라우터, 서버 등의 정보 기기 내부의 LSI간 또는 LSI-백 플레인간 전송의 광화가 진행되고 있다.
광 신호 전송 구조를 구축할 때, 중요시되는 것이 광전 변환 소자(광 소자)와 광 도파로나 광 파이버 등의 광 전송로의 결합 부분이다. 발광 소자로부터의 광을 광 배선에 전파시키거나, 또는 광 전송로로부터 전파한 광을 수광 소자에 입사시킬 때, 충분히 효율적으로 광 결합시키기 위해서, 광 소자와 광 전송로의 위치 정렬을 고정밀도로 행할 필요가 있다. 한편, 양산성이나 실용성을 고려하면, 광 결합부나, 정보 기기에 이용되는 LSI는, 용이하게 제거?교환할 수 있는 것이 바람직하다.
예를 들면, 일본 특허 공개 제2006-133763호 공보에서는, 광 소자와 광 전송로의 결합을 가이트 핀으로 위치 정렬하고, 소켓 핀을 이용하여 광 소자와 LSI를 실장하는 구조로 하고 있다. 이에 의해, 비교적 용이하게 광 소자와 광 전송로의 위치 정렬이 가능하게 되고, 또한 소켓 핀으로 실장함으로써, LSI의 착탈이 용이하게 되어 있다.
또한, 일본 특허 공개 제2004-233991에서는, 광 소자 상에 광 도파로를 갖는 기판을 배치하고, 광 소자로부터 LSI에 전기 신호를 보내도록 하고 있다.
<선행 기술 문헌>
[특허 문헌]
[특허 문헌 1] 일본 특허 공개 제2006-133763호 공보
[특허 문헌 2] 일본 특허 공개 제2004-233991호 공보
그러나, 상기한 구조에서는, 이하의 문제점이 생긴다. 우선, 광 소자와 LSI의 거리를 짧게 할 수 없는 점을 들 수 있다. 특허 문헌 1에 기재된 구조에서는, 광 소자는 LSI의 바로 아래가 아니라 외측에 배치된다. 따라서, 광 소자에 신호를 전파시키기 위해서는, 그 사이를 전기 배선으로 접속해야만 한다. 또한, 특허 문헌 2에 기재된 구조에서는, 기판에 대하여 광 소자가 LSI의 반대측에 있기 때문에, 광 소자로부터 LSI까지의 전기 배선의 거리가 길어진다. LSI로부터의 신호의 전송 속도를 빠르게 하여도, 전기 배선의 부분이 율속으로 되어 충분한 전송 속도가 얻어지지 않는다. 또한, 전기 배선이 길어지는 만큼 손실도 증대하고, 그 결과 소비 전력이 증대될 염려가 있다. 또한, 실장 밀도를 충분히 높게 할 수 없어, 기판의 대형화를 초래한다. 광 소자와 광 전송로의 위치 정렬 정밀도에 관해서도, 각 가이드 핀, 각 소켓 핀의 위치 공차를 생각하면, 모든 채널에서 효율적으로 위치 정렬하고자 하면, 접합부에 큰 응력이 걸려, 신뢰성이 현저하게 뒤떨어지는 것이 예상된다.
본 발명의 목적은, LSI와 광 소자의 거리를 짧게 하여, 채널당의 전송 속도를 높게 할 수 있고, 또한 소비 전력을 작게 할 수 있는 구조로 하는 것, 및 실용성을 고려하여, LSI나 부품의 착탈이 용이한 광 전기 융합 배선 모듈 그것을 이용한 전송 장치와, 그 제조 방법을 제공하는 것에 있다.
본 발명은, 상기 과제를 해결하기 위해서, 광 신호를 전파하는 광 도파로를 갖는 제1 회로 기판과, 상기 제1 회로 기판 상에 설치되며, 상기 광 도파로와 광 결합하는 광 소자와, 상기 제1 회로 기판 및 상기 광 소자 상에 형성된 절연막과, 상기 절연막 상에 형성된 배선 패드와, 상기 광 소자와 상기 배선 패드를 전기적으로 접속하는 전기 배선과, 상기 배선 패드 상에 설치되어 전기적으로 접속되는 반도체 소자를 구비하고, 상기 광 소자는, 상기 제1 회로 기판의 상기 반도체 소자측의 면이며, 또한 상기 반도체 소자를 상기 제1 회로 기판에 투영한 투영면 내에 설치되어 있는 것을 특징으로 하는 광 전기 복합 배선 모듈 및 그 제조 방법을 제공한다.
본 발명에 따르면, 반도체 소자와, 광 소자 사이를 단거리의 박막 배선에 의해 전기적으로 접속할 수 있기 때문에, 채널당의 전송 속도를 높게 할 수 있고, 또한 소비 전력의 증대를 방지할 수 있다. 또한, 반도체 소자의 실장은 땜납 접합 등의 종래의 간편한 기술에 의한 것으로, 용이하게 조립할 수 있고, 또한 착탈도 특별한 기술을 필요로 하지 않는다. 또한, 정보 기기의 보드에의 실장은, 종래의 접합 기술 또한 커넥터에 의한 것으로, 고정밀도의 위치 정렬 등, 특별한 기술을 필요로 하지 않는다. 따라서, 조립이나, 착탈?교환은 용이하다.
이상으로부터, 대전송 용량이면서 용이하게 조립할 수 있는 광 전기 융합 배선 모듈을 제공할 수 있다.
도 1은 본 발명에 따른 제1 실시 형태를 도시하는 모식도.
도 2의 (a)?(f)는 본 발명에 따른 제1 실시 형태에 대한 제조 방법을 도시하는 모식도.
도 3은 본 발명에 따른 제2 실시 형태를 도시하는 모식도.
도 4는 본 발명에 따른 제3 실시 형태를 도시하는 모식도.
도 5의 (a)?(f)는 본 발명에 따른 제3 실시 형태에 따른 제조 방법을 도시하는 모식도.
도 6은 본 발명에 따른 제4 실시 형태를 도시하는 모식도.
도 7은 본 발명에 따른 제5 실시 형태를 도시하는 모식도.
도 8의 (a)?(f)는 본 발명에 따른 제5 실시 형태에 따른 제조 방법을 도시하는 모식도.
도 9는 본 발명에 따른 제6 실시 형태를 도시하는 모식도.
도 10은 본 발명에 따른 제7 실시 형태에 따른 전송 장치의 형태를 도시하는 모식도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 제1 회로 기판
11 : 광 도파로
12 : 제1 회로 기판의 전기 배선
13 : 제1 회로 기판의 표층
14 : 제1 회로 기판의 전극 패드
15 : 광 도파로의 단부(45° 미러)
16 : 전극 패드
17 : 도체 패드
18 : 도체층
19 : 제1 회로 기판의 방열 비아
2 : 광 소자
2a : 발광 소자(면 발광형 반도체 레이저)
2b : 수광 소자(면 입사형 포토다이오드)
21a, 21b, 22a, 22b, 23a, 23b : 광 소자의 전극
24a, 24b : 스터드 범프
3 : 박막 배선층
31, 34 : 박막 배선층의 박막 절연층
32 : 박막 배선층의 비아
33, 35 : 박막 배선층의 전기 배선층
36 : 박막 배선층의 전극 패드
37 : 박막 배선층의 방열 비아
4, 43 : LSI
41 : LSI의 전극 패드
42 : LSI 접합 범프
44a : LSI(드라이버 회로)
44b : LSI(트랜스 임피던스 앰프 회로)
51 : 접착제
52 : 수지
53 : 접합재(접착제)
6 : 제2 회로 기판
61 : 제2 회로 기판의 절연 기판
62 : 제2 회로 기판의 배선
64 : 제2 회로 기판의 쓰루홀
65 : 땜납
71 : 방열 부재(방열 핀)
81 : 땜납 범프
82 : 친 회로 기판
83 : 광 커넥터
84 : 광 전송로(광 파이버)
91 : 광 신호
101a, 101b : 렌즈
이하에, 도면을 이용하여, 본 발명의 실시 형태를 상세하게 설명한다.
<실시예 1>
우선, 도 1에, 본 발명의 제1 실시 형태를 도시한다. 본 도면은, 본 발명에 따른 광 전기 융합 배선 모듈의 단면도이다. 제1 회로 기판(1)은, 광 전송로인 광 도파로(11)가 설치되고, 그 상층 또는 하층에 전기 배선(12)이 설치되어 있다. 회로 기판(1)의 표층(13)에는, 전기 배선(12)에 전기적으로 접속되어 있는 전극 패드(14)가 구비되어 있다. 광 도파로(11)의 단부(15)는 약 45° 경사져 있어, 광 신호의 방향을 약 90°상방으로 구부릴 수 있는 구조로 되어 있다. 본 실시예에서는, 실장 밀도를 향상시키기 위해서 광 도파로(11)를 2층으로 하고 있지만, 1층 혹은 3층 이상이어도 무방하다.
광 소자(2a, 2b)는, 제1 전자 회로(1)의 표층(13)에 실장되어 있다. 본 실시예에서는, 광 소자(2a)는 면 발광형의 반도체 레이저(발광 소자), 광 소자(2b)는, 면 입사형의 포토다이오드(수광 소자)이다. 이들 광 소자(2a, 2b)는, 실장 밀도의 관점에서는 복수의 발광점/수광면이 집적되어 있는 어레이형의 것이 바람직하지만, 1채널의 것이어도 무방하다. 광 소자에 전류를 흘리기 위한 전극(21a, 22a, 21b, 22b)은, 본 실시예에서는 제1 회로 기판(1)으로부터 먼 측(본 도면에서는 상측)에 구비된다. 이들 전극은, 그 광 소자(2a, 2b)의 상층에 형성되어 있는 박막 배선층(3)의 전기 배선(33)에 전기적으로 접속되어 있다. 박막 배선층(3)은, 전기 배선층(33, 35) 및 절연층(31, 34) 및 박막 배선층(3)의 표층의 전극 패드(36)를 구비하고 있고, 광 소자(2a, 2b)의 상층에 형성되며, 비아(32)를 통하여 광 소자(2a, 2b)의 각 전극 패드 및 제1 회로 기판(1)의 전극 패드(14)를 박막 배선의 표층 전극 패드(36)에 전기적으로 연결하는 구조로 되어 있다.
박막 배선층(3) 상에는 LSI(반도체 소자)(4)가 배치되어 있다. LSI(4)에는 전극 패드(41)가 구비되고, 이것과 박막 배선층의 전극 패드(36)가, 범프(42)를 통하여 전기적으로 접속하고 있다. 범프(42)는, 땜납 볼이나 Au의 스터드 범프, 혹은 도금에 의한 범프 등이어도 무방하다. LSI(4)에는, 본 실시예에서는 반도체 레이저용의 구동 회로, 포토다이오드용의 증폭 회로가 집적되어 있다. 물론, LSI(4)와 이들 구동/증폭 회로 IC를 독립시킨 구조로 하여도 무방하다. 본 실시예에서는, 광 소자(2a, 2b)는, LSI(4)의 바로 아래, 즉 LSI(4)를 회로 기판(1)에 투영한 투영면 내에 배치함으로써, 광 소자(2)로부터 LSI(4)까지의 거리를 작게 하여, 전송 속도를 크게, 소비 전력을 작게 하고 있다. 또한, 배선의 거리가 작으므로, 제조도 간이해진다.
다음으로, 도 2에 따라서, 도 1의 제조 방법의 일례를 설명한다. 우선, 도 2의 (a)는, 2개의 광 도파로(11), 전기 배선(12), 전극 패드(14)를 갖는 제1 회로 기판(1)을 도시하는 도면이다. 이 표층(13)에 광 소자(2a, 2b)를 광 도파로(15)와 광 결합하도록 탑재한다(도 2의 (b)). 회로 기판(1)과 광 소자(2)를 고착하는 수단으로서, 본 실시예에서는, 사용하는 광의 파장에 대하여 투명한 접착제(51)를 이용하였다. 접착제의 도포 방법으로서는, 고착 전의 접착제를 광 소자의 접착면에 전사하고, 그 상태에서 기판(1) 상에 탑재하는 방식을 이용하였지만, 기판 상에 접착제를 적하하는 방법이어도 무방하다. 광 소자를 탑재할 때는, 광 도파로와 광 소자가 효율적으로 광 결합하기 위해서, 광 도파로의 단부(15)와 위치 정렬할 필요가 있다. 따라서, 광 소자의 탑재 장치(마운터 또는 본더)는, 필요한 탑재 정밀도를 확보할 수 있는 장치를 사용하였다. 어레이형의 광 소자를 이용하면,발광점 또는 수광면이 증가하기 때문에, 탑재 정밀도는 엄격한 방향으로 되지만, 발광점간/수광면간의 위치 어긋남은, 웨이퍼 프로세스에서 일괄적으로 형성하고 있기 때문에 무시할 수 있을 정도로 작은 것, 광 도파로간의 단부에 관해서도, 포토리소그래피 등에 의해 일괄 형성하기 때문에 마찬가지로 작으므로, 실질적으로는 1채널품과 거의 동일한 탑재 정밀도로 실장 가능하다. 특허 문헌 1의 도 6에 도시된 바와 같은, 모듈에 광 소자를 탑재한 후에 일괄적으로 광 결합시키는 방식을 채용하면, 각 채널의 위치 어긋남의 영향으로, 실질적으로 매우 높은 탑재 정밀도가 요구된다. 본 발명은, 이 과제를 해결할 수 있는 것으로, 조립 용이성을 비약적으로 향상시킬 수 있다. 또한, 전술한 바와 같이, 특허 문헌 1에서 염려되는, 각 접속부에서의 과대한 응력도 발생하지 않는다. 게다가, 광 소자와 광 도파로는, 광 도파로의 상부 클래드 부분만, 혹은 표층에 형성되는 수지층분의 거리, 즉 수?수십㎛를 두고 광 결합되기 때문에, 광 결합 효율을 높게 취할 수 있다. 또한, 광 소자와 광 도파로 사이에 공기층이 없기 때문에, 먼지나 물방울이 부착되어 광 출력의 저하를 초래할 포텐셜도 없다. 또한, 특허 문헌 1의 도 6과 같이, 광 결합부로부터 먼 곳에서 고정함으로써, 외력이나 열 응력에 의한 변형 기인의 광 출력의 저하를 일으킬 가능성도 없다. 즉, 매우 간편한 방법으로 높은 광 결합 효율과, 광 출력의 안정성을 실현할 수 있다. 물론, 광 소자와 광 도파로간에 집광 기구를 설치하여, 광 결합 효율을 더욱 향상시키는 구조로 하여도 무방하다.
또한, 광 소자의 고정 방법에 관해서는, 광로를 방해하지 않는 것이면, 투명하지 않은 접착제를 이용하여도 무방하다. 또한, 광 소자의 회로 기판측에 메탈라이즈를 형성할 수 있으면, 땜납 접합을 이용하여도 무방하다.
다음으로, 광 소자의 상층에 박막 배선층(3)을 형성한다. 우선, 제1 박막 절연층(31)을 형성하기 위해서 바니시 상태의 절연 수지를 도막한다. 다음으로, 광 소자의 전극 및 제1 회로 기판 표층의 전극에 전기적으로 접속하기 위해서, 절연 수지에 쓰루홀(32)을 형성한다(도 2의 (c)). 비아(32)용 구멍의 형성 방법은, 본 실시예에서는 감광성이 있는 절연 수지 재료를 이용하여, 포토리소그래피에 의해 형성하고, 그 후 수지 재료를 경화시키는 방법을 적용하였다. 또한, 절연 재료의 형성 방법에 대해서는, 상기 이외의, 예를 들면 B 스테이지 상태의 수지 필름을 압착하는 방법이어도 무방하다. 또한 미리 광 소자가 들어가는 관통 구멍을 뚫은 수지 시트를 압착하고, 그 후 관통 구멍과 광 소자의 공극에 바니시를 충전한다고 하는 방식이어도 무방하다. 비아홀 형성 방법에 관해서도, 상기 이외의 드라이 에칭, 레이저, 샌드 블러스트 등의 방법을 이용하여도 무방하다. 다음으로, 박막 전기 배선(33)을 형성한다. 비아(32)의 충전에는 전기 도금을 이용하였다. 이하, 도시하지 않지만, 전기 도금에 의한 배선층 형성 방법을 설명한다. 우선, 스퍼터링에 의해 기판 표면 전체에 시드막을 형성한다. 시드막의 구성은, 접착층 Cr막과 Cu막의 적층 구조로 하였다. 다음으로,Cu의 전기 도금을 실시하여, 비아홀에 Cu를 충전한다. 본 실시예에서는 필드 비아의 구조로 하였지만, 중심부에 도체가 존재하지 않는, 컨포멀 타입의 구조이어도 무방하다. 또한, 배선층의 형성 방법에 관해서도, 도금을 이용하지 않고, 스퍼터링 성막만으로 하여도 무방하다. 이에 의해, 기판 표면 전체에 Cu막이 형성된다. 다음으로 포토리소그래피에 의해 배선 패턴의 분리를 행하여, 도 2의 (d)에 도시한 구조에 이른다.
도 2의 (c) 및 도 2의 (d)를 반복함으로써, 박막 배선층의 2층째(34, 35)를 형성한다(도 2의 (e)). 최상층은, LSI(4)를 접합하기 위한 범프(42)에 알맞은 재료를 이용한 전극 패드(36)를 형성한다. 전극 패드(36)는, 광 소자(2)의 바로 위로 되도록 하고 있다. 본 실시예에서는, 도시하고 있지 않지만, 땜납 접속 전극용으로서, Ni/Au막을 형성하였다. 또한, 본 실시예에서는, 박막 배선층은 2층으로 하였지만, 이것은, LSI와 광 소자나, 제1 회로 기판(1)과의 전기 배선의 형태에 따라서는, 1층 혹은 3층 이상으로 하여도 된다. 또한, 박막 배선층의 형성 방법에 관해서도, 본 실시예 이외의 공지의 방법도 이용하여도 무방하다.
마지막으로, 박막 배선층(3) 상에 LSI(4)를 실장한다(도 2의 (f)). 본 실시예에서는, 반도체 레이저의 구동 회로 및 포토다이오드의 증폭 회로가 집적된 LSI를 적용하였다. 접합 방법은, Sn계의 땜납을 이용한 범프(42)를 이용하여, LSI(4)를 탑재한 후 리플로우 접합을 행하였다. LSI(4)에 관해서는, 앞에서도 설명한 바와 같이, LSI(4)로부터 구동 회로나 증폭 회로를 독립시켜, 각각 개별로 실장한 것이어도 무방하다. 또한, 범프 접합 방식에 관해서도, 예를 들면 Au 범프에 의한 초음파 접합, Au 범프와 땜납에 의한 접합, 또한 도금 범프를 형성하여 땜납 접합하는 등, 다른 방식을 이용하여도 무방하다. 땜납 범프 접합 방식의 메리트로서는, 땜납 융점 이상의 온도로 올림으로써, 용이하게 LSI를 제거하거나 혹은 교환하는 것을 용이하게 행할 수 있는 점이다.
본 발명에 따른 광 전기 융합 배선 모듈의 양산성을 더욱 향상시키는 수단으로서, 용장성을 부여한다고 하는 수단이 있다. 구체적으로는, 실제로 사용하는 것 보다도 많은 수의 광 소자(2)와 광 도파로(11)의 조합을 구비하는 것이다. 만약 광 소자와 LSI를 연결하는 박막 배선에 불량이 발생한 경우, 혹은 광 소자나 광 도파로에 불량이 발생한 경우, 예비로서 준비한 배선?광 소자?광 도파로를 사용한다. 만약 결함 없이 형성할 수 있었던 경우에는, 회로적 혹은 물리적으로 예비회로를 사용할 수 없는 상태로 한다.
<실시예 2>
다음으로, 본 발명에 따른 제2 실시 형태를, 도 3을 이용하여 설명한다. 도 3과 도 1의 차이는, 광 소자(2)가, 소자 단독이 아니라 제2 회로 기판(6)에 탑재된 것이라고 하는 점이다. 제2 회로 기판(6)은, 절연 기판(61), 표리의 배선(62, 63), 표리의 배선을 전기적으로 접속하는 쓰루홀(64)로 이루어진다. 제2 회로 기판(6)을 이용하는 목적은, 우선 광 소자(2)의 검사를 용이하게 행할 수 있도록 하기 위해서이다. 즉, 광 소자를 제2 회로 기판(6)에 탑재한 상태에서 검사를 행함으로써, 취급이 용이하게 되고, 또한 광 소자에의 전류의 인가도 행하기 쉬워진다. 또한, 광 소자를 제1 회로 기판(1)에 탑재할 때도, 소자의 치수가 커지기 때문에, 취급이 용이해진다고 하는 메리트가 있다.
광 소자(2)와 제2 회로 기판(6)의 접합에는, Au-Sn을 주성분으로 하는 땜납(65)을 이용하였다. 이에 관해서도, Au 범프의 초음파 접합, Au 범프와 땜납의 접합, 도전성 접착제 등, 다른 방식이어도 무방하다.
제조 방법에 관해서는, 광 소자(2)를 제2 회로 기판(6)에 접속한 상태에서, 제1 회로 기판(1)측에 광 소자(2)를 향하여 접착하고, 제2 회로 기판(6)의 전극(63)과 박막 배선층(3)의 전극을 전기적 접속하도록 형성한다고 하는 것 이외는, 제1 실시예와 마찬가지이다. 접착제(51)에 관해서는, 도면에 도시한 바와 같이 광 소자(2) 전체를 덮어, 제2 기판까지 접착하도록 도포하고 있지만, 실시예 1과 같이 광 소자와 제1 회로 기판의 대향하는 면에만 도포하는 방법이어도 무방하다.
<실시예 3>
다음으로, 본 발명에 따른 제3 실시 형태를, 도 4 및 도 5를 이용하여 설명한다. 도 4는 광 전기 복합 배선 모듈의 단면도, 도 5는 그 제조 방법을 도시하는 모식도이다. 본 실시예는, 광 소자(2)의 전극(23)이 제1 회로 기판(1)측에 있는 경우의 형태이다. 제1 회로 기판(1)은, 그 표면에 광 소자 접속용의 전극(16)을 구비하고 있고, 이 전극(16)에 광 소자를 범프(24)를 이용하여 접속함과 함께, 그 전극(16)을 비아(32)와 접속하고 있다.
본 실시예에 따른 광 전기 복합 배선 모듈의 제조에서는, 우선, 제1 회로 기판(1)의 광 소자를 탑재하는 근방에, 광 소자(2)의 전극(24)과 전기적으로 접속하기 위한 전극(16)을 구비한 구조로 한다(도 5의 (a)). 다음으로, 광 소자(2)를 전기적인 접속을 할 수 있는 방식으로 제1 회로 기판(1)에 접합한다. 본 실시예에서는, 광 소자의 전극(23a, 23b)에 Au의 스터드 범프(24a, 24b)를 사전에 형성하고, 이것과 전극(16) 표면의 Au에 초음파를 인가시켜 접합하였다. 다음으로, 제1 회로 기판(1)의 표층(13)과 광 소자(2a, 2b) 사이에 생긴 공극에, 사용하는 광의 파장에 대하여 투명한 수지(52)를 삽입하고, 경화시킨다. 본 실시예에서는 실리콘 수지를 이용하였다(도 5의 (b)). 다음으로, 광 소자의 상층에 박막 배선층(3)을 형성한다. 제1 박막 절연층(31)을 형성하고, 제1 회로 기판 표층의 전극에 전기적으로 접속하기 위해서, 절연 수지에 쓰루홀(32)을 형성하는 바는 동일하지만, 광 소자의 전극(16)에 접속하기 위한 쓰루홀은 형성하지 않고, 광 소자에 전기적으로 접속되는 기판 상의 전극(16)에 접속되는 쓰루홀(32)을 형성하는 점이 실시예 1과는 상이하다(도 5의 (c)). 이 후에는, 제1 실시예와 마찬가지의 프로세스에 의해 모듈을 형성한다. 박막 배선층(3)의 전기 배선은, 광 소자의 전극과 직접적으로가 아니라, 광 소자의 전극에 연결되어 있는 제1 회로 기판(1)의 전극(15)을 전기적으로 접속하는 구조로 된다(도 5의 (d)?(f)).
또한, 광 소자의 전극이 표리면에 존재하는 경우에는, 도시는 하지 않지만, 제1 실시예와 본 실시예의 복합 형태를 취하면 된다. 즉, 광 소자(2)의 회로 기판(1)측의 전극(23)은, 기판 상의 전극(16)을 통하여 비아(32)에 접속하고, 회로 기판과 반대측의 전극(23)은, 직접 비아(32)에 접속된다. 또한, 본 발명 및 본 발명과 제1 실시예와의 복합 형태는, 제2 실시예에 도시되는, 광 소자가 제2 회로 기판에 탑재된 형태에 대해서도 적용 가능하다.
<실시예 4>
다음으로, 본 발명의 제4 실시 형태에 대하여, 도 6을 이용하여 설명한다. 실시예 1?3에서는,LSI(4)가 배선층(3) 상에만 실장되는 형태로 되어 있지만, 본 실시예에서는 LSI(4)의 기능의 일부를 별체로 하여, 그것을 광 소자(2)와 동일한 평면 상에 실장한 구조로 되어 있다. 본 실시예에서는, 별체의 LSI(44a, 44b)는, 각각 발광 소자(2a)를 구동하는 드라이버 회로, 수광 소자(2b)의 포토 커런트를 전압으로 변환하여 증폭하는 트랜스 임피던스 앰프 회로로 하였다. LSI(43)는, 실시예 1?3에 설명한 LSI(4)로부터, 이들 회로의 기능을 제외한 것으로 하였다. LSI(44a, 44b) 상에는, 광 소자(2a, 2b)와 마찬가지로 절연층(31, 34)이 형성되어 있다. 또한,LSI(44a, 44b)는, 광 소자(2a, 2b)와, 표층 전극 패드(36)에 접속되어 있다.
본 실시예의 제조 방법은, 실시예 3의 도 5에 도시된 방식에 준한다. LSI(44a, 44b) 모두, 광 소자(2a, 2b)와 마찬가지로, 소자의 전극 패드에 Au의 스터드 범프를 사전에 형성하고, 이것과 기판측의 전극(16) 표면의 Au에 초음파를 인가함으로써 접합하였다.
LSI(44a, 44b)의 실장 방식은, 실시예 1의 광 소자와 같이, 회로면을 위로 하여 기판에 접착하여 상면으로부터 전기적으로 접속하는 방법으로 하여도 무방하다. 단, 이들 LSI를 고정하는 접착제는, 광 신호가 전파되는 부분은 아니기 때문에 투명할 필요는 없다. 광 소자와 LSI의 전기적 접속은 동일한 방식 쪽이, 프로세스가 보다 간략하게 되어 바람직하지만, LSI 및 광 소자의 전극 위치에 따라서는 실시예 1의 구조와의 복합이어도 무방하다.
또한, 본 실시예에서는 LSI(44a, 44b)는 광 소자와 동일 평면 상에 탑재하였지만, 박막 배선층(3) 중의, 다른 평면 상에 설치하여도 된다.
<실시예 5>
다음으로, 본 발명에 따른 제5 실시 형태를, 도 7 및 도 8을 이용하여 설명한다. 도 7은 광 전기 복합 배선 모듈의 단면도, 도 8은 그 제조 방법을 도시하는 모식도이다. 본 실시예는, 광 소자(2)와 광 도파로(11)의 단부(15)를 연결하는 광축 사이에, 렌즈(101)를 구비한 구조로 되어 있는 것이 특징이며, 이에 의해 광 결합 효율을 더욱 향상시킬 수 있다.
광 소자(2a, 2b)는, 각각 렌즈(101a, 101b)의 상부에 실장되어 있다. 발광 소자(2a)로부터의 출사광은, 임의의 퍼짐각을 갖고 방출되지만, 광축 상에 렌즈를 설치함으로써 광은 집광되어, 효율적으로 광 도파로(11)에 결합한다. 렌즈의 초점 거리로서는, 광 소자의 빔 퍼짐각, 광 도파로의 코어 치수, 각각의 부재의 위치 관계 등으로부터, 결합 효율이나 위치 어긋남 톨러런스가 양호해지는 값을, 기존의 광 결합 계산에 의해 정하면 된다. 수신측에서는, 광 도파로(11)로부터 전송된 광은 동일하게 임의의 퍼짐각을 갖고 방출되지만, 이쪽도 렌즈(101b)에 의해 집광되어, 수광 소자(2b)의 개구에 효율적으로 수광된다. 렌즈의 초점 거리의 설정에 관해서는 발광측과 마찬가지이다. 상기 이외의 구조에 관해서는, 실시예 1에 도시한 도 1과 마찬가지이다.
다음으로, 도 8에 따라서, 도 7의 제조 방법의 일례를 설명한다. 우선, 도 8의 (a)는 광 소자(2a, 2b)와 렌즈(101a, 101b)를 고정하는 공정을 도시하고 있다. 광 소자의 발광/수광점과 렌즈의 광축 중심을 위치 정렬한 후, 이들을 렌즈 상에 설치된 접합재(53)를 이용하여 고정한다. 본 실시예에서는 접합재(53)에 접착제를 이용하였지만, 접합재는, 그 이외의 예를 들면 땜납이어도 무방하다. 렌즈와 광 소자가 부딪치는 일이 없도록, 렌즈의 곡면은, 도면과 같이 접합면에 대하여 움푹 팬 부분에 볼록 형상으로 형성되는 것이 바람직하다. 또한, 도시하지 않지만, 렌즈(101a, 101b)와는 별도로 광 소자의 렌즈와 접합하는 측의 면에 렌즈 곡면을 형성하여도 무방하다. 물론, 도면에 도시된 렌즈(101a, 101b)와 광 소자에 형성한 렌즈를 모두 채용한, 2매 렌즈계로 하여도 무방하다. 광 소자와 렌즈를 고정할 때는, 광 도파로(11)와 광 소자(2)가 효율적으로 광 결합하기 위해서, 광 도파로(11)의 단부(15)와 위치 정렬할 필요가 있다. 따라서, 광 소자의 탑재 장치(마운터 또는 본더)는, 필요한 탑재 정밀도를 확보할 수 있는 장치를 사용하였다.
이와 같이 하여 제작한 광 소자(2)와 렌즈(101)의 일체 부품을, 회로 기판의 표층(13)에 광 도파로의 단부(15)와 광 결합하도록 하는 위치에 탑재한다(도 8의 (b)). 회로 기판(1)과 렌즈(101)를 고착하는 수단으로서, 사용하는 광의 파장에 대하여 투명한 접착제(51)를 이용하였다. 접착제(51)의 도포 방법은, 실시예 1에서의 광 소자에의 접착제 도포 방법과 마찬가지이다. 탑재 장치는, 광 소자와 렌즈의 고정과 마찬가지로, 필요한 탑재 정밀도를 확보할 수 있는 것을 사용하였다. 또한, 탑재의 수순으로서는, 우선 회로 기판에 렌즈(101)를 탑재하고, 그 후 렌즈(101) 상에 광 소자(2)를 탑재한다고 하는 방식을 이용하여도 된다. 또한, 렌즈의 회로 기판에의 접합재에 관해서는, 광로를 방해하지 않는 것이면 투명하지 않은 접착제를 이용하여도 무방하다. 또한, 광 소자의 회로 기판측에 메탈라이즈를 형성할 수 있으면, 땜납 접합을 이용하여도 된다. 또한, 렌즈(101)와 광 소자(2)의 측면이 거의 일치하도록 하면, 절연층(31)의 형성 시에 편리하다.
본 구조에서도, 도 1의 실시예와 동일하게 종래 기술에 비해 조립 용이성은 향상된다. 또한, 렌즈를 이용하고 있는 것에 의해 광의 집광 효과가 얻어져, 광 결합 효율은 더욱 향상된다. 광 소자와 렌즈 사이에는 공기층이 존재하는 구조이지만, 접합재로 광축 부분을 둘러싸는 구조로 하면 먼지 등이 부착될 가능성은 없고, 따라서 광 출력의 저하를 초래할 포텐셜은 없다.
이후, 광 소자의 상층에 박막 배선층(3)을 형성하지만(도 8의 (c)?(d)), 이 수순에 관해서는, 도 2에 도시한 제1 실시예와 마찬가지이다. 마지막으로 제1 실시예와 마찬가지로, 박막 배선층(3) 상에 LSI(4)를 실장하여 완성한다(도 8의 (f)). 용장성 부여에 관해서도, 제1 실시예와 마찬가지이다.
<실시예 6>
다음으로, 본 발명의 제6 실시 형태에 대하여, 도 9를 이용하여 설명한다. 실시예 1?3에서, 광 소자의 방열은, 주로 광 소자의 전극에 접속한 박막 배선층의 전기 배선에 의해 행해지지만, 본 실시예에서는, 광 소자로부터의 발열을 보다 효율적으로 방열하기 위한 구조가 부여되어 있다.
우선, 제1 회로 기판(1)의 광 소자(2)가 탑재되는 근방에는, 도체 패드(17)가 형성되어 있다. 광 소자(2a, 2b)는, 이 도체 패드(17) 상에 탑재된다. 광 소자(2)와 도체 패드(17)의 접합 방법은, 방열성을 좋게 하기 위해서, 열 전도율이 높은 접합재(53)를 이용한다. 본 실시예에서는, 땜납을 사용하였다. 광 소자의 제1 회로 기판측에는, 땜납을 접속하기 위한 표면이 Au로 이루어지는 메탈 패드(27)를 구비시켰다. 도체 패드(17)는, 제1 전자 회로 기판(1)의 표층에 넓게 형성된 도체층(18)에 연결되어 있고, 이 도체층(18)은, LSI(4)를 기판에 투영한 투영면의 밖까지 연장되어 기판의 주변 혹은 단부까지 연장되어, 히트 스프레더의 역할을 한다. 또한, 도체층(18)은, 제1 회로 기판(1)에 형성된 방열 비아(19)에 접속되어 있어, 회로 기판의 하측에 형성된 도체층(18)에도 방열할 수 있는 구조로 되어 있다. 또한, 도체층(18)은, 박막 배선층(3)에 형성된 방열용의 비아(37)에도 접속되어 있어, 이것에도 열이 전달되는 구조로 되어 있다. 방열용 비아(37)는, 박막 배선층 표층에서 방열 부재인 방열 핀(71)에 땜납 열 전도가 좋은 접합재로 접속되어, 방열 핀(71)으로부터도 방열된다. 이에 의해, 광 소자로부터의 발열이 효율적으로 방열되어, 광 전기 융합 배선 모듈의 동작 특성이 안정된다.
본 실시예에서는, 도체 패드(17)나 도체층(18)은, 방열용의 도체로서만 이용하고 있어, 도면에서는 명시되어 있지 않지만, 제1 회로 기판(1)이나 박막 배선층(3)의 전기 배선과는 기본적으로는 전기적으로 절연되어 있다. 그러나, 이들 도체 패드(17)나 도체층(18)은, 광 소자의 전극을 겸하는 구조로 하여도 되고, 또한, 그라운드 배선으로서 기능시켜도 되고, 그 경우에는 필요에 따라서 제1 회로 기판의 전기 배선 등과 전기적으로 접속되어 있어도 무방하다. 또한, 본 실시예에서는, 방열 경로를 도체층(기판의 단부), 제1 회로 기판의 방열 비아(19), 박막 배선층의 방열 비아(37)로 3개의 경로를 취하고 있지만, 모듈 전체 구조나, 광 소자의 발열량 등에 따라서 이들 중 1개 또는 2개만을 형성하는 구조로 하여도 무방하다. 또한, 방열 핀(71)은, 없애도 되고, 핀이 없는 도체 블록이나 수냉 재킷 등 다른 형태이어도 되고, 혹은 LSI(4)의 냉각 구조와 일체 형성하여도 된다. 또한, 도 2에 도시한, 광 소자가 제2 회로 기판에 탑재된 구조에 관해서도 적용 가능하다.
<실시예 7>
마지막으로, 본 발명에 따른 광 전기 융합 배선 모듈이 전송 장치에 적용되는 형태를, 도 10을 이용하여 설명한다. 또한, 제1 회로 기판(1) 및 친 회로 기판(82)은, 간략하게 하기 위해서 전기 배선을 도시하고 있지 않다.
도 10에서, 전원 회로 등의 전기의 입력은, 제1 회로 기판(1)의 이면측으로부터 공급된다. 본 실시예에서는, 땜납 범프(81)에 의해 친 회로 기판(82)과 범프로 접합하는 구조로 되어 있지만, 이것은 핀을 삽입하는 형태의 것, 혹은 전기 커넥터이어도 무방하다. 한편, 고속 광 신호는 광 커넥터(83)에 의해 결합되어 있다. 외부로부터의 광 신호는, 여기서는 광 파이버(84)로 하고 있지만, 그 이외의, 광 도파로 필름이나, 광 전송로가 형성된 회로 기판 등이라도 적용 가능하다.
또한, 본 실시예에서는, 광 전기 복합 배선 모듈로서, 도 1에 도시된 제1 형태를 적용하고 있지만, 그 이외의, 제2?제4 실시 형태에 대해서도 적용 가능하다.
본 발명의 실시에 의해, 고속 전송이 가능하고 소비 전력이 작으며, 또한 조립이 용이하여 제조 수율이 높고, 안정적으로 동작하는 광 전기 융합 배선 모듈 및 이것을 이용한 전송 장치가 실현 가능하게 된다.

Claims (15)

  1. 복수의 광 도파로를 갖는 제1 회로 기판 상에, 상기 복수의 광 도파로에 각각 광 결합하도록 복수의 광 소자를 탑재하는 공정과,
    상기 광 도파로를 갖는 회로 기판 상에 그리고 상기 복수의 광 소자 상에, 그 광 소자가 그 회로 기판의 상기 광 도파로와 광 결합하도록 탑재된 상태로서, 절연막을 형성하는 공정과,
    상기 절연막 내에, 상기 광 소자에 접속되는 전기 배선을 형성하는 공정과,
    상기 절연막 상에, 상기 전기 배선에 접속되는 배선 패드를 형성하는 공정과,
    상기 배선 패드에 반도체 소자를 접속하는 공정을 포함하는 광 전기 복합 배선 모듈의 제조 방법.
  2. 제1항에 있어서,
    상기 반도체 소자는, 상기 광 소자가 탑재된 영역 상의 영역에 탑재되는 것을 특징으로 하는 광 전기 복합 배선 모듈의 제조 방법.
  3. 제2항에 있어서,
    상기 광 소자는, 상기 반도체 소자와 상기 광 도파로 사이에 설치되어 있는 것을 특징으로 하는 광 전기 복합 배선 모듈의 제조 방법.
  4. 제1항에 있어서,
    상기 배선 패드는, 그 배선 패드가 접속되는 상기 광 소자의 바로 위에 있는 것을 특징으로 하는 광 전기 복합 배선 모듈의 제조 방법.
  5. 제4항에 있어서,
    상기 광 소자는, 그 광 소자가 접속되는 상기 배선 패드와, 그 광 소자가 광 결합하는 광 도파로 사이에 배치되어 있는 것을 특징으로 하는 광 전기 복합 배선 모듈의 제조 방법.
  6. 제1항에 있어서,
    상기 광 소자와 상기 배선 패드는, 상기 절연막 내에 형성된 비아에 의해 접속되어 있는 것을 특징으로 하는 광 전기 복합 배선 모듈의 제조 방법.
  7. 제6항에 있어서,
    상기 광 소자는, 그 상기 반도체 소자측에, 상기 비아에 접속되는 전극을 갖는 것을 특징으로 하는 광 전기 복합 배선 모듈의 제조 방법.
  8. 제1항에 있어서,
    상기 광 소자는, 그 상기 제1 회로 기판측에, 상기 회로 기판 상의 전극과 접속되는 전극을 갖는 것을 특징으로 하는 광 전기 복합 배선 모듈의 제조 방법.
  9. 제1항에 있어서,
    상기 광 소자는, 그 광 소자를 탑재하는 제2 회로 기판을 갖고 있고,
    상기 광 소자는, 상기 제2 회로 기판이 상기 제1 회로 기판과는 반대측을 향하여 탑재되는 것을 특징으로 하는 광 전기 복합 배선 모듈의 제조 방법.
  10. 제1항에 있어서,
    상기 제1 회로 기판 상에, 제2 반도체 소자를 탑재하는 공정을 포함하고,
    상기 절연막은, 상기 제2 반도체 소자 상에도 형성되고,
    상기 전기 배선은, 상기 제2 반도체 소자에도 접속되는 것을 특징으로 하는광 전기 복합 배선 모듈의 제조 방법.
  11. 제1항에 있어서,
    상기 광 소자와 상기 광 도파로의 광축 사이에 렌즈를 설치하는 공정을 포함하는 것을 특징으로 하는 광 전기 복합 배선 모듈의 제조 방법.
  12. 제1항에 있어서,
    상기 제1 회로 기판은, 그 표면에 도체층을 갖고,
    상기 도체층은, 상기 광 소자에 접속되고,
    상기 도체층은, 상기 반도체 소자의 투영면의 밖까지 연장되어 있는 것을 특징으로 하는 광 전기 복합 배선 모듈의 제조 방법.
  13. 제12항에 있어서,
    상기 제1 회로 기판은, 상기 광 소자를 탑재하는 측의 표면 및 그 반대측의 표면의 양면에 상기 도체층을 갖고,
    상기 양면의 도체층은, 비아에 의해 서로 접속되어 있는 것을 특징으로 하는 광 전기 복합 배선 모듈의 제조 방법.
  14. 제12항에 있어서,
    상기 절연막 상의 상기 도체층에 접속되는 비아 상에 방열 핀을 탑재하는 공정을 갖는 것을 특징으로 하는 광 전기 복합 배선 모듈의 제조 방법.
  15. 제1항에 있어서,
    상기 광 소자는, 광 소자 단체의 상태로, 상기 회로 기판에 상기 광 도파로에 광 결합하도록 탑재되는 것을 특징으로 하는 광 전기 복합 배선 모듈의 제조 방법.
KR1020120053251A 2009-02-13 2012-05-18 광 전기 복합 배선 모듈 및 그 제조 방법 KR101238977B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009030637 2009-02-13
JPJP-P-2009-030637 2009-02-13
JPJP-P-2009-233978 2009-10-08
JP2009233978A JP2010211179A (ja) 2009-02-13 2009-10-08 光電気複合配線モジュールおよびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020090118963A Division KR20100092861A (ko) 2009-02-13 2009-12-03 광 전기 복합 배선 모듈 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120061788A true KR20120061788A (ko) 2012-06-13
KR101238977B1 KR101238977B1 (ko) 2013-03-04

Family

ID=42559962

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020090118963A KR20100092861A (ko) 2009-02-13 2009-12-03 광 전기 복합 배선 모듈 및 그 제조 방법
KR1020120053251A KR101238977B1 (ko) 2009-02-13 2012-05-18 광 전기 복합 배선 모듈 및 그 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020090118963A KR20100092861A (ko) 2009-02-13 2009-12-03 광 전기 복합 배선 모듈 및 그 제조 방법

Country Status (4)

Country Link
US (1) US8401347B2 (ko)
JP (1) JP2010211179A (ko)
KR (2) KR20100092861A (ko)
CN (1) CN101900859B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009001930B4 (de) * 2009-03-27 2018-01-04 Robert Bosch Gmbh Sensorbaustein
EP2428828B1 (en) * 2010-09-13 2016-06-29 Tyco Electronics Svenska Holdings AB Miniaturized high speed optical module
EP2643725A1 (en) * 2010-11-25 2013-10-02 Fci Optical circuit board
KR101256000B1 (ko) * 2011-04-13 2013-04-18 엘지이노텍 주식회사 광 모듈용 인터포저 및 이를 이용한 광모듈, 인터포저의 제조방법
KR101856230B1 (ko) * 2011-12-09 2018-05-09 엘지이노텍 주식회사 광 인쇄회로기판 및 그의 제조 방법
KR101856229B1 (ko) * 2011-12-09 2018-05-09 엘지이노텍 주식회사 광 인쇄회로기판 및 그의 제조 방법
CN104115043B (zh) * 2011-12-08 2019-09-17 Lg伊诺特有限公司 光学印刷电路板及其制造方法
WO2013095426A1 (en) * 2011-12-21 2013-06-27 Intel Corporation Fabrication of planar light-wave circuits (plcs) for optical i/o
JP6105254B2 (ja) * 2012-10-29 2017-03-29 新光電気工業株式会社 光導波路積層配線基板、光モジュール及び光導波路積層配線基板の製造方法
JP6136545B2 (ja) * 2013-05-07 2017-05-31 日立金属株式会社 光配線基板、光配線基板の製造方法、及び光モジュール
WO2015029680A1 (ja) * 2013-09-02 2015-03-05 株式会社村田製作所 アイソレータ
JP6287105B2 (ja) * 2013-11-22 2018-03-07 ソニー株式会社 光通信デバイス、受信装置、送信装置及び送受信システム
AT14563U1 (de) * 2014-03-31 2016-01-15 At&S Austria Technologie & Systemtechnik Ag Verfahren zur Herstellung einer Leiterplatte mit zumindest einer optoelektronischen Komponente
JP6610540B2 (ja) * 2014-05-13 2019-11-27 ソニー株式会社 光電モジュール
CN108627845B (zh) * 2017-03-15 2021-05-28 信泰光学(深圳)有限公司 雷射驱动电路的电路布局结构
JP2018169552A (ja) * 2017-03-30 2018-11-01 京セラ株式会社 光電気配線基板
CN109752804B (zh) * 2017-11-06 2020-11-10 松下知识产权经营株式会社 光模块构造体
JP7176842B2 (ja) * 2017-12-12 2022-11-22 日東電工株式会社 光電気混載基板
JP2021107919A (ja) * 2019-12-27 2021-07-29 日東電工株式会社 光電気混載基板
JP2021174917A (ja) * 2020-04-28 2021-11-01 日本電信電話株式会社 配線基板およびモジュール
US12085769B2 (en) * 2021-04-23 2024-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit device and method
KR20230082333A (ko) * 2021-12-01 2023-06-08 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 패키지

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6693736B1 (en) * 1992-09-10 2004-02-17 Fujitsu Limited Optical circuit system and components of same
KR100463911B1 (ko) * 1997-10-01 2004-12-30 히다치 가세고교 가부시끼가이샤 광정보처리장치
JP2004233991A (ja) 1997-10-01 2004-08-19 Hitachi Chem Co Ltd 光情報処理装置
JP2001183556A (ja) 1999-12-27 2001-07-06 Toppan Printing Co Ltd マルチチップモジュール基板及びマルチチップモジュール
JP3750649B2 (ja) * 2001-12-25 2006-03-01 住友電気工業株式会社 光通信装置
JP3882738B2 (ja) 2002-10-24 2007-02-21 ソニー株式会社 複合チップモジュール及びその製造方法、並びに複合チップユニット及びその製造方法
JP2004163722A (ja) * 2002-11-14 2004-06-10 Fujitsu Ltd 部品内蔵基板
JP2004177521A (ja) 2002-11-25 2004-06-24 Fujitsu Ltd 光電気複合回路基板
JP3897688B2 (ja) * 2002-12-11 2007-03-28 キヤノン株式会社 光電融合配線基板
JP3913175B2 (ja) * 2003-01-06 2007-05-09 キヤノン株式会社 光回路装置における情報伝達方法
JP3927913B2 (ja) * 2003-03-05 2007-06-13 キヤノン株式会社 光電気混載装置、及びその駆動方法
JP4845333B2 (ja) 2003-04-11 2011-12-28 株式会社リコー 光電変換素子パッケージ、その作製方法及び光コネクタ
US6985645B2 (en) * 2003-09-24 2006-01-10 International Business Machines Corporation Apparatus and methods for integrally packaging optoelectronic devices, IC chips and optical transmission lines
EP1688770B1 (en) * 2003-11-27 2012-11-14 Ibiden Co., Ltd. Ic chip mounting board, substrate for mother board, device for optical communication, method for manufacturing substrate for mounting ic chip thereon, and method for manufacturing substrate for mother board
US7271461B2 (en) * 2004-02-27 2007-09-18 Banpil Photonics Stackable optoelectronics chip-to-chip interconnects and method of manufacturing
US7092603B2 (en) * 2004-03-03 2006-08-15 Fujitsu Limited Optical bridge for chip-to-board interconnection and methods of fabrication
JP4626614B2 (ja) 2004-09-02 2011-02-09 日本電気株式会社 光電気複合モジュール
JP2006133763A (ja) 2004-10-07 2006-05-25 Nec Corp Lsiパッケージの光電気配線板への実装構造、実装方法、情報処理装置、光インタフェース、光電気配線板
JP2007183522A (ja) * 2005-01-19 2007-07-19 Bridgestone Corp 光デバイスおよびその製造方法
JP4810958B2 (ja) * 2005-02-28 2011-11-09 ソニー株式会社 ハイブリット回路装置
US8148735B2 (en) 2005-03-07 2012-04-03 Rohm Co., Ltd. Optical communication module
TWI309549B (en) * 2005-08-29 2009-05-01 Via Tech Inc Printed circuit board with improved thermal dissipating structure and electronic device with the same
JP4533283B2 (ja) * 2005-08-29 2010-09-01 新光電気工業株式会社 半導体装置の製造方法
US7778501B2 (en) * 2007-04-03 2010-08-17 Hewlett-Packard Development Company, L.P. Integrated circuits having photonic interconnect layers and methods for fabricating same

Also Published As

Publication number Publication date
KR101238977B1 (ko) 2013-03-04
KR20100092861A (ko) 2010-08-23
CN101900859B (zh) 2014-11-05
JP2010211179A (ja) 2010-09-24
US8401347B2 (en) 2013-03-19
CN101900859A (zh) 2010-12-01
US20100209041A1 (en) 2010-08-19

Similar Documents

Publication Publication Date Title
KR101238977B1 (ko) 광 전기 복합 배선 모듈 및 그 제조 방법
KR101287117B1 (ko) 광전기 복합 배선 모듈 및 그 제조 방법
JP4425936B2 (ja) 光モジュール
US9835797B1 (en) Stackable optoelectronics chip-to-chip interconnects and method of manufacturing thereof
JP5439080B2 (ja) 光i/oアレイモジュール
US8575529B2 (en) Photoelectric converter providing a waveguide along the surface of the mount substrate
KR100460703B1 (ko) 일체화된 광송수신 모듈과 광도파로를 구비하는 광백플레인
US20160226592A1 (en) Integrated parallel optical transceiver
TW200536134A (en) Lsi package provided with interface module, and transmission line header employed in the package
Doany et al. Terabit/sec-class board-level optical interconnects through polymer waveguides using 24-channel bidirectional transceiver modules
US7315669B2 (en) Photoelectric transducer and photoelectric transducer element array
US20210048587A1 (en) Photonic optoelectronic module packaging
JP2012226342A (ja) 光モジュール、光モジュールの製造方法、及び、光通信装置
CN101907753B (zh) 一种多路并行光电模块装配方法
WO2014141458A1 (ja) 光モジュールおよび伝送装置
WO2012020532A1 (ja) 光電気複合配線モジュールおよびその製造方法
US20030085452A1 (en) Packaging architecture for a multiple array transceiver using a continuous flexible circuit
JPWO2009001822A1 (ja) 光モジュール
TWM614294U (zh) 光收發模組
Weiss et al. Low-cost electro-optical package for use with PCB-embedded waveguides

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170202

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee