KR20230082333A - 인쇄회로기판 및 인쇄회로기판 패키지 - Google Patents

인쇄회로기판 및 인쇄회로기판 패키지 Download PDF

Info

Publication number
KR20230082333A
KR20230082333A KR1020210170148A KR20210170148A KR20230082333A KR 20230082333 A KR20230082333 A KR 20230082333A KR 1020210170148 A KR1020210170148 A KR 1020210170148A KR 20210170148 A KR20210170148 A KR 20210170148A KR 20230082333 A KR20230082333 A KR 20230082333A
Authority
KR
South Korea
Prior art keywords
wiring pattern
chip
printed circuit
sensing chip
circuit board
Prior art date
Application number
KR1020210170148A
Other languages
English (en)
Inventor
김광윤
이승은
김용훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020210170148A priority Critical patent/KR20230082333A/ko
Priority to US17/715,266 priority patent/US20230171895A1/en
Priority to CN202210706601.9A priority patent/CN116209139A/zh
Publication of KR20230082333A publication Critical patent/KR20230082333A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256—Electrical insulation details, e.g. around high voltage areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10053—Switch
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2081—Compound repelling a metal, e.g. solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Light Receiving Elements (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시의 일 실시예에 따른 인쇄회로기판은 제1 절연층 및 상기 제1 절연층의 상면에 형성되는 복수의 제1 배선 패턴을 포함하는 기판 유닛; 수직 공진 표면광 레이저(VSCEL)와 포토 다이오드를 포함하며, 상기 제1 절연층에 배치되고 상기 제1 배선 패턴 중 적어도 하나와 접촉되는 광학 센싱 칩; 상기 제1 절연층에서 상기 광학 센싱 칩과 이격되어 배치되며, 상기 제1 배선 패턴 중 상기 광학 센싱 칩에 연결된 상기 제1 배선 패턴과 다른 적어도 하나의 제1 배선 패턴과 접촉되는 트랜스 임피던스 증폭기 칩; 및 상기 기판 유닛의 상부에 적층되며, 상기 광학 센싱 칩의 상기 수직 공진 표면광 레이저와 상기 포토 다이오드를 노출시키는 홀이 형성되는 유전체층;을 포함하며, 상기 광학 센싱 칩과 상기 트랜스 임피던스 증폭기 칩은 상기 유전체층에 형성된 배선 패턴을 통하여 전기적으로 연결될 수 있다.

Description

인쇄회로기판 및 인쇄회로기판 패키지{PRINTED CIRCUIT BOARD AND PRINTED CIRCUIT BOARD PACKAGE}
본 개시는 인쇄회로기판 및 인쇄회로기판 패키지에 관한 것이다.
집적회로(IC) 기술이 더 작은 임계 디멘젼들로 계속 스케일링함에 따라, 기존의 상호접속 기술들이, 높은 대역폭, 낮은 전력, 신뢰성 및 낮은 비용과 같은 적절한 통신 특성들을 제공하는 것이 점점 더 어려워진다
그럼에도, 유튜브, 넷플릭스 등과 같은 OTT(Over The Top) 서비스의 증가에 따라 데이터 트래픽(Data traffic)이 급격히 증가하고 있다. 데이터 트래픽은 스위치 IC에 집중되며, 스위치 IC에 증가된 데이터 트래픽을 처리하기 위해 스위치 IC의 밴드폭(Bandwidth, B/W) 및 파워가 더 증가하며, 증가된 밴드폭과 파워의 손실 감소를 위해 전기적 접속을 광학 접속으로 변경되고 있는 추세이다.
광섬유를 통해 전달된 데이터는 트랜시버(transceiver)를 거쳐 인쇄회로기판의 구리 트레이스(Copper Trace)을 통해 스위치 IC로 이동된다. 인쇄회로기판의 구리 트레이스를 통한 데이터의 전달은 파워 손실을 증가시킨다.
파워 손실을 감소시키기 위해 트랜시버를 스위치 IC에 최대한 가깝게 이동시켜 구리 트레이스의 길이를 줄여 손실을 줄이는 연구가 지속되고 있다.
본 개시의 여러 목적 중 하나는, 트랜시버가 내장되고 이에 연결되는 구리 트레이스의 길이, 즉 전기적 접속 경로를 짧게 형성한 인쇄회로기판을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는, 스위치 IC에 전달되는 인쇄회로기판의 구리 트레이스의 길이, 즉 전기적 접속 경로를 줄여 신호 손실 및 파워 손실을 감소시킨 인쇄회로기판 패키지를 제공하는 것이다.
본 개시의 일 실시예에 따른 인쇄회로기판은 제1 절연층 및 상기 제1 절연층의 상면에 형성되는 복수의 제1 배선 패턴을 포함하는 기판 유닛; 수직 공진 표면광 레이저(VSCEL)와 포토 다이오드를 포함하며, 상기 제1 절연층에 배치되고 상기 제1 배선 패턴 중 적어도 하나와 접촉되는 광학 센싱 칩; 상기 제1 절연층에서 상기 광학 센싱 칩과 이격되어 배치되며, 상기 제1 배선 패턴 중 상기 광학 센싱 칩에 연결된 상기 제1 배선 패턴과 다른 적어도 하나의 제1 배선 패턴과 접촉되는 트랜스 임피던스 증폭기 칩; 및 상기 기판 유닛의 상부에 적층되며, 상기 광학 센싱 칩의 상기 수직 공진 표면광 레이저와 상기 포토 다이오드를 노출시키는 홀이 형성되는 유전체층;을 포함하며, 상기 광학 센싱 칩과 상기 트랜스 임피던스 증폭기 칩은 상기 유전체층에 형성된 배선 패턴을 통하여 전기적으로 연결될 수 있다.
또한, 본 개시의 다른 일 실시예에 따른 인쇄회로기판 패키지는 제1 절연층 및 상기 제1 절연층의 상면에 형성되는 복수의 제1 배선 패턴을 포함하는 기판 유닛; 수직 공진 표면광 레이저(VSCEL)와 포토 다이오드를 포함하며, 상기 제1 절연층에 배치되고 상기 제1 배선 패턴 중 적어도 하나와 접촉되는 광학 센싱 칩; 상기 제1 절연층에서 상기 광학 센싱 칩과 이격되어 배치되며, 상기 제1 배선 패턴 중 상기 광학 센싱 칩에 연결된 상기 제1 배선 패턴과 다른 적어도 하나의 제1 배선 패턴과 접촉되는 트랜스 임피던스 증폭기 칩; 및 상기 기판 유닛의 상부에 적층되며, 상기 광학 센싱 칩의 상기 수직 공진 표면광 레이저와 상기 포토 다이오드를 노출시키는 홀이 형성되는 유전체층;을 포함하는 인쇄회로기판; 노출된 상기 홀의 상부에 배치되어 상기 홀을 통해 상기 수직 공진 표면광 레이저와 상기 포토 다이오드와 광 전달되는 광 커넥터; 및 상기 인쇄회로기판의 상부에서 실장되는 스위치 IC 칩 기판 패키지;를 포함하며, 상기 광학 센싱 칩과 상기 트랜스 임피던스 증폭기 칩 및 상기 트랜스 임피던스 증폭기와 상기 스위치 IC 칩 기판 패키지은 상기 유전체층에 형성된 배선 패턴을 통하여 전기적으로 연결될 수 있다.
본 개시의 인쇄회로기판에 의하면, 트랜시버가 내장되고 이에 연결되는 구리 트레이스의 길이, 즉 전기적 접속 경로가 짧게 형성되므로 전기적 접속 경로에서 손실되는 신호를 줄일 수 있다.
또한, 트랜시버를 위한 별도의 인터포저 기판을 구비할 필요없이 스위치 IC칩과 패키징이 가능하여 제조공정이 단순해지고 제조비용을 감소시킬 수 있다.
본 개시의 인쇄회로기판 패키지에 의하면, 스위치 IC 칩에 전달되는 인쇄회로기판의 구리 트레이스의 길이, 즉 전기적 접속 경로를 줄여 신호 손실 및 파워 손실을 감소할 수 있다.
또한, 트랜시버뿐만 아니라 트랜스 인피던스 증폭기 칩도 인쇄회로기판에 매립되고 트랜스 인피던스 증폭기 칩과 인접하여 설치되는 스위치 IC 칩 구조를 가지므로 패키지 인쇄회로기판의 크기를 감소시킬 수 있다. 패키지 인쇄회로기판의 크기가 감소되면 그 제조비용 또한 줄어든다.
도 1은 본 개시의 일례에 따른 인쇄회로기판을 개략적으로 나타낸 단면도이다.
도 2a 내지 도 2g는 본 개시의 일례에 따른 인쇄회로기판의 제조 공정의 일례를 나타낸 공정도이다.
도 3는 본 개시의 일례에 따른 인쇄회로기판 패키지를 개략적으로 나타낸 단면도이다.
도 4a 및 도 4b는 본 개시의 일례에 따른 인쇄회로기판 패키지의 제조 공정의 일예를 나타낸 공정도이다.
본 개시의 실시예들은 여러 가지 다른 형태로 변경될 수 있으며, 당업계의 평균적인 지식을 가진 자에게 더욱 완전하게 설명하기 위해 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소를 지칭한다.
본 개시에서 측부, 측면 등의 표현은 편의상 도면을 기준으로 좌/우 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등의 표현은 편의상 도면을 기준으로 위 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였으며, 하측, 하부, 하면 등은 편의상 아래 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였다. 더불어, 측부, 상측, 상부, 하측, 또는 하부에 위치한다는 것은 대상 구성요소가 기준이 되는 구성요소와 해당 방향으로 직접 접촉하는 것뿐만 아니라, 해당 방향으로 위치하되 직접 접촉하지는 않는 경우도 포함하는 개념으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아니며, 상/하의 개념 등은 언제든지 바뀔 수 있다.
본 개시에서, "연결"의 의미는 "직접 연결된 것"뿐만 아니라, 다른 구성을 통하여 "간접적으로 연결된 것"을 포함하는 개념이다. 또한, 경우에 따라 "전기적으로 연결된 것"을 모두 포함하는 개념이다.
본 개시에서, "제1", "제2" 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 실질적 동일이라는 표현은 완전한 동일을 의미하는 것이 아니라 제조 공정상에 발생하는 공정 오차나 위치 편차, 측정 시의 오차를 포함하여 동일하다는 의미이다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
인쇄회로기판
도 1은 본 개시의 일례에 따른 인쇄회로기판을 개략적으로 나타낸 단면도이다.
본 개시의 일례에 따른 인쇄회로기판(1)은 기판 유닛(10), 광학 센싱 칩(40), 트랜스 임피던스 증폭기 칩(60) 및 유전체층(80)을 포함한다.
기판 유닛(10)은 제1 절연층(12) 및 상기 제1 절연층(12)의 상면에 형성되는 복수의 제1 배선 패턴(14)을 포함한다.
제1 절연층(12) 아래에는 제2 절연층(22)이 형성되며, 제2 절연층(22)의 상면에는 제2 배선 패턴(24)이 복수 개 형성될 수 있다. 이와 같이, 인쇄회로기판(1)을 단면으로 볼 때, 절연층(12, 22)과 그 상면에 형성되는 배선 패턴(14, 24)이 연속적으로 적층되어 배치될 수 있고, 필요한 설계에 따라 그 절연층(12, 22)과 배선 패턴(14, 24)을 포함하는 기판 유닛(10, 20)의 적층 수는 적절히 선택될 수 있다.
절연층(12, 22)은 절연물질로 형성될 수 있으며, 절연물질은 올가닉 재료를 포함할 수 있으며, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러의 심재에 함침된 수지, 예를 들면, ABF(Ajinomoto Build-up Film) 등이 사용될 수 있다.
배선 패턴(14, 24)은 인쇄회로기판(1) 내에서 다양한 기능을 수행한다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 배선 패턴은 층에 따라 다양한 형상을 가질 수 있다. 배선 패턴(12, 24)의 형성 물질로는 각각 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질, 구체적으로는 금속 물질을 사용할 수 있다.
또한, 제1 절연층(12) 및 제2 절연층(22)의 상면에 형성되는 제1 배선 패턴(14)과 제2 배선 패턴(24)은 배선 비아(15)를 통하여 전기적으로 연결되며, 그 결과 인쇄회로기판(1) 내에 전기적 경로를 형성한다. 각각의 배선 비아(15)는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질, 구체적으로 금속 물질을 포함할 수 있다. 배선 비아(15)는 해당 층의 설계 디자인에 따라서 인쇄회로기판(1) 내에서 다양한 기능을 수행한다. 예를 들면, 그라운드 비아, 파워 비아, 신호 비아 등을 포함할 수 있다. 배선 비아는(15)는 도전성 물질로 채워진 필디드 타입일 수도 있고, 비아의 벽면을 따라서 도전성 물질이 배치된 컨포멀 타입일 수도 있다. 배선 비아(15)는 각각 모래시계, 원기둥 등의 형상을 가질 수 있으며, 인접한 두 배선 비아는 서로 반대 방향의 테이퍼 형상을 가질 수 있다.
광학 센싱 칩(40)은 인쇄회로기판(1)의 기판 유닛(10)에 매립되어 설치된다. 실시예에는 하나의 기판 유닛(10)의 절연층(12)에 매립되는 것으로 도시되어 있으나 이에 한정되지 않고 복수의 절연층(12)에 매립될 수 있다. 이때, 광학 센칭 칩(40)은 제1 절연층(12)에 배치되고, 제1 배선 패턴(14) 중 적어도 하나(14-1)는 상기 광학 센싱 칩(40)과 접촉하여 전기적으로 연결된다.
광학 센싱 칩(40)은 실리콘 포토닉스(Sipho) 칩일 수 있으며, 광 소자인 수직 공진 표면광 레이저(VSCEL, 44)와 포토 다이오드(42)를 포함한다.
수직 공진 표면광 레이저(44, VSCEL)가 광을 송출하고 포토 다이오드(42)가 광을 수광하는 방식으로 외부의 광 커넥터(120, 도 3 참조)와 광적으로 연결될 수 있다. 포토 다이오드(42)는 수광된 광을 전류나 전압으로 변환하며 트랜스 임피던스 증폭기 칩(60)은 포토 다이오드(42)에서 변환된 전류나 전압을 필요한 동적 범위로 증폭한다.
트랜스 임피던스 증폭기 칩(60)은 광학 센싱 칩(40)과 전기적으로 연결되며, 제1 절연층(12)에서 광학 센싱 칩(40)과 이격되어 배치되며, 제1 배선 패턴(14) 중 광학 센싱 칩(40)에 연결된 제1 배선 패턴(14-1)과 다른 적어도 하나의 제1 배선 패턴(14-2)과 접촉된다.
유전체층(80)은 기판 유닛(10)의 상부에 적층되며, 유전체층(80)에는 광학 센싱 칩(20)의 수직 공진 표면광 레이저(44)와 포토 다이오드(42)를 노출시키는 홀(85)이 형성된다.
상기 홀(85)은 광학 센싱 칩(40)이 광 커넥터(120, 도 3 참조)와 광 연결될 때 광학 센싱 칩(40) 및 광 커넥터(120) 사이의 광 신호 전송 통로가 된다.
유전체층(80)은 유전재료를 포함하며, 감광성 절연재인 PID(Photo-Imageable Deielctric) 재료일 수 있다. PID 재료는 마스킹, 노광 및 현상 공정을 포함하는 포토레지스트 공정을 통해 비교적 용이하게 홀을 가공할 수 있다.
광학 센싱 칩(40) 및 트랜스 임피던스 증폭기 칩(60)은 유전체층(80)에 형성된 배선 패턴(84)을 통하여 전기적으로 연결된다.
제1 절연층(12)에는 캐비티(C)가 형성되며, 광학 센싱 칩(40)은 캐비티(C) 내에 배치되며, 유전체층(80)은 포토 센싱 칩(40)과 캐비티(C) 사이의 공간에 채워질 수도 있다.
유전체층(80)의 상부에 형성되는 배선 패턴(84)을 제3 배선 패턴이라고 하면, 상기 제3 배선 패턴(84)은 유전체층(80)에 형성되는 제1 비아(83-1) 및 제2 비아(83-2)와 연결된다.
또한, 제3 배선 패턴(84)은 제1 비아(83-1)를 통하여 광학 센싱 칩(40)과 접촉된 제1 배선 패턴(14-1)과 연결되고, 제2 비아(83-2)를 통하여 트랜스 임피던스 증폭기 칩(60)과 접촉된 제1 배선 패턴(14-2)과 연결된다. 이와 같이 전기적인 경로를 매우 짧게 형성함으로써 광학 센싱 칩(40)에서 수신된 전송 신호의 손실을 줄일 수 있다.
인쇄회로기판(1)은 유전체층(80)의 상부에 제3 배선 패턴(84)을 보호하도록 적층되는 솔더 레지스트층(90)을 포함할 수 있다.
한편, 제1 절연층(12) 아래의 제2 절연층(22)의 상면에는 제2 배선 패턴(24)이 형성된다. 제2 배선 패턴(24)은 광학 센싱 칩(40)과 트랜스 임피던스 증폭기 칩(60)을 연결할 수 있다.
도 2a 내지 도 2g는 본 개시의 일례에 따른 인쇄회로기판의 제조 공정의 일례를 나타낸 공정도이다. 이는 인쇄회로기판 패키지를 제조하기 위한 제조방법을 설명하기 위한 일 실시예로 각 과정들은 문맥상 명백하게 특정 순서를 기재한 것이 아닌 한 각 과정들은 다른 순서로 진행될 수 있다.
도 2a는 패턴층(4)을 기판 코어 절연층(2)에 형성하는 공정을 도시한다. 도 2b는 코어 절연층(2) 위로 절연층(12, 22) 상에 형성된 패턴층(14, 24)을 포함하는 기판 유닛(10, 20)을 복수로 빌드업하는 공정을 도시한다. 도 2c는 최상측의 절연층(12)에 광학 센싱 칩(40)과 트랜스 임피던스 증폭기 칩(60)을 매립 실장하기 위한 캐비티(C)를 형성하는 공정을 도시한다. 도 2d는 캐비티(C)에 광학 센싱 칩(40)과 트랜스 임피던스 증폭기 칩(60)을 실장하는 공정을 도시하며, 도 2e는 최상층 절연층(12)과 그 위의 배선 패턴(14)을 보호하기 위한 유전체층(80)을 적층하는 공정을 도시한다. 여기서 유전체층(80)은 홀 형성에 유리한 PID 재료를 사용한다.
계속하여, 도 2f는 유전체층(80)에 홀(85)을 형성하여 광학 센칭 칩(40)의 수직 공진 표면광 레이저(44)와 포토 다이오드(42)를 노출시키고, 도 2g는 솔더 레지스트(90)을 도포하여 인쇄회로기판(1)을 완성하는 공정을 도시한다. 솔더 레지스트(90)도 수직 공진 표면광 레이저(44)와 포토 다이오드(42)를 노출시키고 외부 기판 패키지와 연결될 수 있도록 배선 패턴을 형성한다.
도 3는 본 개시의 일례에 따른 인쇄회로기판 패키지를 개략적으로 나타낸 단면도이다.
도 3를 참조하면, 본 개시의 일례에 따른 인쇄회로기판 패키지(100)는 인쇄회로기판(1), 광 커넥터(120) 및 스위치 IC 칩 기판 패키지(200)을 포함한다.
인쇄회로기판(1)의 구조는 이미 설명한 도 1의 인쇄회로기판(1)과 실질적으로 동일하다. 이하에서는 인쇄회로기판(1)의 중복된 설명을 생략하고 인쇄회로기판(1)의 다른 점을 설명하고, 인쇄회로기판(1)에 스위치 IC 칩(260)이 실장된 인쇄회로기판 패키지(100)를 설명한다.
우선, 인쇄회로기판(1)의 유전체층(80)의 상부에는 제3 배선 패턴(84)과 이격된 제4 배선 패턴(86)이 형성되며, 제4 배선 패턴(86)은 유전체층(80)에 형성된 제3 비아(83-3)와 연결된다. 여기서, 제4 배선 패턴(86)의 일단은 상기 제3 비아(83-3)를 통하여 트랜스 임피던스 증폭기 칩(60)과 연결되며 타단은 상기 스위치 IC 칩 기판 패키지(200)에 연결된다.
스위치 IC 칩(260)은 스위치 IC 칩 기판 패키지(200) 형태로 인쇄회로기판(1)에 실장될 수 있다.
또한, 스위치 IC 칩(260)은 실장을 용이하게 하기 위해 중간에 인터포저 기판(22)을 사용할 수 있으며, 그 인터포저 기판(25) 상에는 메모리 칩(240)을 스위치 IC 칩(260)과 같이 실장하여, 패키기 구조의 공간 활용을 극대화하고 패키지의 사이즈를 줄일 수 있다.
실리콘 인터포저 기판(220)의 외부 패드와 제4 배선 패턴(86)의 타단과 연결되며, 광 신호가 변환되어 스위치 IC 칩(260)으로 연결되는 전기적 배선 길이를 줄인다.
상술한 인쇄회로기판 패키지(100)의 스위치 IC 칩(260)과의 데이터 신호 이동을 살펴보면, 광 섬유(125)를 통해 전달된 데이터가 광 커넥터(120)를 경과하여 인쇄회로기판(1)에 매립된 광학 센싱 칩(40)으로 전달된다. 여기서, 광학 센싱 칩(40)의 수직 공진 표면광 레이저(44)와 포토 다이오드(42)는 PID 재료로 형성된 유전체층(80)에 형성된 홀(85)을 통하여 광 커넥터(120)와 광학적으로 연결된다. 포토 다이오드(42)에서 수광된 데이터 신호는 유전체층(80) 상의 제3 배선 패턴(84)과 유전체층(80)을 관통하는 제1 비아(83-1) 및 제2 비아(83-2)를 통하여 트랜스 임피던스 증폭기 칩(60)으로 이동하여 증폭된다. 증폭된 데이터 신호는 상기 트랜스 임피던스 증폭기 칩(60)과 인접하게 배치되는 스위치 IC 칩 기판(260)으로 전달된다. 스위치 IC 칩 기판(260)은 인쇄회로기판(1)의 상부에서 실장되는 스위치 IC 칩 기판 패키지(200) 상에 배치될 수 있다. 이 구조는 스위치 IC 칩(260)에 전달되는 인쇄회로기판(1)의 구리 트레이스의 길이, 즉 전기적 접속 경로를 줄여 신호 손실 및 파워 손실을 감소시키는 데 적합하다.
도 4a 및 도 4b는 본 개시의 일례에 따른 인쇄회로기판 패키지의 제조 공정의 일예를 나타낸 공정도이다. 이는 인쇄회로기판 패키지를 제조하기 위한 제조방법을 설명하기 위한 하나의 실시예로, 도 4a 공정과 도 4b 공정은 순서를 바꾸어 진행될 수 있다.
도 4a는 도 2g의 인쇄회로기판(1)에서 노출된 수직 공진 표면광 레이저(44)와 포토 다이오드(42)와 공간을 가지고 광 커넥터(120)가 실장되는 공정을 도시한다.
도 4b는 스위치 IC 칩(260)을 포함하는 스위치 IC 칩 기판 패키지(200)를 인쇄회로기판(1)의 배선 패드에 실장하여 전기적으로 연결되는 공정을 도시한다.
본 개시의 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것은 아니며 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의하여 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
1: 인쇄회로기판 200: 스위치 IC 칩 기판 패키지
10, 20: 제1, 제2 기판 유닛 12, 22: 절연층
14, 24: 배선 패턴 40: 광학 센싱 칩
60: 트랜스 임피던스 증폭기 칩 80: 유전체층
90: 솔더 레지스트 220: 인터포저 기판
260: 스위치 IC 칩

Claims (14)

  1. 제1 절연층 및 상기 제1 절연층의 상면에 형성되는 복수의 제1 배선 패턴을 포함하는 기판 유닛;
    수직 공진 표면광 레이저(VSCEL)와 포토 다이오드를 포함하며, 상기 제1 절연층에 배치되고 상기 제1 배선 패턴 중 적어도 하나와 접촉되는 광학 센싱 칩;
    상기 제1 절연층에서 상기 광학 센싱 칩과 이격되어 배치되며, 상기 제1 배선 패턴 중 상기 광학 센싱 칩에 연결된 상기 제1 배선 패턴과 다른 적어도 하나의 제1 배선 패턴과 접촉되는 트랜스 임피던스 증폭기 칩; 및
    상기 기판 유닛의 상부에 적층되며, 상기 광학 센싱 칩의 상기 수직 공진 표면광 레이저와 상기 포토 다이오드를 노출시키는 홀이 형성되는 유전체층;을 포함하며,
    상기 광학 센싱 칩과 상기 트랜스 임피던스 증폭기 칩은 상기 유전체층에 형성된 배선 패턴을 통하여 전기적으로 연결되는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 유전체층은 PID 재료를 포함하는 인쇄회로기판.
  3. 제1항에 있어서,
    상기 제1 절연층 아래의 제2 절연층의 상면에는 제2 배선 패턴이 형성되며,
    상기 제2 배선 패턴이 상기 광학 센싱 칩과 상기 트랜스 임피던스 증폭기 칩을 연결하는 인쇄회로기판.
  4. 제1항에 있어서,
    상기 유전체층의 상부에는 제3 배선 패턴이 형성되며,
    상기 제3 배선 패턴은 상기 유전체층에 형성된 제1 비아 및 제2 비아와 연결되며,
    상기 제3 배선 패턴은 상기 제1 비아를 통하여 상기 광학 센싱 칩과 접촉된 제1 배선 패턴과 연결되고, 상기 제2 비아를 통하여 상기 트랜스 임피던스 증폭기 칩과 접촉된 제1 배선 패턴과 연결되는 인쇄회로기판.
  5. 제4항에 있어서,
    상기 제3 배선 패턴을 보호하며 상기 유전체층의 상부에 적층되는 솔더 레지스트층;을 더 포함하는 인쇄회로기판.
  6. 제1항에 있어서,
    상기 제1 절연층에는 캐비티가 형성되며,
    상기 캐비티 내에 상기 포토 센싱 칩이 배치되며, 상기 유전체층은 상기 포토 센싱 칩과 상기 캐비티 사이의 공간에 채워지는 인쇄회로기판.
  7. 제1 절연층 및 상기 제1 절연층의 상면에 형성되는 복수의 제1 배선 패턴을 포함하는 기판 유닛; 수직 공진 표면광 레이저(VSCEL)와 포토 다이오드를 포함하며, 상기 제1 절연층에 배치되고 상기 제1 배선 패턴 중 적어도 하나와 접촉되는 광학 센싱 칩; 상기 제1 절연층에서 상기 광학 센싱 칩과 이격되어 배치되며, 상기 제1 배선 패턴 중 상기 광학 센싱 칩에 연결된 상기 제1 배선 패턴과 다른 적어도 하나의 제1 배선 패턴과 접촉되는 트랜스 임피던스 증폭기 칩; 및 상기 기판 유닛의 상부에 적층되며, 상기 광학 센싱 칩의 상기 수직 공진 표면광 레이저와 상기 포토 다이오드를 노출시키는 홀이 형성되는 유전체층;을 포함하는 인쇄회로기판;
    노출된 상기 홀의 상부에 배치되어 상기 홀을 통해 상기 수직 공진 표면광 레이저와 상기 포토 다이오드와 광 전달되는 광 커넥터; 및
    상기 인쇄회로기판의 상부에서 실장되는 스위치 IC 칩 기판 패키지;를 포함하며,
    상기 광학 센싱 칩과 상기 트랜스 임피던스 증폭기 칩 및 상기 트랜스 임피던스 증폭기와 상기 스위치 IC 칩 기판 패키지은 상기 유전체층에 형성된 배선 패턴을 통하여 전기적으로 연결되는 인쇄회로기판 패키지.
  8. 제7항에 있어서,
    상기 유전체층은 PID 재료를 포함하는 인쇄회로기판 패키지.
  9. 제7항에 있어서,
    상기 제1 절연층 아래의 제2 절연층의 상면에는 제2 배선 패턴이 형성되며,
    상기 제2 배선 패턴은 상기 광학 센싱 칩과 상기 트랜스 임피던스 증폭기 칩을 연결하는 인쇄회로기판 패키지.
  10. 제7항에 있어서,
    상기 유전체층의 상부에는 제3 배선 패턴이 형성되며,
    상기 제3 배선 패턴이 상기 유전체층에 형성된 제1 비아 및 제2 비아와 연결되며,
    상기 제3 배선 패턴은 상기 제1 비아를 통하여 상기 광학 센싱 칩과 접촉된 제1 배선 패턴과 연결되고, 상기 제2 비아를 통하여 상기 트랜스 임피던스 증폭기 칩과 접촉된 제1 배선 패턴과 연결되는 인쇄회로기판 패키지.
  11. 제10항에 있어서,
    상기 유전체층의 상부에는 상기 제3 배선 패턴과 이격된 제4 배선 패턴이 형성되며,
    상기 제4 배선 패턴은 상기 유전체층에 형성된 제3 비아와 연결되며,
    상기 제4 배선 패턴의 일단은 상기 제3 비아를 통하여 상기 트랜스 임피던스 증폭기 칩과 연결되며 타단은 상기 스위치 IC 칩 기판 패키지에 연결되는 인쇄회로기판 패키지.
  12. 제11항에 있어서,
    상기 스위치 IC 칩 기판 패키지는
    메모리 칩과 스위치 IC 칩이 실리콘 인터포저 기판에 실장되며,
    상기 실리콘 인터포저 기판이 상기 제4 배선 패턴의 타단과 연결되는 인쇄회로기판 패키지.
  13. 제11항에 있어서,
    상기 제3 배선 패턴 및 제4 배선 패턴을 보호하며 상기 유전체층의 상부에 적층되는 솔더 레지스트층;을 더 포함하는 인쇄회로기판 패키지.
  14. 제7항에 있어서,
    상기 제1 절연층에는 캐비티가 형성되며,
    상기 캐비티 내에 상기 포토 센싱 칩이 배치되며, 상기 유전체층은 상기 포토 센싱 칩과 상기 캐비티 사이의 공간에 채워지는 인쇄회로기판 패키지.





KR1020210170148A 2021-12-01 2021-12-01 인쇄회로기판 및 인쇄회로기판 패키지 KR20230082333A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210170148A KR20230082333A (ko) 2021-12-01 2021-12-01 인쇄회로기판 및 인쇄회로기판 패키지
US17/715,266 US20230171895A1 (en) 2021-12-01 2022-04-07 Printed circuit board and printed circuit board package
CN202210706601.9A CN116209139A (zh) 2021-12-01 2022-06-21 印刷电路板和印刷电路板封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210170148A KR20230082333A (ko) 2021-12-01 2021-12-01 인쇄회로기판 및 인쇄회로기판 패키지

Publications (1)

Publication Number Publication Date
KR20230082333A true KR20230082333A (ko) 2023-06-08

Family

ID=86499710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210170148A KR20230082333A (ko) 2021-12-01 2021-12-01 인쇄회로기판 및 인쇄회로기판 패키지

Country Status (3)

Country Link
US (1) US20230171895A1 (ko)
KR (1) KR20230082333A (ko)
CN (1) CN116209139A (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010211179A (ja) * 2009-02-13 2010-09-24 Hitachi Ltd 光電気複合配線モジュールおよびその製造方法
JP2013093345A (ja) * 2011-10-24 2013-05-16 Hitachi Ltd 光モジュールおよび多層基板
US9618712B2 (en) * 2012-02-23 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Optical bench on substrate and method of making the same
JP6191348B2 (ja) * 2013-09-10 2017-09-06 富士通株式会社 光受信モジュール
US10436991B2 (en) * 2017-05-19 2019-10-08 Adolite Inc. Optical interconnect modules based on glass substrate with polymer waveguide
US11057984B2 (en) * 2017-11-30 2021-07-06 Ii-Vi Delaware, Inc. High-speed hybrid circuit
JP7477310B2 (ja) * 2020-01-23 2024-05-01 日東電工株式会社 光電変換モジュール
CN113207244A (zh) * 2020-02-03 2021-08-03 奥特斯奥地利科技与系统技术有限公司 制造部件承载件的方法及部件承载件

Also Published As

Publication number Publication date
US20230171895A1 (en) 2023-06-01
CN116209139A (zh) 2023-06-02

Similar Documents

Publication Publication Date Title
US10535622B2 (en) Substrate structure and electronic device having coarse redistribution layer electrically connected to fine redistribution layer
US7573722B2 (en) Electronic carrier board applicable to surface mounted technology (SMT)
CN100438089C (zh) 光半导体装置及光信号输入输出装置
KR101479506B1 (ko) 임베디드 배선 기판, 이를 포함하는 반도체 패키지 및 그제조 방법
US10204852B2 (en) Circuit substrate and semiconductor package structure
US7508006B2 (en) Circuit board structure of integrated optoelectronic component
US7436680B2 (en) Multi-chip build-up package of optoelectronic chip
US20040004293A1 (en) Semiconductor package
JP2005539274A (ja) 電気光学組立品
US20120014641A1 (en) Optical-electrical wiring board and optical module
KR101207273B1 (ko) 임베디드 패키지 및 그 형성방법
US7302126B2 (en) Circuit board structure of integrated optoelectronic componenet
US9459391B2 (en) Optical printed circuit board and method for manufacturing the same
US7450793B2 (en) Semiconductor device integrated with opto-electric component and method for fabricating the same
CN114300440A (zh) 半导体封装
KR20230082333A (ko) 인쇄회로기판 및 인쇄회로기판 패키지
KR100923542B1 (ko) 이형재를 이용한 임베디드 반도체 패키지 장치 및 그 제조 방법
US20220328416A1 (en) Semiconductor package structure and method for manufacturing the same
CN116917767A (zh) 传感设备
KR20220077751A (ko) 인쇄회로기판 및 전자부품 패키지
CN112234052B (zh) 电子构装结构及其制法
KR20200074718A (ko) 인쇄회로기판
US20230046699A1 (en) Circuit board structure
KR102345061B1 (ko) 반도체 패키지
US20220404564A1 (en) Semiconductor package