KR20120046701A - 베이스 플레이트 - Google Patents
베이스 플레이트 Download PDFInfo
- Publication number
- KR20120046701A KR20120046701A KR1020110112911A KR20110112911A KR20120046701A KR 20120046701 A KR20120046701 A KR 20120046701A KR 1020110112911 A KR1020110112911 A KR 1020110112911A KR 20110112911 A KR20110112911 A KR 20110112911A KR 20120046701 A KR20120046701 A KR 20120046701A
- Authority
- KR
- South Korea
- Prior art keywords
- base plate
- matrix
- heat sink
- heat
- reinforcement
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/20—Modifications to facilitate cooling, ventilating, or heating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5387—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thermal Sciences (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Dc-Dc Converters (AREA)
Abstract
본 발명은 특히 전력 모듈(10)을 위한 베이스 플레이트(34)에 관한 것으로, 상기 베이스 플레이트(34)는 금속, 특히 알루미늄으로 형성된 매트릭스(38)를 포함하고, 적어도 2개의 강화재(42)는 서로 나란히 상기 매트릭스(38)에 제공되고, 강화재(42)는 서로 이격된다. 본 발명에 따른 베이스 플레이트(34)는 베이스 플레이트(34)와 열 싱크(36) 사이의 개선된 접촉을 허용하고, 더욱이 개선된 내구성 특성을 제공한다.
Description
본 발명은 특히 전력 모듈을 위한 베이스 플레이트에 관한 것이다.
열 관리는 각각 전력 모듈 또는 고 전력 반도체의 패키지에 대해 핵심적인 문제점들 중 하나인데, 이는 전력 반도체의 이용이 열을 생성하는 손실을 초래하기 때문이다. 다이에 생성된 열은 열 싱크(heat sink)를 통해 환경으로 배출되어야 한다. 모듈은 열 싱크 상에 장착되고, 열은, 베이스 플레이트를 통과하는 모듈의 내부 구조를 통해, 베이스 플레이트가 열 저항으로의 주요한 기여 중 하나인 열 싱크로 흐른다. 그러므로, 베이스 플레이트의 열 저항의 감소 및 최적화는 고 전력 반도체 모듈의 열 관리 및 신뢰도 및 수명에 주요한 영향을 준다.
알루미늄 실리콘 카바이드 조성물, 및 알루미늄 실리콘 카바이드 조성물의 각 주요한 평면 상에 형성된 메인 구성요소로서 알루미늄을 함유하는 금속으로 만들어진 알루미늄 층을 포함하는 전력 모듈을 위한 베이스 플레이트가 EP 2 012 354 A1에 알려져 있다. 베이스 플레이트와 열-손실 핀(heat-dissipation fin), 또는 열 싱크 사이의 각각의 간격을 감소시키기 위해, 베이스 플레이트는 볼록한 보우(convex bow)를 갖도록 형성된다.
메인 구성요소로서 알루미늄을 함유하는 금속이 주입된 평평한 플레이트-형태의 실리콘 카바이드 다공성 바디인 알루미늄 실리콘 카바이드 조성물과, 알루미늄 실리콘 카바이드 조성물의 주요 평면들 중 하나에만 형성된 메인 구성요소로서 알루미늄을 함유한 금속으로 만들어진 알루미늄 층을 포함하는 전력 모듈을 위한 베이스 플레이트가 EP 1 973 157 A1에 알려져 있다. 다시, 베이스 플레이트는 베이스 플레이트와 열-손실 핀, 또는 열 싱크 사이의 각각의 간격을 감소시키기 위해 볼록한 보우를 갖도록 형성된다.
이들 베이스 플레이트는 열 싱크의 표면의 지형(topography) 또는 거칠기(roughness) 각각에 적응될 제한된 능력을 갖는다. 이는 베이스 플레이트와 열 싱크의 표면 사이에 부피가 큰(voluminous) 공동의 구성을 초래할 수 있어서, 열-손실 특성을 감소시킨다. 더욱이, 이들 베이스 플레이트는 종종 충분한 열-손실 특성을 얻기 위해 전력 모듈의 내부 구조 뿐 아니라 내부 응력(tension)을 갖는 열 싱크에 고정된다. 따라서, 베이스 플레이트가 균열될 위험이 있을 수 있다.
복수의 분리된 베이스 플레이트 또는 베이스 플레이트 섹션 각각이 배치되는 냉각 핀을 포함하는 전력 모듈의 레이아웃은 PCIM 유럽 2009 회의의 회보, 아루미 마루타, 미츠하루 타바타, 2500A/1200V 이중 IGBT 모듈에서 알려져 있다.
베이스 플레이트가 열 싱크와 결합되는 경우에, 일반적으로 높은 열 전도도를 갖는 열 손실 그리스, 겔, 또는 매트는 베이스 플레이트의 주변부에 제공된 나사 관통 구멍(through holes)에 의해 베이스 플레이트는 각각 열 싱크, 또는 열 손실 유닛에 제공된다. 전술한 것과 같은 레이아웃에서, 종종 각 베이스 플레이트 사이의 간격의 구성은 완전히 회피될 수 없다. 이들 간격-구성은 이에 따라 간격을 통한 그리스의 누출, 또는 겔, 다른 입자 등의 낮은 분자량 분자와 같은 물질이 모듈의 내부로부터 외부로 확산할 위험을 초래할 수 있다. 그리스의 손실은, 베이스 플레이트로부터 열 싱크로의 열 손실 효과가 감소될 수 있는 단점을 초래할 수 있다.
그러므로, 본 발명의 목적은 종래 기술의 단점들 중 적어도 하나를 해결하는 개선된 베이스 플레이트를 제공하는 것이다.
이 목적은 제 1항에 따른 베이스 플레이트에 의해 달성된다. 본 발명의 바람직한 실시예는 종속항에 한정된다.
본 발명에 따른 베이스 플레이트는 특히 전력 모듈에 적합하다. 베이스 플레이트는 특히 알루미늄의 금속으로 형성된 매트릭스를 포함하고, 적어도 2개의 강화재(reinforcements)는 서로 나란히 있는 상기 매트릭스에 제공되고, 강화재는 서로 이격된다.
따라서, 본 발명에 따라, 베이스 플레이트는 전력 모듈, 또는 전력 모듈의 내부 구조로부터 열을 열 싱크로 배출하도록 열 확산기(spreader)로서 작용할 수 있는 적어도 2개의 독립적인 분리된 강화재를 갖는다. 분리된 강화재는 이에 따라 매트릭스에 배치되어, 바람직하게 매트릭스에 완전히 내장되는 삽입부(inserts)를 형성할 수 있다.
강화재는 이에 따라 매트릭스에 비해 더 단단하고, 이 매트릭스는 다시 강화재에 비해 더 연성이다. 안정성은 이에 따라 주로 강화재에 의해 형성되는 반면, 이와 같은 매트릭스는 더 유연한 물질로 형성된다. 바람직하게, 더 연성의 매트릭스 물질은 단단한 강화재를 완전히 둘러싸고, 강화재를 함께 유지한다.
큰 구조적 세기를 갖는 강화재의 불연속 구조로 인해, 베이스 플레이트는 전체적으로 특히 강화재 사이의 간격에서 특정한 한계 내에 유연하다. 이러한 결과는, 매트릭스가 알루미늄과 같은 연성 금속으로 형성되는 경우 특히 명백하다. 이러한 관점에서, 본 발명에 따라, 알루미늄으로 형성된 매트릭스는, 매트릭스가 순수한 알루미늄, 또는 메인 구성요소로서 알루미늄을 갖는 금속으로 형성된다는 것을 의미한다.
본 발명에 따른 베이스 플레이트는, 이에 따라 이와 같은 강화재가 서로 독립적으로 반응할 수 있기 때문에 열 싱크의 표면의 기하학적 구조(geometry) 또는 지형에 잘 적응될 수 있다. 이러한 적응은 열 싱크의 잠재적인 거친 표면 또는 바람직하지 않은 울퉁불퉁함(unevenness)에도 불구하고 열 싱크의 표면과 베이스 플레이트 사이의 매우 가까운 접촉을 초래한다. 이러한 매우 가까운 접촉은 열 싱크의 표면과 베이스 플레이트 사이의 많은 부피가 큰 열 절연 공동의 방지를 초래하여, 열 싱크의 표면과 베이스 플레이트 사이의 개선된 열 전달을 초래한다. 본 발명에 따른 베이스 플레이트를 포함하는 전력 모듈의 열 손실 특성은 이에 따라 개선된다.
추가적으로, 독립적인 분리된 강화재의 제공으로 인해, 베이스 플레이트에서의 내부 스트레스(stess)는 크게 감소되어, 베이스 플레이트의 균열 및 이에 따라 파손의 위험을 훨씬 더 낮춘다. 베이스 플레이트의 내구성 또는 수명 각각은 이에 따라 개선된다. 이와 더불어, 전력 모듈 내부의 스트레스가 감소된다. 예로서, 전력 모듈의 장착 동안 적은 기판 벤딩이 제공된다.
더욱이, 불연속적이고 분리된 강화재가 연속적이고 더 연성의 매트릭스 물질로 배치되는 점으로 인해, 열 싱크는 전체적으로 베이스 플레이트에 의해 덮여진다. 따라서, 예를 들어 상승된 온도로 인해 열 손실 그리스의 누출이 확실히 회피될 수 있다. 그러한 누출이 감소된 열 손실 특성을 초래할 때, 열 손실 특성의 내구성이 개선된다. 그러므로, 종래 기술에 알려진 여러 개의 베이스 플레이트의 제공이 회피된다. 추가적으로, 오염은 확실히 회피될 수 있다.
강화재 뿐 아니라 주변 물질, 즉 매트릭스는 바람직하게 플레이트-형태의 방식으로 형성된다. 본 발명에 따라, "플레이트-형태"라는 표현은, 폭 및/또는 길이가 높이에 대해 더 크다는 것을 의미한다. 이것은, 베이스 플레이트가 잘 도입되고 전력 모듈에 사용되도록 하여, 양호한 열 손실 특성을 가능하게 한다.
본 발명의 바람직한 실시예에서, 베이스 플레이트를 열 싱크에 고정시키기 위한 복수의 관통 구멍은 베이스 플레이트의 길이 및 폭에 따라 매트릭스에 제공되고, 베이스 플레이트의 폭을 따라 관통 구멍 사이에 어떠한 강화재도 제공되지 않는다. 구체적으로, 베이스 플레이트의 길이를 따라, 바람직하게 2개보다 많은 관통 구멍이 제공되는 반면, 폭을 따라, 2개의 관통 구멍은 충분할 수 있다. 이것은 베이스 플레이트의 개선된 유연성을 가능하게 하고, 더욱이 베이스 플레이트 내부의 스트레스를 감소시킨다. 매트릭스의 영역에서, 매트릭스는 연성이어서, 예를 들어 베이스 플레이트의 열 싱크로의 확실한 고정을 가능하게 한다.
폭, 또는 길이를 따라의 의미는, 관통 구멍이 본질적으로 각각 폭 또는 길이의 방향으로 연장하는 하나의 라인으로 제공된다는 것을 의미한다. 이에 따라 폭은 베이스 플레이트의 더 짧은 측면을 의미하는 반면, 길이는 베이스 플레이트의 더 긴 측면을 의미한다.
본 발명의 추가로 바람직한 실시예에서, 적어도 2개의 강화재는 실리콘 카바이드(SiC)로 형성된다. 이것은 조성물의 양호한 안정성을 초래하는 높은 기계적 세기를 갖는 세라믹 강화재이다. 더욱이, 실리콘 카바이드 세라믹은 그 수명 동안 그 형태, 부피, 또는 특성을 변화시키지 않는다. 예를 들어 알루미늄이 특히 알루미늄으로 형성되는 매트릭스와 조합하여 내구성 및 열 안정성에 대해 양호한 안정성 특성을 갖기 때문에, 플라스틱 변형, 및 장착된 베이스 플레이트의 내부 균열이 발생하지 않는다.
추가로, 실리콘 카바이드는 특히 180W/mK- 200W/mK의 범위에서, 180W/mK보다 높은 범위에 있는 높은 열 전도도를 나타낸다. 그러므로, 이러한 물질 및 이에 따라 본 발명에 따른 베이스 플레이트는 매우 양호한 열 배출 특성을 갖는다. 그러나, 적절한 각 물질 조합이 사용될 수 있다.
본 발명의 추가 실시예에 따라, 강화재는 1mm 내지 5mm, 특히 3mm의 범위에서 서로 일정한 거리에 배치된다. 이러한 배치는 강화재를 이용한 열 싱크의 양호한 커버링을 허용하여, 이를 통해 서로 독립적으로 작용하는 강화재 및 베이스 플레이트가 유연하도록 한다. 이것은 열 싱크의 표면과 베이스 플레이트의 매우 가까운 접촉을 허용한다.
본 발명의 또 다른 실시예에 따라, 베이스 플레이트는 보우로서 적어도 부분적으로 형성된다. 이것은 잠재적으로 열 싱크의 표면과 베이스 플레이트 사이에 존재하는 간격이 감소되도록 한다. 따라서, 이 실시예에서, 열 싱크의 표면과 베이스 플레이트의 접촉은 추가로 개선될 수 있다. 독립적인 분리된 강화재의 제공으로 인해, 본 발명에 따른 베이스 플레이트는 이에 따라 벤딩 스트레스를 유지하도록 한다.
이러한 관점에서, 보우의 바람직한 기하학적 구조는 바람직하게 100㎛±50㎛인 최대 보우 편향 높이에 의해 한정될 수 있다. 그러한 보우는 열 싱크와 베이스 플레이트 사이의 접촉에 대해 개선된 특성을 갖는다.
매트릭스에 내장된 강화재가 서로 분리된다는 점으로 인해, 보우는 베이스 플레이트의 폭 위에서만 형성될 수 있다. 베이스 플레이트의 전체 길이에 걸친 보우의 형성은 필요하지 않고; 베이스 플레이트의 절반 또는 1/3로 감소될 수 있다. 대안에서, 베이스 플레이트의 길이에 걸친 보우는 완전히 회피된다. 이것은, 하나의 굴곡(curvature)만이 각각 가압되어야 하거나, 형성되어야 하는 장점을 초래한다. 베이스 플레이트는 이에 따라 덜 복잡한 방식으로 더 높은 재생성(reproducibility)으로 생성될 수 있다.
본 발명의 또 다른 바람직한 실시예에 따라, 모든 강화재는 함께 베이스 플레이트의 치수에 대해 적어도 70%, 특히 베이스 플레이트의 치수에 대해 적어도 85%의 치수를 갖는다. 이것은 주로 상기 강화재에 의해 달성되는 충분히 높은 열 배출 특성을 초래한다. 그러나, 베이스 플레이트의 유연성은 열 싱크의 표면에 대한 베이스 플레이트의 우수한 적응성을 얻을만큼 충분하다. 더욱이, 상기 강화재의 구조적 세기로 인해, 베이스 플레이트를 전력 모듈의 내부 구조의 열 싱크까지 미치게 한 후에도, 그 구조를 유지시키는 안정한 보우가 형성될 수 있다. 이를 통해 치수는 각각 매트릭스의 표면, 또는 베이스 플레이트에 대해 모든 강화재의 표면에 대응한다.
본 발명의 다른 바람직한 실시예에 따라, 매트릭스는 강화재 상에 그리고 강화재 사이에 형성된 금속 층으로서 형성된다. 이 실시예에서, 본 발명에 따른 베이스 플레이트는 형성 동안 비용 절감 및 시간 절감을 초래하는 간단한 방식으로 제작될 수 있다.
이러한 관점에서, 강화재가 금속 층에 의해 완전히 덮여지는 것이 바람직하다. 이것은 본 발명에 따른 베이스 플레이트가 개선된 구조적 안전성을 갖도록 한다. 더욱이, 특히 연성 금속이 매트릭스를 형성하는데 사용되면, 베이스 플레이트와 냉각 핀 사이의 접촉이 더 개선된다.
본 발명에 따른 추가로 바람직한 실시예에 따라, 베이스 플레이트의 열 팽창 계수(CTE)의 최대값은 8ppm/k - 12ppm/k의 범위에 있다. 이것은 베이스 플레이트가 전력 모듈의 내부 구성요소의 열 팽창 계수에 매칭되도록 한다. 열 스트레스는 이에 따라 최소화될 수 있어서, 전력 모듈의 내구성을 개선시킨다.
본 발명의 주요 문제의 추가 특징, 특성 및 장점은 - 예시적인 방식으로 - 본 발명에 따른 베이스 플레이트의 일실시예 및 예를 도시한 각 도면 및 예에 대한 다음의 설명 및 도면, 종속항에 기재되어 있다.
본 발명은 베이스 플레이트로부터 열 싱크로의 열 손실 효과가 감소될 수 있는 종래 기술의 단점들을 해결하는데 효과적이다.
도 1은 전력 모듈 장치의 단면도.
도 2는 본 발명의 제 1 실시예에 따른 베이스 플레이트의 평면도 및 측면도.
도 3은 본 발명의 추가 실시예에 따른 베이스 플레이트의 평면도 및 측면도.
도 4는 본 발명의 추가 실시예에 따른 베이스 플레이트의 평면도 및 측면도.
도 5는 본 발명의 추가 실시예에 따른 베이스 플레이트의 평면도 및 측면도.
도 6a 및 도 6b는 종래 기술 및 본 발명에 따른 베이스 플레이트와 열 싱크 사이의 접촉을 비교한 도면.
도 2는 본 발명의 제 1 실시예에 따른 베이스 플레이트의 평면도 및 측면도.
도 3은 본 발명의 추가 실시예에 따른 베이스 플레이트의 평면도 및 측면도.
도 4는 본 발명의 추가 실시예에 따른 베이스 플레이트의 평면도 및 측면도.
도 5는 본 발명의 추가 실시예에 따른 베이스 플레이트의 평면도 및 측면도.
도 6a 및 도 6b는 종래 기술 및 본 발명에 따른 베이스 플레이트와 열 싱크 사이의 접촉을 비교한 도면.
도 1에서, 전력 모듈(10)의 장치가 개략적으로 도시된다. 구체적으로, 상기 전력 모듈(10)의 내부 구조가 기재된다. 전력 모듈(10)은 적어도 하나의 전력 반도체 디바이스(14)가 배치되는 하우징(12)을 포함한다. 반도체 디바이스(14)는 예시적인 방식으로 절연 게이트 바이폴라 트랜지스터(IGBT)와, 다이오드와, 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET) 등일 수 있다. 도 1에 따라, 다이오드 및 IGBT가 제공된다. 반도체 디바이스(14) 또는 복수의 반도체 디바이스(14)는 단자(16)를 통해 그리고 바람직하게 보조 단자(18)를 통해 연결가능하고, 반도체 디바이스(14)는 바람직하게 알루미늄 본드 와이어(20)에 의해 본딩된다.
절연체로서, 에폭시 층(22)은 반도체 디바이스(14) 위에 배치될 수 있다. 반도체 디바이스(14)는 알루미늄 질화물 세라믹 절연체로서 형성될 수 있는 기판(24) 상에 추가로 배치될 수 있다. 단자(16) 및 보조 단자(18)는 각각 금속화부(metallization)(26), 특히 구리 금속화부를 통해, 그리고 땜납(28) 등을 통해 기판(24)에 연결된다. 그러나, 초음파 용접과 같은 이에 필적한 연결부가 적용될 수 있다. 추가로, 기판(24)은 하부 측에 추가 금속화부(30), 특히 구리 금속화부에 연결된다. 하우징(12) 내부의 나머지 부피는 예를 들어 절연 겔(32)로 채워진다.
동작 동안, 전력 모듈(10)은 전기 전도체에서의 저항으로 인해, 각각 다량의 열 에너지 또는 열을 생성한다. 따라서, 생성된 열은 전력 모듈(10)의 내부로부터 외부로 방산(dissipated)된다. 이를 위해, 전력 모듈(10)은 베이스 플레이트(34)를 포함한다. 베이스 플레이트(34)는 금속화부(30) 및 땜납(31)을 통해 상부 측상의 반도체 디바이스(14)에 열 접촉 상태에 있고, 더욱이 각각 냉각 핀 또는 열 싱크(36)에 열적으로 연결된다. 베이스 플레이트(34)와 열 싱크(36) 사이에, 열 손실 그리스, 겔 또는 매트와 같은 열 전도 층(35)이 제공된다.
일반적으로, 열 싱크(36)는 높은 열 전도도를 갖는 물질로 형성되고, 전력 모듈(10)의 내부로부터 주변 환경으로 각각 열 에너지 또는 열의 발산을 허용한다. 따라서, 열은 전력 모듈(10)이 적절히 작동하는 것을 보장하기 위해 베이스 플레이트(34) 및 열 싱크(36)를 통해 전력 모듈(10)의 내부 구조로부터 전력 모듈(10)의 외부로 흐른다.
본 발명에 따른 베이스 플레이트(34)는 도 2에 개략적으로 도시된다. 베이스 플레이트(34)는 금속으로 형성된 매트릭스(38)를 포함한다. 바람직하게, 매트릭스(38)는 알루미늄으로 형성된다. 이러한 금속은 다소 연성이고, 열 싱크(36)의 표면과 매우 가까이 접촉하도록 변형될 수 있다. 그러나, 매트릭스(38)는 적절한 임의의 금속으로 형성될 수 있다. 특히, 이와 같은 알루미늄 외에도, 구성요소로서 특히 메인 구성요소로서 알루미늄을 포함하는 합금이 바람직하다.
베이스 플레이트(34)와 열 싱크(36) 사이의 접촉을 더 개선시키기 위해, 베이스 플레이트(34)의 표면 거칠기는 가능한 한 낮아야 한다. 표면 거칠기의 적합한 값은 3㎛ 미만, 특히 2.3㎛ 미만의 범위에 있다. 이것은, 큰 부피를 갖고 베이스 플레이트(34)와 열 싱크(36) 사이의 전력 모듈(10)의 열 손실 성능을 저하시키는 공동의 형성을 감소시킨다.
매트릭스(38)에서, 관통 구멍(40)은 베이스 플레이트(34)를 열 싱크(36)에 고정시키기 위해 제공된다. 관통 구멍(40)은 각각 매트릭스(38) 또는 부피가 큰(bulk) 물질에 형성되는데, 이는 강화재(42)를 가공하기 어렵기 때문이다. 베이스 플레이트(34)를 열 싱크(36)에 고정하는 것은 상기 열 싱크(36)에 나사산 형성된(screwed) 나사에 의해, 또는 베이스 플레이트(34)를 열 싱크(36)에 단단히 고정하는 다른 연결부에 의해 실현될 수 있다.
양호한 열 발산을 가능하게 하기 위해, 적어도 2개의 강화재(42)가 매트릭스(38)에 배치된다. 강화재(42)는, 강화재가 서로 나란히 위치하지만 이격되게 배치된다는 점에서 서로 분리된다. 특히, 강화재(42)는 일반적으로 특히 실리콘 카바이드(SiC)로 된 세라믹 화합물로 만들어지므로, 우수한 열 전도도를 제공한다. 실리콘 카바이드는 특히 강화재(42)가 양호한 구조적 세기를 갖도록 하고, 더욱이 양호한 열 손실 특성을 갖도록 한다.
복수의 관통 구멍(40)이 베이스 플레이트(34)의 길이 및 폭을 따라 매트릭스(38)에 제공되고, 베이스 플레이트(340의 폭을 따라 관통 구멍(40) 사이에 어떠한 강화재(42)도 제공되지 않는 것이 바람직하다.
도 2의 실시예는 한정되지 않는 방식으로 3개의 강화재(42)를 포함한다. 이들은 매트릭스(38)의 금속에 내장되고, 바람직하게 각각 상기 금속 또는 매트릭스(38)에 의해 완전히 덮인다. 바람직한 예에서, 매트릭스(38) 및 이에 따라 베이스 플레이트(34)는 120mm x 160mm 내지 170mm x 210mm의 범위에 있는 치수를 가질 수 있다. 특히 바람직한 예에서, 베이스 플레이트(34)는 137mm x 187mm의 치수로 형성될 수 있다. 각 강화재는 57mm x 104mm의 바람직한 실시예에서 적어도 50mm x 100mm의 치수로 형성될 수 있다.
도 2에 따른 예에서, 강화재(42)는 각각 매트릭스(38)의 연성 물질, 또는 알루미늄 물질에 완전히 내장된다. 추가로, 강화재(42)의 세라믹 물질의 공동, 또는 다공은 매트릭스(38)의 물질, 특히 알루미늄으로 완전히 채워지고, 이것은 이에 따라 바람직하게 강화재와 그 사이의 모든 간격을 완전히 덮는다.
베이스 플레이트(34)는 상이한 기능/요건을 충족해야 한다. 베이스 플레이트(34)는 전력 모듈(10)의 내부로부터 외부 환경으로 열을 전도해야 한다. 베이스 플레이트(34)는 이에 따라 그 표면에 걸쳐 열을 열 싱크(36)로 전도하도록 열 확산기로서 작용한다. 그러므로, 열 전도도는 가능한 한 높아야 한다{180W/(mk) (20℃) 미만}. 이것은 각각 알루미늄으로부터 매트릭스(38)를 형성함으로써, 그리고 삽입부 또는 강화재(42)를 위한 물질로서 실리콘 카바이드를 이용함으로써 실현된다.
베이스 플레이트(34)와 열 싱크(36) 사이의 가능한 한 가까운 표면 접촉을 얻기 위해, 베이스 플레이트(36)의 하부 측은 굴곡질 수 있다. 이것은 도 2에 참조 번호(X)에 의해 한정된, 라인 B-B'을 따른 단면에서 명백하다. 각각 베이스 플레이트(34)의 굴곡진 기하학적 구조, 또는 보우의 구성으로 인해, 열 싱크(36)에 고정하는 동안, 베이스 플레이트(34)는 열 싱크(36)까지 미치게 되어, 열 싱크(36)로의 베이스 플레이트(34)의 개선된 접촉을 초래한다. 그러나, 본 발명에 따라, 베이스 플레이트(34)가 보우로서 부분적으로만 형성되는 것으로도 충분하다. 이것은, 굴곡이 베이스 플레이트의 폭에 걸쳐 형성되는 보우에 한정될 수 있다는 것을 의미하며, 이것은 도 1의 단면(X)으로부터 알 수 있다. 이에 반해, 베이스 플레이트(34)의 길이에 걸친 굴곡은 필요하지 않고, 이는 도 1에 참조 번호(Y)에 의해 한정된, 라인 A-A'의 단면으로부터 알 수 있다. 그러나, 베이스 플레이트(34)의 원하는 특성에 따라, 베이스 플레이트(34)의 길이, 예를 들어 전체 길이, 절반의 길이 또는 1/3의 길이를 따라 보우를 갖는 베이스 플레이트(34)를 형성하는 것도 물론 가능하다. 본 발명에 따라, 폭은 베이스 플레이트의 길이보다 더 짧은 측면이다.
추가로, 본 발명에 따른 베이스 플레이트(34)의 최대 보우 편향 높이는 100㎛±50㎛일 수 있다.
양호한 휨 세기(flexural strength) 및 파열 강성도(fracture toughness)는 이에 따라 균열을 방지하는데 유용하다. 베이스 플레이트(34)의 휨 세기는 300MPa와 500MPa 사이의 범위에 있을 수 있는 반면, 파열 강성도는 7MPa m1/2 내지 9MPa m1/2의 범위, 특히 8.1MPa m1/2에 있을 수 있다.
본 발명에 따른 베이스 플레이트(34)를 제조하는 공정은 다음과 같다.
먼저, 세라믹 사전 형성부(preform)가 제작된다. 이것은 예를 들어, 특히 폼(foam)의 형태로 개방 다공을 갖는 세라믹 물질, 바람직하게 실리콘 카바이드를 소결함으로써 실현될 수 있다. 추가 단계에서, 이렇게 제작된 사전 형성부가 필요시 성형될 수 있다. 일례로, 사전 형성부는 각각 원하는 형태 또는 기하학적 구조를 얻도록 스탬핑(stamped)되거나 가공될 수 있다. 사전 형성부의 형태는 바람직하게 직사각형 또는 정사각형이다. 그러나, 열 싱크(36)의 기하학적 구조에 따라, 강화재(42)는, 베이스 플레이트(34)가 상기 열 싱크(36)에 가까이 접촉하도록 열 싱크(36) 상에 위치될 수 있는 임의의 형태를 가질 수 있다. 원하는 방식으로 사전 형성부를 성형한 후에, 적어도 2개의 사전 형성부가 일정 형태로 위치된다. 그 후에, 액체 금속, 바람직하게 알루미늄은 고온 및 고압에서 상기 형태로 침투되어, 사전 형성부의 다공, 및 조성물 사이의 간격을 채운다. 강화재(42)에 대한 실리콘 카바이드의 함량은 최적의 기계적 부피 특성에 대해 62vol% 내지 28vol%일 수 있다. 추가로, 사전 형성부는 바람직하게 금속으로 완전히 덮인다.
설명된 공정은, 강화재(42)가 금속 물질에 내장되도록 하여, 금속 물질이 강화재(42)가 배치되는 매트릭스(38)를 형성하도록 한다. 따라서, 매트릭스(38)는 금속 물질, 바람직하게 알루미늄으로 사전 형성부를 덮음으로써 형성될 수 있다.
상기에 대해, 강화재(42)가 1mm 내지 5mm의 범위에서의 거리, 특히 3mm의 거리로 배치되도록 강화재(42)를 위치시키는 것이 바람직하다. 강화재(42) 사이의 그러한 거리는 베이스 플레이트(34)의 충분한 유연성을 제공하기 위해 필수적이다. 강화재(42)가 서로 너무 가까이 위치되면, 그러한 유연성은 강화재(42)의 단단함(stiffness)과 구조적 세기로 인해 방지될 것이다. 그러나, 충분한 열 발산을 얻기 위해, 강화재(42)의 거리는 제한되어야 한다.
추가로, 강화재(42)가 특정 레벨 아래에 있는 서로 간의 거리에 위치되면, 매트릭스 물질에 형성될 균열 위험은, 플라스틱 변형이 매트릭스 물질의 전위를 초과할 수 있다는 점으로 인해 발생할 수 있다. 따라서, 매트릭스(38)와 강화재(42) 사이의 접촉 지역에서의 스트레스는 너무 높아질 수 있다.
도 3에서, 본 발명에 따른 베이스 플레이트(34)의 추가 예가 도시된다. 도 3에 따라, 베이스 플레이트(34)는 3개의 강화재(42)를 포함한다. 그러나, 명백히 알 수 있듯이, 강화재(42)는 도 2에 대해 훨씬 더 큰 표면을 갖는다. 도 3에 따라, 각각 매트릭스(38), 또는 금속 화합물은 강화재(42) 상에 제공된 금속의 층, 또는 코팅으로 주로 형성되어, 이를 통해 각 강화재(42) 사이의 간격을 채운다. 이 경우에, 열 방산 용량은 도 2에 비해 더 크다.
본 발명에 따른 베이스 플레이트(34)의 또 다른 실시예가 도 4에 도시된다. 도 4에 따른 실시예는 일반적으로 도 2의 실시예에 대응한다. 그러나, 도 4에 따라, 3개의 강화재(42) 대신에 2개만이 존재한다. 이 실시예에서, 이와 같은 베이스 플레이트(34)는 더 작을 수 있어서, 더 작은 전력 모듈에 사용될 수 있다는 장점을 초래한다. 2개의 분리된 강화재(42)가 배치되는 연속적인 매트릭스(38)를 제공함으로써, 베이스 플레이트(34)는 여전히 충분히 휘어질 수 있어서, 베이스 플레이트(34)와 열 싱크(36)의 표면 사이의 개선된 접촉을 초래한다. 이 실시예의 바람직한 예에서, 매트릭스(38) 및 이에 따라 베이스 플레이트(34)는 120mm x 100mm 내지 170mm x 150mm의 범위에서의 치수를 가질 수 있다. 특히 바람직한 예에서, 베이스 플레이트(34)는 137mm x 127mm의 치수로 형성될 수 있다. 각 강화재(42)는 57mm x 104mm의 바람직한 실시예에서 적어도 50mm x 100mm의 치수로 형성될 수 있다.
2개의 강화재(42)를 포함하는 베이스 플레이트(34)에 관련된 본 발명의 추가 실시예는 도 5에 도시된다. 이 실시예에서, 베이스 플레이트(34)는 특히 강화재(42)의 크기에 대해 도 3의 베이스 플레이트(34)에 필적된다.
도 6a 및 6b에서, 열 싱크(36)의 표면(44)에 대한 종래 기술에 따른 베이스 플레이트(46)의 접촉과, 열 싱크(36)의 표면(44)에 대한 본 발명에 따른 베이스 플레이트(34)의 접촉의 비교가 개략적으로 도시된다.
도 6a에 따라, 종래 기술에 따른 베이스 플레이트(46)가 도시되며, 이것은 열 싱크(36)의 표면(44)과 접촉한다. 베이스 플레이트(46)는 금속 층(50)에 의해 덮인 강화재(48)를 포함한다. 금속 층(50) 및 강화재(48)는 연속적인 방식으로 형성된다. 표면(44)의 거칠기로 인해, 공동(52)이 베이스 플레이트(46)와 열 싱크(36)의 표면 사이에 형성된다. 이들 공동(52)은 일반적으로 베이스 플레이트(46)와 열 싱크(36) 사이의 양호한 열 흐름을 방지하여, 열 손실 특성을 저하시킨다.
도 6b에 따라, 본 발명에 따른 베이스 플레이트(34)가 도시된다. 베이스 플레이트(34)는, 적어도 2개, 도 6b에 따라, 3개의 독립적인 분리된 강화재(42)가 배치되는 연속적인 매트릭스(38)를 포함한다. 특히 강화재(42) 사이의 간격의 영역에서, 매트릭스(38)의 유연성으로 인해, 베이스 플레이트(34)는 각각 변형하거나, 벤딩될 능력을 가져, 열 싱크(36)의 표면(44)의 지형에 적응된다. 이것은 잠재적으로 존재하는 공동(52)이 더 작아지도록 한다. 따라서, 베이스 플레이트(34)와 표면(50) 사이의 훨씬 더 가까운 접촉에 도달된다. 이에 따라 열 손실 특성이 개선된다.
개시된 실시예에 대한 다른 변경은 도면, 개시 및 첨부된 청구항으로부터 본 발명을 실시하는데 있어서 당업자에게 이해되고 달성될 수 있다. 청구항에서, 용어 "포함하는"은 다른 요소 또는 단계를 배제하지 않고, 단수 요소는 복수 요소를 배제하지 않는다. 특정한 조치가 서로 상이한 종속항에 언급된다는 점은, 이들 조치의 조합이 장점을 갖는데 사용될 수 없다는 것을 나타내지 않는다. 청구항에서의 임의의 참조 번호는 범주를 제한하도록 해석되지 않아야 한다.
10 : 전력 모듈 12 : 하우징
14 : 반도체 디바이스 16 : 단자
18 : 보조 단자 20 : 알루미늄 본드 와이어
22 : 에폭시 24 : 기판
26 : 금속화부 28 : 땜납
30 : 금속화부 31 : 땜납
32 : 절연 겔 34 : 베이스 플레이트
35 : 열 전도 층 36 : 열 싱크
38 : 매트릭스 40 : 관통 구멍
42 : 강화재 44 : 표면
46 : 베이스 플레이트 48 : 강화재
50 : 금속 층 52 : 공동
14 : 반도체 디바이스 16 : 단자
18 : 보조 단자 20 : 알루미늄 본드 와이어
22 : 에폭시 24 : 기판
26 : 금속화부 28 : 땜납
30 : 금속화부 31 : 땜납
32 : 절연 겔 34 : 베이스 플레이트
35 : 열 전도 층 36 : 열 싱크
38 : 매트릭스 40 : 관통 구멍
42 : 강화재 44 : 표면
46 : 베이스 플레이트 48 : 강화재
50 : 금속 층 52 : 공동
Claims (10)
- 특히 전력 모듈(10)을 위한 베이스 플레이트로서,
금속, 특히 알루미늄으로 형성된 매트릭스(38)를 포함하고, 적어도 2개의 강화재(42)는 서로 나란히 상기 매트릭스(38)에 제공되고, 상기 강화재(42)는 서로 이격되는, 베이스 플레이트. - 제 1항에 있어서, 베이스 플레이트(34)를 열 싱크(36)에 고정시키기 위한 복수의 관통 구멍(40)은 베이스 플레이트(34)의 길이 및 폭을 따라 매트릭스(38)에 제공되고, 상기 베이스 플레이트(34)의 폭을 따라 관통 구멍(40) 사이에 어떠한 강화재(42)도 제공되지 않는, 베이스 플레이트.
- 제 1항 또는 제 2항에 있어서, 적어도 2개의 강화재(42)는 실리콘 카바이드(silicium carbide)로 형성되는, 베이스 플레이트.
- 제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 강화재(42)는 1mm 내지 5mm의 범위, 특히 3mm로 서로 일정 거리로 배치되는, 베이스 플레이트.
- 제 1항 내지 제 4항 중 어느 한 항에 있어서, 상기 베이스 플레이트(34)는 적어도 부분적으로 보우(bow)로서 형성되는, 베이스 플레이트.
- 제 5항에 있어서, 최대 보우 편향 높이는 100㎛±50㎛인, 베이스 플레이트.
- 제 5항 또는 제 6항에 있어서, 보우는 상기 베이스 플레이트(34)의 폭 위에만 형성되는, 베이스 플레이트.
- 제 1항 내지 제 7항 중 어느 한 항에 있어서, 모든 강화재(42)는 함께 상기 베이스 플레이트(34)의 치수에 대해 적어도 70%의 치수, 특히 상기 베이스 플레이트(34)의 치수에 대해 적어도 85%의 치수를 갖는, 베이스 플레이트.
- 제 1항 내지 제 8항 중 어느 한 항에 있어서, 상기 매트릭스(38)는 상기 강화재(42) 상에 그리고 상기 강화재(42) 사이에 형성된 금속 층으로서 형성되는, 베이스 플레이트.
- 제 1항 내지 제 9항 중 어느 한 항에 있어서, 상기 베이스 플레이트(34)의 열 팽창 계수의 최대값은 8-12ppm/k의 범위, 특히 10ppm/k에 있는, 베이스 플레이트.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP10189684 | 2010-11-02 | ||
EP10189684. | 2010-11-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120046701A true KR20120046701A (ko) | 2012-05-10 |
KR101918951B1 KR101918951B1 (ko) | 2018-11-15 |
Family
ID=43728976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110112911A KR101918951B1 (ko) | 2010-11-02 | 2011-11-01 | 베이스 플레이트 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8897015B2 (ko) |
EP (1) | EP2447990B1 (ko) |
JP (1) | JP5901939B2 (ko) |
KR (1) | KR101918951B1 (ko) |
CN (1) | CN102456640B (ko) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015204729A (ja) * | 2014-04-16 | 2015-11-16 | 住友ベークライト株式会社 | 電力変換装置の筐体、熱硬化性樹脂組成物および電力変換装置 |
WO2016031020A1 (ja) * | 2014-08-28 | 2016-03-03 | 三菱電機株式会社 | 半導体装置 |
JP6633935B2 (ja) * | 2016-02-16 | 2020-01-22 | 株式会社 日立パワーデバイス | パワー半導体モジュール |
JP6776953B2 (ja) * | 2017-03-07 | 2020-10-28 | 三菱マテリアル株式会社 | ヒートシンク付パワーモジュール用基板 |
US11587856B2 (en) * | 2017-03-15 | 2023-02-21 | Abb Schweiz Ag | Solid state switching device |
US10559742B1 (en) | 2017-08-24 | 2020-02-11 | Mainstream Engineering Corporation | Mounting pad and method for deterring theft and securing air conditioning units against high winds |
KR102590012B1 (ko) | 2017-11-30 | 2023-10-16 | 엘지디스플레이 주식회사 | 접착제 및 이를 적용한 플렉서블 디스플레이 |
US10557589B1 (en) | 2018-01-19 | 2020-02-11 | Mainstream Engineering Corporation | Mounting pad and method for deterring theft and securing outdoor equipment and appliances against high winds |
US10408493B1 (en) * | 2018-01-19 | 2019-09-10 | Mainstream Engineering Corporation | Mounting pad and method for deterring theft and securing outdoor equipment and appliances against high winds |
US11365845B1 (en) | 2018-01-19 | 2022-06-21 | Mainstream Engineering Corporation | Mounting pad and method for deterring theft and securing outdoor equipment and appliances against high winds |
US11903168B2 (en) | 2018-11-29 | 2024-02-13 | Denka Company Limited | Heat dissipation member |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5355280A (en) * | 1989-09-27 | 1994-10-11 | Robert Bosch Gmbh | Connection arrangement with PC board |
JP3117573B2 (ja) * | 1993-04-02 | 2000-12-18 | 東芝セラミックス株式会社 | 窒化ケイ素繊維強化シリコン材及びその製造方法 |
DE19707514C2 (de) * | 1997-02-25 | 2002-09-26 | Eupec Gmbh & Co Kg | Halbleitermodul |
WO2001008219A1 (de) * | 1999-07-23 | 2001-02-01 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Halbleitermodul |
JP2001110966A (ja) * | 1999-10-12 | 2001-04-20 | Showa Alum Corp | 電子機器用放熱装置 |
JP4089143B2 (ja) * | 2000-08-30 | 2008-05-28 | 三菱電機株式会社 | 電力用半導体装置 |
JP3662221B2 (ja) * | 2002-01-10 | 2005-06-22 | 電気化学工業株式会社 | 放熱部品 |
DE10213648B4 (de) * | 2002-03-27 | 2011-12-15 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul |
JP2006054356A (ja) * | 2004-08-13 | 2006-02-23 | Agilent Technol Inc | 熱伝導部材 |
JP5145591B2 (ja) * | 2004-11-09 | 2013-02-20 | 島根県 | 金属基炭素繊維複合材料の製造方法 |
KR101007621B1 (ko) * | 2005-11-30 | 2011-01-12 | 시마네켄 | 미크론 사이즈 및 나노 사이즈의 탄소섬유를 모두 함유하는금속기 복합재료 |
US8025962B2 (en) | 2006-01-13 | 2011-09-27 | Denki Kagaku Kogyo Kabushiki Kaisha | Aluminum-silicon carbide composite and heat dissipation device employing the same |
US20070165376A1 (en) * | 2006-01-17 | 2007-07-19 | Norbert Bones | Three phase inverter power stage and assembly |
US7993728B2 (en) * | 2006-04-26 | 2011-08-09 | Denki Kagaku Kogyo Kabushiki Kaisha | Aluminum/silicon carbide composite and radiating part comprising the same |
JP4857017B2 (ja) * | 2006-04-27 | 2012-01-18 | 日立オートモティブシステムズ株式会社 | 電力変換装置 |
JP5142119B2 (ja) * | 2006-09-20 | 2013-02-13 | 住友電装株式会社 | 放熱構造を備えたプリント基板の製造方法および該方法で製造されたプリント基板の放熱構造 |
US7511961B2 (en) * | 2006-10-26 | 2009-03-31 | Infineon Technologies Ag | Base plate for a power semiconductor module |
EP1916884B1 (en) * | 2006-10-27 | 2011-04-06 | Agie Charmilles SA | Circuit board unit and method for production thereof |
EP1936683A1 (en) * | 2006-12-22 | 2008-06-25 | ABB Technology AG | Base plate for a heat sink and electronic device with a base plate |
JP5028085B2 (ja) * | 2006-12-27 | 2012-09-19 | アイシン・エィ・ダブリュ株式会社 | 電子回路装置とその製造方法 |
WO2008123172A1 (ja) * | 2007-03-27 | 2008-10-16 | Ngk Insulators, Ltd. | ヒートスプレッダモジュール、ヒートシンク及びそれらの製法 |
US8237260B2 (en) * | 2008-11-26 | 2012-08-07 | Infineon Technologies Ag | Power semiconductor module with segmented base plate |
JP2010129867A (ja) * | 2008-11-28 | 2010-06-10 | Mitsubishi Electric Corp | 電力用半導体装置 |
-
2011
- 2011-10-13 EP EP11184967.5A patent/EP2447990B1/en active Active
- 2011-11-01 KR KR1020110112911A patent/KR101918951B1/ko active IP Right Grant
- 2011-11-02 JP JP2011240740A patent/JP5901939B2/ja active Active
- 2011-11-02 US US13/287,428 patent/US8897015B2/en active Active
- 2011-11-02 CN CN201110366211.3A patent/CN102456640B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
KR101918951B1 (ko) | 2018-11-15 |
CN102456640B (zh) | 2016-06-01 |
EP2447990A1 (en) | 2012-05-02 |
JP5901939B2 (ja) | 2016-04-13 |
JP2012099821A (ja) | 2012-05-24 |
US20120106087A1 (en) | 2012-05-03 |
CN102456640A (zh) | 2012-05-16 |
EP2447990B1 (en) | 2020-12-23 |
US8897015B2 (en) | 2014-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101918951B1 (ko) | 베이스 플레이트 | |
US20210020541A1 (en) | Thermal interface material having defined thermal, mechanical and electric properties | |
US20040159934A1 (en) | Heat pipe thermal management of high potential electronic chip packages | |
CN110114872B (zh) | 用于电器件的载体衬底和用于制造载体衬底的方法 | |
US9397018B2 (en) | Chip arrangement, a method for manufacturing a chip arrangement, integrated circuits and a method for manufacturing an integrated circuit | |
CN112166503A (zh) | 电子模块及其制造方法 | |
JP6072626B2 (ja) | 電力用半導体装置 | |
US20140284783A1 (en) | Semiconductor device | |
JP2009206191A (ja) | パワーモジュール | |
US10818630B2 (en) | Semiconductor device | |
KR101461329B1 (ko) | 반도체 유닛 | |
US20090309215A1 (en) | Semiconductor module and method for fabricating semiconductor module | |
US11626351B2 (en) | Semiconductor package with barrier to contain thermal interface material | |
US11996348B2 (en) | Semiconductor module assembly having a cooling body and at least one semiconductor module | |
JP6021745B2 (ja) | 冷却部材および半導体装置 | |
US20220013433A1 (en) | Semiconductor Device Package Comprising a Thermal Interface Material with Improved Handling Properties | |
CN110943057B (zh) | 功率半导体模块装置 | |
JP2010192717A (ja) | 冷却構造 | |
JP5928324B2 (ja) | 電力用半導体装置 | |
CN111584422A (zh) | 半导体装置及其制造方法 | |
US20230014380A1 (en) | Semiconductor Power Module with Two Different Potting Materials and a Method for Fabricating the Same | |
EP3624182B1 (en) | Power semiconductor module arrangement, substrate arrangement, and method for producing the same | |
EP4084062A1 (en) | Power semiconductor module arrangement | |
US11476225B2 (en) | Recess portion in the surface of an interconnection layer mounted to a semiconductor device | |
JPWO2018092185A1 (ja) | 半導体モジュール及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right |