CN110943057B - 功率半导体模块装置 - Google Patents
功率半导体模块装置 Download PDFInfo
- Publication number
- CN110943057B CN110943057B CN201910903402.5A CN201910903402A CN110943057B CN 110943057 B CN110943057 B CN 110943057B CN 201910903402 A CN201910903402 A CN 201910903402A CN 110943057 B CN110943057 B CN 110943057B
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- power semiconductor
- thickness
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 107
- 239000000758 substrate Substances 0.000 claims abstract description 197
- 238000001465 metallisation Methods 0.000 claims abstract description 68
- 239000004020 conductor Substances 0.000 claims abstract description 37
- 239000000463 material Substances 0.000 claims description 30
- 125000006850 spacer group Chemical group 0.000 claims description 15
- 239000011156 metal matrix composite Substances 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 9
- 229910000679 solder Inorganic materials 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 239000011344 liquid material Substances 0.000 claims description 4
- 229910000838 Al alloy Inorganic materials 0.000 claims description 2
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 239000011345 viscous material Substances 0.000 claims description 2
- 239000000853 adhesive Substances 0.000 claims 2
- 230000001070 adhesive effect Effects 0.000 claims 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 18
- 239000002245 particle Substances 0.000 description 11
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 9
- 229910052759 nickel Inorganic materials 0.000 description 9
- 229910052709 silver Inorganic materials 0.000 description 9
- 239000004332 silver Substances 0.000 description 9
- 239000000919 ceramic Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 229910010293 ceramic material Inorganic materials 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 238000004873 anchoring Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000005382 thermal cycling Methods 0.000 description 2
- 229910000962 AlSiC Inorganic materials 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000009528 severe injury Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/20—Modifications to facilitate cooling, ventilating, or heating
- H05K7/2089—Modifications to facilitate cooling, ventilating, or heating for power electronics, e.g. for inverters for controlling motor
- H05K7/209—Heat transfer by conduction from internal heat source to heat radiating structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Thermal Sciences (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明公开了一种功率半导体模块装置，其包括：半导体衬底(10)，其包括电介质绝缘层(110)、附接到电介质绝缘层(110)的第一金属化层(111)、以及附接到电介质绝缘层(110)的第二金属化层(112)，其中，电介质绝缘层(110)设置在第一和第二金属化层(111，112)之间。功率半导体模块装置还包括：基板(30)；以及导热材料层(40)，其在功率半导体模块装置的垂直方向(y)上布置在半导体衬底(10)和基板(30)之间。导热材料层(40)被布置为邻近半导体衬底(10)的表面(61)并邻近基板(30)的表面(31)，其中，半导体衬底(10)的表面(61)和基板(30)的表面(31)是平面表面。半导体衬底(10)具有8ppm/K或更低的第一热膨胀系数，基板(30)具有9ppm/K或更低的第二热膨胀系数，并且导热材料层(40)具有18ppm/K或更高的第三热膨胀系数。导热材料层(40)在垂直方向(y)上具有厚度(d1)，其中，厚度(d1)处于40μm和150μm之间。
Description
技术领域
本公开涉及功率半导体模块装置，特别是涉及包括半导体衬底的功率半导体模块装置。
背景技术
功率半导体模块装置通常包括至少一个衬底。该衬底可以布置在基板上。包括多个半导体部件(例如，采用并联、半桥或任何其他配置的两个二极管、MOSFET、JFET、HEMT、IGBT、或任何其他适当的可控半导体元件)的半导体装置通常布置在至少一个衬底中的至少一个上。每个衬底通常包括衬底层(例如，陶瓷层)、沉积在该衬底层的第一侧上的第一金属化层、以及沉积在该衬底的第二侧上的第二金属化层。可控半导体部件被安装在例如第一金属化层上。第一金属化层可以是结构化的层，而第二金属化层通常可以是连续的层。第二金属化层可以附接到基板。
由可控半导体部件产生的热量通过衬底消散到基板。导热层通常被布置在衬底和基板之间以有效地将热量从衬底传导离开。然而，衬底、基板和导热层通常各自具有不同的热膨胀系数。然而，不同部分的热膨胀系数不匹配可能由于功率半导体模块装置的使用期间的热循环和不同部分的不同线性膨胀而导致导热层的劣化。特别地，在导热层中出现的剪切应力可能加速导热层的劣化。导热层内的剪切应力尤其可能由衬底和基板在被加热时的不同线性膨胀而引起。
需要一种在衬底和基板之间提供良好的导热性并且具有更长寿命的改进的功率半导体模块装置。
发明内容
一种功率半导体模块装置包括：半导体衬底，该半导体衬底包括电介质绝缘层、附接到该电介质绝缘层的第一金属化层、以及附接到该电介质绝缘层的第二金属化层，其中该电介质绝缘层设置在第一金属化层和第二金属化层之间。功率半导体模块装置还包括基板、和在功率半导体模块装置的垂直方向上布置在半导体衬底和基板之间的导热材料层。该导热材料层被布置为邻近半导体衬底的表面并邻近基板的表面，其中半导体衬底的表面和基板的表面是平面表面。半导体衬底具有8ppm/K或更低的第一热膨胀系数，基板具有9ppm/K或更低的第二热膨胀系数，并且导热材料层具有18ppm/K或更高的第三热膨胀系数。导热材料层在垂直方向上具有厚度，其中该厚度在40μm和150μm之间。
参考以下附图和描述可以更好地理解本发明。图中的部件不一定按比例绘制，而是将重点放在阐明本发明的原理上。此外，在附图中，相同的附图标记在不同视图中至始至终表示相应的部件。
附图说明
图1示意性地示出了半导体衬底装置的截面图。
图2示意性地示出了根据一个示例的图1的半导体衬底装置的区段的截面图。
图3示意性地示出了根据另一示例的图1的半导体衬底装置的区段的截面图。
图4示意性地示出了根据另一示例的半导体衬底装置的截面图。
具体实施方式
在以下详细描述中，参考了附图。附图示出了可以实践本发明的具体示例。应当理解，除非另有特别说明，否则关于各种示例所描述的特征和原理可以彼此组合。在说明书以及权利要求书中，指定某些要素为“第一要素”、“第二要素”、“第三要素”等不应被理解为列举。相反，这种指定仅用于提出不同的“要素”。换言之，例如，“第三元素”的存在不需要存在“第一元素”和“第二元素”。如本文所述的半导体主体可以由(掺杂的)半导体材料制成，并且可以是半导体芯片或被包括在半导体芯片中。半导体主体具有电连接的焊盘并包括至少一个带有电极的半导体元件。
图1示例性地示出了半导体衬底10。半导体衬底10包括电介质绝缘层110、附接到电介质绝缘层110的(结构化的)第一金属化层111、以及附接到电介质绝缘层110的第二金属化层112。电介质绝缘层110设置在第一金属化层111和第二金属化层112之间。
第一金属化层111和第二金属化层112中的每一个可以由以下材料中的一种构成或包括以下材料中的一种：铜；铜合金；铝；铝合金；在功率半导体模块装置的操作期间保持固态的任何其他金属或合金。可选地，第一金属化层111和/或第二金属化层112可以被诸如镍或银的薄层覆盖。例如，可以使用镀镍工艺或镀银工艺来形成这种层。半导体衬底10可以是陶瓷衬底，换言之，其中电介质绝缘层110是陶瓷(例如薄陶瓷层)的衬底。陶瓷可以由以下材料中的一种构成或包括以下材料中的一种：氧化铝；氮化铝；氧化锆；氮化硅；氮化硼；或任何其他电介质陶瓷。例如，电介质绝缘层110可以由以下材料中的一种构成或包括以下材料中的一种：Al2O3、AlN或Si3N4。例如，衬底10可以是例如直接铜接合(DCB)衬底、直接铝接合(DAB)衬底或活性金属钎焊(AMB)衬底。
通常，一个或多个半导体主体20布置在半导体衬底10上。布置在半导体衬底10上的每个半导体主体20可以包括二极管、IGBT(绝缘栅双极晶体管)、MOSFET(金属-氧化物半导体场效应晶体管)、JFET(结型场效应晶体管)、HEMT(高电子迁移率晶体管)、或任何其它适当的可控半导体元件。一个或多个半导体主体20可以在半导体衬底上形成半导体装置。在图1中，示例性地示出了两个半导体主体20。然而，任何其他数量的半导体主体20也是可能的。
在图1所示的示例中，半导体衬底10附接到基板30，其中第二金属化层112布置在电介质绝缘层110和基板30之间。导热材料层40布置在第二金属化层112和基板30之间，并且导热材料层40被配置为在半导体衬底10和基板30之间形成牢固的物质-到-物质接合。由半导体主体20产生的热量可以通过半导体衬底10和导热材料层40消散到基板30。这由图1中的粗箭头示例性地示出。图1中的半导体衬底10的第二金属化层112是连续的层。在图1中所示的布置中，第一金属化层111是结构化的层。在此上下文中，“结构化的层”是指第一金属化层111不是连续的层，而是在该层的不同区段之间包括凹槽。图1中示意性地示出了这种凹槽。该装置中的第一金属化层111示例性地包括四个不同的区段。不同的半导体主体20可以安装到第一金属化层111的相同的或不同的区段。第一金属化层111的不同区段可以没有电连接或者可以使用诸如接合线的电连接将不同区段电连接到一个或多个其他区段。仅举几个例子，电连接还可以包括例如连接板或导电轨。然而，第一金属化层111是结构化的层仅仅是一个示例。第一金属化层111也可以是连续的层。根据另一示例，半导体衬底10可以仅包括电介质绝缘层110和第一金属化层111。可以省略第二金属化层112。
基板30可以包括金属。根据一个示例，基板包括Al和Cu中的至少一种。根据另一示例，基板30可以是包括诸如AlSiC的金属基复合(MMC)材料的金属基复合(MMC)基板。任何其他适当的材料都是可能的。任选地，基板30也可以由诸如镍或银的薄层覆盖。例如，可以使用镀镍工艺或镀银工艺形成这种层。
半导体衬底10的热膨胀系数(CTE)通常在8ppm/K或更低的范围内。用于半导体衬底的陶瓷材料可以具有处于4ppm/K和8ppm/K之间的CTE。然而，CTE大于8ppm/K的陶瓷材料也是已知的。例如，二氧化锆陶瓷通常具有约10.5ppm/K的CTE。典型基板的热膨胀系数通常高于典型衬底的CTE，并且通常在约18ppm/K的范围内。典型导热浆料的热膨胀系数通常在约18ppm/K或甚至>20ppm/K的范围内。
典型衬底的热膨胀系数CTE与基板的CTE之间的差在很多情况下是有问题的。不同的CTE可能导致功率半导体模块装置的严重损坏，尤其是在用于将衬底10附接到基板30的导热材料层40内。这是因为衬底10和基板30在被加热时膨胀到不同程度(线性膨胀)，从而在衬底10和基板30内产生剪切应力。这再次可能在导热材料层40内产生剪切应力。例如，当使用MMC基板时，可以将基板30的热膨胀系数调节到典型半导体衬底的CTE。考虑到包括衬底10、层40和基板30的装置的垂直温度梯度，基板30的CTE在一定程度上可以是更高的。MMC基板通常具有约9ppm/K或约8ppm/K或更低的CTE。选择其CTE基本上等于衬底10的CTE的基板30可以显著减小在功率半导体模块装置上引起的应力，因为衬底10和基板30膨胀到类似程度，从而导致基本相等的线性膨胀。例如，半导体衬底10的CTES与基板30的CTEBP之间的差可以是5ppm/K或更低(|CTES-CTEBP|<5ppm/K)、3ppm/K或更低(|CTES-CTEBP|<3ppm/K)、或2ppm/K或更低(|CTES-CTEBP|<2ppm/K)。优选地，基板30具有的CTE高于衬底10的CTE。衬底10可以具有例如4ppm/K、6ppm/K或8ppm/K的CTE。选择CTE为8ppm/K或9ppm/K的基板30导致衬底10和基板30之间的CTE差分别为5ppm/K、4ppm/K、3ppm/K、2ppm/K、1ppm/K或0ppm/K。尽管衬底10和基板30的CTE可以被相互调节，但是布置在衬底10和基板30之间的导热材料层40仍然存在问题，导热材料层40具有的CTE明显高于衬底10的CTE和基板30的CTE这两者。这导致在每个热循环期间的层40的三维变形。例如，导热材料层40可以是焊料层。根据一个示例，层40可以包括Au、SnAu、SnAg、SnCu、SnSb和共晶合金(例如，Sn63Pb37)中的至少一种。
关于热膨胀的差，还必须考虑从芯片(半导体主体20)到散热器或到环境的温度梯度。由于热循环是由芯片内的功耗引起的，导致芯片具有最高温度，并且温度向下朝向散热器并最后朝向环境从层到层(半导体衬底、基板)地降低。因此，对于略高于衬底的CTE的基板的CTE，基板和衬底中的线性热膨胀可以是类似的。然而，垂直温度梯度的大小取决于模块的应用中的冷却强度，并且因情况而异。因此，调整从基板到衬底的热膨胀是一种折衷。
为了减小导热材料层40上的应力，根据一个示例，层40的厚度d1保持相对较小。换言之，衬底10和基板30之间的层40的厚度d1选自40μm和150μm之间。可以选择小于150μm的厚度d1以减小在层40上引起的应力。层40通常覆盖基板30和衬底10的相对较大的区域。例如，在水平方向x、z上，层40可以覆盖最多4cm2或甚至最多10cm2或更多的区域。当被加热时，层40的材料显著膨胀。布置在层40的中心部分中的材料水平地被其他材料包围(参见图2中的区段B)。因此，该材料只能在垂直方向y上膨胀。相邻的材料防止该内部区段B中的材料在宽度上膨胀。这导致每次温度变化时层40的三维变形。
可以选择最小厚度d1，以便至少允许衬底10和基板40之间的特定膨胀差异。
已知的导热(焊料)层通常具有15W/mK和60W/mK之间的导热率。然而，对于某些应用来说，这是不够的。因此，为了进一步提高层40的导热率，可以将导热颗粒62添加到导热层40中。这在图3中示意性地示出，其示出了图1的功率半导体模块装置的截面A。
可以添加到导热材料层40的导热颗粒62可以均匀地分布在层40内。颗粒62的导热率通常大于导热层40的周围材料的导热率。例如，颗粒62可以具有大于60W/mK的导热率。例如，颗粒62可以具有处于60W/mK和400W/mK之间的导热率。例如，颗粒62可以包括陶瓷材料、玻璃或金属粉末。然而，包括导热层40的材料和颗粒62的混合物所具有的CTE通常仍显著高于衬底10和基板30的CTE。每个所述颗粒的直径可以等于或小于层40的厚度d1。根据一个示例，颗粒62的至少一部分的直径等于层40的厚度d1。这样，颗粒62可以用作间隔物，将在下面参考图4进一步详细描述。
在包括具有基本匹配的CTE的衬底10和基板30、并且在衬底10和基板30之间还包括仅一个薄的导热材料层40(例如，具有处于40μm和150μm之间的厚度d1)的功率半导体模块装置中，通常不必提供锚固结构或任何类似结构。例如，锚固结构可以包括衬底10的第二金属化层112中的凹痕/突起。这种突起伸进层40内并被层40的材料包围。这种锚固结构的功能是将机械应力分布在层40的整个厚度上。对于每种情况(半导体组件、电路基板尺寸、基板的形状和材料)中的金属化层112的几何形状，锚固结构可以进行优化，以使得机械应力相应地分布和减小。
然而，在当前情况下，第二金属化层112的表面61以及基板30的表面31可以是平面的并且不包括任何凹痕或突起。这是因为通过调整衬底10和基板30的CTE并且通过在衬底10和基板之间形成仅一个薄的导热材料层40来减小机械应力。在该上下文中，“平面”还指具有由表面31、61的制造工艺而导致的特定表面粗糙度的表面31、61。例如，半导体衬底的金属化层111、112通常具有特定表面粗糙度。然而，具有这种一般表面粗糙度的表面在本发明的意义上仍然基本上是平面。
在下文中，给出了可能的功率半导体模块装置的若干不同示例。
根据第一示例，衬底包括<8ppm/K的CTE。基板30是具有约8ppm/K或更小的CTE的MMC基板。导热层40的厚度d1处于40μm和150μm之间。
根据第二示例，衬底10是AlN衬底。换言之，电介质绝缘层110包括AlN。电介质绝缘层110在垂直方向y上具有约1mm的厚度。第一金属化层111和第二金属化层112中的每一个包括铜(Cu)并且在垂直方向y上具有约300μm的厚度。如上文已经描述的，第一金属化层111和第二金属化层112中的每一个可以被镍或银的薄层覆盖。基板30是具有约8ppm/K或更低的CTE的MMC基板。层40的厚度d1处于70μm和120μm之间。
根据第三示例，衬底10是Si3N4衬底。换言之，电介质绝缘层110包括Si3N4。电介质绝缘层110在垂直方向y上具有约1mm的厚度。第一金属化层111和第二金属化层112中的每一个包括铜并且在垂直方向y上具有约300μm的厚度。如上文已经描述的，第一金属化层111和第二金属化层112中的每一个可以被镍或银的薄层覆盖。基板30是具有约8ppm/K或更低的CTE的MMC基板。层40的厚度d1处于70μm和120μm之间。
根据第四示例，衬底10是AlN衬底。换言之，电介质绝缘层110包括AlN。电介质绝缘层110在垂直方向y上具有约1mm的厚度。第一金属化层111和第二金属化层112中的每一个包括铜并且在垂直方向y上具有约300μm的厚度。如上文已经描述的，第一金属化层111和第二金属化层112中的每一个可以被镍或银的薄层覆盖。基板30是具有约5ppm/K或更低的CTE的MMC基板。层40的厚度d1处于40μm和70μm之间。
根据第五示例，衬底10是Si3N4衬底。换言之，电介质绝缘层110包括Si3N4。电介质绝缘层110在垂直方向y上具有约1mm的厚度。第一金属化层111和第二金属化层112中的每一个包括铜并且在垂直方向y上具有约300μm的厚度。如上文已经描述的，第一金属化层111和第二金属化层112中的每一个可以被镍或银的薄层覆盖。基板30是具有约5ppm/K或更低的CTE的MMC基板。层40的厚度d1处于40μm和70μm之间。
根据第六示例，衬底10是Al2O3衬底。换言之，电介质绝缘层110包括Al2O3。电介质绝缘层110在垂直方向y上具有约0.38mm至0.63mm的厚度。第一金属化层111和第二金属化层112中的每一个包括铜并且在垂直方向y上具有约300μm的厚度。如上文已经描述的，第一金属化层111和第二金属化层112中的每一个可以被镍或银的薄层覆盖。基板30是具有约8ppm/K或更低的CTE的MMC基板。层40的厚度d1在70μm和120μm之间。
一般来说，电介质绝缘层110的厚度可以选自0.1mm至2.0mm之间的范围。第一金属化层111和第二金属化层112的厚度可以各自选自0.1mm和2.0mm之间的范围。第一金属化层111可以具有与第二金属化层112相同或不同的厚度。基板30在垂直方向上的厚度可以选自3mm至10mm之间。
为了防止导热层40在生产期间变得太薄(小于最小厚度d1)，可以在衬底10和基板30之间布置间隔物50。这在图4中示意性地示出。例如，在将衬底10布置在层40和隔离物50上之前，可以将一个或多个隔离物50与导热材料层40一起布置在基板30上。通常，使用尽可能少的隔离物50以便于节省成本。根据一个示例，在矩形半导体衬底10的每个角处布置一个间隔物50。当通过层40将衬底10结合到基板30时，形成层40的材料通常是液体的或粘性的。因此，当将衬底10按压在层40上时，静止的液体或粘性材料可以在水平方向x、z上移位，并且层40的厚度d1可以减小。间隔物50防止衬底10被按压得太过靠近基板30。这样，可以形成在整个表面之上具有所需厚度d1的均匀的层40。在将衬底10安装/结合到基板30上之后，间隔物50可以保留在衬底10和基板30之间。将衬底10安装在基板30上可以包括例如焊接工艺、或者其中从层40中除去液体的加热步骤，以便在衬底10和基板30之间形成牢固的物质-到-物质接合。例如，间隔物50可以具有圆形或方形截面。然而，任何其他截面也是可能的。如上面关于图3所描述的，导热颗粒62可以用作间隔物。
根据另一示例，导热材料层40的最大厚度d1可以通过所谓的(焊料)预制件或(焊料)浆料层的所施加的体积尺寸或厚度来进行控制。预制件可以布置在半导体衬底10和基板30之间，以形成导热材料层40。可以选择预制件的体积，以使得在形成衬底10和基板30之间的连接后，它产生导热材料层40的厚度d1的平均值或厚度d1的至少80％。预制件通常被提供为实心件，其通过施加热量而熔化，同时在衬底10和基板30之间形成连接。在加热步骤期间，通过将衬底10按压到预制件上，该预制件的高度通常减小到特定程度。
根据另一示例，可以在基板30上提供屏障，该屏障围绕衬底10延伸并且防止材料(焊料)流到限定区域之外。特别地，屏障可以布置成使得其确保层40的材料在安装过程期间停留在衬底10下方的限定区域内(当它是液体或粘性时)。可以选择预制件或(焊料)材料的体积，并且因此选择预制件或(焊料)材料的高度，以使得其在将衬底10连接到基板30之后，即在使材料硬化并形成连接之后，产生层40的所需厚度。(焊料)材料通常具有特定表面张力，该表面张力防止衬底10过深地沉入到层40的材料中。
根据更进一步的示例，在衬底10的顶部上提供高度限制器，该高度限制器被配置为防止层40的厚度超过最大厚度。特别地，高度限制器防止衬底10在垂直方向上远离基板10移动。因此，防止衬底10和基板30之间的、填充有层40的距离变得大于最大厚度。
从上文可以看出，存在某些方法来防止导热材料层40变得太薄，例如，通过使用具有至少最小厚度的间隔物，使用具有最小厚度的预制件，或者提供在基板10下方形成特定体积的屏障。通过防止材料在水平平面内流到该体积外，并且由于该材料的表面张力，可以调节最小厚度。另一方面，可以以不同的方式确保不超过最大厚度。例如，可以提供具有等于或小于最大厚度的厚度的预制件，或者可以使用高度限制器。
Claims (16)
1.一种功率半导体模块装置，包括：
半导体衬底(10)，其包括电介质绝缘层(110)、附接到所述电介质绝缘层(110)的第一金属化层(111)、以及附接到所述电介质绝缘层(110)的第二金属化层(112)，其中，所述电介质绝缘层(110)设置在所述第一金属化层(111)和所述第二金属化层(112)之间；
基板(30)；以及
导热材料层(40)，其在所述功率半导体模块装置的垂直方向(y)上布置在所述半导体衬底(10)和所述基板(30)之间，其中：
所述导热材料层(40)被布置为邻近所述半导体衬底(10)的表面(61)并邻近所述基板(30)的表面(31)，其中，所述半导体衬底(10)的所述表面(61)和所述基板(30)的所述表面(31)是平面表面，
所述半导体衬底(10)具有8ppm/K或更低的第一热膨胀系数，
所述基板(30)具有9ppm/K或更低的第二热膨胀系数，
所述导热材料层(40)具有18ppm/K或更高的第三热膨胀系数，并且
所述导热材料层(40)在所述垂直方向(y)上具有厚度(d1)，其中，所述厚度(d1)处于40μm和150μm之间。
2.根据权利要求1所述的功率半导体模块装置，其中，所述基板(30)包括金属基复合(MMC)材料。
3.根据权利要求1至2中任一项所述的功率半导体模块装置，其中，所述电介质绝缘层(110)包括Al2O3、AlN、或Si3N4中的至少一种。
4.根据权利要求1至2中任一项所述的功率半导体模块装置，其中，所述第一金属化层(111)和所述第二金属化层(112)各自包括铜、铜合金、铝和铝合金中的至少一种。
5.根据权利要求1至2中任一项所述的功率半导体模块装置，其中，所述第一金属化层(111)和所述第二金属化层(112)各自在所述垂直方向(y)上具有处于0.1mm至2.0mm之间的厚度。
6.根据权利要求1至2中任一项所述的功率半导体模块装置，其中，所述导热材料层(40)的所述厚度(d1)处于70μm和120μm之间，或处于40μm和70μm之间。
7.根据权利要求1至2中任一项所述的功率半导体模块装置，还包括形成在所述基板(30)上的屏障，其中，
所述屏障在所述半导体衬底(10)下方限定第一体积，
所述体积填充有形成所述导热材料层(40)的材料，
所述体积具有的高度被选择为使得所述导热材料层(40)的厚度(d1)不超过最大厚度。
8.根据权利要求1至2中任一项所述的功率半导体模块装置，还包括高度限制器，所述高度限制器布置在所述半导体衬底(10)上方并且被配置为防止在垂直方向上在所述半导体衬底(10)与所述基板(30)之间的距离超过最大距离。
9.根据权利要求1至2中任一项所述的功率半导体模块装置，还包括布置在所述半导体衬底(10)和所述基板(30)之间的至少一个间隔物(50)，其中，所述至少一个间隔物(50)被配置为限定所述导热材料层(40)的所述厚度(d1)。
10.根据权利要求1至2中任一项所述的功率半导体模块装置，其中，所述导热材料层(40)是焊料层。
11.根据权利要求1至2中任一项所述的功率半导体模块装置，其中，所述导热材料层(40)包括Au、SnAu、SnAg、SnCu、SnSb和Sn63Pb37中的至少一种。
12.根据权利要求1至2中任一项所述的功率半导体模块装置，其中，所述导热材料层(40)的所述厚度(d1)由预制件或液体材料层或粘性材料层所施加的体积尺寸或厚度进行控制，其中，所述预制件或所述液体材料层或所述粘性材料层布置在所述半导体衬底(10)和所述基板(30)之间，并且在所述半导体衬底(10)和所述基板(30)之间布置或不布置间隔物(50)。
13.根据权利要求12所述的功率半导体模块装置，其中，所述预制件或所述液体材料层或所述粘性材料层的体积被选择为使得其产生所述导热材料层(40)的所述厚度(d1)的平均值或所述厚度(d1)的至少80％，并且在所述半导体衬底(10)和所述基板(30)之间布置或不布置间隔物(50)。
14.根据权利要求1至2中任一项所述的功率半导体模块装置，其中，所述半导体衬底(10)的热膨胀系数(CTES)与所述基板(30)的热膨胀系数(CTEBP)之间的差为5ppm/K或更低。
15.根据权利要求1至2中任一项所述的功率半导体模块装置，其中，所述半导体衬底(10)的热膨胀系数(CTES)与所述基板(30)的热膨胀系数(CTEBP)之间的差为3ppm/K或更低。
16.根据权利要求1至2中任一项所述的功率半导体模块装置，其中，所述半导体衬底(10)的热膨胀系数(CTES)与所述基板(30)的热膨胀系数(CTEBP)之间的差为2ppm/K或更低。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP18196185.5A EP3627546A1 (en) | 2018-09-24 | 2018-09-24 | Power semiconductor module arrangement |
| EP18196185.5 | 2018-09-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110943057A CN110943057A (zh) | 2020-03-31 |
| CN110943057B true CN110943057B (zh) | 2024-04-26 |
Family
ID=63683022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910903402.5A Active CN110943057B (zh) | 2018-09-24 | 2019-09-24 | 功率半导体模块装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10879148B2 (zh) |
| EP (1) | EP3627546A1 (zh) |
| CN (1) | CN110943057B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3885467A1 (en) * | 2020-03-24 | 2021-09-29 | Infineon Technologies AG | Semiconductor substrate arrangement |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19647590A1 (de) * | 1996-11-18 | 1998-05-20 | Abb Research Ltd | Hochleistungs-Halbleitermodul |
| CN101165884A (zh) * | 2006-10-20 | 2008-04-23 | 英飞凌科技股份公司 | 半导体装置和模块以及连接半导体芯片到陶瓷基板的方法 |
| CN101427367A (zh) * | 2006-04-26 | 2009-05-06 | 电气化学工业株式会社 | 铝-碳化硅复合体和使用该复合体的散热零件 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4972503B2 (ja) * | 2007-09-11 | 2012-07-11 | 株式会社日立製作所 | 半導体パワーモジュール |
| DE102009028360B3 (de) | 2009-08-07 | 2010-12-09 | Infineon Technologies Ag | Verfahren zur Herstellung einer Schaltungsträgeranordnung und eines Leistungselektronikmoduls mit einer Verankerungsstruktur zur Herstellung einer temperaturwechselstabilen Lötverbindung |
| DE102009045063C5 (de) | 2009-09-28 | 2017-06-01 | Infineon Technologies Ag | Leistungshalbleitermodul mit angespritztem Kühlkörper, Leistungshalbleitermodulsystem und Verfahren zur Herstellung eines Leistungshalbleitermoduls |
| DE102011079708B4 (de) | 2011-07-25 | 2022-08-11 | Osram Gmbh | Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser |
| US10229870B2 (en) | 2012-11-30 | 2019-03-12 | Infineon Technologies Ag | Packaged semiconductor device with tensile stress and method of making a packaged semiconductor device with tensile stress |
| US10080301B2 (en) | 2013-10-17 | 2018-09-18 | Cree, Inc. | High voltage power chip module |
| DE202015006897U1 (de) | 2014-11-04 | 2015-11-24 | Danfoss Silicon Power Gmbh | Halbleitermodul und Leistungsanordnung |
| DE102015104518B3 (de) * | 2015-03-25 | 2016-03-10 | Infineon Technologies Ag | Verfahren zur Herstellung einer Schaltungsträgeranordnung mit einem Träger, der eine durch ein Aluminium-Siliziumkarbid-Metallmatrixkompositmaterial gebildete Oberfläche aufweist |
| DE102016125348B4 (de) | 2016-12-22 | 2020-06-25 | Rogers Germany Gmbh | Trägersubstrat für elektrische Bauteile und Verfahren zur Herstellung eines Trägersubstrats |
-
2018
- 2018-09-24 EP EP18196185.5A patent/EP3627546A1/en active Pending
-
2019
- 2019-09-23 US US16/579,099 patent/US10879148B2/en active Active
- 2019-09-24 CN CN201910903402.5A patent/CN110943057B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19647590A1 (de) * | 1996-11-18 | 1998-05-20 | Abb Research Ltd | Hochleistungs-Halbleitermodul |
| CN101427367A (zh) * | 2006-04-26 | 2009-05-06 | 电气化学工业株式会社 | 铝-碳化硅复合体和使用该复合体的散热零件 |
| CN101165884A (zh) * | 2006-10-20 | 2008-04-23 | 英飞凌科技股份公司 | 半导体装置和模块以及连接半导体芯片到陶瓷基板的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20200098662A1 (en) | 2020-03-26 |
| US10879148B2 (en) | 2020-12-29 |
| CN110943057A (zh) | 2020-03-31 |
| EP3627546A1 (en) | 2020-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108242401B (zh) | 用于制造电子模块组件的方法和电子模块组件 | |
| JP6983187B2 (ja) | 電力用半導体装置 | |
| JP6336138B2 (ja) | 半導体装置 | |
| EP2447990B1 (en) | Base plate | |
| WO2018194153A1 (ja) | 電力用半導体モジュール、電子部品および電力用半導体モジュールの製造方法 | |
| JP3988735B2 (ja) | 半導体装置及びその製造方法 | |
| CN102593081A (zh) | 包括散热器的半导体器件 | |
| US20240153862A1 (en) | Double-side cooled power modules with sintered-silver interposers | |
| JP4582144B2 (ja) | 熱伝導シートおよびその製造方法、並びに熱伝導シートを用いたパワーモジュール | |
| US11935811B2 (en) | Baseplate for a semiconductor module and method for producing a baseplate | |
| US10141199B2 (en) | Selecting a substrate to be soldered to a carrier | |
| CN110943057B (zh) | 功率半导体模块装置 | |
| Mertens et al. | Top-side chip contacts with low temperature joining technique (LTJT) | |
| JP2015211178A (ja) | 半導体装置 | |
| JP2017191826A (ja) | 半導体装置およびその製造方法 | |
| US20220005708A1 (en) | Base Plate for a Semiconductor Module Arrangement and Method for Producing a Base Plate | |
| JP2013120866A (ja) | 半導体装置 | |
| JP2014143342A (ja) | 半導体モジュール及びその製造方法 | |
| EP3751603A3 (en) | Semiconductor package with a heat sink bonded to a semiconductor chip with a bonding layer and to a molding material with a thermal interface material | |
| US20230369175A1 (en) | Power semiconductor module arrangement and method for producing the same | |
| US20230420334A1 (en) | Power semiconductor module arrangement and method for forming the same | |
| EP3624182B1 (en) | Power semiconductor module arrangement, substrate arrangement, and method for producing the same | |
| JPH07335792A (ja) | 半導体素子搭載用パッケージ | |
| US20230154811A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| WO2022244065A1 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |