KR20120027201A - 광전 소자의 제조 방법, 광전 소자, 및 복수 개의 광전 소자를 포함하는 소자 장치 - Google Patents

광전 소자의 제조 방법, 광전 소자, 및 복수 개의 광전 소자를 포함하는 소자 장치 Download PDF

Info

Publication number
KR20120027201A
KR20120027201A KR1020117026062A KR20117026062A KR20120027201A KR 20120027201 A KR20120027201 A KR 20120027201A KR 1020117026062 A KR1020117026062 A KR 1020117026062A KR 20117026062 A KR20117026062 A KR 20117026062A KR 20120027201 A KR20120027201 A KR 20120027201A
Authority
KR
South Korea
Prior art keywords
layer
copper
semiconductor layer
layers
semiconductor
Prior art date
Application number
KR1020117026062A
Other languages
English (en)
Other versions
KR101527261B1 (ko
Inventor
루츠 호펠
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20120027201A publication Critical patent/KR20120027201A/ko
Application granted granted Critical
Publication of KR101527261B1 publication Critical patent/KR101527261B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Abstract

본 발명은 광전 소자의 제조 방법에 관한 것으로, 상기 방법은 A) 성장 기판을 제공하는 단계로서, 상기 성장 기판은 상기 성장 기판상에 배치된 반도체층을 가지고, 상기 반도체층은 구동 시 활성 영역을 생성하기 위한, 성장 기판을 제공하는 단계, B) 반도체층상에 분리 구조물을 적층하는 단계, C) 분리 구조물에 의해 한정된 영역들에서 상기 반도체층상에 다수의 구리층들을 적층하는 단계, D) 분리 구조물을 제거하는 단계, E) 적어도 상기 구리층의 래터럴면들상에 보호층을 적층하는 단계, F) 구리층상에 보조 기판을 적층하는 단계, G) 성장 기판을 제거하는 단계, H) 반도체층, 구리층들 및 보조 기판으로 구성된 결합물을 서로 분리된 소자들로 개별화하는 단계를 포함한다. 또한, 본 발명은 상기 방법으로 제조된 소자 및 소자 장치에 관한 것이기도 하다.

Description

광전 소자의 제조 방법, 광전 소자, 및 복수 개의 광전 소자를 포함하는 소자 장치{METHOD FOR PRODUCING AN OPTOELECTRONIC COMPONENT, OPTOELECTRONIC COMPONENT, AND COMPONENT ARRANGEMENT HAVING A PLURALITY OF OPTOELECTRONIC COMPONENTS}
본 발명은 구동 시 활성 영역을 생성하는 반도체층 및 캐리어 기판으로서 상기 반도체층상에 배치된 구리층을 포함하는 광전 소자의 제조 방법에 관한 것이다. 본 발명은 상기 방법으로 제조된 광전 소자 및 이와 같은 복수 개의 광전 소자들로 이루어진 소자 장치에 관한 것이기도 하다.
구리 기판(상기 구리 기판은 특히 히트 싱크로서 기계적 안정성을 위해 역할한다)을 포함하는 광전 소자의 제조 시, 제 기능을 하지 못하는 소자의 불량이 매우 상당하다는 점, 특히 광전 소자가 발광다이오드이거나 레이저 다이오드일 때 그러하다는 점이 관찰되었다.
본 발명의 과제는 제 기능을 하지 못하는 광전 소자의 불량을 줄이는 방법을 제공하는 것이다.
상기 과제는 독립 청구항들에 따른 제조 방법, 소자 또는 소자 장치에 의해 해결된다. 종속항은 부가적 실시예 및 방법 변형 예를 제공한다. 광전 소자를 제조하기 위한 본 발명에 따른 방법은, A) 단계로서 성장 기판 및 그 위에 배치된 반도체층(구동 시 활성 영역을 생성하기 위함)을 제공하는 단계, B) 단계로서 반도체층상에 분리 구조물을 적층하는 단계, 그리고 분리 구조물에 의해 한정된 영역들에서 반도체층상에 다수의 구리층들을 적층하는 단계를 포함한다. 부가적 방법 단계로서, 상기 방법은 D) 단계로서 분리 구조물의 제거 단계, 그리고 적어도 구리층들의 래터럴면상에 보호층을 적층하는 단계를 포함한다. 마지막으로, 상기 방법은 F)단계로서 구리층상에 보조 기판을 적층하는 단계, G) 단계로서 성장 기판의 제거 단계(이로써 반도체층의 표면이 노출됨), 그리고 H) 단계로서 반도체층, 구리층들 및 보조 기판으로 구성된 결합물을 서로 떨어진 소자들로 개별화하여 상기 소자들이 각각 하나의(일반적으로 정확히 하나의) 구리층을 포함하는 단계를 포함한다.
이 부분에서, "소자"라는 개념은 예를 들면 발광다이오드(LED) 또는 레이저다이오드와 같이 완성된 소자뿐만 아니라, 기판 및/또는 반도체층도 의미하여, 예를 들면 구리층 및 반도체층으로 이루어진 결합물은 이미 하나의 소자를 나타낼 수 있고, 상부에 배치된 제2소자의 구성 요소를 형성할 수 있으며, 상기 제2소자내에는 예를 들면 부가적으로 전기적 연결부가 존재한다는 것을 밝혀둔다. 본 발명에 따른 광전 소자는 예를 들면 박막 반도체칩, 특히 박막 발광다이오드칩일 수 있다.
광전 소자는 예를 들면 박막 발광다이오드칩을 가리킬 수 있다.
박막 발광다이오드칩은 이하의 특징적 특성들 중 적어도 하나를 특징으로 한다:
-캐리어 부재, 특히 캐리어 기판을 향해 있는 복사 생성 반도체 층시퀀스의 주요면, 특히 복사 생성 에피택시 층시퀀스의 주요면에 반사층이 적층되거나 형성되고, 상기 반사층은 반도체 층시퀀스에서 생성된 전자기 복사의 적어도 일부를 상기 층시퀀스에 재귀 반사함;
-박막 발광다이오드칩은 캐리어 부재를 포함하고, 상기 캐리어 부재는 반도체 층시퀀스가 에피택시얼 성장되었던 성장 기판을 가리키지 않고, 차후에 반도체 층시퀀스에 고정된 별도의 캐리어 부재를 가리킴;
-반도체 층시퀀스의 두께는 20㎛ 이하의 범위, 특히 10 ㎛ 이하의 범위를 가짐;
-반도체 층시퀀스는 성장 기판을 포함하지 않음. 본원에서 "성장 기판을 포함하지 않음"은 경우에 따라서 성장을 위해 사용된 성장 기판이 반도체 층시퀀스로부터 제거되거나 적어도 상당히 얇아져 있음을 의미한다. 특히, 독자적으로 또는 에피택시 층시퀀스와 연계해서는 자체 지지력을 가지지 못할만큼 얇아져 있다. 상당히 얇아진 성장 기판의 잔류한 나머지는 특히 성장 기판의 기능을 하기 위한 것으로서 부적합함; 그리고
-반도체 층시퀀스는 혼합 구조를 가진 적어도 하나의 면을 구비한 적어도 하나의 반도체층을 포함하고, 상기 혼합구조는 이상적인 경우에 반도체 층시퀀스내에서 광이 거의 에르고딕(ergodic)으로 분포하도록 유도하며, 즉 상기 혼합 구조는 가능한 한 에르고딕적인 확률적 분산 거동을 포함함.
박막 발광다이오드칩의 기본 원리는 예를 들면 문헌 I.Schnitzer et al., Appl. Phys. Lett. 63(16), 1993.10.18, 2174-2176쪽에 기술되어 있으며, 그 공개 내용은 참조로 포함된다. 박막 발광다이오드칩에 대한 예는 문헌 EP 0905797 A2 및 WO 02/13281 A1에 기술되어 있고, 그 공개 내용도 마찬가지로 참조로 포함된다.
본 발명의 범위내에 사용된 바와 같은 "층"이란 개념은 하나의 개별층을 가리키거나 복수 개의 층들로 구성된 층시퀀스를 가리킬 수 있다. 특히, 반도체층은 복수 개의 층들로 구성된 층시퀀스일 수 있다(예를 들면 일련의 p형 도핑된 반도체층 및 n형 도핑된 반도체층) 또한 경우에 따라서 얻어지는 거울층은 일련의 2개 이상의 층들로 구성될 수 있다. 그 외 본 출원의 범위에서 언급된 모든 층들은 일반적으로, 별도의 설명이 없는 한 정확히 하나의 층으로 구성된다. 하나의 층 또는 하나의 부재가 다른 층 또는 다른 부재의 "상" 또는 "상부"에 배치되어 있거나 적층되어 있다는 것은, 여기서 그리고 이하에서, 상기 하나의 층 또는 상기 하나의 부재가 상기 다른 층 또는 상기 다른 부재상에서 직접적인 기계적 및/또는 전기적 컨택(contact)을 하면서 직접 배치되어 있음을 의미할 수 있다. 또한, 상기 하나의 층 또는 하나의 부재가 간접적으로 상기 다른 층 또는 상기 다른 부재의 상에 또는 상부에 배치되어 있음을 의미할 수 있다. 이때, 부가적 층들 및/또는 부재들이 상기 하나의 층과 다른 층 사이에 또는 상기 하나의 부재와 다른 부재 사이에 배치되어 있을 수 있다.
하나의 층 또는 하나의 부재가 2개의 다른 층들 또는 부재들의 "사이"에 배치되어 있다는 것은, 여기서 그리고 이하에서, 상기 하나의 층 또는 상기 하나의 부재가 상기 2개의 다른 층들 또는 부재들 중 하나와 직접적인 기계적 및/또는 전기적 컨택을 하거나 간접적인 컨택을 하면서 직접적으로 배치되어 있고, 상기 2개의 다른 층들 또는 부재들 중 다른 하나와 직접적인 기계적 및/또는 전기적 컨택을 하거나 간접적인 컨택을 하면서 배치되어 있음을 의미할 수 있다. 이때, 간접적인 컨택의 경우, 부가적 층들 및/또는 부재들이 상기 하나의 층과 상기 2개의 다른 층들 중 적어도 하나와의 사이에 또는 상기 하나의 부재와 상기 2개의 다른 부재들 중 적어도 하나와의 사이에 배치되어 있을 수 있다.
본 발명에 따르면, "분리 구조물"이란 하나의 다른 층상에 적층된 구조 부재를 의미하는데, 이로써 상기 층상에 다수의 부가적인 (서로 이격된) 층들이 나란히 적층될 수 있도록 하기 위함이다. 분리 구조물의 목적은, 특히, 서로 연결되지 않으면서 서로 이격된 구리층들을 반도체층상에 적층하는 것이다. 또한, 분리 구조물이란 본래 목적을 충족한 후에는 인접한 층들을 손상시키지 않으면서 (예를 들면 화학적으로) 다시 제거될 수 있는 물질로 구성된 구조물을 의미한다.
A) 내지 H) 단계를 포함하는 본 발명에 따른 방법은 항상 상기 단계들이 제공된 순서대로 이루어지도록 실시한다. 이때, 우선 성장 기판이 제공되고, 상기 성장 기판상에 대부분 우선 n형 도핑된 반도체층이 적층되었고, 이후에 p형 도핑된 반도체층이 적층되었다. 이후, 상기 (예를 들면 상기 언급한 부분층들로 구성된) 반도체층상에 분리 구조물들이 적층되어, 다수의 구리층들이 나란히 적층될 수 있다. 이러한 단계에서, 성장 기판은 그 위에 배치된 반도체층과 함께, 차후에(개별화 이후에) 개별 소자들을 형성하는 영역들로 분할되며, 이 경우 상기 개별 소자들은 C) 단계에서 생성된 구리층들 중 각각 정확히 하나의 구리층을 포함한다. 구리층의 적층 이후에, 분리 구조물이 제거되고, 이후에 구리층의 래터럴면들은 보호층을 구비한다. 보호층은 구리층을 완전히 덮을 수 있으나, 대부분은 구리층의 래터럴면만이 덮혀있을 수 있으며, 실질적으로 반도체층에 대해 평행한 구리층의 면들이 부분적으로만 덮여있을 수 있거나 보호층으로 전혀 덮이지 않을 수 있다. 물론, 적어도 반도체층에 대해 평행한 보호층의 부분이 전기 전도도를 보장하는 경우 구리층의 완전한 덮임을 고려할 수 있다. 또한, 개별 구리층들 사이의 면들도 보호층으로 덮일 수 있다(즉, 먼저 분리 구조물들에 의해 덮이는 면들).
이때, "래터럴" 면은 성장 기판(및 반도체층)의 표면에 대해 평행하지 않고 특히 성장 기판상에 실질적으로 수직으로 기립해 있는 면을 나타낸다. 특히, 래터럴면은 먼저 적층된 분리 구조물의 정렬에 상응하여 정렬된다; 구리층들의 래터럴면은, 특히, 사전에 분리구조물과 공통의 경계면을 형성한 면이다.
방법 단계 E) 이후의 방법 단계 F)에서 구리층상에 보조 기판이 적층된다; 이는 예를 들면, 사전에 적층된 분리 구조물들에 의해 생성된 트렌치들을 채우는 포팅 물질(potting material)(예를 들면 접착제)을 이용하여 기존의 층 결합물과 함께 실시될 수 있다; 보조 기판은 물론 구리층(또는 경우에 따라서 구리층상에 전면으로 적층된 보호층)상에 직접적으로 배치될 수 있다; 보호층, 및 경우에 따라서 구리층상에 직접적으로 전면으로 배치되어 있을 수 있거나, 실질적으로 반도체층에 대해 평행한 (경우에 따라서 보호층을 구비한) 구리층의 표면 영역상에만 직접적으로 배치되어 있을 수 있다. 마지막으로, G) 및 H) 단계에서 성장 기판이 제거되고(보조 기판은 충분한 기계적 결합력만을 보장한다), 이러한 방법 단계까지 얻어진 층 결합물은 개별화될 수 있다. 개별화는 일반적으로 공정이 완전히 완료된 후에 실시한다; 개별화는 pn 접합의 분리에 따라 메사(mesa) 영역이 정의됨으로써 그리고/또는 전기 컨택이 설치됨으로써 실시될 수 있다.
본 발명에 따른 방법은, 상기 방법을 이용하면 제 기능을 하지 못하거나 기능성이 불량한 소자가 현저히 적은 비율로 얻어진다는 이점을 제공한다. 본 발명에 따르면, 구리층상에 그리고 심지어 특히 차후에 소자의 기능을 위해 본질적인 부가적 층에 의해 덮이지 않은 면들상에 보호층을 적층함으로써 획득된 소자내에서 단락의 비율이 현저히 줄어들 수 있고, 일반적인 경우에 소자의 유효 수명이 증가할 수 있음을 확인하였다(광전 소자의 기능을 위해 본질적인 층이란, 본 발명에 따르면, 상기 층 없이는 전압이 소자에 인가될 때 활성 영역이 형성되지 않는 경우의 층을 의미한다. 특히, 본질적인 층이란, 전하 캐리어의 수송 - 즉 전자 및/또는 정공의 수송 - 이 상기 층에 의해 이루어지는 경우의 층을 의미한다). 단락의 경우 한편으로는 소자의 납땜 시 문제가 발생한다는 것을 고려한다(가령 전기적 연결을 위해 필요한 땜납의 잔여물에 의해 그러한데, 상기 잔여물은 구리층의 래터럴측 - 즉 납땜을 위해 결정적이지 않은 영역들에 - 존재하며 단락을 야기함). 이는 땜납 대신 전기적 연결을 위한 도전 접착제가 사용되는 경우에도 해당한다. 다른 한편으로, 보호층이 구리 또는 구리 이온의 이동을 방해할 수 있음을 고려한다. 특히, 예를 들면 열 가소성물질(은 이온의 경우와 같이)처럼 특정한 플라스틱에서는 강화된 이동을 고려해야 한다; 이동은 특히 전압(상기 전압은 전기장을 생성한다)의 인가 시 이루어지는데, 이때 구리(또는 구리 이온)는 구리 캐리어로부터 예를 들면 소자를 위해 사용된 플라스틱 하우징의 방향으로 이동한다. 이로 인하여, 전도 경로가 플라스틱내에 생성될 수 있고, 상기 전도 경로가 고장 전류 또는 전기적 단락을 야기할 수 있다. 상기와 같은 이동이 실시될 수 있는 열가소성 플라스틱은 예를 들면 본 발명에 따른 광전 소자를 위해 사용된 포팅 컴파운드에 포함되어 있을 수 있다. 물론, 구리 이동은 플라스틱이 없을 때에도 이미 이루어질 수 있다. 추정컨대, 전기장내에서 구리 이온은 소자 일부의 표면상에서 이동한다. 마지막으로, 보호층에 의해 - 사용된 반도체층(또는 사용된 부분층들)에 의존하여- 본 발명에 따른 광전 소자의 유효 수명이 길어질 수 있음이 확인되었다. 또한, 이에 대해서는 반도체층의 손상을 야기하는 구리(또는 구리 이온)의 이동이 관련된다는 점을 고려한다.
본 발명에 따라 사용된 보호층은 유기 성분 및/또는 무기 성분을 포함할 수 있거나 유기 성분 또는 무기 성분으로 구성될 수 있다.
보호층을 위해 "납땜 중지층" 또는 "도전 접착제 중지층"으로서의 기능만 고려되는 경우, 보호층은 무기 물질, 특히 비전도성 또는 반도체 무기 물질, 예를 들면 금속염(가령 금속산화물)로 구성되거나 이러한 물질을 주 성분으로 포함할 수 있다. 또한, 납땜 중지 기능을 위해 유기 물질(즉 남땜 중지 래커)이 보호층으로서 사용될 수 있다. 이와 같은 "납땜중지층" 또는 "도전접착제 중지층"은, 땜납 또는 도전 접착제가 보호층을 습윤시키지 않거나 매우 근소한 정도로만 습윤시켜, 단락이 방해될 수 있도록 한다.
(예를 들면 사용된 포팅 컴파운드에 의해)구리 이동을 방해할 필요가 있으면, 보호층으로서 특히 무기 물질, 특히 금속 또는 금속염(특히 금속 산화물)이 고려되는데, 이는 구리 또는 구리 이온의 확산을 방해한다. 예외적인 경우, 유기 물질(특히 열경화성 물질)은 구리 또는 구리 이온의 이동을 방해할 수 있다. 일반적인 경우에, 구리 이동을 방해하는 이와 같은 보호층에 의해 구리층이 밀봉적으로 폐쇄되어, 구리 또는 구리 이온의 이동은 보호층에 의해 완전히 방해받는다.
남땜 중지 기능뿐만 아니라 구리 이동 방지 목적도 있는 경우, 특히, 금속염(특히 금속 산화물)을 포함하거나 대부분의 경우에 그 금속염으로 구성되는 보호층이 적합하다. 물론, 개별적인 경우에 - 앞서 설명한 바와 같이 - 구리 이동을 방해할 뿐만 아니라 납땜 중지 기능도 가지는 열경화성 물질도 고려할 수 있다.
본 발명에 따른 방법은 획득된 소자에 있어 적층된 보호층을 이용하여 얻어지는 개선된 품질이란 이점만을 제공하진 않는다; 일련의 방법 단계에 의해서도, 반도체층 시스템(그리고 특히 반도체층 또는 상기 반도체층상에 배치된 부가적 층들에 있어 구리층과 다른 방향을 향해 있는 주요면, 예를 들면 복사 방출 광전 소자의 복사는 상기 주요면을 통해 방출됨)의 구체적 형성과 관련하여 폭 넓은 자유도를 가진 소자가 제조될 수 있다. 따라서, 예를 들면 임의의 방식으로 전기 컨택이 표면상에 적층될 수 있다; 부가적 기능층들이 적층될 수 있고 또한 반도체층(또는 다양한 부분층들로 구성된 층시퀀스)의 3차원 형상도 구리층(또는 히트싱크)의 적층 이후에 비로소 결정될 수 있다. 예를 들면, 형성될 수 있는 반도체층의 경우, 그 단면이 두 주요면에 대해 평행하면서 구리층을 향해 있는 주요면(이하에서 "상부 주요면"이라고도 함)에서부터 다른 주요면으로 가면서 작아진다(복사 방출 장치의 경우 복사 방출의 방향으로 가면서 뾰족해짐 - 즉 메사 구조를 가짐). 그에 반해, 메사 구조가 역(inverse)의 형태로 제공되는 소자(이러한 소자의 경우에도 단면이 구리층을 향해 있는 주요면의 방향으로 뾰족해짐)는 더 낮은 기계적 안정성을 가지는데, 상부 주요면이 인접한 면들과 예각을 형성하기 때문이다. 본 발명에 따르면, 양각 메사 에지(positive mesa edge)에 의해 안정성 및 파괴 강도가 증가한다. 마지막으로, 본 발명에 따른 방법은, 예를 들면 포토레지스트를 이용하여 이후의 층을 적층할 때 소자의 표면 영역을 보호해야만 하는 단계가 매우 적은 수로도 충분하다는 이점을 제공한다.
특히, 광전 소자는 발광다이오드(LED) 또는 레이저 다이오드로서 형성될 수 있으며, 이때 반도체층은 적어도 하나의 활성층을 포함하고, 상기 활성층이 구비한 활성 영역은 전자기 복사를 방출하기에 적합하다.
반도체칩은 활성층내의 활성 영역으로서 예를 들면 pn 접합, 이중이종 구조, 단일양자우물 구조(SQW 구조) 또는 다중양자우물 구조(MQW 구조)를 포함할 수 있다. 양자우물 구조란 명칭은 본 출원의 범위내에서 특히, 전하 캐리어가 속박("confinement")에 의해 에너지 상태의 양자화를 경험할 수 있는 모든 구조를 포괄한다. 특히, 양자우물 구조의 명칭은 양자화의 차원성에 대한 정보를 포함하지 않는다. 상기 명칭은 특히 양자상자, 양자선, 양자점 및 이들 구조의 각 조합을 포괄한다. 반도체 층시퀀스는 활성 영역을 구비한 활성층외에 부가적인 기능층 및 기능 영역을 포함할 수 있고, 이러한 기능층 및 기능 영역은 p형- 및 n형 도핑된 전하 캐리어 수송층, 즉 전자- 및 정공 수송층, p형-, n형-도핑 및 도핑되지 않은 속박-, 클래딩- 및 도파층, 장벽층, 평탄화층, 버퍼층, 보호층, 전극 및 언급한 층들의 조합으로부터 선택된다.
반도체층은 에피택시 층시퀀스로서, 즉 에피택시얼 성장한 반도체 층시퀀스로서 형성될 수 있다. 이때, 반도체 층시퀀스는 특히 질화물 반도체계로서 형성될 수 있다. 질화물계란 개념은 모든 질화물 화합물 반도체 물질을 포함한다. 이때, III주족 원소와 질화물과의 2성분, 3성분 및/또는 4성분 화합물로 이루어진 반도체 구조를 가리킬 수 있다. 이와 같은 물질에 대한 예는 BN, AlGaN, GaN, InAlGaN 또는 부가적 III-V 화합물이 있다. 이러한 견지에서 반도체 층시퀀스 또는 반도체칩은 InAlGaN계로 형성될 수 있다. InAlGaN계 반도체칩 및 반도체 층시퀀스에는, 특히, 에피택시얼 제조된 반도체 층시퀀스가 일반적으로 서로 다른 개별층들로 구성된 층시퀀스를 포함하고, 상기 층시퀀스는 적어도 하나의 개별층을 포함하고, 상기 개별층은 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 및 x + y ≤ 1일 때의 InxAlyGa1 -x- yN이라는 III-V 화합물 반도체 물질계의 물질을 포함하는 경우가 속한다. 적어도 하나의 InGaAlN계 활성층을 포함하는 반도체 층시퀀스는 예를 들면, 자외 파장 영역에서 녹색 또는 황녹색 파장 영역에 이르기까지 전자기 복사를 방출할 수 있다.
또한, 반도체 층시퀀스는 예를 들면 AlGaAs계로 형성될 수 있다. AlGaAs계 반도체칩 및 반도체 층시퀀스에는, 특히, 에피택시얼 제조된 반도체 층시퀀스가 일반적으로 서로 다른 개별층들로 구성된 층시퀀스를 포함하고, 상기 층시퀀스가 포함하는 적어도 하나의 개별층은 0 ≤ x ≤ 1일 때의 AlxGa1 - xAs라는 III-V 화합물 반도체 물질계의 물질을 포함하는 경우가 속한다. 특히, AlGaAs계 물질을 포함하는 활성층은 적색 내지 적외 파장 영역에서 하나 이상의 스펙트럼 성분을 갖는 전자기 복사를 방출하기에 적합할 수 있다. 또한, 이와 같은 물질은 상기 언급한 원소에 대해 부가적 또는 대안적으로 In 및/또는 P를 포함할 수 있다.
대안적 또는 부가적으로, 반도체 층시퀀스 또는 반도체칩은 III-V 화합물 반도체 물질계외에 또는 그 대신에 II-VI 화합물 반도체 물질계도 포함할 수 있다.
앞서 제공된 모든 물질은 하나 이상의 도펀트를 포함할 수 있을 뿐만 아니라, 상기 물질의 물리적 특성을 실질적으로 변경하지 않는 부가 성분을 포함할 수 있다.
본 발명에 따른 방법의 C) 단계에서 적층된 구리층은 금속층의 적층을 위한 모든 방법을 이용하여 적층될 수 있다. 특히, 경제적인 이유로, 갈바닉 방법을 이용하는 (특히 비전류식 증착 또는 무기 산화를 이용하는) 적층법이 중요하다. 예를 들면, 본 발명에 따르면, 상기 구리층은 분리 구조물에 의해 "슬롯형(sloted) 갈바닉 증착"의 형태로 실시될 수 있다. 물론, 구리층의 증착을 위한 다른 방법도 가능하다.
본 발명에 따른 구리층은 순수한 구리층일 필요는 없으며, 강도(stiffness) 증가, 다공성 또는 전압 증가를 구현할 수 있는 첨가물도 포함할 수 있다. 일반적인 경우, 1 중량퍼센트를 넘지 않는 첨가물이 포함될 수 있고, 대부분 0.5 중량퍼센트를 넘지 않는 첨가물이 포함될 수 있다. 첨가물로서 한편으로는 니켈 첨가물이 언급될 수 있고(이는 예를 들면 간층(interlayer)으로서 더 나은 구리층의 경도 - 및 그로 인하여 증가된 기계적 부하력 - 을 야기하나, 앞서 제공된 바보다 더 큰 중량비가 필요하고, 갈바닉 방법의 응용 시 예를 들면 갈바닉조(galvanic bath)의 교체를 이용하여 생성되어야 한다), 다른 한편으로는 예를 들면 탄소, 황 또는 인과 같은 비금속 첨가물(이러한 첨가물은 갈바닉 방법을 이용하여 당업자에게 공지된 첨가물로부터 구리층안으로 삽입되고, 이때 삽입율은 일반적으로 원하는 전류 밀도 및 온도의 영향을 받을 수 있다)이 언급될 수 있다.
본 발명에 따른 방법의 실시예에서, 반도체층은 성장 기판과 다른 방향을 향해 있는 상기 반도체층의 측에서(이하에서 "하부 주요면"이라고도 함) 반사층(특히 거울층)을 포함하고, 상기 반사층을 이용하여 광전 소자내에서 생성된 복사는 복사 출사면의 방향으로 방향 전환될 수 있다. 거울층을 위해서는 주성분으로 은을 포함하는 물질이 사용될 수 있다. 거울층은 반도체층상에 예를 들면 증발증착, 스퍼터링 또는 CVD를 이용하여 적층될 수 있다. 거울층은 반도체층의 구조화 없이 부가적인 방법 단계에 의해 구조화될 수 있다(예를 들면 습식 화학적 식각 또는 플라즈마 식각에 의함). 구조화된 거울층은, 소자의 구동 시 거울층이 제거된 지점에서 전류 주입이 감소하거나 완전히 방해받는다는 이점을 가진다. 따라서, 전류 주입은 반도체층의 대향된 측, 아웃커플링측에서 도전로 또는 본딩패드와 같은 차폐부가 놓이는 위치에서 목표한 바에 따라 방해받을 수 있다.
또한, 확산 장벽층은 거울층상에 적층될 수 있고, 상기 확산 장벽층은 거울층에 포함된 은 또는 은 이온의 확산을 방지한다. 이와 같은 확산 장벽층은 예를 들면 TiWN 및/또는 TiN을 포함한 물질로 구성될 수 있고, 예를 들면 스퍼터링, 증발증착 또는 CVD를 이용하여 적층될 수 있다.
부가적 실시예에서, A) 단계 이후에 - 많은 경우에 A) 단계 직후이나 경우에 따라서 B) 단계 이후에도- 컨택층이 반도체층상에 적층된다. 이와 같은 컨택층을 이용하여, 한편으로는, 구리층에 반도체층(및 경우에 따라서 그 위에 배치된 거울층)상에 더욱 양호하게 부착될 수 있다. 다른 한편으로는, 컨택층은 (특히 갈바닉을 이용한 증착 시) 구리층의 개선된 증착이 이루어지도록 보장할 수 있다. 이상적으로, 컨택층은 두 요건을 모두 가진다. 특히, 컨택층으로서, 금, 팔라듐, 주석, 은, 니켈 또는 백금을 함유하거나 이러한 성분들의 합금물을 포함하는 층이 적합하다. 특히, 언급한 성분들 또는 그 합금물로 구성된 층들이 적합하다. 합금물로서 예를 들면 금주석 합금(예를 들면 금의 비율이 약 65 내지 85 중량퍼센트임) 또는 팔라듐인듐합금물을 거론할 수 있다. B) 단계 이후의 적층은, 컨택층이 전면적으로 증착되지 않으면서 상기에 언급한 기능을 충족할 수 있는 한편 소자의 개별화 시 컨택층에 의한 절단 에지가 발생하지 않는다는 이점을 제공한다.
컨택층은 예를 들면 1 ㎛ 두께까지 이를 수 있으나, 많은 경우에 0.5 ㎛ 이하의 두께를 가질 수 있다. 개선된 갈바닉 증착 거동을 위해, 예를 들면 (예를 들면 팔라듐의) 하나의 원자층 또는 수 원자층으로도 이미 충분할 수 있다. 컨택층은 1 nm 미만의 두께 또는 예를 들면 1과 100 nm 사이의 두께를 가질 수 있다.
컨택층은 예를 들면 스퍼터링, 증발증착 또는 CVD 방법 또는 유사한 방법을 이용하여 적층될 수 있다.
상기 실시예의 형성 방식에 있어서, 소자는 G) 단계 이후에 템퍼링(tempering)될 수 있다. 바람직하게는, 템퍼링에 의해 컨택층 및 구리층의 확산이 이루어져, 컨택층과 구리층 사이의 경계면에서 "금속간 결합" 영역이 생성되며, 따라서 컨택층 및 반도체층상에 구리층이 부착되는 것이 개선된다. 템퍼링은 E) 단계 이후에 비로소 이루어지는 것이 중요한데, 그렇지 않으면 템퍼링 공정에 의해 구리층의 표면 산화가 일어날 것이고, 표면의 산화물층은 이후에 제거되어야 하기 때문이다. 그러나, 기본적으로, 템퍼링은 C) 단계 이후에 이미 고려할 수 있다. 바람직하게는, 템퍼링은 약 200℃의 온도에서 실시된다; 이를 통해 금속 원자의 충분한 확산 속도가 달성된다. 특히 양호한 확산은 금 또는 금 합금물 소재의 컨택층과 구리층 사이에서 이루어질 수 있다.
본 발명에 따른 방법의 부가적 실시예에서, E) 단계 - 보호층의 적층 - 는 2개의 부분 E1), E2) 단계로 나누어진다. 방법 E1) 단계로서, 금속층은 적어도 구리층의 래터럴면상에 적층된다; 방법 E2) 단계로서 적어도 구리층의 래터럴면상에 적층된 금속층이 금속산화물층으로 산화된다.
이와 같은 방법을 이용하여, 예를 들면, 우선 구리층의 전체 노출된 표면은 금속층으로 코팅될 수 있고, 이후에 구리층의 래터럴 부분면만이 금속 산화물층이 되도록 산화될 수 있다(또는 이후의 방법에서 광전 소자의 기능을 위해 결정적인 층으로 코팅되지 않은, 구리층의 부분 영역들).
금속층의 적층 전에, 구리층의 노출된 표면에서 상기 표면상에 형성된 산화물이 없도록 하고 예를 들면 플라즈마 식각을 이용하여 제거하는 것이 중요할 수 있다; 대안적으로 상기 제거는 적합한 습식 화학법을 이용할 수 있다. 부분 단계 E2)에서의 산화는 예를 들면 플라즈마노(plasma oven)에서 실시될 수 있다. 이때 형성된 금속 산화물층은 완전히 화학량론적인 금속 산화물을 형성하지 않아도 된다; 특히 표면 근방이 아닌 영역들에서는 부분적인 산화만이 일어날 수 있어, 비화학량론적 금속 산화물이 얻어진다. 금속 산화물로의 변환 대신, 물론, 금속 질화물 또는 질산화물 또는 유사한 물질로의 변환도 고려할 수 있다.
금속층의 적층은 일반적인 코팅 방법을 이용하여 예를 들면 스퍼터링, 증발증착, CVD 또는 갈바닉 방법을 이용하여 실시될 수 있다. 특정한 금속염(예를 들면 금속질화물)의 경우에, 물론, 2단계로 이루어진 방법 E1), E2)가 실시되지 않고 직접적으로 하나의 단계에서 금속염층을 구리층의 래터럴면상에 적층하는 것이 중요할 수 있다(예를 들면 CVD 방법을 이용함, 상기 방법에서는 그에 상응하는 공정 가스가 첨가되고, 그에 상응하는 금속염의 전구체가 투입된다).
금속 산화물(또는 예를 들면 금속질화물과 같은 다른 금속염) 소재의 보호층이 적층되면, 특히, 금속 성분으로서 이하의 금속들 중 하나 이상을 포함하거나 상기 금속 성분이 이러한 금속들 중 하나 이상으로 구성된 층들이 고려된다: 알루미늄, 티타늄, 크롬, 니켈, 아연. 일련의 광전 소자들에 있어서, (특히 경제적 견지에서 볼 때) 니켈 소재의 금속층으로 생성된 보호층이 유리한 것으로 확인되었다.
본 발명에 따른 방법의 부가적 실시예에서, G) 단계 이후에 K1) 단계가 실시될 수 있다. 이때, 반도체층의 표면은 G) 단계에서 노출됨)의 부분 영역상에 전기 컨택이 적층될 수 있다. 원칙적으로, K1) 단계는 차후의 시점에 실시될 수 있다. 그러나, 일반적으로, G) 단계 직후에 (또는 경우에 따라서 이하에 설명되는 K2) 단계 직후에) 실시된다. 부가적 실시예에서, G) 단계 이후에 K2) 단계가 실시된다. 이때, G) 단계에서 노출된 반도체층의 표면이 구조화된다. 구조화는, 표면에 트렌치들이 삽입되는 것으로 이루어지거나/이루어지고 반도체층의 상부 주요면이 거칠어지는 것으로 이루어진다.
표면안으로 트렌치를 삽입하는 것은 예를 들면 식각 방법을 이용할 수 있다. 식각 방법은, 특히, 메사 트렌치가 식각 공정에 의해 생성되도록 실시된다; 특히 이러한 메사 트렌치는 먼저 존재하는 반도체층이 개별 반도체 구조물들로 분할되고, 상기 반도체 구조물들이 개별화 (H 단계) 이후에 얻어진 소자의 반도체층에 상응하도록 형성된다. 일반적인 경우에, 메사 트렌치로의 구조화는 상기 메사 트렌치가 개별 구리층들 사이에 B) 단계에서 적층된 "트렌치"와 공간적으로 일치하도록 이루어져, 특히 개별화 시 개별 소자들은 하나의 단계에서 서로 분리될 수 있다. 메사 영역은 차후의 칩면의 조각(fraction)으로 구성될 수 있고, 즉 칩은 복수 개의 별도 반도체 영역들을 포함하고, 상기 반도체 영역들은 다시 전기적으로 서로 조합될 수 있다.
메사 트렌치의 식각이 방법 G) 단계에서 노출된 표면의 측에서부터 이루어짐으로써, 양각 메사 에지 또는 상기 표면과 90°의 각을 이루는 메사 에지가 얻어진다. 이는 식각 공정에 의해 생성된 메사 트렌치가 사전에 성장 기판과 결합되었던 "면"으로부터 볼 때 다른 층들로 가면서 뾰족해진다는 것을 의미한다; 반면, 메사 자체, 즉 특히 반도체층은 상부 주요면으로부터 볼 때 확대된다. 메사 트렌치의 플랭크는 특히 약간 경사지며, 표면에 대해 수직이 아닌데, 이는 습식 식각 방법의 결과이다. 90°에 가까운 각은 예를 들면 건식 식각 방법을 이용하여 얻어질 수 있다.
양각 메사 에지는 기계적 이점만을 제공하진 않는다; 이는 복사 방출 소자에 있어 광 방출을 어느 정도 개선할 수 있다.
반도체층의 표면의 구조화는, 표면이 거칠어지는 것으로 이루어질 수 있다.
이와 같이 거칠어진 표면을 이용하여, - 복사 방출 소자의 경우에 - 개선된 복사 아웃커플링이 얻어질 수 있다. 표면의 거칠기화는 마찬가지로 식각 공정을 이용할 수 있다.
본 발명의 기초가 되는 과제는 광전 소자 및 이와 같은 복수 개의 광전 소자를 포함하는 소자 장치에 의하여 해결된다.
실시예에 따르면, 광전 소자는 캐리어 기판으로서의 구리층상에 배치된 반도체층을 포함한다. 적어도 구리층의 래터럴면상에 보호층이 배치되어 있다.
광전 소자의 구동 시, 반도체층내에는 활성 영역이 형성되고, 특히 복사가 방출된다. 구리층의 래터럴 면상에 배치된 보호층에 의해 단락이 방지될 수 있거나/방지될 수 있고 소자의 유효 수명이 길어질 수 있다. 특히, 보호층이 구리 또는 구리 이온의 이동을 방해하거나/방해하고 납땜 중지 기능 또는 도전 접착제 중지층으로서 역할한다는 점을 고려해야 한다.
일 실시예에서, 보호층은 니켈을 포함하고, 특히 니켈산화물의 형태로 포함한다.
부가적 실시예에서, 반도체층은 AlGalnP층 및/또는 AlGaInAs층을 포함한다. 상기에 언급한 바와 같이, 반도체층은 복수 개의 부분층들로 구성될 수 있고, 상기 언급한 층들 중 1개 또는 2개는 상기 부분층들 중 하나일 수 있다. 본 발명에 따르면, AlGaInP- 또는 AlGaInAs-층은 AlGaInP계 또는 AlGaInAs계인 층을 의미한다. 본 발명에 따르면, 이와 같은 층은 이하와 같이 정의된다: 상기 층은 0 ≤ x ≤ 1, O ≤ y ≤ l 및 x+y ≤ 1일 때의 AlxGayIn1 -x- yP 또는 AlxGayln1 -x- yAs라는 적어도 하나의 물질을 포함한다. 이때, 상기 물질은 반드시 상기 수식에 따라 수학적으로 정확한 조성을 가질 필요는 없다. 오히려, 하나 이상의 도펀트 및 상기 물질의 물리적 특성을 실질적으로 변경하지 않는 부가 성분이 포함될 수 있다. 이와 같은 층들을 포함한 소자는 예를 들면 녹색광 내지 적색광을 방출할 수 있고, 특히 적색광, 황색광 또는 주황색광을 방출할 수 있다.
본 발명에 따르면, AlGaInP- 또는 AlGaInAs층을 포함하는 광전 소자는 본 발명에 따라 제공된 보호층이 포함되지 않는 한, 제 기능을 하지 못하거나 기능성이 불량한 소자의 불량률이 매우 높은 것으로 확인되었다. 따라서, 이러한 층들은 구리 이동에 의해 특히 용이하게 손상될 수 있고, 이는 결국, 반도체층이 더 이상 제 기능을 충족할 수 없고, 예를 들면 LED가 더 이상 발광하지 않거나 약해진 출력으로만 발광하게 된다는 점이 고려된다.
부가적 실시예에서, 광전 소자는 반도체층을 향해 있는 구리층의 주요면에 직접적으로 컨택층, 특히 금, 팔라듐, 백금 또는 이러한 성분의 합금물 소재의 컨택층을 포함한다; 이와 무관하게 소자는 구리층을 향해 있는 반도체층의 측에 거울층을 포함할 수 있다. 일반적으로, 거울층은 반도체층상에 직접적으로 배치되어 있다. 경우에 따라서, 구리층을 향해 있는 거울층의 측에 확산 장벽층이 배치되어 있다.
마지막으로, 본 발명에 따른 과제는, 상호간 기계적으로 결합되어(상호간 물질간의 결합, 힘에 의한 결합 또는 형상 맞춤식으로 결합되어 있음)로 배치된 복수 개의 광전 소자들을 포함하는 소자 장치에 의해 해결된다. 특히, 광전 소자는 공통의 하우징에 배치되어, 기본적으로 소자 장치의 개별 광전 소자들 사이에서 이온들(예를 들면 은 또는 구리 이온)을 위한 확산 경로가 제공된다. 소자는 특히 공통의 캐리어 물질상에 배치되어 있을 수 있고, 캐리어 물질은 바람직하게는 하우징과 함께 반도체층 및 구리층으로 이루어진 조립체를 완전히 둘러싼다. 또한, 개별 소자는 포팅 컴파운드에 의해 상호 결합되어 있을 수 있다. 또한, 이와 같은 소자 장치는, 개별 광전 소자들이 동일하거나 서로 다를 수 있고(예를 들면 다양한 색으로 광을 방출할 수 있으며), 이때 예를 들면 소자 장치에 포함된 소자들 중 하나는 AlGaInP층 및/또는 AlGaInAs층을 구비한 반도체층을 포함할 수 있다는 것을 특징으로 한다.
이와 같은 소자 장치를 이용하면, AlGaInP층 또는 AlGaInAs층을 포함한 매우 민감한 소자의 유효 수명이 길어질 수 있고, 소자 장치의 유효 수명이 전체적으로 현저히 길어질 수 있다. 본 발명에 따라 제공된 보호층에 의해, 구리 또는 구리 이온이 상기 소자 장치의 제1광전 소자로부터 AlGaInP 및/또는 AlGaInAs를 포함한 제2광전 소자로 확산되는 것이 명백하게 방지될 수 있다.
많은 경우에, 본 발명에 따른 (개별) 소자는 앞서 설명한, 캐리어 기판 및 하우징으로 구성된 장치를 포함한다; 이때 광전 소자 자체는 반드시 하우징에서 단일 기능 부재일 필요는 없다 - 또한 다른 기능 부재(예를 들면 소자의 구동 상태를 기록하고 이를 지속적으로 제어하는 기능 부재들, 온도 센서 및/또는 광 센서)가 포함될 수 있다.
이하, 본 발명의 변형예가 도면 및 실시예에 의거하여 더 상세히 설명된다.
도 1은 성장기판, 반도체층 및 상기 반도체층상에 배치된 거울층으로 이루어진 층시퀀스를 도시한다.
도 2는 도 1의 층시퀀스에서 부가적으로 확산 장벽층 및 컨택층이 적층되어 있는 경우를 도시한다.
도 3은 도 2에 따른 층시퀀스에서 부가적으로 분리 구조물이 적층되어 있는 경우를 도시한다.
도 4는 도 3의 층결합물에서 분리 구조물들 사이에 배치된 구리층을 포함한 경우를 도시한다.
도 5는 분리 구조물의 제거 이후의 층 결합물을 도시한다.
도 6은 도 5에 따른 층 결합물에 있어 금속층의 적층 이후 상태를 도시한다.
도 7은 템퍼링 이후의 층결합물을 도시한다.
도 8은 도 7에 따른 층결합물에 있어서 후방 컨택이 적층된 경우를 도시한다.
도 9는 구리층의 래터럴면상에서 보호층이 산화된 이후의, 층 결합물 상태를 도시한다.
도 10은 도 9에 따른 층시퀀스에 있어 보조 기판이 적층된 경우를 도시한다.
도 11은 성장 기판 제거 이후의 층시퀀스를 도시한다.
도 12는 컨택된 표면을 포함한 층시퀀스를 도시한다.
도 13은 거칠어진 반도체층을 포함한 층시퀀스를 도시한다.
도 14는 메사 트렌치를 포함한 층시퀀스를 도시한다.
도 15는 덮개층을 포함한 층시퀀스를 도시한다.
도 16은 탄성 기판상에 이송된 이후의 층시퀀스를 도시한다.
도 17은 탄성 기판상에 위치한 개별화된 소자들의 개략도를 도시한다.
도 18은 도체판상에 위치한 개별화된 소자들의 개략도를 도시한다.
도 19a 및 19b는 공통의 캐리어상에 3개의 광전 소자들을 포함한 소자 장치의 개략도를 측면도 및 평면도로 도시한다.
도 1은 방법 A) 단계에서 제공된 층시퀀스의 개략적 측면도를 도시한다. 도면은 성장 기판(1), n형 도핑된 반도체층(2a)(예를 들면 n형 도핑된 갈륨질화물층), p형 도핑된 반도체층(2b)(예를 들면 p형 도핑된 갈륨질화물층), 거울층(3)으로 이루어진 층시퀀스를 가진 3개의 층들(이때 반도체층(2)은 2개의 부분층들로 나누어져 있음)을 포함한다. 거울층은 확산 장벽 영역들(3a)에 의해 중단되어 있을 수 있다(상기 영역들은 예를 들면 SiO2로 구성될 수 있다).
성장 기판으로서 GaP, GaN, SiC, Si, Ge 또는 사파이어로 이루어진 기판이 고려된다. 사파이어 또는 규소 소재의 기판이 사용되는 경우가 많다.
도 2는 확산 장벽층(4)(상기 층은 특히 거울층의 은 이온의 이동을 방지해야 한다) 및 컨택층(5)(상기 층은 특히 이후에 적층될 구리층을 위한 시드층(seed-layer)으로서 역할한다)의 적층 이후의 측면도를 도시한다. 컨택층(5)은 예를 들면 금 또는 금-주석 합금물로 구성될 수 있다.
확산 장벽층(4)은 예를 들면 니켈로 구성될 수 있다. 이후의 층들과의 오믹(ohmic) 연결을 보장하기 위해서는, 상기와 같은 니켈층 (또는 다른 금속층)(상기 층은 확산 장벽층으로서 사용됨)의 표면상에서 각각의 금속의 자연 산화물을 제거하는 이온 사전 세정이 실시되는 것이 중요한 경우가 많다. 상기 단계는 컨택층(5)의 적층 전에 현장에서(in situ) 실시할 수 있다.
도 3은 도 2로부터 추론할 수 있는 실시예의 개략적 측면도를 도시한다. 이때, 컨택층(5)상에 분리 구조물들(6)이 적층되었다. 분리 구조물(6)은 특히, 개별 광전 소자들을 위한 구리층들을 서로 분리시키기 위해 제공된다; 상기 분리 구조물들의 위치는 확산 장벽 영역들(3a)과 일치한다. 본 발명에 따르면, 분리 구조물들은 특히, 갈바닉 증착 방법 시 분리 구조물 물질의 표면상에 금속층이 증착되는 것을 방지하는 물질로 형성된다. 따라서, 분리 구조물들은, 상기 금속층이 상기 분리 구조물들 사이에서 수평으로 배치된(본원에서 컨택층(5)의) 각각의 면에서 상기 분리 구조물의 수직 측면들 사이에서만 증착되도록 한다. 분리 구조물은, 특히, 비전도 물질로 구성될 수 있고, 감광성 또는 비감광성일 수 있다. 이와 같은 분리 구조물을 위한 적합한 물질은 폴리머, 폴리이미드, 에폭시 수지, 포토레지스트, 열가소성 화합물, 파릴렌 및 유사한 물질을 포함한다.
도 4는 도 3에 도시된 분리 구조물들 사이에 구리층(7)이 삽입된 경우의 개략적 측면도를 도시한다. 구리층(7)은 특히 갈바니제이션(galvanization)을 이용하여 적층될 수 있고, 이때 컨택층(5)은 증착이 촉진되도록 도움을 주며 시드층으로서 역할한다.
도 5는 도 4에 도시된 분리 구조물들(6)이 다시 제거된 경우의 층 조립체의 실시예에 대한 개략적 측면도이다. 구리층들(7) 사이에 트렌치가 형성되고, 이후의 개별화 시 절단면은 상기 트렌치를 관통한다. 트렌치는 확산 장벽 영역(3a)과 일치한다.
도 6은 도 5에 따른 층 조립체상에 금속층(8)이 증착된 실시예의 개략적 측면도이다. 층 증착 공정은, 구리층(7)의 래터럴면(7a)이 완전히 금속층(8)으로 덮이도록 실시된다.
금속층(8)의 두께는 대부분 1 내지 6 ㎛이고, 많은 경우에 층 두께는 2 내지 3, 예를 들면 3 ㎛로 선택된다. 물론, 200 nm의 층 두께는 금속층으로 제조된 보호층(11)을 이용하여 의도한 목적을 충족할 수 있다. 층 두께가 6 ㎛를 초과하면, 생산 기술적 이유로 덜 적합한 경우가 많다.
도 7은 도 6에 따른 층 조립체의 실시예의 개략적 측면도로, 이때 층 시스템은 템퍼링되어, 구리층(7)과 컨택층(5)사이에 확산이 이루어진다. 예를 들면 컨택층이 금 또는 금 합금물로 구성되면, 경계면에서 금과 구리의 "혼합"이 이루어지고, 금속간 결합(이때 물론 다양한 원자 종류의 통계적 분포가 존재하고, 소정의 용융점을 가진 화학적 화합물의 견지에서 볼 때 실제 합금물이 생성되지는 않는다)이 이루어진다. 템퍼링에 의해 "확산층"(9)이 얻어지고, 확산층은 구리층이 금층상에 부착되는 것을 개선한다. 템퍼링은 예를 들면 100 내지 200℃의 온도에서, 많은 경우에 180 내지 200℃의 온도에서 30분 내지 1시간동안 실시될 수 있다.
도 8은 도 7에 따른 층 조립체의 개략적 측면도로, 이때 후방 컨택(10)이 적층되어있다. 후방 컨택은 예를 들면 전기 전도 귀금속 및/또는 특히 컨택면상에 칩을 납땜하는 공정을 위해 적합한 물질로 구성될 수 있다. 예를 들면, 금, 은, 주석, 니켈 및/또는 이러한 금속의 합금물로 구성되거나 또는 상기 언급한 금속 및/또는 합금물을 주 성분으로 포함하는 물질이 거론될 수 있다. 확산 장벽층(4) 및 컨택층(5)과 관련하여 이미 설명한 바와 같이, 금속층(8)의 표면은 더 양호한 부착을 위해 이온 사전 세정 공정을 거칠 수 있는데, 이는 형성된 표면 산화물을 제거하기 위함이다.
도 9에 도시된 층 조립체의 개략적 측면도는 방법 단계 E) 또는 E2)의 실시 이후의 상태를 도시한다. 이때, 구리층(7)의 래터럴 측면(7a)상에 배치된 금속층(8)이 산화되어 금속 산화물로 이루어진 보호층(11)이 되었다. 산화는 예를 들면 플라즈마노에서 실시할 수 있다. 구리층의 수평면에 배치된 금속층(8)의 산화를 방지하기 위해, 도 8에 도시된 후방 컨택층 대신 임의적인 부가적 보호층, 특히 보호해야할 면상에만 적층될 수 있는 층도 가능하다. 이를 위해, 증발증착 공정의 높은 방향성(directionality)이 활용될 수 있다.
도 10은 층조립체의 개략적 측면도를 도시하며, 도 10에 도시된 조립체상에 보조 기판(13)이 적층되어 있다. 이때, 보조 기판(13)은 금속층들(7)사이의 간극(상기 간극은 분리 구조물(6)에 의해 발생하였다)을 채울 수 있는 접착제(12)를 이용하여 층 조립체상에 고정된다. 보조 기판은 5 ㎛와 1000 ㎛사이의 두께를 가진 경우가 많다. 어떤 물질도 적합하며, 금속과 같은 전기 전도 물질 또는 예를 들면 사파이어와 같은 비전도체도 적합하다. 보조 기판은, 성장 기판의 제거가 가능하도록 층시퀀스를 안정화시키는 역할을 한다.
도 11은 도 10에 따른 층 조립체에 있어 성장 기판(1)이 제거된 이후의 실시예의 개략적 측면도이다(상기 층조립체가 180°회전됨). 성장 기판은 예를 들면 레이저리프트오프(LLO)를 이용하여 제거될 수 있다.
레이저리프트오프 시, 다른 층들과 분리되어야 할 기판은 펄싱되거나 펄싱되지 않은 레이저에 의해 조사되며, 상기 레이저는 기판을 투과한다. 이를 통해, 기판과 연결된 반도체층의 표면이 가열된다. 필요한 온도에 도달하면 기판의 분리가 이루어진다. 레이저리프트오프를 이용한 기판과 반도체층의 분리 방법은 예를 들면 DE 19640594 Al에 설명되어 있으며, 그 공개 내용은 참조로 포함된다. 성장 기판으로서 규소를 사용할 경우, 예를 들면 주로 화학적 제거 공정이 사용될 수 있으며, 이러한 제거 공정은 선택적으로 반도체층상에서 중지된다.
성장기판(1)이 떼내진 후, 이를 통해 노출된 반도체층(2)의 측은 완전히 가공된다. 이때, 예를 들면 전기적 컨택 구조물(14)(예를 들면 본딩패드)이 적층될 수 있다. 이는 방법 단계 K1) 또는 도 12에 상응한다. 도 13에는 층조립체의 개략적 측면도가 도시되어 있으며, 이때 반도체층(2)의 노출된 측은 거칠어져서(예를 들면 수산화칼륨을 이용함) 반도체층의 불규칙적 표면(15)이 생성되고, 상기 표면은 복사 아웃커플링의 개선을 보장한다.
도 14는 반도체층(2)의 표면(15)의 구조화 이후 층 시스템의 상태를 도시한다; 이는 예를 들면 마스킹 및 식각을 이용할 수 있다. 이때, 다수의 트렌치(16)(또는 메사)가 얻어지고, 먼저 관통된 반도체층(2)은 개별층들(또는 부분층 스택)로 분할된다. 트렌치(16)의 공간적 배열은 분리 구조물(6)에 의해 생성되는 구리층들(7)사이의 간극 배열과 일치한다. 트렌치(16)는 구리층의 방향으로 가면서 뾰족해진다; 이를 통해 양각 메사 에지 - 도 14에 도시된 바와 같음 - 가 얻어진다.
실시예에서, 트렌치(16)의 폭(b1)은 개별 구리층들 사이에 존재하는 "트렌치"(b2)의 폭보다 더 넓다. 이를 통해, 구리층의 폭이 반도체층의 폭보다 더 넓은 소자가 얻어진다. 이는 소자를 부가적으로 기계적으로 안정화시킨다. 폭(b1)은 일반적인 경우에 적어도 22 ㎛이다; 폭(b2)은 일반적으로 적어도 30 ㎛이다. 많은 경우에 폭(b1)은 40과 50 ㎛사이이며, 예를 들면 43과 47 ㎛사이이고, 폭(b2)은 30과 40 ㎛사이이며, 많은 경우에 33과 37 ㎛사이이다. 이와 같은 폭(b1, b2)에 의해, 차후의 개별화 공정에서 반도체 소자의 다양한 층들 및 보호층들이 손상받지 않게 된다.
도 15는 부가적 실시예의 개략적 측면도이다. 이때, 트렌치(16)의 표면은 덮개층(17)을 구비하였다. 덮개층(17)은 반도체층(2)의 부동태화(passivation) 및 보호를 위해 역할하며, 전기적 컨택 구조물(14)이 여전히 노출된 상태로 있어 전기 컨택이 가능하도록 적층되었다.
도 16은 보조 기판(13) 및 경우에 따라서 얻어진 접착제층(12)의 제거 이후의 상태를 도시한다. 보조 기판은 탄성 기판(18)으로 대체되어, 개별화 단계의 실시 이후, 탄성 기판은 신장되고 따라서 개별화된 광전 소자가 더욱 양호하게 계속 가공될 수 있다.
도 17은 방법 H) 단계 실시 이후에 실시예의 개략적 측면도를 도시한다. 이때, 광전 소자는 분리 방법을 이용하여 화살표(19)의 방향으로 서로 분리되었다. 개별화는 예를 들면 톱질(즉 기계적으로)을 이용하거나 레이저를 이용할 수 있다. 레이저를 사용하면, 형성되는 접합 단면이 고작 약 9 ㎛라는 폭을 가질 수 있어 특별하게 최적화된 방법이 얻어진다는 이점이 있다. 또한, 레이저를 이용한 절단은 특히 정밀하다.
도 18은 도체판(20)상에 배치된 본 발명에 따른 광전 소자(30)의 실시예를 개략적 측면도로 도시한다. 도 18은 도체판(20)으로부터 시작하여 이하의 층 구조물을 포함한다: 후방 컨택층(10), 금속층(8), 측면(7a)에 배치된 보호층(11)을 포함하는 구리층(7), 확산층(9), 컨택층(5), 확산 장벽층(4), 측면에 배치된 확산 장벽 영역(3a)을 포함한 거울층(3), 반도체층(2)(부분층들(2a, 2b)을 포함함), 그리고 측면에 배치된 덮개층(17), 전기 컨택 구조물(14).
도 19a, 19b는 3개의 광전 소자들(30)로 이루어진 소자 장치의 개략도를 측면도(도 19a) 및 평면도(도 19b)로 도시한다.
도 19a는 캐리어 부재(33)를 포함한 장치를 도시하며, 이때 광전 소자(이 경우 LED)(30)는 캐리어 부재(33)로서의 반사체 캐비티(35)내에 배치되어 있다. 반사체 캐비티는 포팅 컴파운드로 채워질 수 있거나/채워질 수 있고 복사 반사 표면을 포함할 수 있다. 또한, 소자는 투명 하우징(34)을 포함한다. LED의 전기 컨택은 여기에 미도시된 본딩 와이어를 이용하여 실시할 수 있다; 물론 LED칩의 하측으로부터 컨택이 이루어져, 본딩 패드가 필요하지 않을 수도 있다. 3개의 발광다이오드(30)는 예를 들면 3개의 다양한 색으로 광을 방출할 수 있다(가령 청색, 녹색 및 황색-주황색).
도 19b는 도 19a에 따른 실시예를 평면도로 도시한다. 이때, 반사체 캐비티(35)내의 3개의 발광다이오드(30) 및 전기적 연결부(애노드(31) 및 캐소드(32)로 이루어진 조립체를 확인하게 되며, 상기 전기적 연결부는 다양한 발광다이오드의 별도 제어를 가능하게 한다.
개별 LED의 형태를 갖는 광전 소자는 도 19a, 19b에 상응하여 형성될 수 있고, 이때 2개의 전기적 연결부(및 광전 소자(30))만 필요하다.
본 발명은 실시예에 의거한 설명에 의하여 한정되지 않으며, 오히려 본 발명은 각각의 새로운 특징 및 특징들의 각 조합을 포함하고, 이러한 점은 특히, 상기 특징 또는 상기 조합이 그 자체로 명백하게 특허청구범위 또는 실시예에 제공되지 않더라도, 특허청구범위에서의 특징들의 각 조합을 포괄한다.

Claims (15)

  1. 광전 소자의 제조 방법에 있어서,
    A) 성장 기판(1)을 제공하는 단계로서, 상기 성장 기판은 상기 성장 기판상에 배치된 반도체층(2)을 가지고, 상기 반도체층은 구동 시 활성 영역을 생성하기 위한, 성장 기판을 제공하는 단계,
    B) 상기 반도체층(2)상에 분리 구조물들(6)을 적층하는 단계,
    C) 상기 분리 구조물들(6)에 의해 한정된 영역들에서 상기 반도체층(2)상에 다수의 구리층들(7)을 적층하는 단계,
    D) 분리 구조물들(6)을 제거하는 단계,
    E) 적어도 구리층들(7)의 래터럴면들(7a)상에 보호층(11)을 적층하는 단계,
    F) 상기 구리층들(7)상에 보조 기판(13)을 적층하는 단계,
    G) 상기 성장 기판(1)을 제거하는 단계,
    H) 상기 반도체층(2), 상기 구리층들(7) 및 상기 보조 기판(13)을 포함하는 결합물을 서로 분리된 소자들로 개별화하는 단계를 포함하는 것을 특징으로 하는 광전 소자의 제조 방법.
  2. 청구항 1에 있어서,
    상기 A) 단계와 상기 C) 단계 사이에서,
    I) 상기 반도체층(2)상에 컨택층(5)을 적층하는 단계를 실시하는 것을 특징으로 하는 광전 소자의 제조 방법.
  3. 청구항 2에 있어서,
    상기 E) 단계 이후에,
    J) 상기 소자를 템퍼링하여 상기 컨택층(5)이 상기 구리층(7)상에 부착되는 것을 개선하는 단계를 실시하는 광전 소자의 제조 방법.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 E) 단계는
    E1) 적어도 구리층(7)의 래터럴면들(7a)상에 금속층(8)을 적층하는 단계,
    E2) 적어도 구리층(7)의 래터럴면들(7a)상에 적층된 금속층(8)을 금속 산화물층(11)이 되도록 산화하는 단계를 부분 단계들로서 포함하는 것을 특징으로 하는 광전 소자의 제조 방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 G) 단계 이후에
    K1) 상기 G) 단계에 의해 노출된 표면의 부분 영역상에 전기 컨택(14)을 적층하는 단계를 실시하는 것을 특징으로 하는 광전 소자의 제조 방법.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 G) 단계 이후에
    K2) 상기 G) 단계에 의해 노출된 표면상에서 상기 반도체층(2)을 구조화하는 단계를 실시하는 것을 특징으로 하는 광전 소자의 제조 방법.
  7. 청구항 6에 있어서,
    상기 K2) 단계에서의 구조화에 의해 상기 반도체층(2)을 분할하는 트렌치들(16)이 생성되는 것을 특징으로 하는 광전 소자의 제조 방법.
  8. 캐리어 기판으로서의 구리층(7)상에 배치된 반도체층(2)을 포함하는 광전 소자에 있어서,
    적어도 구리층(7)의 래터럴면들(7a)상에 보호층(11)이 배치되는 것을 특징으로 하는 광전 소자.
  9. 청구항 8에 있어서,
    상기 보호층(11)은 니켈, 특히 니켈산화물을 포함하는 것을 특징으로 하는 광전 소자.
  10. 청구항 8 또는 청구항 9에 있어서,
    적어도 하나의 반도체층(2)은 AlGaInP층 및/또는 AlGaInAs층을 포함하는 것을 특징으로 하는 광전 소자.
  11. 청구항 8 내지 청구항 10 중 어느 한 항에 있어서,
    상기 반도체층을 향해 있는 구리층(7)의 주요측에 적어도 하나의 컨택층(5)이 배치되는 것을 특징으로 하는 광전 소자.
  12. 청구항 11에 있어서,
    상기 컨택층(5)은 땜납을 포함하고, 상기 땜납은 금, 팔라듐, 백금, 주석, 은, 니켈, 이러한 원소들의 합금물로 구성된 그룹으로부터 선택되거나 또는 이와 같은 물질로 구성되는 것을 특징으로 하는 광전 소자.
  13. 청구항 8 내지 청구항 12 중 어느 한 항에 있어서,
    상기 구리층(7)을 향해 있는 반도체층(2)의 측에 거울층(3)이 배치되는 것을 특징으로 하는 광전 소자.
  14. 청구항 13에 있어서,
    상기 구리층(7)을 향해 있는 거울층(3)의 측에 확산 장벽층(4)이 배치되는 것을 특징으로 하는 광전 소자.
  15. 공통의 캐리어 부재(33)상에 배치되며 청구항 8 내지 청구항 14 중 어느 한 항에 따른 복수 개의 광전 소자들(30)을 포함하는 소자 장치에 있어서,
    개별 소자들은 동일하거나 서로 상이하고, 소자들 중 적어도 하나의 소자는 청구항 10에 따라 형성되는 것을 특징으로 하는 소자 장치.
KR1020117026062A 2009-04-03 2009-04-03 광전 소자의 제조 방법, 광전 소자, 및 복수 개의 광전 소자를 포함하는 소자 장치 KR101527261B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/DE2009/000477 WO2010111986A1 (de) 2009-04-03 2009-04-03 Verfahren zur herstellung eines optoelektronischen bauelements, optoelektronisches bauelement und bauelementanordnung mit mehreren optoelektronischen bauelementen

Publications (2)

Publication Number Publication Date
KR20120027201A true KR20120027201A (ko) 2012-03-21
KR101527261B1 KR101527261B1 (ko) 2015-06-08

Family

ID=41426209

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117026062A KR101527261B1 (ko) 2009-04-03 2009-04-03 광전 소자의 제조 방법, 광전 소자, 및 복수 개의 광전 소자를 포함하는 소자 장치

Country Status (6)

Country Link
US (1) US9240523B2 (ko)
EP (1) EP2415086B1 (ko)
JP (1) JP5650716B2 (ko)
KR (1) KR101527261B1 (ko)
DE (1) DE112009004628A5 (ko)
WO (1) WO2010111986A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10043946B2 (en) * 2009-08-25 2018-08-07 Soraa, Inc. Methods and devices for light extraction from a group III-nitride volumetric LED using surface and sidewall roughening
DE102012107384A1 (de) 2012-08-10 2014-02-13 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zum Herstellen eines Spiegelbereichs auf einem Halbleiterkörper
DE102012111358A1 (de) * 2012-11-23 2014-05-28 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip
KR102227981B1 (ko) * 2013-06-20 2021-03-16 삼성전자주식회사 단일 광자 소자, 단일 광자 방출 전달 장치, 단일 광자 소자의 제조 및 동작 방법
DE102013107969B4 (de) * 2013-07-25 2020-04-09 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102017111278A1 (de) 2017-05-23 2018-11-29 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
US10797197B2 (en) * 2018-06-18 2020-10-06 Alta Devices, Inc. Thin-film, flexible optoelectronic devices incorporating a single lattice-matched dilute nitride junction and methods of fabrication
US10586884B2 (en) * 2018-06-18 2020-03-10 Alta Devices, Inc. Thin-film, flexible multi-junction optoelectronic devices incorporating lattice-matched dilute nitride junctions and methods of fabrication

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4011575A (en) * 1974-07-26 1977-03-08 Litton Systems, Inc. Light emitting diode array having a plurality of conductive paths for each light emitting diode
JPH02125478A (ja) * 1988-11-02 1990-05-14 Nec Corp 発光ダイオード
US5596231A (en) * 1991-08-05 1997-01-21 Asat, Limited High power dissipation plastic encapsulated package for integrated circuit die
US5310602A (en) * 1991-11-12 1994-05-10 Cornell Research Foundation Self-aligned process for capping copper lines
US5362977A (en) * 1992-12-28 1994-11-08 At&T Bell Laboratories Single mirror light-emitting diodes with enhanced intensity
DE19640594B4 (de) 1996-10-01 2016-08-04 Osram Gmbh Bauelement
JPH10177974A (ja) * 1996-12-18 1998-06-30 Nippon Steel Corp ヘテロエピタキシャルウェハ上のデバイスチップ製造方法
DE59814431D1 (de) 1997-09-29 2010-03-25 Osram Opto Semiconductors Gmbh Halbleiterlichtquelle und Verfahren zu ihrer Herstellung
JP3149846B2 (ja) * 1998-04-17 2001-03-26 日本電気株式会社 半導体装置及びその製造方法
JP4104032B2 (ja) * 1999-03-19 2008-06-18 富士フイルム株式会社 半導体発光装置およびその製造方法
DE19931689A1 (de) * 1999-07-08 2001-01-11 Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh Optoelektronische Bauteilgruppe
US20020017652A1 (en) 2000-08-08 2002-02-14 Stefan Illek Semiconductor chip for optoelectronics
TW474034B (en) * 2000-11-07 2002-01-21 United Epitaxy Co Ltd LED and the manufacturing method thereof
US20020117399A1 (en) * 2001-02-23 2002-08-29 Applied Materials, Inc. Atomically thin highly resistive barrier layer in a copper via
US7700379B2 (en) * 2001-08-13 2010-04-20 Finisar Corporation Methods of conducting wafer level burn-in of electronic devices
US6720608B2 (en) * 2002-05-22 2004-04-13 United Microelectronics Corp. Metal-insulator-metal capacitor structure
JP2005183757A (ja) * 2003-12-22 2005-07-07 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JP4516320B2 (ja) * 2004-01-08 2010-08-04 シチズン電子株式会社 Ｌｅｄ基板
JP4505794B2 (ja) 2004-03-10 2010-07-21 信越半導体株式会社 発光素子の製造方法
KR20070013273A (ko) 2004-03-15 2007-01-30 팅기 테크놀러지스 프라이빗 리미티드 반도체 장치의 제조
WO2005104780A2 (en) * 2004-04-28 2005-11-10 Verticle, Inc Vertical structure semiconductor devices
WO2006020565A2 (en) * 2004-08-09 2006-02-23 Blue29, Llc Barrier layer configurations and methods for processing microelectronic topographies having barrier layers
JP4654639B2 (ja) 2004-09-09 2011-03-23 日亜化学工業株式会社 発光装置及びその製造方法
US7482197B2 (en) * 2004-12-17 2009-01-27 International Business Machines Corporation Method and apparatus for deploying a liquid metal thermal interface for chip cooling
JP4687109B2 (ja) 2005-01-07 2011-05-25 ソニー株式会社 集積型発光ダイオードの製造方法
DE602006019836D1 (de) * 2005-04-07 2011-03-10 Asahi Kasei Chemicals Corp Epoxidharzzusammensetzung
KR100631414B1 (ko) * 2005-05-19 2006-10-04 삼성전기주식회사 반도체 발광 다이오드 및 그 제조방법
KR100691186B1 (ko) * 2005-07-12 2007-03-09 삼성전기주식회사 수직구조 발광 다이오드의 제조 방법
JP4920223B2 (ja) * 2005-09-20 2012-04-18 昭和電工株式会社 窒化物系半導体発光素子及びその製造方法
JP2007214480A (ja) * 2006-02-13 2007-08-23 Showa Denko Kk ＧａＮ系半導体発光素子およびその製造方法
US7452739B2 (en) 2006-03-09 2008-11-18 Semi-Photonics Co., Ltd. Method of separating semiconductor dies
JP2007281245A (ja) * 2006-04-07 2007-10-25 Mitsubishi Electric Corp 電子装置
JP4409550B2 (ja) 2006-08-30 2010-02-03 株式会社サンセイアールアンドディ 遊技機
EP2110866A4 (en) * 2007-02-15 2011-04-20 Panasonic Elec Works Co Ltd LED HOUSING AND STRUCTURE FOR MOUNTING THREE DIMENSIONAL CIRCUIT COMPONENT
KR101265641B1 (ko) * 2007-05-15 2013-05-22 엘지전자 주식회사 반도체 발광 소자 및 그 제조방법
KR100870719B1 (ko) * 2007-06-22 2008-11-27 (주)웨이브스퀘어 수직구조를 갖는 질화갈륨계 ｌｅｄ소자의 제조방법
JP2009049371A (ja) 2007-07-26 2009-03-05 Sharp Corp 窒化物系化合物半導体発光素子およびその製造方法
JP5279225B2 (ja) * 2007-09-25 2013-09-04 三洋電機株式会社 発光モジュールおよびその製造方法
JP2009212357A (ja) * 2008-03-05 2009-09-17 Sharp Corp 窒化物系半導体発光素子とその製造方法
US8236609B2 (en) * 2008-08-01 2012-08-07 Freescale Semiconductor, Inc. Packaging an integrated circuit die with backside metallization
JP4441658B1 (ja) * 2008-12-19 2010-03-31 国立大学法人東北大学 銅配線形成方法、銅配線および半導体装置
JP2012033855A (ja) * 2010-07-01 2012-02-16 Hitachi Cable Ltd Ｌｅｄモジュール、ｌｅｄパッケージ、並びに配線基板およびその製造方法
KR20120068287A (ko) * 2010-12-17 2012-06-27 삼성엘이디 주식회사 움직이는 발광소자 장치 및 상기 발광소자 장치의 제조 방법
JPWO2012121346A1 (ja) * 2011-03-08 2014-07-17 株式会社トクヤマ 中性子線検出装置
TWI515936B (zh) * 2011-12-15 2016-01-01 友達光電股份有限公司 發光裝置及其製作方法
US8772934B2 (en) * 2012-08-28 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Aluminum interconnection apparatus
CN102832199A (zh) * 2012-09-25 2012-12-19 复旦大学 一种用于铜互连的混合介质抗铜扩散阻挡层及其制造方法

Also Published As

Publication number Publication date
US20120037930A1 (en) 2012-02-16
DE112009004628A5 (de) 2012-05-24
WO2010111986A1 (de) 2010-10-07
EP2415086A1 (de) 2012-02-08
KR101527261B1 (ko) 2015-06-08
CN102388472A (zh) 2012-03-21
JP5650716B2 (ja) 2015-01-07
JP2012523105A (ja) 2012-09-27
US9240523B2 (en) 2016-01-19
EP2415086B1 (de) 2019-02-27

Similar Documents

Publication Publication Date Title
US8653540B2 (en) Optoelectronic semiconductor body and method for producing the same
US7432119B2 (en) Light emitting diode with conducting metal substrate
US6838704B2 (en) Light emitting diode and method of making the same
KR101527261B1 (ko) 광전 소자의 제조 방법, 광전 소자, 및 복수 개의 광전 소자를 포함하는 소자 장치
KR101396121B1 (ko) 반도체 웨이퍼 조립체의 취급 방법
US11335830B2 (en) Photo-emission semiconductor device and method of manufacturing same
KR20060122408A (ko) 발광 다이오드의 제조 방법
JP5245970B2 (ja) 発光ダイオード及びその製造方法、並びにランプ
KR101106139B1 (ko) 확장된 금속 반사층을 갖는 플립 본딩형 발광다이오드 및 그 제조방법
JP3767863B2 (ja) 半導体発光素子およびその製法
US8217566B2 (en) Electroluminescent device and method for producing an electroluminescent device
US8742395B2 (en) Semiconductor light emitting device
JP5952880B2 (ja) オプトエレクトロニクス部品の製造方法、オプトエレクトロニクス部品、および複数のオプトエレクトロニクス部品を有する部品レイアウト
KR20100067441A (ko) 정전기 보호 기능을 갖는 수직구조 반도체 발광소자
US11888091B2 (en) Semiconductor light emitting device and light emitting device package
KR20120069048A (ko) 발광 소자 및 그 제조 방법
KR101084641B1 (ko) 3족 질화물 반도체 발광소자
KR20100036758A (ko) 발광 다이오드 및 그 제조 방법
CN102388472B (zh) 用于制造光电子器件的方法、光电子器件以及带有多个光电子器件的光电子器件装置
KR101171855B1 (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
KR101158077B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR20120033294A (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180525

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190523

Year of fee payment: 5