KR20120000487A - 상변화메모리 코딩 - Google Patents

상변화메모리 코딩 Download PDF

Info

Publication number
KR20120000487A
KR20120000487A KR1020110001018A KR20110001018A KR20120000487A KR 20120000487 A KR20120000487 A KR 20120000487A KR 1020110001018 A KR1020110001018 A KR 1020110001018A KR 20110001018 A KR20110001018 A KR 20110001018A KR 20120000487 A KR20120000487 A KR 20120000487A
Authority
KR
South Korea
Prior art keywords
phase change
resistance
resistance state
active region
cell
Prior art date
Application number
KR1020110001018A
Other languages
English (en)
Inventor
시양란 룽
밍쉬 리
옌하오 시
티엔옌 왕
챠오이 우
Original Assignee
매크로닉스 인터내셔널 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매크로닉스 인터내셔널 컴퍼니 리미티드 filed Critical 매크로닉스 인터내셔널 컴퍼니 리미티드
Publication of KR20120000487A publication Critical patent/KR20120000487A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Abstract

본 발명은 부착공정에서 납땜부착이나 고온에서의 열이벤트를 통하더라도 데이터를 유지할 수 있는 상변화메모리 디바이스를 제공하고자 하는 것이다. 즉, 극단적인 작동환경에서 사용가능한 상변화메모리칩을 제공하고자 하는 것이다. 또한 기판이나 어셈블리의 조립시에 만나게 되는 열싸이클에서 데이터를 유지하는 프로세스를 사용함으로서 회로기판상에 실장되기 전에 코딩할 수 있는 상변화메모리칩을 제공하는 것이다.
집적회로 상변화메모리는, 메모리의 일부 셀에 제1저항상태를 유도하고, 다메모리의 다른 셀에 제2 저항상태를 유도하여, 데이터를 나타낸다. 집적회로 상변화메모리는 데이터세트의 코딩 후에 기판상에 실장된다. 집적회로상변화메모리를 실장한 후에, 데이터는 제1 및 제2 저항상태를 감지하여 판독되고, 제1저항상태의 셀을 제3저항상태로 변환하고 제2저항상태의 셀을 제4저항상태로 변환한다. 제1 및 제2 저항상태는 솔더본딩이나 다른 열싸이클 프로세스 이후에 감지마진을 유지한다. 제3 및 제4 저항상태는 회로의 임무기능에 적합하도록 더 높은 속도와 더 낮은 파워를 이용하여 전이를 초래할 수 있다.

Description

상변화메모리 코딩{Phase change memory coding}
본 발명은 상변화메모리에 관한 것으로서, 좀 더 상세히는 둘 이상의 저항상태를 가지는 상변화메모리에 관한 것이다.
상변화메모리의 재료로서, 예를들면 칼코게나이드계(Chalcogenide) 물질 또는 이와 유사한 물질이 있는데, 집적회로의 레벨에 적합한 전류를 인가함으로써, 아모퍼스상과 결정상의 사이에서 상변화를 유도할 수 있다. 일반적으로 아모퍼스상은 일반적인 결정상보다 높은 전기저항을 가지며, 이것은 용이하게 검출될 수 있어서 데이터를 표시할 수 있다. 이러한 특성은 프로그램가능한 저항재료를 사용하여, 랜덤액세스로 읽고 쓸 수 있는 비휘발성메모리회로를 제조하는 것에 관심을 발생시켰다.
아모퍼스상에서 결정상으로 변화되는 것은, 여기서는 "셋(set)"이라고 지칭되는데, 일반적으로 보다 낮은 전류의 작동이다. 일반적으로 셋작동을 위한 전류펄스의 크기는 셀의 활성영역을 용융시키기에 충분하지 않으나, 활성영역을 가열함으로써 아모퍼스 상변화재료가 결정고상(crystalline solid phase)으로 변화되는 경향이 d있는 전이온도에 이르게 한다. 결정상에서 아모퍼스상으로 변화하는 것은, 여기서 "리셋"이라고 지칭되는데, 일반적으로 보다 높은 전류의 작동에서 이루어지며, 짧은 고전류밀도펄스가 포함되어 있어서 결정구조를 용융 또는 파괴한다. 리셋펄스는 일반적으로 짧은 지속기간 및 급속 하강시간을 가지므로, 상변화재료를 급속하게 냉각시켜, 상변화과정을 급랭(quenching)시키고, 상변화재료의 적어도 일부가 아모퍼스 고상에서 안정화되도록 한다. 셀 내의 상변화재료요소의 크기 및/또는 전극과 상변화재료간의 접촉면적을 감소시켜서 상변화재료요소를 통해 보다 작은 절대전류값으로 보다 높은 전류밀도를 얻음으로써, 리셋에 필요한 전류의 크기를 저감시킬 수 있다.
상변화메모리의 응용에 대한 한 가지 제한은 열에 의해 초래되는 상전이(Phase transition) 현상이다. 이에 의해 칩이 사용되는 환경 내의 열은 데이터의 손실을 초래하여 신뢰성을 상실하게 한다.
또한, 칩을 열에 노출되지 않는 환경에서 사용해야 한다는 제한은 이 기술의응용에 또 다른 제한을 가한다. 특히 칩은 열싸이클(순환)이 관련되는 표면실장작업이나 다른 실장프로세스에서 기판(예를들면 패키지 기판이나 인쇄회로기판) 속에 실장되고 전기적으로 접속된다. 예를 들면, 표면실장작업은 통상 솔더리플로우 프로세스를 포함하고, 솔더(땜납)를 구성하는 합금의 융점온도(또는 공융점)에서 어셈블리(칩을 포함)가 가열될 필요가 있다. 다른 실장프로세스도 열싸이클이 관여되어 칩이 고온환경에 노출된다. 따라서 셀 재료의 저항치가 변해서, 셀은 프로그램대로 읽을 수 없게 된다.
이러한 이유로 인해, 종래의 상변화메모리칩은, 실장프로세스 전에 저장된 데이터세트를 보유할 수 없었다. 그러므로 보드메이커는 회로기판의 조립 후에, 또는 회로기판을 포함하는 시스템을 조립한 후에, 칩에 임의의 코드를 저장할 필요가 있다. 그러므로 다양한 용도에서는 상변화메모리 디바이스가 다른 타입의 비휘발성메모리보다도 바람직하지 않다.
따라서 극단의 작동환경에서 사용가능한 상변화메모리를 제공하는 것이 요구된다. 기판 또는 어셈블리의 조립에 따르는 열싸이클에, 데이터를 유지하는 프로세스를 사용함으로써 회로기판상에 실장되기 전에, 코딩할 수 있는 상변화메모리를 제공하는 것이 요구된다.
본 발명은 예를 들면 납땜이 필요한 부착(mounting) 프로세스나 기타의 고온환경과 같은 열이벤트(열현상) 속에서도 데이터를 유지할 수 있는 상변화메모리 디바이스를 제공하고자 하는 목적으로 제안된 것이다.
본 발명에 따른 집적회로는, 제1저항상태를 가지는 일부 메모리셀 및 제2저항상태를 가지는 다른 메모리셀에 의해 표시되는 저장된 데이테셋을 포함하는 단일비트 상변화메모리셀 배열(array)로 구성된다. 제1저항상태는 제1온도경화형태(morphology)를 가지는 결정상활성영역에 대응하고, 제2저항상태는 제2형태를 가지는 결정상활성영역이 제공하는 최소저항을 가진다. 여기서 사용되는 용어인 형태(morphology)는 메모리재료의 구조와 화학양론(stoichiometry)을 의미하고, 이것은 메모리소자의 활성영역에 인가된 에너지에 따라 국부적으로 변경될 수 있다. 따라서 제1온도경화형태와 제2형태는, 입경, 상변화재료의 화학양론, 첨가제의 농도, 첨가제의 분리, 또는 활성영역의 저항변화에 기여하는 다른 특성중의 하나 또는 그 이상에 의해 달라진다. 제1온도경화형태는 제2형태보다 높은 에너지의 전류펄스에 의해 유도되고, 결정상이며, 셀의 상변화재료에서 아모퍼스상에서 결정상으로 상전이를 초래하는 열응력하에서 제2형태보다 낮은 저항을 유지할 수 있다. 또한 온도경화형태는 열이벤트에 따라 저항이 감소되지 않거나 소정량 이상으로 저항을 증가시키지 않는 구조를 가질 수 있다. 제2형태는 저에너지에서 유도되고, 결정상이며, 셀의 상변화재료가 아모퍼스상에서 결정상으로 상전이를 초래하는 열응력하에서 제1형태보다 높은 저항을 유지할 수 있다.
제1형태는 상대적으로 긴 지속시간과 완만한 하강시간을 가지며 형태변화를 초래하기기에 충분한 에너지를 전달할 수 있는 크기와 지속시간을 가지는 셋펄스를 사용하여 유도될 수 있다. 제2형태는 결정상의 형성을 가능케 하는 하강시간을 갖지만 더 낮은 제1저항상태를 초래하기에는 불충분한 에너지를 가지는 전형적인 셋펄스를 사용하여 유도될 수 있다.
상변화메모리를 작동하기 위한 방법은 메모리의 일부 셀에 보다 낮은 저항상태를 유도하고, 메모리의 다른 셀에 보다 높은 저항상태를 유도하는데, 보다 낮은 저항상태는 제1형태에 대응하고 보다 높은 저항상태는 제2형태에 대응한다.
본 발명에 따른 프리코딩(Pre-coding)된 집적회로상변화메모리를 포함하는 회로의 제조방법은, 메모리의 일부 셀에 보다 낮은 저항상태를 유도하고, 메모리의 다른 셀에 보다 높은 저항상태를 유도함으로써 집적회로상변화메모리에 데이터세트를 코딩하는 것이다. 이 방법은 데이터세트를 코딩한 후, 기판상에 상기 집적회로상변화메모리를 부착(실장)하는 것을 포함한다. 집적회로상변화메모리를 부착한 후, 집적회로를 부착하는 열이벤트 이후의 각각 좀 더 낮은 저항상태 및 보다 높은 저항상태에 대응하는 제1 및 제2저항상태를 검출함으로써 상기 데이터세트를 판독하는 것을 포함한다.
특별한 용도에 필요하다면, 이 방법은 제1저항상태의 셀을 제3저항상태로 변화시키고 제2저항상태의 셀을 제4저항상태로 변화시키도록 수행될 수 있다. 제1 및 제2저항상태는 납땜접합(솔더본딩) 또는 다른 열싸이클과정을 수반하는 부착프로세스 후에도 감지마진(sensing margin)을 유지한다. 제3 및 제4저항상태는 집적회로상변화메모리를 포함하는 회로의 임무기능에 적합하도록 보다 고속이고 보다 저전력을 사용하여 전이(transition)를 초래할 수 있다. 이러한 프로세스를 지원하기 위해, 집적회로는 제1 및 제2모드에서 작동가능한 감지회로를 구비한 상변화메모리셀의 배열을 포함한다. 제1모드는 프리코딩(pre-coding)에 사용되는 제1 및 제2저항상태에 따라서 배열내의 데이터값을 감지하는데 사용된다. 제2모드는 디바이스의 작동중에 사용되는 제3 및 제4저항상태에 따라서 배열내의 데이터값을 감지하는데 사용된다. 제어회로 및 바이어스회로가 상기 배열에 결합되어, 프리코딩 저항상태로부터 작동모드의 저항상태로 변경하기 위해 전이프로세스를 실행하도록 구성된다. 프로세스는 감지회로로 제1 및 제2저항상태를 감지함으로써 제1모드에서 데이터세트를 읽고, 제1저항상태의 셀을 제3저항상태로 변화시키고 제2저항상태의 셀을 제4저항상태로 변화시켜서, 그 후 데이터세트를 제2모드에 상기 감지회로로 읽을 수 있도록 한다. 또한, 제어회로 및 바이어스회로의 제어하에 실행되는 프로세스는, 주소지정된 셀 내에 제3 및 제4저항상태를 유도하여 배열 내에 데이터를 쓰는 쓰기프로세스와, 제2모드에서 감지회로로 배열내의 데이터를 읽는 읽기프로세스를 포함한다. 전이프로세스 이전에, 집적회로는 제1저항상태를 가지는 배열내의 소정 메모리셀 및 제2저항상태를 가지는 배열내의 다른 메모리셀로 표시되는 프리코딩 데이터세트를 포함할 수 있다.
집적회로상변화메모리에서 사용되도록 형성되는 상변화재료는 기본 화학양론(basis stoichiometry)을 가진다. 메모리셀에 보다 낮은 저항상태를 유도하기 위한 프로세스는, 전류펄스를 인가하여 셀의 활성영역에 화학양론의 변화를 초래하고, 기본재료의 결정상저항보다 낮은 결정상저항을 가진 조합(combination)을 초래하는 것을 포함한다. 보다 낮은 저항상태를 유도하기 위해 사용되는 펄스는, 그 진폭이 활성영역을 용융시키기 위한 임계치보다 낮고, 그 지속시간은 활성영역의 화학양론을 충분히 변화시킬 수 있다. 예를 들면, 기본상변화재료는, 유전체를 첨가시킨 GexSbyTez(Ge2Sb2Te5 등)를 포함하고, 전류펄스를 유도함으로써 보다 낮은 저항상태를 유도하여, 셀의 활성영역의 화학양론을 증가된 안티몬(Sb)농도를 가지는 조합으로 변화시킨다. 보다 낮은 저항상태는, 변화를 유도하는 프로세스를 거치지 않은 셀에서 볼 수 있는 바와 같은 기본화학양론에 가까운 화학양론을 가지는 유사한 셀보다 낮은 저항을 가질 수 있다. 여기서 화학양론'이란 용어는 예를 들면, 에너지분산형 엑스선분석(EDX) 또는 이와 동등한 기술을 사용하여 측정가능한 볼륨의 상변화재료 속의 하나 이상의 물질간의 원자농도의 양적관계를 지칭하는 것으로 사용된다. 또한, 위에서 설명한 바와 같이, 좀 더 낮은 저항상태의 입경이 더 커서, 셀의 낮은 저항에 기여하도록 할 수 있다.
프리코딩 프로세스에 사용되는 더 높은 저항상태는, 더 낮은 제1저항상태를 초래하기에 불충분한 에너지를 가진 전형적인 셋펄스를 이용하여 유도될 수 있다. 프리코딩 프로세스에 사용되는 더 높은 저항상태는, 결정상으로의 전이를 방지하여 더 낮은 제1저항상태의 형성을 제공하는 하강시간을 가진 리셋펄스를 사용하여 유도될 수 있다.
제1저항상태로 프리코딩된 셀이 변화되는 제3저항상태는, 셀의 활성영역의 아모퍼스상을 유도하는 펄스를 인가함으로써 유도되는 더 높은 저항상태일 수 있다. 제2저항상태로 프리코딩된 셀이 변화되는 4저항상태는 셀의 활성영역의 결정상을 유도하는 펄스를 인가함으로써 유도되는 중간저항상태일 수 있다.
본 발명에 따르면, 상변화메모리집적회로를 비휘발성메모리에 의존하는 시스템 내의 컨피규레이션 데이터, 컴퓨터프로그램 등과 같이, 프리코딩이 가능한 전형적으로 NOR 플래시디바이스를 사용하는 것들을 저장하는데 사용할 수 있다. 그러므로 상변화메모리집적회로는 시스템 내에 디자인인(designed in)될 수 있고, 시스템이 조립된 후에 임베디드 시스템이 프로그램되도록 보장하기 위해 제조라인을 소정할 필요가 없고, 그러한 프로그램과정을 수행하기 위해 부가적인 비용을 들일 필요가 없게 된다.
여기에 기재된 온도경화형태는, 많은 집적회로에 응용을 위한 1회 프로그램가능한 퓨즈, 예를 들면, 메모리배열, 칩서명, 칩옵션코딩 등을 위한 리던던시코딩으로 사용할 수 있다.
본 발명에 따르면, 상변화메모리집적회로를 좀 더 극한 환경 속에 채용되는 시스템 내에서 사용할 수 있게 된다.
본 발명의 다른 특징과 장점들은 도면을 참조하여 설명되는 바람직한 실시예 및 청구범위를 통해 설명될 것이다.
본 발명은 극단적인 조작환경에서 사용가능한 상변화메모리칩을 제공한다. 또한 본 발명은 기판 또는 어셈블리의 조립시에 만나는 열싸이클에, 데이터를 유지하는 프로세스를 사용함으로써, 회로기판상에 실장하기 전에, 코딩을 할 수 있는 상변화메모리칩을 제공한다.
도 1은 회로기판상에 반도체칩의 조립단계를 보여주는 도
도 2a와 도 2b는 종래의 표면실장과정을 보여주는 단면개략도
도 3은 종래의 표면실장과정에서 온도스케듈을 보여주는 도
도 4는 상변화메모리셀의 단면개략도
도 5는 상변화메모리의 단면개략도로서, 도 4와 같이 그 활성영역이 저저항상태인 도면
도 6은 종래기술에 의한 초기상태로서, "셋"작동후의 상태 및 "리셋"후의 상태로서, 메모리셀의 상변화재료의 저항을 표시하는 도
도 7a는 본 발명의 실시예에 의한 "셋", "긴셋" 및 "리셋"작동에서, 활성영역에서 온도와 시간의 비교관계를 보여주는 도면
도 7b와 7c는 통상의 셋과 긴셋 조작을 위한 대표적인 전류펄스의 형상을 각각 보여주는 도
도 7d 내지 7l은 긴셋펄스에서 선택된 펄스형상을 보여주는 도
도 8a 내지 8d는 본 발명의 실시예에 의한 셀의 프로그램순서에 관한 각각의 단계에서 메모리셀에 상변화재료의 저항을 표시하는 도면
도 9a와 9b는 본 발명의 실시예에 의한 제1 및 제2모드에서, 감지증폭기 설정과 셀저항의 관계를 보여주는 도
도 10은 본 발명의 실시예에 의한 긴셋과 셋프로세스를 사용하여 칩을 코딩한 후의 열싸이클에 노출되는 경우, 셀저항의 효과를 보여주는 도
도 11은 본 발명의 실시예에 의한 메모리배열과의 접속에 적용되는 감지증폭기회로도
도 12는 본 발명의 실시예에 의한 전이 및 작동모드에서 PCM메모리배열을 포함하는 집적회로를 보여주는 개략블록도
도 13은 본 발명의 실시예에 의한 부착전의 쓰기프로세스를 보여주는 흐름도
도 14는 본 발명의 실시예에 의한 쓰기프로세스 후에, 부착후의 읽기프로세스에서 전이모드를 보여주는 흐름도
도 15 내지 17은 선택될 수 있는 상변화메모리셀의 구성의 개략 단면도
도 18은 본 발명의 실시예에 의한 온도경화상변화메모리의 개략블록도
도 19는 245℃/1시간 굽기(베이킹) 후의 테스트칩의 리셋 및 셋상태의 저항분포도
도 20은 245℃/1시간 굽기 전후의 테스트칩의 초기상태에서의 저항분포도
도 21은 245℃/1시간 굽기 전후의 테트스칩의 셋상태에서의 저항분포도
도 22는 245℃/1시간 굽기 전후의 테스트칩의 강한 셋상태 및 초기상태에서의 저항분포도
도 23은 245℃/1시간 굽기 후의 테스트칩의 강한 셋 및 리셋상태에서의 저항분포도
도 24는 10M싸이클 내구성시험후, 강한 셋셀의 셋 및 리셋상태에서의 저항분포도로서, 메모리원도우는 1행의 크기보다도 크다.
이하에서 본 발명의 바람직한 실시예를 설명한다.
도 1은 회로기판이나 다른 기판상에 반도체칩을 조립하는 단계를 보여주는 도면이다. 본 실시예에서는 바람직하게는 마이크로컨트롤러유닛MCU(12), 그 적어도 일부는 코드나 다른 데이터세트를 저장하기 위해 사용되는 상변화메모리PCM(14), RAM(16), 입출력장치I/O(18)와 같은 칩들이 회로기판을 포함하는 전자제품을 위해 디자인인(design in)된다. 이들 칩중 적어도 하나의 비휘발성 메모리는, 개별칩의 패키징 전후에 프로그램이나 테스트시스템을 이용하여 화살표 11로 표시된 바와 같이 제조자에 의해 프로그램될 수 있다.
본 실시예에서는, PCM(14)이 부착전 코딩프로세스를 이용하여 프로그램되어 코딩된 PCM(14')가 생긴다. 또한 이 단계에서 다른 칩에 대한 코딩도 수행되어 특정용도에 적합하도록 코딩된 칩의 집합(12',14', 16', 18')이 생길 수 있다. 코딩된 칩들은 그 후에 화살표13과 같이 기판(예를 들면 마더보드)에 부착된다. 칩을 기판에 부착하는 과정에는 칩을 가열하는 열싸이클이 요구될 수 있고, 그동안 코딩된 PCM 내의 메모리셀의 온도가 상승하여 상변화메모리재료의 고상변화의 전이온도 이상이 될 수 있다. 또한 시스템온칩(SOC) 디바이스라고 알려진 실예의 경우에, 상변화메모리배열 및 다른 회로를 포함하는 단일칩이 도 1의 4개의 디바이스 대신에 사용될 수 있다.
후술하는 바와 같이, 본 실예의 코딩된 PCM은 제1 더 낮은 저항상태와 제2 더 높은 저항상태를 이용하여 데이터세트를 저장하도록 구성되는데, 더 높은 저항상태는 부착공정 등에서 발생되는 열싸이클 동안 더 낮은 상태로 전이되지 않는다.
선택에 따라, 부착공정 동안 발생되는 열싸이클 이후에, PCM은 전이프로세스에 노출될 수 있는데, 바람직하게는 온칩 컨트롤회로를 사용하여 수행되는 프로세스에서, 제1저항상태의 셀이 제3저항상태로 변화되고 제2저항상태의 셀이 제4저항상태로 변화되어, 부착후 코딩상태의 PCM14'을 형성한다. 메모리에 데이터를 쓰기 위해 사용되는 제3 및 제4저항상태간의 전이는 셋 및 리셋펄스를 사용하여 유도될 수 있는데, 이들은 전자제품의 임무기능을 위해 PCM칩의 조작에 적합하도록 셀의 활성영역에 급속한 상변화를 유도한다.
여기서 설명되는 프로세스는 셀에 저저항상태를 형성하도록 유도하는 하나 이상의 긴셋 펄스를 인가하는 것을 포함하는 전부착(pre-mounting) 프로세스에서 제1 저항상태를 유도하는 것으로 한다. 또한 여기서 설명되는 프로세스는 하나 이상의 셋펄스 또는 하나 이상의 리셋펄스를 인가하는 것을 포함하는 전부착 프로세스에서 제2 저항상태를 유도하는 것으로 한다. 비록 부착프로세스가 제2저항상태로 프로그램된 셀들이 셀의 저항상태를 낮추는 것과 같은 교란을 당하더라도, 교란된 셀은 제1저항상태와 관련된 저저항 범위보다 충분히 높은 저항을 유지할 것이다. 그러므로 전부착 프로세스를 사용하여 PCM칩에 저장된 데이터세트는 부착후에 읽을 수 있다. 또한 부착후에 칩의 작동모드가 또한 변경될 수 있어서, 데이터는 좀 더 효율적인 셋 및 리셋 프로세스를 이용하여 읽고 쓸 수 있다.
이와는 달리, 제1, 더 낮은 저항상태를 유도하도록 필드에서의 작동중에 긴 셋펄스를 이용하여, 셀이 제1 및 제2저항상태를 유지하는 모드에서 작동되도록 칩이 구성될 수 있다. 이것은 열경화상변화메모리칩이라고 지칭되는데, 좀 더 극단적인 열환경에서 작동가능하고, 리프레쉬없이 정상적인 환경에서 작동할 수 있다.
종래의 상변화메모리셀을 교란시킬 수 있는 열프로세스를 포함하는 대표적인 부착공정이 도 2a와 2b 및 3을 참조하여 설명된다. 도 2a와 2b에 표면실장공정의 단계가 도시된다. 도시된 실시예에서 리드프레임패키지(300)와 플립칩패키지(220)가 회로기판(124)의 패키지 장착면에 노출된 접착위치(123,233)에 부착되고 전기적으로 연결된다.
리드프레임패키지(300)는 리드(116)의 상부의 활성측에 장착된 반도체다이(114)를 포함한다. 다이의 연결패드(113)는 와이어본드(112)에 의해 리드(116)의 본드핑거(115)상의 본딩위치에 전기적으로 연결된다. 다이, 와이어본드, 및 본드핑거는 패키지 본체를 구성하는 보호캡슐(119)에 의해 보호되고, 여기에서 리드가 돌출된다. 리드(116)는 도그레그 형상을 가져서, 장착피트(117)가 패키지 본체의 하부에 위치되도록 하고, 피트(117)가 본드위치(123)에 놓이면 패키지본체의 하부면과 회로기판의 상면 사이에 간격이 생기도록 한다.
플립칩 패키지(220)는 플립칩 형태로 패키지기판(206) 상에 장착되고 전기적으로 접속된 다이를 포함한다. 도전성 볼 또는 범프(전형적으로는 금이나 땜납과 같은 금속;212)가 다이상의 연결패드(213)상에 부착된다. 기판(206)의 회로에 연결된 본드패드(205)는 기판의 다이부착면에서 노출되어 연결볼이나 범프의 부착을 위한 본드위치를 제공한다. 기판의 반대쪽의 제2레벨 연결랜드(207)가 기판의 회로에 의해 본드패드(205)에 연결된다. 언더필(219)이 다이의 활성측과 패키지기판의 다이부착측의 사이에 채워져서 패키지를 완성한다. 솔더볼(216)이 랜드(207)에 장착되어 패키지(220)와 회로기판의 본드위치(223)간의 전기적 연결을 제공한다.
리드프레임패키지(300)와 플립칩패키지(220)의 제2레벨 연결은, 리드프레임피트(117)와 제2레벨연결솔더볼(216)을 본드위치(123,223)에 납땜함으로써 달성된다. 전형적으로는 패키지를 부착하기 전에, 회로기판에는 소량의 솔더와 솔더페이스트가 본드위치에 (도금이나 인쇄 등으로) 도포된다(솔더나 솔더페이스트는 플립칩 연결에서는 선택에 따라 생략될 수 있다). 그 후에 패키지는 피트(117)와 솔더볼(216)이 대응하는 본드위치(123,223)와 정렬되도록 위치조절되고, 패키지는 회로기판쪽으로 이동되어, 피트(117)와 솔더볼(216)이 솔더나 솔더페이스트(125,225)에 안착되도록 한다.
그 후에, 솔더나 솔더페이스트(또는 제2레벨 연결솔더볼)가 가열되어 리플로우(납땜)되어 전기적 연결이 완성된다. 전형적으로 솔더 또는 솔더페이스트가 제공되면 피트나 볼이 녹은 솔더에 의해 젖게 되고, 솔더가 본드위치(123,223)의 표면위로 흐르고, 도 2b의 145 및 265에 도시된 바와 같이 피트나 볼의 저면까지 오게 된다.
전형적으로는 이 어셈블리를 리플로우 오븐을 통과시킴으로써 솔더나 솔더페이스트를 가열하여 녹이는 과정은 특정한 솔더링에 적합한 정도의 시간과 온도스케쥴에 따라 어셈블리의 온도를 상승시키는 것을 필요로 한다. 도 3은 종래의 솔더의 리플로우 가열스케쥴(점선)과 납이 없는 SnAg솔더의 예를 보여준다. 납이 없는 솔더는 더 높은 융점을 가지고 더 천천히 녹기 때문에, 어셈블리는 종래의 솔더에 비해 더 높은 온도에서 더 긴 시간 동안 처리해야 한다. 특히 전형적인 납땜이 없는 솔더의 예열단계에서 150 내지 180℃로 60 내지 120초 동안 온도를 상승시켜야 한다. 그리고 30초이상 지속되는 리플로우단계는 좀 더 급속하게 온도가 상승하여 약 240℃의 최고온도에 도달해야 하고, 여기서 10 내지 20초 정도 이상 유지한 후에 하강해야 한다. 리플로우단계의 전체과정은 220℃을 초과한다. 특히 종래의 솔더에서, 온도는 예열단계에서 140℃에서 170℃로 약 60 내지 120초동안 상승되고, 30초이상 지속되는 리플로우단계에서 온도는 더욱 급속히 상승하여 약 225℃의 최고치에 도달하고 여기서 5초 이상 유지하게 되는데, 리플로우단계의 전체과정의 온도는 200℃를 초과한다.
배경기술에서 설명한 바와 같이, 칼코게나이드계 베이스의 상변화재료 및 다른 재료를 포함하는 상변화베이스의 메모리재료가 메모리셀에 사용된다. 칼코게나이드드계 상변화재료 중 하나는 주성분으로서 게르마늄(Ge), 안티몬(Sb), 및 텔리륨(Te)이 다양한 조합으로 포함되고, 이러한 종류의 재료를 GST재료라 칭한다.
상변화재료의 적절한 조성물은 기본적으로 실질적으로 균일한 Ge2Sb2Te5인 기본 화학양론을 가진다. 다른 GST의 화학양론은 예를들면, 성분 Ge2Sb2Te5, Ge1Sb2Te4 및 Ge1Sb4Te7 및 이들 성분의 혼합을 포함한다. 좀 더 일반적으로는 기본상변화재료는, Ge(x)Sb(2y)Te(x+3y)이고, 여기서 x와 y는 정수(0을 포함)이다. GeSbTe베이스가 아닌 다른 기본상변화재료도 사용될 수 있는데, 예를 들면 GaSbTe로서, 이것은 Ga(x)Sb(x+2y)Te(3y)로 표현되고, x와 y는 정수이다. 이와는 달리, Ag(x)In(y)Sb2Te3로 사용될 수 있고, 여기서 x, y는 1보다 작은 소수이다.
첨가된 상변화재료도 사용될 수 있는데, 여기서 상변화재료의 기본 화학양론은 기본적으로 Ge2Sb2Te5와 같이 균일하면서 유전체가 첨가되는데, 예를 들면 10 내지 15 원자퍼센트 이상의 실리콘옥사이드나 실리콘니트라이드와 같은 유전체가 첨가제로 포함된다. 미국특허출원 12.286,874호의 「상변화메모리용 유전체메시 고립상변화구조」를 참조할 수 있다.
또한, 복합 첨가도 사용될 수 있는데, 2010년 3월 23일자 미국특허출원 제12/729,837호의 「하나 이상의 일정하지 않는 첨가프로파일을 가진 상변화메모리」를 참조할 수 있다.
Ge2Sb2Te5는 약 175℃의 융점을 가지며 다른 화학양론들은 더 낮은 융점을 가진다. 알 수 있듯이, 이 온도는 리플로우과정의 예열단계에서 도달되거나 초과된다. 그 결과 아모퍼스상재료는 결정상으로 전이될 수 있고, 이로써 저장된 데이터를 잃을 수 있다. 이로 인해, PCM기반 메모리는 종래에는 부착전에 코딩될 수 없었다.
도 4는 상변화재료의 본체로 이루어진 메모리소자(416)를 포함하는 메모리실의 단면도이다. 메모리셀(400)은 유전체(430)를 통과하여 연장되어 메모리소자(416)의 저면에 접촉되는 제1전극(420)과, 메모리소자(416) 상의 제2전극(440)을 포함한다. 제1 및 제2전극(420,440)은 예를 들면, TiN이나 TaN으로 이루어진다. 이와 달리 제1 및 제2전극(420,440)은 각각 W, WN, TaAlN이나 TaAlN이거나, 또는 첨가된 Si, Si, C, Ge, Cr, Ti, W, Mo, Al, Ta, Pt, Ir, La, Ni, N, O 및 Ru로 이루어진 그룹에서 선택된 하나 이상의 원소나 이들의 조립으로 구성될 수 있다. 도시된 실시예에서 유전체(430)는 SiN이지만 다른 재료가 사용될 수 있다.
도 4에 도시된 바와 같이, 제1전극(420)의 상대적으로 좁은 폭 또는 직경(422)은 제1전극과 메모리소자간의 접촉면적이 메모리소자(416)와 상단전극(440)의 접촉면적보다 작게 되는 결과를 초래한다. 그러므로 전류는 제1전극(420)에 인접한 메모리소자(416)의 부분에 집중되어 도시된 바와 같이 하부전극(420)과 접촉하거나 이와 근접한 부위에 활성영역(410)을 초래한다. 메모리소자(416)는 또한 활성영역(410) 외부에 비활성영역(413)을 포함하는데, 이는 작동중에 상전이를 경험하지 않는다는 의미에서 비활성이다. 메모리소자는 기본 상변화재료를 포함한다.
메모리소자(416)의 기본상변화재료의 예는 Ge2Sb2Te5이다. 기본재료는 상변화재료로서 선택된 원소의 조합으로 정의되고, 이 재료의 특징인 농도프로파일로 축적(deposited)된다. 첨가제가 결합되면, 기본재료의 원소의 농도는 다른 것에 대하여 변하지 않는다, 오히려 기본상변화재료는 본 실시예에서는 첨가제로서, 첨가제농도프로파일이 하부 및 상부전극(420,440) 사이의 전극간 경로를 따라 형성되는 실리콘 다이옥사이드가 첨가된다. 이 첨가제 농도프로파일에서, 실리콘다이옥사이드의 실리콘 및 산소성분은 대략 15%의 조합된 농도(5% 실리콘농도 더하기 10%산소농도)를 가질 수 있다. 전술한 바와 같이, 다른 상변화재료나 다른 첨가제가 사용될 수 있다. 활성영역은 기본재료로 침적된 것과 동일한 화학양론의 첨가된 상변화재료(411)로 이루어지고, 제조과정에서 칩의 핸들링에서 비롯된 고상(solid phase)을 지니며, 여기서 재료는 본 실시예에서 초기저항상태에 대응하는 저항상태를 가진다.
도 5는 도 4의 메모리셀을 발견적(heuristically)으로 보여주는데, 여기서 활성영역(410)은 첨가된 상변환재료(412)로 구성되고, "긴 셋펄스"를 인가한 결과 초기상태의 재료의 형태와 다른 형태를 가진다. 투과형전자현미형(Transmission electron microscopy; TEM)을 사용하여 디바이스의 제조후의 초기상태를 관찰하여 본 바, 상변화재료의 메모리소자(416)는 활성영역(410)과 비활성영역(413)을 포함하는데, 하부전극(420)상에 균일하게 분포된 상대적으로 작은 입경의 다결정형태를 가졌다. 또한 집적회로를 245℃로 한시간 굽기(베이킹)에 노출한 후에 관찰한 결과, TEM이미지의 외관은 초기상태의 다결정형태가 변하지 않았다. 강한 셋펄스 후에는 후술하는 바와 같이, 형태는 변해서 활성영역(410)이 하부전극(420) 위에 상변화재료가 큰 입경을 포함하게 된다. 또한, 집적회로를 245℃에서 한시간 굽기에 노출한 후에 하부전극 위의 큰 입경은 TEM이미지 상에 식별가능하게 남아있다. 리셋펄스 후에, 활성영역은 하부전극 위에서 아모퍼스로 변했다. 또한, 집적회로를 245℃에서 한시간 굽기에 노출한 후, 이전의 아모퍼스 영역이 결정화되고, 하부전극 위에서 상대적으로 작은 입경을 취하게 되었다.
GST베이스 시스템에서, 활성영역은 "긴 셋(long set)"조작결과 화학양론적 변화를 경험하여, 안티몬농도가 증가되는 것으로 관찰되었다. 긴 셋 조작을 이용하여 달성한 낮은 저항에 대한 설명은, 안티몬의 레벨이 증가됨에 따라, 안티몬이 풍부한 GST의 화학양론이 상대적으로 낮은 저항을 갖게 되는 것이다. 또한 긴 셋펄스후에 활성영역(410)은 초기상태에 달성되는 입경에 비해 상대적으로 큰 입경을 가질 수 있다. 긴 셋조작을 이용하여 달성되는 낮은 저항에 대한 설명은 활성영역이 큰 입경은 읽기동안 전류경로에 더 적은 입계(grain boundary)를 가진 구조를 초래하여, 입경이 증가됨에 따라 상대적으로 낮은 저항을 가지는 것으로 볼 수 있다. 긴 셋조작을 이용하여 달성되는 저저항에 대한 설명은, 유전체 첨가(도핑)나 다른 첨가제와 상변화재료가, 긴 셋펄스에 의해 인가된 에너지의 결과, 저항을 줄이는 방식으로 상호작용하는 것으로 볼 수 있다. 이러한 설명중 어느 하나 또는 전부가 긴 셋펄스를 이용하여 달성된 형태의 고유한 특성을 설명하는데 기여할 수 있다. 이 형태는 "온도경화형태"라고 부를 수 있는데, 이는 열스트레스 하에서 소정의 최대치를 초과하지 않는 최대 저항을 가지기 때문이다. 실험결과에 따르면 245℃에서 1시간 굽기의 열프로세스에 대해 이 방법을 사용하면 데이터의 손실이 없는 것으로 나타났다.
유사한 온도경화형태가 다른 상변화재료에서도 기대될 수 있는데, 이는 활성영역의 열동작(thermodynamics)에 따라 재료의 혼합엔탈피가 변하게 되고, 이로써, 납땜프로세스나 기타 열프로세스 등에 의한 가열에 따라서 메모리셀에 채택된 결정상형태와 구별되는 저저항형태의 형성을 초래하기 때문이다.
도 6은 GST재료를 사용하여 도 5에 도시된 테스트칩에 대한 비트카운트와 저항, 대표적인 저항상태(엔빌로프(envelope))의 관계의 로그-로그 플롯으로서, 초기상태와, 셋상태(셋조작에 따른), 및 리셋상태(리셋조작에 따른)를 포함한다. 초기상태는 상변화재료를 포함하는 다이가 제조된 후의 재료의 상태로서, 제조단계에서 사용되는 프로세스는 400℃이상에 도달할 수 있고, 셋이나 리셋 프로그래밍에 선행하는 것이다. 이러한 초기상태에서, 칩상의 상변화재료는 "초기"라고 이름붙여진 엔빌로프 내의 저항을 가진 다결정상을 취한다. "셋조작"은 전술한 바와 같이 대체로 "리셋"조작보다 저전류 동작이고, 10㎲이하의 길이와, 아모퍼스상재료의 셀의 활성영역에서 결정 또는 다결정상으로의 전이를 일으키기에 충분한 크기를 가진 셋펄스를 인가하여 유도된다. "셋"상태는 초기상태보다 낮은 저항을 가질 수 있고, 그 결과 셋상태의 저항 엔빌로프는 더 낮다.
"리셋"조작은 전술한 바와 같이 셋조작보다 높은 전류의 조작이며, 수십㎲의 범위의 길이와 결정상재료의 셀의 활성영역을 아모퍼스상으로 전이를 일으키기에 충분한 크기의 리셋펄스를 인가함으로써 유도된다. 리셋펄스의 신속한 컷오프결과, 상변화 프로세스는 급랭되고 상변화재료의 적어도 일부는 아모퍼스상태에서 안정화된다. 리셋상태는 초기상태나 셋상태에 비해 좀 더 아모퍼스이므로, 리셋상태의 저항 엔빌로프는 더 높다.
여기서 설명되는 개선된 코딩방법은 저저항을 초래하는"긴셋펄스"와, "수퍼셋"상태를 포함한다. 도 7a는 전류크기와, "셋", "긴셋" 및 "리셋"조작에 인가된 시간에 따른 펄스형상을 보여준다. 셋조작은 상승엣지(587)를 가진 펄스에 의해 유도되는데, 여기서 상변화재료의 온도는 상온에서 결정화전이온도(Tc)를 넘어 용융온도(Tm) 이하로 상승하고, 여기서 펄스가 레벨(588)에서 재료가 이 온도에서 "셋"상태를 형성하기에 충분힌 시간동안 유지하고, 이후 천천히 하강하는 하강엣지(589)를 가져서 점진적으로 상온까지 하강하여 재료가 결정상에서 정착되도록 한다.
"리셋"조작은 급격한 상승엣지(584)를 가져서 활성영역에 충분한 에너지를 전달하여 상변화재료의 온도가 용융점(Tm)을 초과하고, 레벨(585)에서 펄스가 이 온도에서 매우 짧은 시간동안 유지되도록 하고, 이어서 상온까지 급격히 하강하는 하강엣지(586)를 가져서 재료가 아모퍼스상에서 고화되기 전에 결정화할 시간을 갖지 못하도록 한다.
"긴셋"조작은 상승엣지(581)를 가진 펄스에 의해 유도되는데, 여기서는 상변화재료의 온도가 상온에서 결정화전이온도(Tc)를 지나 용융점(Tc) 이하 지점까지 상승하고, 레벨(582)에서 재료를 이 온동서 셋상태를 형성하기에 충분한 시간동안 유지시킨 후에, 상대적으로 천천히 하강하는 하강엣지(583)를 가져서 상온까지 하강하여 재료가 저저항, 온도경화형태, 및 결정상에서 정착되어, 수퍼셋상태를 형성하도록 한다.
도 7a에서 알 수 있듯이, 긴셋펄스는 전형적인 셋펄스보다 상당히 큰 에너지를 더 긴 시간동안 전달한다. 도시된 실시예에서는 긴셋펄스의 피크크기는 용융점(Tm)을 달성하기에 필요한 전류레벨보다 낮다. 긴셋펄스 동안 전달되는 에너지가 활성영역의 온도를 용융점을 초과하도록 충분히 전달되도록 하는 것도 가능할 것이다. 그러나 완만한 펄스의 후미엣지(583)가 활성영역의 재료가 냉각됨에 따라 결정화하는 것을 보장하여, 수퍼셋상태의 안정된 고상을 띄게 될 것이다. 긴셋펄스의 실제 펄스형상은 구체적인 실시방법에 따라 변할 수 있고, 경험적으로 정해질 것이다.
도 7b 및 7c는 각각 정상 셋펄스와 긴 셋펄스를 보여준다. 도 7b은 3㎲의 펄스길이와 6개의 500㎱크기 단차로 하강하는 최대전류 600μA를 가진 셋펄스를 보여준다, 도 7c는 192㎲의 펄스길이와 16개의 12㎲크기 단차로 하강하는 최대전류 1760μA를 가진 긴셋펄스를 보여준다. 좀 더 전형적인 긴셋펄스는 더 짧고 더 낮은 크기를 가질 것이다. 그러나 긴셋펄스는 표준셋펄스보다 상당히 큰 에너지를 가져서 활성영역에서 운동적인 변화에 필요한 충분한 에너지를 공급하여, 온도경화의 긴셋 형태의 형성을 가능하게 할 것이다.
긴셋펄스는 더 높은 저항상태의 형성에 사용되는 셋펄스의 에너지양 보다 훨씬 큰 에너지양(일률의 시간에 대한 적분)을 가진다. 예를 들면, 표준 셋펄스의 에너지량보다 적어도 10배를 가지는 긴셋펄스는 온도경화상태를 유도할 수 있는 것으로 알려져 있다. 실예에서, 표준셋펄스의 에너지량의 100배 이상을 가진 긴셋펄스는 온도경화상태를 유도할 수 있다. 다른 실시예에서, 표준 셋펄스의 에너지량의 적어도 2배를 가진 긴셋펄스는 메모리셀의 크기와 구성 및 상변화재료의 조성에 따라서 온도경화상태를 유도할 수 있을 것으로 기대된다.
도 7d 내지 7l은 셀의 상변화재료의 본체의 활성영역에 낮은 저항과 수정된 형태를 초래하기 위해 인가될 수 있는 다양한 펄스형태의 긴셋조작을 보여준다.
도 7d에서, 상대적 긴 지속기간과 급격한 상승 및 하강엣지를 가진 단일의 사각펄스(700)가 인가되는데, 그 크기가 용융임계점(701)을 초과하고 상변화재료가 높은 온도에서 활성영역에서 강한 셋형태의 형성에 충분한 누적된 지속시간동안 인가된다. 대표적인 펄스폭은 사용되는 재료와 메모리셀의 구성 및 배열내의 메모리셀의 개수, 셋/리셋사이클수에서의 특정 수명 및 다른 요소에 따라 0.5㎳ 내지 200㎳ 이상이다.
도 7e는 사각펄스(702,703)이 순차적으로 인가되는 긴셋조작을 보여주는데, 이들은 활성영역에서 강한 셋형태의 형성에 충분한 높은 온도단계의 누적 지속시간을 초래한다.
도 7f는 단계적으로 낮아지는 크기를 가진 순차적인 사각펄스(704,705,706)가 인가되는 긴셋조작을 보여주는데, 활성영역에서 강한 셋형태의 형성에 충분한 높은 온도단계의 누적 지속시간을 초래한다. 단계적으로 낮아지는 크기는 구조내에 계면층이나 국부적인 편차의 형성을 방지한다.
도 7g는 급속한 상승엣지와 일정 또는 거의 일정한 경사의 후미엣지(708)를 가진 단일 펄스(707)가 인가되는 긴셋조작을 보여주는데, 활성영역에서 강한 셋형태의 형성에 충분하도록 높은 온도에서의 누적 지속시간을 초래한다. 형성된 펄스의 후미(708)은 원자가 급격한 멈춤(급랭)없이 좀더 부드럽게 이송할 수 있도록 하여, 활성영역 내에 계면층의 형성을 방지한다. 급랭(??취) 차단(컷오프)보다 짧은 간격으로 제로까지 하강하는 빠른 후미엣지를 가진 펄스에서, 빠른 후미엣지는, 재료가 활성영역의 아모퍼스상에서 고화를 초래하는 "급랭"으로 간주될 수 있다. 이러한 급랭차단은 Ge2Sb2Te5 베이스의 상변화재료에서 약 10㎱이고, 다른 상변화재료마다 다를 수 있다. 도7g의 실시예에서는 후미엣지가 급랭차단보다 훨씬 큰 간격동안, 예를 들면 급랭차단의 두 배 이상 또는 5 내지 10배 이상 긴 시간동안 하강한다.
도 7h는 상대적으로 긴 일정하거나 거의 일정한 경사의 후미엣지를 가진 순차적인 펄스(709,710)에 의해 인가되는 긴셋조작을 보여주는데, 이것은 활성영역에서 강한 셋형태를 형성하기에 충분히 높은 온도단계에서 누적 지속시간을 초래한다. 상변화재료에 대해 제1 지속시간동안 용융임계점을 넘는 온도를 활성영역에 가하기 충분한 피크전류를 가지며, 급랭차단보다 충분히 큰 간격동안 전류크기를 하강시키는 경사진 후미엣지를 가지므로, 상변화재료 본체 내에 계면층의 형성을 줄일 수 있다.
도 7i는 급격한 상승엣지와, 상대적으로 높은 마이너스경사로부터 제로에 가까운 경사로 변화는 경사를 가진 후미엣지(712)를 가진 단일펄스(711)에 의해 인가되는 긴셋조작을 보여주는데, 이것은 활성영역에서 강한 셋형태의 형성에 충분한 높은 온도단계의 누적지속시간을 초래한다. 펄스는 용융임계점을 넘는 온도를 활성영역에 초래하기에 충분한 피크전류를 상변화재료에 대해 제1 지속시간동안 가지고, 급랭차단보다 긴 시간동안 전류크기가 하강하는 경사진 후미엣지를 가지므로, 본 실시예는 상변화재료의 본체 내에 계면층의 형성을 감소시킬 수 있다.
도 7j는 상대적으로 긴 변화되는 경사의 후미엣지를 가진 일련의 펄스(713,714)에 의해 인가되는 긴셋조작을 보여주는데. 활성영역에서 강한 셋형태의 형성에 충분한 높은 온도단계를 누적 지속시간동안 초래한다. 순차적으로 가해지는 각 펄스 또는 마지막 펄스는 상변화재료에 대해 제1 지속시간동안 용융임계점을 넘는 높은 온도를 활성영역에 초래하기에 충분한 피크전류를 가지며, 전류가 급랭차단보다 훨씬 큰 시간동안 하강하는 경사진 후미엣지를 가진다.
도 7k는 단계적으로 낮아지며 상대적으로 길고 일정하거나 거의 일정한 경사를 가지는 후미엣지를 가진 일련의 펄스(715,716)에 의해 인가되는 긴셋펄스를 보여주는데, 이것은 활성영역에서 강한 셋형태의 형성에 층분한 높은 온도단계를 누적 지속시간동안 초래한다. 순차적으로 가해지는 각 펄스 또는 마지막 펄스는 상변화재료에 대해 제1 지속시간동안 용융임계점을 넘는 온도를 활성영역에 초래하기에 충분한 피크전류 가지며, 전류가 급랭차단보다 휠씬 큰 시간동안 전류가 하강하는 경사진 후미엣지를 가진다.
도 7l은 급속한 상승엣지와 단계적으로 하강하는 후미엣지(718)를 가진 단일의 펄스에 의해 인가되는 긴셋 조작을 보여주는데, 이것은 활성영역에서 강한 셋형태의 형성에 충분한 퐁은 온도단계를 누적 지속시간동안 초래한다.
도 7d 및 도7l은 긴 셋조작을 위한 다양한 펄스형태를 보여준다. 물론 다른 펄스 형태나 펄스의 순차적 배열이 적용되어 활성영역에서 강한 셋형태의 형성을 초래하는 결과를 달성할 수 있을 것이다.
도 7m은 상변화재료에 대해 245℃에서 1시간 굽기를 행할 때 셋펄스 길이에 따른 저항변화(저항드리프트)의 그래프이다. 주어진 펄스크기에서, 펄스길이가 짧을수록 형태의 활성영역이 굽기에 따라 마이너스 저항변화를 나타낸다, 펄스길이가 길어지면 저항변화는 플러스로 되어, 본 실시예에서는 60㎲이상의 펄스길이에 대하여 약 2.5㏀의 저항변화에서 온도경화형태가 형성될 때 포화된다. 본 예들에서 사용되는 유전체가 첨가된 GST재료에서, 10 내지 100㎲의 지속시간을 갖고, 최대전류크기가 1㎃ 내지 100㎂ 범위이면서 10 내지 20개의 동일한 단차에 의해 제로까지 하강하거나, 펄스의 초기에 근접한 피크로부터 최종적으로 제로로 가항하는 긴셋펄스는 긴셋 셀의 저항분포를 10㏀ 이하로 움직일 수 있다. 좀 더 길고 및/또는 복수개의 긴셋펄스가 긴셋셀의 분포를 조이기(tighten) 위해 필요할 수 있다. 본 발명의 실시예에서는, 긴셋펄스는 여기서 설명된 것과 같은 높은 온도의 굽기로 인해, 활성영역의 저항변화가 포화되는 형태를 띄도록 하기에 충분한 전류펄스를 가진다.
도 8a 및 8d는 여기에서 설명되는 바와 같이 작동되는 배열의 저항상태를 보여준다. 이 실시예에서, 프로그램되기 전에 처리되고 어닐링된 셀(도 8a)은 초기상태(692)에 있다. 어떤 셀에 대하여는 "긴셋"조작을 이용하여 코딩이 수행되고 다른 셀에 대하여는 '소프트셋'조작으로 수행되어, 각각 '수퍼셋'(698)(도 8b) 및 '소프트셋'(694)상태(도 8c)를 형성한다. 나중에 칩은 실장되거나 납땜리플로우와 같은 공정을 포함하는 열이벤트에 노출된다. 전술한 바와 같이, "수퍼셋"과 "소프트셋"상태의 저항 엔빌로프는 열이벤트에 의해 사실상 방해받지 않는다. 선택에 따라서는, 실장된 칩이 "리셋"조작되어 "수퍼셋"상태의 셀이 "리셋"상태(도 8d)로 스위칭되거나, "셋조작"되어 셀을 "소프트셋"상태에서 "셋"상태(도시안됨)로 스위치될 수 있다.
도 8d에서, 셋상태의 셀은 셀1로 읽고, 리셋상태의 셀은 셀0으로 읽는다. 이와 달리 셋상태의 셀이 셀0으로 읽히고 리셋상태의 셀이 셀1로 읽힐 수 있다. 충분한 "윈도우"가 셋 및 리셋상태의 저항엔빌로프 사이에 나타나서 감지회로가 이들을 충분히 구별할 수 있도록 한다. 즉, 감지회로는 주어진 셀을 0이나 1로 분명하게 판독할 수 있다.
데이터는 하나의 데이터값에 대하여 긴셋펄스를 사용하고, 다른 데이터값에 대하여 초기상태, 리셋상태 또는 셋상태 중 어느 하나를 사용하여 코딩될 수 있다. 저저항상태를 형성하기 위한 긴셋펄스의 사용은 결정상형태를 셀당 1비트 데이터를 저장하도록 사용할 수 있게 하는데, 이는 하나의 데이터값을 위해 리셋상태를 사용하고, 하나 이상의 다른 데이터값을 위해 하나 이상의 결정상형태를 사용하는 멀티비트셀과 구별된다.
상변화메모리디바이스는 현장에서 긴셋모드를 사용하여 작동되도록 디자인될 수 있다. 대안으로서, 실장후에 집적회로는 작동속도의 향상을 위해 긴셋모드에서 표준모드로 변화되도록 컨피규어될 수 있다. 쓰기프로세스를 긴셋모드에서 좀더 전형적인 셋 및 리셋모드로 변화시키는 기술을 사용하는 실시예의 감지회로는, 적어도 두 가지 감지증폭모드에서 작동될 수 있다. 하나는 셋 및 긴셋작동 후 및 납땜본드 전에 감지하는 것이고, 다른 하나는 납땜본드에 이어지는 셋 및 리셋작동 후에 감지하는 것이다. 이것은 도 9a 및 9b에 도시된다. 셋 및 긴셋의 이후에 그리고 납땜본딩 이전의 감지증폭레벨(9a도)은, 화살표 S.A.1로 표시된 바와 같이, 수퍼셋상태저항엔빌로프(698)와 소프트셋상태저항엔빌로프(694) 사이의 감지윈도우에서 작동되어야 한다. 납땜본딩과, 셋 및 리셋작동에 뒤따르는 감시증폭레벨(도 9b)은 화살표 S.A.2로 표시된 바와 같이, 셋 및 소프트셋 상태저항엔빌로프(694)와 리셋상태저항엔빌로프(696) 사이의 감지윈도우에서 작동되어야 한다. 초기상태저항 엔빌로프(692)도 여기에 도시되는데, 다른 실시예에서의 데이터값을 나타내기 위해 사용될 수 있다.
도 10은 상변화재료를 솔더리플로우 과정과 같은 온도와 시간동안 가열하는 모의실험(emulation)의 그래프로서, 긴셋펄스에 의해 유도된 저저항상태 엔빌로프가 열싸이클에 의해 실질적으로 변하지 않으며, 소프트셋펄스나 소프트리셋펄스 등에 의해 유도된 고저항상태는 도 10의 점선 652에 의해 둘러싸인 것처럼 약간 확대되며 낮게 이동하여, 최소저항이 온도경화 낮은 저항상태의 최대저항을 초과하는 저항범위를 달성하는 것을 보여준다.
또한 프리코딩(pre-coding) "소프트셋"상태는 소프트리셋작동을 사용하여 프리코딩 디바이스에 대한 둘째로 높은 저항상태를 구현하도록 실시될 수 있다. 소프트셋작동은 둘째로 높은 저항상태를 초래하도록 된 리셋펄스를 셀에 인가하는 것을 포함한다. 레셋펄스는 실장전에 만나는 열싸이클 이전에 아모퍼스상 활성영역의 형성을 초래한다. 아모퍼스상 활성영역은 열싸이클 동안 낮은 저항 결정상으로 전이하여, 높은 저항상태의 최소저항이, 열스트레스하의 아모퍼스상으로부터의 저항변화로부터 초래되는 결정상 형태에 의해 제공될 수 있다. 그러나 초래된 제2 저항상태는 셀이 열싸이클 이후에도 낮은 저항상태보다 높은 저항을 갖도록 보장한다. 높은 저항상태의 최소저항은, 낮은 저항상태의 온도경화형태보다는 입경, 화학양론, 또는 유전체첨가구조 중에서 하나 이상이 다른 결정상 형태에 의해 제공된다.
도 11은 온도경화상변화메모리 장치의 개략도로서, 메모리배열(730)과 두 개의 감지모드에서 작동되는 감지회로를 포함한다. 회로는 기준노드(810)에 스위칭가능하게 연결된 두 개의 기준전류원(734,736)과, 감지증폭기(750)의 저항 725로 표시되는 부하회로를 구비한다. 하나의 기준전류원(734)는 관련 스위치(720)에 응답하여 초기모드에서 사용하기 위한 것이고, 다른 기준전류원(736)은 관련 스위치(721)에 응답하여 작동모드에서 사용하기 위한 것이다. 상변화메모리 배열(730)은, 적절한 디코딩 및 바이어스회로를 통해 감지노드(811)와 감지증폭기(750)의 부하회로(726)에 연결된다. 칩상의 제어로직(도 12 참조)은 스위치(720 및 721) 또는 다른 적절한 제어회로를 사용하는 모드간의 스위칭을 제어한다. 종래에 멀티레벨 셀을 감지하기 위해 다양한 멀티모드 감지증폭기회로가 사용되는데, 이러한 회로가 본 발명의 용도로 적절히 채용될 수 있다.
도 12는 집적회로(1010)의 개략구성도로서, 여기서 설명된 듀얼모드 감지회로를 가지며 상변화메모리의 프리코딩을 지원하는 메모리셀을 사용하는 메모리배열(1012)를 포함한다. 워드선디코더(1014)는 메모리배열(1012)에 행(row)을 따라 배치된 복수의 워드선(1016)에 연결되고 전기적으로 연결된다. 단일비트선(열, column)디코더(1018)가 배열(102)에 열을 따라 배치된 복수의 비트선(1020)과 전기적으로 연결된다. 주소는 버스(1022)를 통해 워드선디코더 및 드라이버(1014) 및 비트선디코더(1018)에 제공된다. 듀얼모드감지회로(감지증폭기)와 블록(1024)내의 데이터입력구조가 버스(1026)를 통해 비트선디코더(1018)에 연결된다. 데이터는 데이터입력선1028)을 통해 집적회로(1010)의 입출력포트를 통해 또는 집적회로의 다른 내부 또는 외부 데이터소스로부터 블록(1024)의 데이터입력구조로 공급된다. 다른 회로(1030), 예를 들면 범용프로세서나 특정용도의 응용회로 또는 배열(1012)에 의해 지원되는 시스템온칩기능을 제공하는 모듈의 결합 등이 집적회로(1010)에 포함될 수 있다. 데이터는 데이터출력선(1032)을 통해 블록(1024) 내의 감지증폭기로부터 집적회로(1010)의 입출력포트로 또는 집적회로(1010)의 다른 내외부 목적지로 전송될 수 있다.
컨트롤러(1034)는 본 실시예에서 상태머신을 사용하여 바이어스호로(1036)의 전압 및 전류원으로부터의 인가전압과 전류를 제어하여 상변화메모리 배열용 바이어스장치에 인가한다. 배열에 연결된 제어회로 및 바이어스회로는 전이프로세스를 수행하여 감지회로로 데이터세트의 판독을 수행하는데, 이는 제1모드에서 제1 및 제2 저항상태를 감지하고, 제1저항상태의 셀을 제3저항상태로 변환하고 제2저항상태의 셀을 제4저항상태로 변환하여 제2모드에서 감지회로로 데이터세트를 판독할 수 있도록 하고, 주소지정된 셀에서 제3 및 제4저항상태를 유도하여 배열 내에 데이터를 쓰는 쓰기프로세스를 수행하고, 제3 및 제4저항상태를 감지하여 제2모드에서 감지회로로 배열내의 데이터를 읽은 읽기프로세스를 수행하도록 한다. 컨트롤러(1034)는 종래에 알려진 바와 같이 특정목적의 논리회로를 사용하도록 구성될 수 있다. 이와는 달리, 컨트롤러(1034)는 범용프로세서로 이루어지며, 이것은 장치의 작동을 제어하는 컴퓨터프로그램을 수행하도록 동일한 집적회로에 실장될 수 있다. 또 다른 실시예에서는 특정목적논리회로와 범용프로세서가 결합되어 컨트롤러(1034)를 구성할 수 있다.
도 13은 상변화칩의 제조과정 중의 데이터세트를 미리 코딩하는 과정을 보여준다. 제조과정은 상변화메모배열을 포함하는 칩을 포함하는 웨이퍼를 제조하는 과정(1300)을 포함한다. 공통적으로, 웨이퍼레벨테스트장비를 이용하여 웨이퍼의 성능이나 불량을 체크하는 웨이퍼테스트과정(1301)이 실시된다. 다음에 웨이퍼상의 다이가 분리되고, 단일칩 또는 멀티칩 패치지 형태로 패키지된다(1302). 다음에 개별 패키지나 다이는 다시 테 패키지공장이나 기타 장소의 조립라인상의 테스트장비를 이용하여 다시 테스트된다(1303). 개별다이가 테스트에 떨어지면(1304) 이들은 폐기되거나 기타 처리된다.1305) 개별다이가 테스트에 통과되면(1304), 프리코딩 과정이 수행된다. 프리코딩과정은 컨트롤러의 온칩로직에 의해 독점적으로 제어되거나, 다이와 결합된 칩프로그래밍장비에 의해 제어거나, 이들의 결합에 의해 제어될 수 있다. 이와는 달리, 다이의 패키징 이전에 웨이퍼 테스트단계에서 프리코딩이 수행될 수 있다. 도시된 실시예에서, 프로그램장비는, 상변화메모리 배열을 가진 칩상의 입출력자원을 이용하여, 코딩된 데이터에 대한 주소와 데이터정보가 뒤따르며 프리코딩 명령으로 해석되는 명령을 전달하도록 프로그램될 수 있다. 온칩컨트롤러는, 상태머신을 제공하도록 구성될 수 있고, 이 상태머신은 배열의 주소를 지정하고, 바이어스회로를 제어하고, 메모리배열의 타이밍과 작동을 제어하는 프로세스를 자동적으로 수행하여, 프리코딩을 수행할 수 있다. 여기서 설명되는 프리코딩은 하나 이사의 긴셋펄스를 포함하는 긴셋 시퀀스를 인가하는 것과 같은 방법으로 논리"0"을 저장하는 셀에 저저항상태를 유도하는 것(1306)을 포함한다. 다른 실시예에서, 논리"0"을 저장하는 셀의 저항분포에서 테일비트를 감소하기 위해 일련의 긴셋펄스를 인가하는 것이 바람직할 수 있다. 또한, 프리코딩은, 셀을 초기상태로 남겨두거나 셋펄스 또는 리셋펄스를 인가하여 논리"1"을 저장하는 셀에 더 높은 저항상태를 유도하는 것(1307)을 포함한다. 제1 및 제2상태에 각각 "0"과 "1"을 할당하는 것은 역전될 수 있다. 다른 실시예에서, 제2저항상태를 유도하기 위해 소프트셋펄스나 소프트리셋펄스를 사용하는 것이 바람직할 수 있다. 소프트셋펄스는 표준셋펄스보다 짧은 지속시간 또는 낮은 크기를 가진다. 소프트리셋펄스는 표준리셋펄스보다 낮은 크기를 가진다. 제2저항상태를 유도하기 위해 소프트펄스를 사용하는 것은 이와 같이 작동되는 상변화메모리 배열의 내구성을 개선한다.
더 낮고 더 높은 저항상태를 이용하여 상변화메모리 배열에 데이터세트를 기록한 후에, 제조공정은 프리코딩을 검증하는 단계(1308)를 포함할 수 있다. 검증단계는 감지회로용 전이모드설정을 이용하여 데이터를 읽고, 이것을 입력데이터세트와 비교하여 성공적인 프로그래밍인지를 검증하는 것을 포함한다. 검증과정은 컨ㅌ롤러 내의 온칩로직에 의해 제어되거나, 다이에 결합된 테스트장비에 의해 제어되거나, 이들의 결합에 의해 제어될 수 있다. 예를 들면, 프로그래밍 장비는, 프리코딩 검증명령으로 해석되며 검증될 데이터세트의 주소와 데이터정보가 뒤따르는 명령을, 상변화메모리 배열을 가진 칩상의 입출력자원을 이용하여 전달할 수 있다. 온칩 컨트롤러는 배열의 주소를 지정하고, 바이어스회로를 제어하고, 메모리 배열의 타이밍과 작동을 제어하는 프로세스를 자동으로 실행하고, 성공적인 프리코딩을 검증하는데 필요한 프로세스의 판독과 비교를 수행하는 상태머신을 제공하도록 구성된다. 프리코딩의 검증 후에, 칩은 제조공정으로 이송되어 칩을 회로기판이나 다른 기판에 실장하게 된다. 상변화메모리셀 기반 퓨즈의 상태를 설정하기 위해 유사한 프로세스가 사용될 수 있다.
도 14는 일 실시예의 포스트 부착 리프레쉬(post mounting refresh)의 흐름도이다. 전술한 바와 같이, 프리코드 데이터가 긴셋모드를 이용하여 저장되는 회로기판이나 다른 기판상의 프리코드 상변화메모리는 표준 셋 및 리셋작동을 이용하여 리프레쉬될 수 있다. 그러므로 제조과정에서, 프리코드된 상변화메모리 및 다른 프리코드 메모리칩을 포함하는 회로기판용의 일련의 "디자인인"칩이 수집된다. 또한, 시스템온칩 SOC 디바이스라고 알려전 다른 실시예에서는, 상변화메모리 배열 및 다른 회로를 포함하는 단일칩이 이 단계에서 제공된다. 다음에, 칩이나 칩들이 열싸이클을 수반하는 프로세스를 사용하여 회로기판 기판 상에 실장된다. 실장프로세스는 낮은 저항상태의 상변화셀을 초래하여 제1저항상태(이것은 기본적으로 낮은 저항상태로부터 변하지 않는다)를 취하도록 하고, 높은 저항상태의 상변화셀을 초래하여 제2저항상태(이것은 원래의 높은 저항상태보다 넓고 낮은 저항분포를 가질 수 있다)를 취하도록 한다. 솔더본딩이나 다른 열이벤트 후에 리프레쉬를 위해, 상변화메모리 배열에 프리코딩된 데이터세트는 제1 및 제2저항상태를 감지하는 잠지증폭기의 전이모드설정을 이용하여 판독된다(1402). 이러한 방법으로 읽은 데이터는 온칩버퍼나, 되쓰기할 수 있도록 회로보드에서 이용가능한 오프칩 메모리를 이용하여 저장된다. 데이터는 제품의 임무기능에 적합한 상변화메모리용 작동모드를 이용하여 되쓰기(written back)될 수 있다. 그러므로, 프로세스는 예를들면 전형적인 리셋상태를 유도하는 리셋 시퀀스를 인가함으로써, 로직'0'을 저장하는 셀에 제3저항상태를 유도하는 것을 포함한다(1403). 또한 프로세스는 예를 들면 전형적인 셋상태를 유도하는 셋 시퀀스를 인가함으로써, 로직'1'을 저장하는 셀에 제4 저항상태를 유도하는 것을 포함한다(1404). 전이모드읽기작동과 작동모드용 되쓰기프로세스는 컨트롤러내의 온칩로직에 의해 제어되거나, 보드에 결합된 테스트장비에 의해 제어되거나, 이들의 결합에 의해 제어될 수 있다. 예를 들면, 테스트장비는 테스트모드에서 전이모드판독명령으로 해석되고 판독될 데이터세트에 대한 주소와 데이터정보가 뒤따르는 명령을, 상변화메모리 배열을 가지는 칩상의 입출력자원을 이용하여 전달할 수 있다. 온칩컨트롤러는 상태머신을 제공하도록 구성되고, 이 상태머신은 배열을 주소지정하고, 바이어스회로를 제어하고, 메모리배열의 타이밍과 작동을 제어하는 프로세스를 수행하고, 전이모드판독프로세스와, 데이터를 저장하는 셀의 저항상태를 작동모드 저항상태로 변환하는데 필요한 작동모드 뒤쓰기를 자동으로 수행한다.
부착전 저항상태를 작동모드저항상태로 변환하는데 사용되는 전이모드 후에, 보드테스트가 수행될 수 있는데, 이것은 코드의 정확성을 검증하거나 감지회로의 작동모드를 사용하여 수행되는 작동을 테스트하는 것을 포함한다(1405). 단계 1406에서 보드가 테스트를 통과하는지가 결정될 수 있다. 보드가 테스트에 실패하면, 수리나 재프로그래밍으로 보내진다(1407). 보드가 테스트를 통과하면, 제품은 고객에게 전달되거나 제조공정을 통과하여 최종제품을 제조하게 된다(1408).
도 15 내지 17은 여기서 설명된 바와 같이 작동되는 상변화메모리장치에서 사용되는 메모리셀의 다른 구조를 보여준다. 전술한 재료가 도 15 내지 17의 메모리에 적용될 수 있으므로 이에 대한 상세한 설명은 반복하지 않는다.
도 15는 메모리소자(1516)를 관통하는 전극간 전류통로를 따라 상변화재료의 본체를 구성하는 메모리소자(1516)를 포함하는 메모리셀(1500)의 단면도이다. 활성영역(1510)은 전술한 바와 같은 형태를 가지는 상변화재료로 구성되어, 셀의 데이터를 나타내기 위해 사용되는 저항상태에 대응된다.
메모리셀(1500)은 제1 및 제2전극(15200, 1540)을 분리하는 유전체 스페이서(1515)를 포함한다. 메모리소자(1516)는 유전체 스페이서(1515)를 횡단하여 제1 및 제2전극(1520,1540)에 접촉하고, 이로써 유전체 스페이서(1515)의 폭(1517)에 의해 정의되는 통로길이를 가지는 전극간 전류통로를 제1 및 제2 전극(1520,1540) 사이에 형성한다. 작동에 있어서, 전류가 제1 및 제2 전극(1520,1540) 사이와 메모리소자(1516)를 통해 흐르면, 활성영역(1510)이 메모리소자(1516)의 나머지부분(예를 들면, 비활성영역(1513))에 비해 더 빨리 가열된다.
도 16은 메모리소자(1616)를 관통하는 전극간 전류통로를 따라서 상변화재료의 본체를 이루는 메모리소자(1616)를 포함하는 메모리셀((1600)의 단면도를 보여준다. 활성영역(1610)은 전술한 바와 같은 형태를 가지는 상변화재료로 구성되어, 셀의 데이터를 나타내는데 사용되는 저항상태에 대응된다.
메모리셀(1600)은 각각 상부 및 하부 표면(1622,1624)에서 제1 및 제2전극(1620,1640)과 접촉하는 기둥형상의 메모리소자(1616)를 포함한다. 메모리소자(1616)는 제1 및 제2전극(1620,1640)과 사실상 동일한 폭을 가져서, 유전체(도시안됨)에 의해 둘러싸인 다층 기둥을 구성한다. 작동에서 전류는 제1 및 제2 전극(1620,1640)의 사이 및 메모리소자(1616)를 통하여 흐르고, 활성영역(1610)은 메모리소자의 다른 부분(예를 들면 비활성영역(1613))보다 더 빨리 가열된다.
도 17은 메모리소자(1716)를 관통하는 전극간 전류통로를 따라서 상변화재료의 본체로 구성되는 메모리소자(1716)를 포함하는 메모리셀(1700)의 단면도이다. 활성영역(1710)은 전술한 바와 같은 형태를 가진 상변화재로로 구성되며, 셀의 데이터를 나타내는데 사용되는 저항상태와 대응된다. 메모리셀(1700)은 도시안된 유전체에 의해 둘러싸이고 각각 상부 및 하부표면에서 제1 및 제2전극(1720,1740)과 접촉하는 포어(pore)타입 메모리소자(1716)를 포함한다. 메모리소자는 제1 및 제2전극의 폭보다 작은 폭을 가지며, 작동에서는 전류가 제1 및 제2전극 사이 및 메모리소자를 통하여 흐르므로, 활성영역은 메모리소자의 다른 부분에 비해 더 빨리 가열된다.
도 18은 여기서 설명된 온도경화상변화메모리를 가진 메모리셀을 이용하여 구현된 메모리배열(1812)을 포함하는 집적회로(1810)의 블록도이다. 메모리셀은 결정상형태에 의해 양 데이터값(0 또는 1)이 표시되는 단일비트를 저장하는데, 이는 저저항상태용 온도경화형태와, 온도경화형태와는 다른 결정상형태에 의해 제공되는 최소저항을 포함하는 더 고저항상태를 포함한다. 워드선디코더(1816)가 메모리배열(1812) 내에 행을 따라 배치되는 복수의 워드선(1816)과 결합되고 전기적으로 연결된다. 단일비트선(열)디코더(1818)가 배열(1812)의 내의 열을 따라 배치되는 복수의 비트선(1820)과 전기적으로 연결된다. 주소가 버스(1822)를 통해 워드선디코더와 드라이버(1814) 및 비트선디코더(1818)에 제공된다. 블록(1824) 내의 감지회로(감지증폭기) 및 데이터입력구조가 데이터버스(1826)를 통해 비트선디코더(1818)에 연결된다. 데이터는 데이터입력선(1812)을 통해 집적회로(1810) 상의 입출력포트로부터 또는 집적회로(1810)의 내외부의 다른 데이터소스로부터 블록(1814)의 데이터입력구조로 공급된다. 범용프로세서나 특정목적의 응용회로 또는 배열(1812)에 의해 지원되는 시스템온칩 기능을 제공하는 모듈들의 조합과 같은 다른 회로(1830)가 집적회로(1810) 내에 포함될 수 있다. 데이터는 블록(1824) 내의 감지증폭기로부터 데이터출력선(1832)을 통해 집적회로(1810) 내부 또는 외부의 다른 데이터 목적지로 공급된다. 도시된 바와 같이, 온도경화형태를 이용하여 코딩된 상변화메모리셀이 퓨즈(1813)로 이용되어, 집적회로상의 리던던시나 다른 용도로 코딩된다.
본 실시예의 컨트롤러(1834)는 상태머신을 이용하여, 상변화메모리 배열용 바이어스장치의 인가하기 위해 바이어스회로(1836)의 전압 및 전류원으로부터 전압과 전류의 인가를 제어한다. 배열에 연결된 제어회로 및 바이어스회로는 제1 및 제2 저항상태를 감지하여 감지회로로 데이터세트를 읽는 프로세스를 수행하고, 저저항상태를 위해 긴셋프로세스를 이용하고, 높은 저항상태를 위해 전형적 또는 소프트셋 및 전형적 또는 소프트리셋 중의 어느 하나를 이용하여 주소지정된 셀에 제1 및 제2 저항상태를 유도함으로써 배열에 데이터를 쓰는 쓰기프로세스를 수행한다. 컨트롤러(1834)는 종래에 알려진 특정목적의 논리회로를 이용하여 구성될 수 있다. 이와는 달리, 컨트롤러(1834)는 범용프로세서로 구성되는데, 이것은 동일한 집적회로에 구현되어 장치의 작동을 제어하는 컴퓨터프로그램을 수행할 수 있다. 또 다른 실시예에서는, 컨트롤러(1834)를 구현하기 위해 특정목적 논리회로와 범용프로세서가 결합되어 사용될 수 있다.
도 5의 것과 동일한 구조를 가지는 0.18㎚ 임베디드 PCM 테스트칩으로 구성되는 매개체(vehicle)를 이용하여 평가가 수행되었다. 테스트칩의 하부전극 직경은 30 내지 50㎚이고, 리셋전류는 300㎂ 내지 1mA였다. 전술한 바와 같이 도 6은 테스트칩의 전형적인 셋,리셋 및 초기상태저항분포를 보여준다. 셋 및 리셋상태저항분포는 245℃의 굽기 후에 중첩되었다(도 19). 도 20은 모의(emulated) 납땜프로세스가 PCM셀의 초기상태저항분포를 변화시키지 않는 것을 보여준다. 이것은 BEOL프로세스의 최대온도가 대략 400℃이고, 이것은 솔더본딩온도보다 휠씬 높기 때문일 것이다. 한편, 셋작동 중에 PCM 셀이 경험하는 온도는 최대 BEOL프로세스 온도보다 상당히 높다. 그러므로 245℃의 굽기 후에도 셋상태는 변하지 않을 것으로 기대하는 것이 타당하다. 도 21은 20㎲ 셋펄스의 셋저항이 굽기 후에 변하지 않음을 보여준다. 이러한 결과는 두 개의 다르게 프로그램된 셋(결정)상태가 솔더본딩과정 후에 구별되는 저항분포를 유지할 있다는 것을 제시한다. 솔더본딩과정을 견뎌낼 수 있는 구별된 상태를 달성하는 해법은 0상태셀을 더 강한 셋조건으로 프로그램하는 것이다. 1상태셀은 리셋상태로 프로그램되거나, 또는, 좀 더 큰 마진(솔더본딩 이후)에 대해, 1상태셀이 프로그램되지 않을(un-programed), 즉, 초기상태로 남아 있을 수 있다. 도 22에 도시된 바와 같이, 굽기 전후의 초기상태분포는 매우 안정되게 남아있다.
위에서 논의한 도 7m은 셋상태의 245℃/1시간굽기후의 저항변동은 셋펄스 지속시간에 의존하는 것을 보여준다. 짧은(<20㎲) 셋펄스는 마이너스 저항변화를 초래하고, 긴 셋펄스(>20㎲)는 플러스 저항변화를 초래한다. 플러스 저항변화는 셋펄스가 60㎲보다 길어지면 2.5㏀에서 포화된다. 납땜 후에 적절한 저항마진을 달성하기 위해 강한 셋셀의 저항은 10㏀ 이하로 유지된다. 전형적으로는, 크기, 셀구조, 등에 따라서는 10 내지 100㎲의 셋펄스 지속시간이면, 강한 셋셀의 메인저항분포를 10㏀ 이하로 이동하는데에 충분하다. 저항분포를 조이기 위해서는 더 길고 복수의 셋펄스가 요구될 수 있다. 강한 셋셀의 굽기후 저항분포는 8㏀ 이하이고, 이것은 초기상태셀에 비해 100㏀의 저항차이를 발생한다(도 22). 강한 셋셀과 리셋셀 사이의 245℃/1기간 굽기후 메모리윈도우는 대력 45㏀이다(도 23) 이러한 결과들은 이러한 프로그래밍 방법이 신뢰할 만한 PCM 프리솔더본딩 코딩 실현의 타당성을 확인해준다.
강한 셋작동의 효과 및 PCM에 대한 245℃굽기 신뢰성을 검사하기 위해, 이러한 조건으로 프로그램되고 구워진 셀을 표준셋 및 리셋프로그래밍 조건을 사용하여 순환시켰다. 도 24는 강한 셋셀이 모의 납땜굽기공정 후에 열화되지 않고 천만번 이상 순환될 수 있음을 보여준다. 투과형전자현미경(TEM)이 이러한 작동후에 물리적 현상을 분석하기 위해 사용되었다. 초기상태에 비교하여, 긴셋작동은, 셀의 저항감소에 기여하는 하부전극 위의 넓은 입자영역을 가진 온도경화형태를 발생한다. 저각도환상 암시야주사 투과형 전자현미경(LAADF-STEM)이 입경을 검사함에 있어서 증대된 콘트라스트를 얻기 위해 굽기후 셀을 분석하는데 사용되었다. 초기상태셀을 굽는 것은 입경을 변화시키지 않는다. 이것은 굽기 전후에 초기상태 셀의 저항이 변화되지 않음을 설명한다. 강한 셋셀은 245℃/1시간 굽기후에 재결정 리셋상태셀에 비해 더 큰 입경과 더 작은 입계를 가진다. 이것은 왜 강한 셋셀이 재결정 리셋셀보다 낮은 저항을 가지는지를 설명한다.

Claims (44)

  1. 상변화메모리셀을 조작하기 위한 방법에 있어서,
    상변화메모리셀의 일부분에 상변화메모리셀의 다른 부분의 제2저항상태와 구별되는 제1저항상태를 유도함으로써 데이터를 쓰되, 상기 제1저항상태는 제1온도경화형태를 가지는 결정상활성영역에 대응하고, 상기 제2저항상태는 상기 제1저항상태보다 높은 저항을 가짐과 동시에 최소저항을 가지며, 또한 제2형태를 가지는 결정상활성영역에 대응하는 쓰기 단계와,
    상기 제1 및 제2저항상태를 감지함으로써, 상변화메모리셀 내의 데이터를 읽는 단계를 포함하는 것을 특징으로 하는 상변화메모리셀의 조작방법.
  2. 제 1 항에 있어서, 제1저항상태를 유도하는 단계는 제1에너지양을 가지는 전류펄스를 인가하는 것과, 제2에너지량을 가진 전류펄스를 인가하여 제2저항상태를 유도하는 것을 포함하며, 제1에너지량은 제2에너지양보다 큰 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 제1형태 및 제2형태는 서로 다른 화학양론을 가지는 것을 특징으로 하는 방법
  4. 제1항에 있어서, 제1형태와 제2형태는 셀의 활성영역에서 서로 다른 결정 입경을 가지고, 제1형태의 입경이 제2형태의 입경보다 큰 것을 특징으로 하는 방법
  5. 제1항에 있어서, 제1형태와 제2형태는 서로 다른 화학양론을 가지며, 셀의 활성영역에서 서로 다른 결정 입경을 가지고, 제1형태의 입경이 제2형태의 입경보다 큰 것을 특징으로 하는 방법
  6. 제 1항에 있어서, 상변화메모리는 유전체가 첨가된 GexSbyTez로 이루어진 기본 상변화메모리재료를 포함하는 것을 특징으로 하는 방법.
  7. 제 1 항에 있어서, 제1저항상태를 유도하는 것은, 전류펄스를 인가하여 기본 상변화재료의 활성영역에 화학양론의 변화를 초래하여 안티몬의 증가된 농도를 가지는 화학양론적 조합을 야기하는 것을 특징으로 하는 방법
  8. 제 1 항에 있어서, 제2저항상태는 상변화재료의 초기의 형태로부터 활성영역을 변화시키기 위한 전류펄스를 요구하지 않고 발생하는 것을 특징으로 하는 방법.
  9. 단일비트셀을 포함하는 집적회로상변화메모리내의 데이터를 읽는 방법에 있어서, 제1 및 제2 저항상태를 감지함으로써 단일비트셀 내의 데이터를 읽되, 제1저항상태는 제1입경를 가지는 결정상 활성영역에 대응되고, 제2저항상태는 제2입경을 가지는 결정상 활성영역에 대응되며, 제2입경은 제1입경보다 작은 것을 특징으로 하는 방법.
  10. 제 9 항에 있어서, 상변화메모리는 기본 화학양론을 가진 상변화재료를 포함하고, 제1저항상태를 유도하는 것은 전류펄스를 인가하여 상변화재료의 활성영역의 화학양론을 변화시켜서, 기본 화학양론의 상변화재료의 결정상 저항보다 낮은 결정상 저항을 가진 화학양론적 조합을 야기하는 것을 특징으로 하는 방법.
  11. 제 9 항에 있어서, 상변화메모리는 유전체가 첨가된 GexSbyTez로 이루어진 기본 상변화메모리재료를 포함하는 것을 특징으로 하는 방법.
  12. 제 11 항에 있어서, 제1저항상태를 유도하는 것은, 전류펄스를 인가하여 기본 상변화재료의 활성영역의 화학양론의 변화를 초래하여, 증가된 안티몬농도를 가진 화학양론적 조합을 야기하는 것을 특징으로 하는 방법.
  13. 제 9 항에 있어서, 선택된 셀 내에 더 낮은 저항과 더 높은 저항을 유도함으로써 집적회로상변화메모리에 데이터세트를 코딩하는 단계와,
    코딩후에, 집적회로상변화메모리를 기판상에 부착하되, 그 동안 낮은 저항상태를 가진 셀은 제1 저항상태를 가지고, 높은 저항상태를 가진 셀은 제2저항상태를 가지는 부착단계를 더 포함하는 방법.
  14. 메모리의 일부 셀에 더 낮은 저항상태를 유도하고 다른 셀에 더 높은 저항상태를 유도하여 집적회로상변화메모리에 데이터세트를 코딩하는 단계,
    코딩후에, 집적회로상변화메모리를 기판상에 부착하는 단계,
    부착후에, 제1 및 제2저항상태를 감지하여 데이터세트를 읽되, 제1 및 제2저항상태는 각각 더 낮은 저항상태 및 더 높은 저항상태에 대응하는 단계,
    제1저항상태의 셀을 제3저항상태로 변경하고 제2저항상태의 셀을 제4저항상태로 변경하는 단계
    로 구성된 것을 특징으로 하는 집적회로상변화메모리를 포함하는 회로의 제조방법.
  15. 제 14 항에 있어서, 상기 부착단계는 납땜을 포함하는 것을 특징으로 하는 방법.
  16. 제 14 항에 있어서, 상기 부착단계는 회로기판상변화재료를 열싸이클에 노출하는 것을 포함하는 것을 특징으로 하는 방법.
  17. 제 14 항에 있어서, 상기 부착단계 후에, 제1저항상태는 제1입경을 가진 결정상 활성영역에 대응하고, 제2저항상태는 제1입경보다 작은 제2입경을 가진 결정상 활성영역에 대응하는 것을 특징으로 하는 방법.
  18. 제 14 항에 있어서, 상변화메모리는 기본 화학양론을 가진 상변화재료를 포함하고, 낮은 저항상태를 유도하는 것은, 전류펄스를 인가하여 상변화재료의 활성영역에 화학양론적 변화를 초래하여, 기본 화학양론의 상변화재료의 결정상 저항보다 낮은 결정상 저항을 가진 화학양론적 조합을 야기하는 것을 특징으로 하는 방법.
  19. 제 14 항에 있어서, 상변화메모리는 유전체가 첨가된 GexSbyTez로 이루어진 기본 상변화메모리재료를 포함하는 것을 특징으로 하는 방법.
  20. 제 19 항에 있어서, 더 낮은 저항상태를 유도하는 것은, 전류펄스를 인가하여 기본상변화재료의 활성영역에 화학양론적 변화를 초래하여 증가된 안티몬 농도를 가지는 화학양론적 조합을 야기하는 것을 특징으로 하는 방법.
  21. 제 14 항에 있어서, 제1저항상태는 상기 부착후의 저항범위와 대응하고, 이 저항범위는 제3 및 제4저항상태에 대응하는 저항범위의 최소저항보다 작은 최대저항을 가지는 것을 특징으로 하는 방법.
  22. 제 14 항에 있어서, 더 높은 저항상태를 유도하는 것은, 상기 부착이전에 대응하는 셀의 활성영역에 아모퍼스상을 형성하는 것을 포함하는 것을 특징으로 하는 방법.
  23. 제 14 항에 있어서, 제3저항상태를 유도하는 것은, 대응하는 셀의 활성영역에 아모퍼스상을 형성하는 것을 포함하고, 제4저항상태를 유도하는 것은 대응하는 셀의 활성영역에 결정상을 형성하는 것을 포함하는 것을 특징으로 하는 방법.
  24. 제 14 항에 있어서, 더 높은 저항을 유도하는 것은 대응하는 셀의 활성영역에 결정상을 형성하는 것을 포함하고, 제3저항을 유도하는 것은 대응하는 셀의 활성영역에 아모퍼스상을 형성하는 것을 포함하는 것을 특징으로 하는 방법.
  25. 제 14 항에 있어서, 더 낮은 저항상태를 유도하는 것은 제1크기 및 제1지속시간을 가진 전류펄스를 인가하는 것을 포함하고, 더 높은 저항상태를 유도하는 것은 제2크기 및 제2지속시간을 가진 전류펄스를 인가하는 것을 포함하며, 제1지속시간은 제2지속시간보다 긴 것을 특징으로 하는 방법.
  26. 제 25 항에 있어서, 제1 및 제2크기는 활성영역에 아모퍼스상을 유도하기 위해 인가되는 크기보다 작은 것을 특징으로 하는 방법.
  27. 제 25 항에 있어서, 제1크기는 활성영역에 아모퍼스상을 유도하기 위해 인가되는 크기보다 작고, 제2크기는 활성영역에 아모퍼스상을 인가하기에 충분한 크기인 것을 특징으로 하는 방법.
  28. 저장된 데이터세트를 포함하는 단일비트의 상변화메모리셀 배열로서, 이 배열의 일부 메모리셀은 제1저항상태를 가지고 다른 메모리셀은 제2저항상태를 가지며, 제1저항상태는 온도경화형태를 가지는 결정상 활성영역에 대응하고, 제2저항상태는 다른 형태의 결정상 활성영역에 대응하는 상변화메모리셀,
    상기 배열에 결합되며 제1 및 제2저항상태에 대응하여 배열내의 데이터값을 감지하는 감지회로, 및
    상기 배열에 결합되며 감지회로와 함께 데이터세트의 읽기 프로세스를 수행하는 제어회로 및 바이어스회로
    로 이루어진 것을 특징으로 하는 집적회로.
  29. 제 28 항에 있어서, 상변화메모리는 기본 화학양론을 가진 상변화재료를 포함하고, 제어회로 및 바이어스회로는 전류펄스를 인가하여 제1저항상태를 유도함으로써, 상변화재료의 활성영역에 화학양론적 변화를 초래하여, 기본 화학양론의 상변화재료의 결정상 저항보다 낮은 결정상 저항을 가진 화학양론적 조합을 야기하는 것을 특징으로 하는 집적회로.
  30. 제 28 항에 있어서, 상변화메모리는 유전체가 첨가된 GexSbyTez로 이루어진 기본 상변화메모리재료를 포함하는 것을 특징으로 하는 집적회로.
  31. 제 30 항에 있어서, 제어회로와 바이어스회로는 전류펄스를 인가하여 제1저항상태를 유도함으로써 기본 상변화재료의 활성영역에 화학양론적 변화를 초래하여, 증가된 안티몬 농도를 가진 화학양론적 조합을 야기하는 것을 특징으로 하는 집적회로.
  32. 상변화메모리셀 배열,
    상기 배열에 결합되며 제1모드 및 제2모드를 가지는 감지회로로서, 제1모드는 제1 및 제2저항상태에 대응하여 배열내의 데이터값을 감지하고, 제2모드는 제3 및 제4저항상태에 대응하여 배열내의 데이터값을 감지하는 감지회로,
    상기 배열에 결합되며, 제1모드에서 감지회로로 제1 및 제2저항상태를 감지함으로써 데이터세트를 읽는 전이프로세스를 수행하고, 제1저항상태의 셀을 제3저항상태로 변환하고 제2저항상태의 셀을 제4저항상태로 변환하여, 제2모드에서 데이터세트를 감지회로로 읽을 수 있도록 하고, 주소지정된 셀 내에 제3 및 제4저항상태를 유도하여 배열 내에 데이터를 쓰는 쓰기프로세스를 수행하고, 제3 및 제4저항상태를 감지하여 제2모드에서 감지회로로 배열 내의 데이터를 읽는 읽기프로세스를 수행하는 제어회로
    로 이루어진 것을 특징으로 하는 집적회로.
  33. 제 32 항에 있어서, 제1 저항상태를 가진 배열 내의 일부 메모리셀과, 제2저항상태를 가진 배열내의 다른 메모리셀에 의해 표시되는 데이터세트를 포함하는 것을 특징으로 하는 집적회로.
  34. 제 32 항에 있어서, 상변화메모리는 기본 화학양론을 가진 상변화재료로 이루어진 메모리소자로 구성되고, 제1저항상태는 셀의 활성영역이 기초 화학양론의 상변화재료의 결정상 저항보다 낮은 결정상 저항의 화학양론적 조합을 가지는 것을 특징으로 하는 집적회로.
  35. 제 32 항에 있어서, 상변화메모리는 유전체가 첨가된 GexSbyTez로 이루어진 기본 상변화메모리재료를 포함하는 것을 특징으로 하는 집적회로.
  36. 제 35 항에 있어서, 제어회로와 바이어스회로는 전류펄스를 인가하여 제1저항을 유도함으로써 상변화재료의 활성영역에 화학양론적 변화를 초래하여, 증가된 안티몬 농도를 가진 화학양론적 조합을 야기하는 것을 특징으로 하는 집적회로.
  37. 제 32 항에 있어서, 제1저항상태는, 제3 및 제4저항상태에 대응하는 저항범위의 최소저항보다 작은 최대저항을 가지는 저항범위와 대응되는 것을 특징으로 하는 집적회로.
  38. 제 32 항에 있어서, 제2저항상태는 아모퍼스상을 가진 셀의 활성영역인 것을 특징으로 하는 집적회로.
  39. 제 32 항에 있어서, 제2저항상태는 아모퍼스상을 가진 셀의 활성영역이고, 제4저항상태는 결정상을 가진 셀의 활성영역인 것을 특징으로 하는 집적회로.
  40. 제2저항상태를 유도하는 것은, 대응하는 셀의 활성영역에 결정상을 형성하는 것을 포함하고, 제3저상상태를 유도하는 것은 대응하는 셀의 활성영역에 아모퍼스상을 형성하는 것을 포함하는 것을 특징으로 하는 집적회로
  41. 제 32 항에 있어서, 제어회로 및 바이어스회로는 제1크기 및 제1지속시간을 가진 전류펄스를 인가하여 제1 저항상태를 유도하고, 제2크기 및 제2지속시간을 가진 전류펄스를 인가하여 제2 저항상태를 유도하도록 구성되며, 제1 지속시간은 제2지속시간 보다 큰 것을 특징으로 하는 집적회로.
  42. 제 41 항에 있어서, 제1 및 제2크기는 활성영역에서 아모퍼스상을 유도하기 우해 인가되는 크기보다 작은 것을 특징으로 하는 집적회로
  43. 제 41 항에 있어서, 제1크기는 활성영역에서 아모퍼스상을 유도하기 위해 인가되는 크기보다 작고, 제2크기는 활성영역에서 아모퍼스상을 유도하기에 충분한 크기인 것을 특징으로 하는 집적회로.
  44. 복수개의 상변화 퓨즈셀을 포함하고, 여기서 일부의 상변화퓨즈셀은 제1저항상태를 가지고, 다른 상변화퓨즈셀은 제2저항상태를 가지며, 제1저항상태는 퓨즈셀의 활성영역에서 온도경화결정상형태에 대응되고, 제2저항상태는 퓨즈셀의 활성영역에서 아모퍼스상에 대응되는 것을 특징으로 하는 집적회로.

KR1020110001018A 2010-06-25 2011-01-05 상변화메모리 코딩 KR20120000487A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/823,508 US8634235B2 (en) 2010-06-25 2010-06-25 Phase change memory coding
US12/823,508 2010-06-25

Publications (1)

Publication Number Publication Date
KR20120000487A true KR20120000487A (ko) 2012-01-02

Family

ID=43629410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110001018A KR20120000487A (ko) 2010-06-25 2011-01-05 상변화메모리 코딩

Country Status (6)

Country Link
US (2) US8634235B2 (ko)
EP (1) EP2402953B1 (ko)
JP (1) JP5480172B2 (ko)
KR (1) KR20120000487A (ko)
CN (2) CN103337256B (ko)
TW (1) TWI443657B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190123106A (ko) 2018-04-23 2019-10-31 단국대학교 산학협력단 영상을 ｐｃｍ에 저장하기 위한 장치 및 방법
KR20200037097A (ko) * 2018-09-28 2020-04-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 상 변화 메모리 동작 방법 및 회로

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8634235B2 (en) 2010-06-25 2014-01-21 Macronix International Co., Ltd. Phase change memory coding
US8446758B2 (en) * 2010-12-14 2013-05-21 Micron Technology, Inc. Variable resistance memory programming
US8996955B2 (en) 2011-11-16 2015-03-31 HGST Netherlands B.V. Techniques for storing data in stuck and unstable memory cells
US20130336047A1 (en) * 2012-04-24 2013-12-19 Being Advanced Memory Corporation Cell Refresh in Phase Change Memory
US8934282B2 (en) 2012-05-31 2015-01-13 Freescale Semiconductor, Inc. Circuitry including resistive random access memory storage cells and methods for forming same
US20140063930A1 (en) * 2012-08-28 2014-03-06 Being Advanced Memory Corporation Processors and Systems with Drift-Tolerant Phase-Change Memory Data Storage
US8773891B2 (en) * 2012-09-07 2014-07-08 Being Advanced Memory Corporation Systems, methods, and devices with write optimization in phase change memory
US9274884B2 (en) 2012-10-10 2016-03-01 HGST Netherlands B.V. Encoding and decoding data to accommodate memory cells having stuck-at faults
US9070483B2 (en) 2012-10-10 2015-06-30 HGST Netherlands B.V. Encoding and decoding redundant bits to accommodate memory cells having stuck-at faults
US8943388B2 (en) 2012-12-12 2015-01-27 HGST Netherlands B.V. Techniques for encoding and decoding using a combinatorial number system
US8812934B2 (en) 2012-12-12 2014-08-19 HGST Netherlands B.V. Techniques for storing bits in memory cells having stuck-at faults
KR101545512B1 (ko) * 2012-12-26 2015-08-24 성균관대학교산학협력단 반도체 메모리 장치, 검증 독출 방법 및 시스템
FR3002071B1 (fr) * 2013-02-08 2016-06-24 Commissariat Energie Atomique Methode de programmation d'une memoire resistive non volatile
FR3002072B1 (fr) * 2013-02-08 2016-06-24 Commissariat Energie Atomique Methode de programmation d'une memoire resistive non volatile
FR3002070B1 (fr) * 2013-02-08 2016-06-24 Commissariat Energie Atomique Procede de preprogrammation d'une cellule memoire a changement de phase et cellule memoire a changement de phase
CN104008772B (zh) * 2013-02-26 2017-09-15 旺宏电子股份有限公司 相变化存储器及其读取方法
US9105629B2 (en) * 2013-03-07 2015-08-11 International Business Machines Corporation Selective area heating for 3D chip stack
US9558818B2 (en) 2013-03-11 2017-01-31 Macronix International Co., Ltd. Memory and memory managing method
US9214229B2 (en) 2013-06-21 2015-12-15 Macronix International Co., Ltd. Phase change memory material and system for embedded memory applications
TWI533305B (zh) * 2014-02-10 2016-05-11 慧榮科技股份有限公司 將資料寫入至快閃記憶體的方法及相關的記憶裝置與快閃記憶體
US9286975B2 (en) 2014-03-11 2016-03-15 Intel Corporation Mitigating read disturb in a cross-point memory
CN103927276B (zh) * 2014-03-14 2017-03-22 山东大学 基于Zynq‑7000的PCM FMC扩展板及其工作方法
KR102212377B1 (ko) 2014-06-16 2021-02-04 삼성전자주식회사 상변화 메모리 소자의 제조 방법
US9343149B2 (en) * 2014-07-10 2016-05-17 Micron Technology, Inc. Enhancing nucleation in phase-change memory cells
CN104318956B (zh) * 2014-09-30 2018-05-15 西安紫光国芯半导体有限公司 一种阻变随机存储器存储阵列编程方法及装置
CN105989875B (zh) * 2015-02-09 2019-02-15 旺宏电子股份有限公司 相变化存储器的写入方法及读取方法
US9625325B2 (en) * 2015-02-18 2017-04-18 Globalfoundries Inc. System and method for identifying operating temperatures and modifying of integrated circuits
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
US9501042B1 (en) * 2015-08-03 2016-11-22 Macronix International Co., Ltd. Timing device and method thereof
US9865655B2 (en) * 2015-12-15 2018-01-09 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell structure with resistance-change material and method for forming the same
TWI616889B (zh) * 2016-01-18 2018-03-01 旺宏電子股份有限公司 半導體裝置與其補償方法
CN107768515B (zh) * 2016-08-18 2020-05-08 华邦电子股份有限公司 存储器装置的形成方法
US10050196B1 (en) * 2017-05-04 2018-08-14 Macronix International Co., Ltd. Dielectric doped, Sb-rich GST phase change memory
US10147475B1 (en) * 2017-05-09 2018-12-04 Micron Technology, Inc. Refresh in memory based on a set margin
CN110323152B (zh) * 2018-03-30 2022-04-05 台湾积体电路制造股份有限公司 热评测系统及热评测方法
US10803939B2 (en) * 2018-08-22 2020-10-13 Micron Technology, Inc. Techniques for programming a memory cell
DE102019123183A1 (de) 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Verfahren und schaltung zum betreiben von phasenwechselspeicher
KR20200041122A (ko) * 2018-10-11 2020-04-21 삼성전자주식회사 독출 마진을 증대시키기 위한 저항성 메모리 장치의 동작 방법
US10872664B1 (en) * 2019-08-01 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. PCRAM analog programming by a gradual reset cooling step
US11289540B2 (en) 2019-10-15 2022-03-29 Macronix International Co., Ltd. Semiconductor device and memory cell
US11158787B2 (en) 2019-12-17 2021-10-26 Macronix International Co., Ltd. C—As—Se—Ge ovonic materials for selector devices and memory devices using same
US11017856B1 (en) * 2020-02-18 2021-05-25 Applied Materials, Inc. Soft reset for multi-level programming of memory cells in non-Von Neumann architectures
US11362276B2 (en) 2020-03-27 2022-06-14 Macronix International Co., Ltd. High thermal stability SiOx doped GeSbTe materials suitable for embedded PCM application
FR3116643B1 (fr) * 2020-11-23 2022-11-04 Commissariat Energie Atomique Procédé de programmation d'une mémoire à changement de phase

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3922648A (en) 1974-08-19 1975-11-25 Energy Conversion Devices Inc Method and means for preventing degradation of threshold voltage of filament-forming memory semiconductor device
US4228524A (en) 1979-01-24 1980-10-14 Harris Corporation Multilevel sequence of erase pulses for amorphous memory devices
US4225946A (en) 1979-01-24 1980-09-30 Harris Corporation Multilevel erase pulse for amorphous memory devices
US5341328A (en) 1991-01-18 1994-08-23 Energy Conversion Devices, Inc. Electrically erasable memory elements having reduced switching current requirements and increased write/erase cycle life
US7889544B2 (en) 2004-04-05 2011-02-15 Super Talent Electronics, Inc. High-speed controller for phase-change memory peripheral device
US6487113B1 (en) 2001-06-29 2002-11-26 Ovonyx, Inc. Programming a phase-change memory with slow quench time
WO2003079463A2 (en) * 2002-03-15 2003-09-25 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
US7767993B2 (en) 2002-04-04 2010-08-03 Kabushiki Kaisha Toshiba Resistance change memory device
US6762952B2 (en) 2002-05-01 2004-07-13 Hewlett-Packard Development Company, L.P. Minimizing errors in a magnetoresistive solid-state storage device
US6768665B2 (en) 2002-08-05 2004-07-27 Intel Corporation Refreshing memory cells of a phase change material memory device
US6781906B2 (en) 2002-11-19 2004-08-24 Hewlett-Packard Development Company, L.P. Memory cell sensing integrator
KR100498493B1 (ko) 2003-04-04 2005-07-01 삼성전자주식회사 저전류 고속 상변화 메모리 및 그 구동 방식
US7085154B2 (en) 2003-06-03 2006-08-01 Samsung Electronics Co., Ltd. Device and method for pulse width control in a phase change memory device
DE60315613T2 (de) * 2003-06-16 2008-05-08 Stmicroelectronics S.R.L., Agrate Brianza Schreibschaltung für Phasenwechsel-Speicher
KR100541816B1 (ko) 2003-09-19 2006-01-10 삼성전자주식회사 반도체 메모리에서의 데이터 리드 회로 및 데이터 리드 방법
KR100618836B1 (ko) 2004-06-19 2006-09-08 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
TWI254443B (en) 2004-10-08 2006-05-01 Ind Tech Res Inst Multilevel phase-change memory, manufacture method and status transferring method thereof
US7272037B2 (en) 2004-10-29 2007-09-18 Macronix International Co., Ltd. Method for programming a multilevel phase change memory device
US7365355B2 (en) 2004-11-08 2008-04-29 Ovonyx, Inc. Programmable matrix array with phase-change material
US7923724B2 (en) 2005-01-10 2011-04-12 Ovonyx, Inc. Phase change memory that switches between crystalline phases
JP4282612B2 (ja) 2005-01-19 2009-06-24 エルピーダメモリ株式会社 メモリ装置及びそのリフレッシュ方法
US7289351B1 (en) 2005-06-24 2007-10-30 Spansion Llc Method of programming a resistive memory device
US20070034850A1 (en) 2005-08-09 2007-02-15 Ovonyx, Inc. Chalcogenide devices incorporating chalcogenide materials having reduced germanium or telluruim content
JP4854233B2 (ja) 2005-08-15 2012-01-18 独立行政法人産業技術総合研究所 スイッチング素子
WO2007046128A1 (ja) 2005-10-17 2007-04-26 Renesas Technology Corp. 半導体装置およびその製造方法
KR100735750B1 (ko) 2005-12-15 2007-07-06 삼성전자주식회사 복수개의 균일한 기준 데이터들을 생성하는 기준 셀 블록및 감지증폭 유니트들을 구비하는 반도체 소자들 및 이를채택하는 시스템들
KR100738092B1 (ko) 2006-01-05 2007-07-12 삼성전자주식회사 상전이 메모리 소자의 멀티-비트 동작 방법
US7426134B2 (en) * 2006-02-24 2008-09-16 Infineon Technologies North America Sense circuit for resistive memory
US7688618B2 (en) 2006-07-18 2010-03-30 Qimonda North America Corp. Integrated circuit having memory having a step-like programming characteristic
US7505330B2 (en) 2006-08-31 2009-03-17 Micron Technology, Inc. Phase-change random access memory employing read before write for resistance stabilization
US7551476B2 (en) * 2006-10-02 2009-06-23 Qimonda North America Corp. Resistive memory having shunted memory cells
JP4492816B2 (ja) * 2006-10-03 2010-06-30 株式会社半導体理工学研究センター 多値記録相変化メモリ素子、多値記録相変化チャンネルトランジスタおよびメモリセルアレイ
US7619936B2 (en) 2006-11-16 2009-11-17 Qimonda North America Corp. System that prevents reduction in data retention
US7539050B2 (en) 2006-11-22 2009-05-26 Qimonda North America Corp. Resistive memory including refresh operation
WO2008126365A1 (ja) 2007-03-29 2008-10-23 Panasonic Corporation 不揮発性記憶装置、不揮発性記憶素子および不揮発性記憶素子アレイ
US7564710B2 (en) * 2007-04-30 2009-07-21 Qimonda North America Corp. Circuit for programming a memory element
US7577024B2 (en) 2007-05-25 2009-08-18 Intel Corporation Streaming mode programming in phase change memories
US7796424B2 (en) 2007-06-21 2010-09-14 Qimonda North America Corp. Memory device having drift compensated read operation and associated method
US7571901B2 (en) 2007-06-21 2009-08-11 Qimonda North America Corp. Circuit for programming a memory element
KR100875165B1 (ko) 2007-07-04 2008-12-22 주식회사 동부하이텍 반도체 소자 및 제조 방법
US7961534B2 (en) * 2007-09-10 2011-06-14 Hynix Semiconductor Inc. Semiconductor memory device for writing data to multiple cells simultaneously and refresh method thereof
US7764533B2 (en) 2007-09-18 2010-07-27 International Business Machines Corporation Multi-level memory cell utilizing measurement time delay as the characteristic parameter for level definition
JP2009123847A (ja) 2007-11-13 2009-06-04 Gunma Univ メモリ素子、メモリセル、メモリセルアレイ及び電子機器
KR101071705B1 (ko) 2007-12-28 2011-10-11 한국과학기술연구원 쓰기/지우기 내구성 특성이 향상된 상변화 메모리 장치 및 그 프로그래밍 방법
US8203872B2 (en) * 2008-02-26 2012-06-19 Ovonyx, Inc. Method and apparatus for accessing a multi-mode programmable resistance memory
US7660152B2 (en) 2008-04-30 2010-02-09 International Business Machines Corporation Method and apparatus for implementing self-referencing read operation for PCRAM devices
US7826248B2 (en) 2008-05-20 2010-11-02 Seagate Technology Llc Write verify method for resistive random access memory
KR101430171B1 (ko) * 2008-07-18 2014-08-14 삼성전자주식회사 다중치 상변화 메모리 소자
US7888165B2 (en) 2008-08-14 2011-02-15 Micron Technology, Inc. Methods of forming a phase change material
US7830701B2 (en) 2008-09-19 2010-11-09 Unity Semiconductor Corporation Contemporaneous margin verification and memory access for memory cells in cross point memory arrays
US8324605B2 (en) 2008-10-02 2012-12-04 Macronix International Co., Ltd. Dielectric mesh isolated phase change structure for phase change memory
US8023345B2 (en) 2009-02-24 2011-09-20 International Business Machines Corporation Iteratively writing contents to memory locations using a statistical model
US7929338B2 (en) * 2009-02-24 2011-04-19 International Business Machines Corporation Memory reading method for resistance drift mitigation
KR101502034B1 (ko) * 2009-02-27 2015-03-13 삼성전자주식회사 멀티 비트 상변화 메모리 소자
US8809829B2 (en) 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US8238149B2 (en) 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US7894254B2 (en) 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8634235B2 (en) 2010-06-25 2014-01-21 Macronix International Co., Ltd. Phase change memory coding

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190123106A (ko) 2018-04-23 2019-10-31 단국대학교 산학협력단 영상을 ｐｃｍ에 저장하기 위한 장치 및 방법
KR20200037097A (ko) * 2018-09-28 2020-04-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 상 변화 메모리 동작 방법 및 회로
US10971223B2 (en) 2018-09-28 2021-04-06 Taiwan Semiconductor Manufacturing Company Ltd. Phase change memory operation method and circuit

Also Published As

Publication number Publication date
TWI443657B (zh) 2014-07-01
US9336867B2 (en) 2016-05-10
CN103337256A (zh) 2013-10-02
JP2012009809A (ja) 2012-01-12
US8634235B2 (en) 2014-01-21
TW201201204A (en) 2012-01-01
US20110317480A1 (en) 2011-12-29
EP2402953A1 (en) 2012-01-04
JP5480172B2 (ja) 2014-04-23
CN102298964A (zh) 2011-12-28
EP2402953B1 (en) 2019-09-25
US20140119110A1 (en) 2014-05-01
CN103337256B (zh) 2016-06-08
CN102298964B (zh) 2014-04-23

Similar Documents

Publication Publication Date Title
KR20120000487A (ko) 상변화메모리 코딩
US8003972B2 (en) Bottom electrode geometry for phase change memory
US8289751B2 (en) Non-volatile memory cell with programmable unipolar switching element
TWI451427B (zh) 用於減少相變化記憶體中瑕疵位元數的方法及其裝置
JP2007220281A (ja) しきい電圧制御ｐｒａｍのプログラム方法
WO2011059576A2 (en) Double-pulse write for phase change memory
CN102592664A (zh) 具有快速写入特性的相变存储装置
US9620210B2 (en) Method and apparatus for healing phase change memory devices
US20100182827A1 (en) High Margin Multilevel Phase-Change Memory via Pulse Width Programming
JP2009524210A (ja) ゲルマニウムまたはテルル含有量の少ないカルコゲナイドデバイス及びカルコゲナイド材料
US9123416B2 (en) Non-volatile phase-change resistive memory
JP2007184591A (ja) マルチビットセル及び直径が調節できるコンタクトを具備する相変化記憶素子、その製造方法及びそのプログラム方法
TWI400798B (zh) 介電層夾置之柱狀記憶裝置
US10872664B1 (en) PCRAM analog programming by a gradual reset cooling step
CN112447203B (zh) 半导体存储装置
US20080259676A1 (en) Integrated Circuit, Memory Module, Method of Operating an Integrated Circuit, Method of Manufacturing an Integrated Circuit, and Computer Program Product
TWI767226B (zh) 記憶體裝置、積體電路、資料處理裝置及其製造方法
CN116206652A (zh) 具有改善的保存特性的相变存储器器件及其相关方法
TWI384663B (zh) The method of styling a phase - changing memory cell and the phase - changing memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20130325

Effective date: 20140324