CN104008772B

CN104008772B - 相变化存储器及其读取方法

Info

Publication number: CN104008772B
Application number: CN201310581610.0A
Authority: CN
Inventors: 王典彦; 洪俊雄; 陈嘉荣
Original assignee: Macronix International Co Ltd
Current assignee: Macronix International Co Ltd
Priority date: 2013-02-26
Filing date: 2013-11-18
Publication date: 2017-09-15
Anticipated expiration: 2033-11-18
Also published as: CN104008772A

Abstract

本发明公开了一种相变化存储器及其读取方法，该相变化存储器包括：一相变化存储单元；一参考电路，产生一参考电压与一钳位电压；以及一电流供应电路，接收该钳位电压以形成一单元电流流经该相变化存储单元以形成一单元电压，该单元电压用以配合该参考电压来判断该相变化存储器的储存信息。

Description

相变化存储器及其读取方法

技术领域

本发明是相关于一种相变化存储器(Phase Change Memory，PCM)及其读取方法。

背景技术

相变化存储器(PCM)是一种非易失性存储器，且包括安排于成列的字线(WordLine)与成行的位线(Bit Line)交点上的多个PCM单元的一阵列，个别的存储器单元(Memory Cell)具有一相变化材料所制成的活化区(Activation Region)，能够在透过加热存储器单元结晶(Crystalline)或非结晶(Amorphous)状态间切换，通常非结晶与结晶状态分别具有不同的可侦测特性，例如电阻值或是电阻率(Electrical Resistivity)，以提供两状态之间的可区别尺度(Scale)以储存二进制数据至个别的PCM单元中。

图1呈现相变化存储器单元的一般行为，其中每一条线代表电流特性对上电阻值，图中显示相变化存储器单元若具有较高的电阻值，则该单元亦相应具有较高的阈值电压(Threshold Voltage，V_THS)。

欲复位(Reset)该相变化存储器单元时，必须提供一高于该阈值电压的高电压，这样的步骤通常称为使该单元崩溃(Break Down)，接着会造成一高电流通过该相变化存储器的路径以产生高温来融化该相变化存储器的材质。

然而，不论何时，若突然施加一接近阈值电压的电压值至相变化存储器的位线(Bit Line，BL)，则该单元的功能可能受到妨碍，是故，进行感测(Sensing)的传统方式通常是施加一相对低电压至该位线。

这种低感测电压在不考虑多层式单元(Multi-Level Cell)或边界确认(MarginCheck)的状况下可以顺利运作，如图2所示，其中实线曲线与虚线曲线分别代表了施加于位线的电压分别在高阻值相变化存储器与低阻值相变化存储器所产生的电流值，其中在施加电压大到一定程度时，虚线曲线表现出的反折即系前述的崩溃，在此状况下其曲线所表现的特性由高电阻值转变为低电阻值。由图中可以看出，当施加一电压至位线时，在高阻值相变化存储器与低阻值相变化存储器所产生的电流值之间的间隙(Window)较大，而能够将用以区隔两电流值的参考电流值设置于该间隙之间的任意点。

图3说明了用于多层式单元或边界确认时，高阻抗的存储器单元要进行数据读取时所遭遇的困难。举例来说，如果相变化存储器具有2.1百万欧姆(Mega-Ohm)电阻值、参考电阻为2百万欧姆(Mega-Ohm)，同时假设读取位线的电压为0.4伏特(Voltage)，则所获得的单元电流为190纳安培(nA)，而参考电流为200纳安培，在这样的条件下，要区隔两者间的差异相当困难。

职是之故，申请人鉴于已知技术中所产生的缺失，经过悉心试验与研究，并一本锲而不舍的精神，终构思出本案「相变化存储器」，能够克服上述缺点，以下为本发明的简要说明。

发明内容

本发明透过增加单元电流的方式，来增进当相变化存储器为高电阻值范围时的感测间隙(Sensing Window)。

根据本发明的第一构想，提供一种相变化存储器，包括：一相变化存储单元；一参考电路，产生一参考电压与一钳位电压；以及一电流供应电路，接收该钳位电压以成形成一单元电流流经该相变化存储单元以形成一单元电压，该单元电压用以配合该参考电压来判断该相变化存储器的储存信息。

较佳地，该相变化存储器更包括：一第一供电参考电压；一第二供电参考电压；其中该电流供应电路包括：一第一电流源，具有一第一端与一第二端；一第一场效应晶体管，具有一第一端、一第二端与一栅极，其中该第一场效应晶体管的该第一端耦接至该第一供电参考电压，该第一电流源的该第二端耦接至该第一场效应晶体管的该第一端，该第一场效应晶体管的该第二端耦接至该相变化存储单元，其中该单元电压是在该第一电流源的该第二端与该第一场效应晶体管的该第一端耦接处获得。

较佳地，该相变化存储器更包括：一第一预先充电电路，具有一第一输出端耦接至该第一电流源的该第二端或该第一场效应晶体管的该第一端其中之一。

较佳地，其中该参考电路更产生一参考电流，并包括一第二、一第三与一第四电流源、一第一与一第二寄生电阻、一第一与一第二参考电阻、一第二与一第三场效应晶体管、一第二预先充电电路，

其中该第二、该第三、该第四电流源、该第一与该第二寄生电阻、该第一与该第二参考电阻分别具有一第一与一第二端，该第二与该第三场效应晶体管分别具有一第一、一第二端与一栅极，

其中该第二电流源的该第一端耦接至该第一供电参考电压，该第二电流源的该第二端耦接至该第一寄生电阻的该第一端与该第二场效应晶体管的该栅极，该第一寄生电阻的该第二端偶接至该第一参考电阻的该第一端，该第一参考电阻的该第二端偶接至该第二供电参考电压，

该第三电流源的该第一端耦接至该第一供电参考电压，该第三电流源的该第二端耦接至该第二场效应晶体管的该第一端与该第三场效晶体管的该栅极，该第二场效应晶体管的该第二端偶接至该第二供电参考电压，

该第四电流源的该第一端耦接至该第一供电参考电压，该第四电流源的该第二端耦接至该第三场效应晶体管的该第一端，该第三场效应晶体管的该第二端耦接至该第二寄生电阻的该第一端，该第二寄生电阻的该第二端偶接至该第二参考电阻的该第一端，该第二参考电阻的该第二端偶接至该第二供电参考电压，

该第二预先充电电路，具有一第一输出端耦接至该第四电流源的该第二端或该第三场效应晶体管的该第一端其中之一，

其中该第二、该第三、该第四电流源各自供应该参考电流，该第四电流源的该第二端或该第三场效应晶体管的该第一端其中之一供应该参考电压，该第三电流源的该第二端或该第二场效应晶体管的该第一端其中之一供应该钳位电压。

较佳地，其中该钳位电压被供应至该第一场效应晶体管的该栅极。

较佳地，其中是以一电流镜来实现该第一、第二、第三、第四电流源。

较佳地，其中该第一预先充电电路包括一第四场效应晶体管，该第四场效应晶体管具有一第一端、一第二端与一栅极，该第四场效应晶体管的该第一端偶接至该第一供电参考电压，该第四场效应晶体管的该第二端为该该第四场效应晶体管的第一输出端，该第四场效应晶体管的该栅极接收一预先充电信号。

较佳地，其中该第二预先充电电路包括一第五场效应晶体管，该第五场效应晶体管具有一第一端、一第二端与一栅极，该第五场效应晶体管的该第一端偶接至该第一供电参考电压，该第五场效应晶体管的该第二端为该该第五场效应晶体管的第一输出端，该第五场效应晶体管的该栅极接收该预先充电信号。

较佳地，该相变化存储器，更包括一感测放大器，该感测放大器接收该单元电压与该参考电压以判断该相变化存储器的储存信息。

较佳地，该相变化存储器，在应用于MLC相变化存储器的状况下，更包括一第二参考电路，产生一第二参考电流、一第二参考电压与一第二钳位电压，其中该钳位电压与该第二钳位电压透过一第一多工复用器被供应至该电流供应电路，以成形成一第二单元电流流经与该相变化存储单元以形成一第二单元电压，该参考电压或该第二参考电压透过一第二多工复用器被供应至该感测放大器，以分别与该单元电压或该第二单元电压比较，来判断该相变化存储器的储存信息。

根据本发明的第二构想，提供一种相变化存储器读取方法，包括：提供一相变化存储单元；产生一参考电压与一钳位电压；以及基于该钳位电压形成一单元电流至该相变化存储单元以形成一单元电压用以配合该参考电压来判断该相变化存储器的储存信息。

较佳地，其中该相变化存储器更包括一第一供电参考电压与一第二供电参考电压，其中提供一电流是以一电流供应电路来提供该电流，该电流供应电路包括：一第一电流源，具有一第一端与一第二端；一第一场效应晶体管，具有一第一端、一第二端与一栅极，其中该第一场效应晶体管的该第一端耦接至该第一供电参考电压，该第一电流源的该第二端耦接至该第一场效应晶体管的该第一端，该第一场效应晶体管的该第二端耦接至该相变化存储单元，其中该单元电压是在该第一电流源的该第二端与该第一场效应晶体管的该第一端耦接处获得。

较佳地，该方法，更包括：提供一第一预先充电电路，来辅助产生该单元电压。

较佳地，该方法更包括：

提供一参考电路，产生一参考电流、该参考电压与该钳位电压，

其中该参考电路包括一第二、一第三与一第四电流源、一第一与一第二寄生电阻、一第一与一第二参考电阻、一第二与一第三场效应晶体管、一第二预先充电电路，

较佳地，该方法是将该钳位电压供应至该第一场效应晶体管的该栅极。

较佳地，该方法是以一电流镜来实现该第一、第二、第三、第四电流源。

较佳地，其中该第一预先充电电路是以一第四场效应晶体管来实现，该第四场效应晶体管具有一第一端、一第二端与一栅极，该第四场效应晶体管的该第一端偶接至该第一供电参考电压，该第四场效应晶体管的该第二端为该该第四场效应晶体管的第一输出端，该第四场效应晶体管的该栅极接收一预先充电信号。

较佳地，其中该第二预先充电电路是以一第五场效应晶体管来实现，该第五场效应晶体管具有一第一端、一第二端与一栅极，该第五场效应晶体管的该第一端偶接至该第一供电参考电压，该第五场效应晶体管的该第二端为该该第五场效应晶体管的第一输出端，该第五场效应晶体管的该栅极接收该预先充电信号。

较佳地，该方法是比较该单元电压与该参考电压以判断该相变化存储器的储存信息。

较佳地，该方法在应用于MLC相变化存储器的状况下，更包括使用一第二参考电路，产生一第二参考电流、一第二参考电压与一第二钳位电压，其中该钳位电压与该第二钳位电压透过一第一多工复用器被供应至该电流供应电路，以成形成一第二单元电流流经与该相变化存储单元以形成一第二单元电压，该参考电压或该第二参考电压透过一第二多工复用器被供应至该感测放大器，以分别与该单元电压或该第二单元电压比较，来判断该相变化存储器的储存信息。

根据本发明的第三构想，提供一种相变化存储器，包括：一相变化存储单元；以及一处理电路，其对该相变化存储单元提供一单元电流，并使该单元电流通过该相变化存储单元而对应产生一单元电压，该处理电路将该单元电压与一基准电压比较，以确定该相变化存储单元之一信息状态。

根据本发明的第四构想，提供一种相变化存储器读取方法，包括：提供一相变化存储单元；使一电流流经该相变化存储单元以形成一单元电压；以及比较该单元电压及一参考电压来判断该相变化存储器之一储存信息。

附图说明

图1呈现相变化存储器单元的一般行为；

图2为施加一电压至位线时，在高阻值相变化存储器与低阻值相变化存储器所产生的电流值之间的间隙(Window)；

图3说明了用于多层式单元或边界确认时，高阻抗的存储器单元要进行数据读取时所遭遇的困难；

图4(A)与图4(B)显示提供若干微安培(μA)或更少的单元电流时，高阻值相变化存储器与低阻值相变化存储器所获得的电压值之间的间隙较大；

图5为本案相变化存储器电路的一实施例的电路示意图；

图6为本发明的另一实施例；

图7是将上述各实施例中参考电阻以可变电阻来取代的示意图；

图8为本发明又一实施例的电路示意图；

图9是将多工复用器设置于邻近于感测放大器的电路示意图；

图10为本发明中的一部分参考系统电路纳入一迭接架构的示意图；

图11呈现了进行边界确认时的一流程示意图；

图12为本发明相变化存储器电路中的一部分；

图13用以说明在多层式相变化存储器单元的情况下，搜寻相变化存储器的每一状态之间的最大间隙(Window)，以及决定低参考电压V_REF-Lo、中参考电压V_REF-Mi与高参考电压V_REF-Hi的最佳点的步骤；

图14是在使用多层式相变化存储器单元的状况下进行感测的方式；

图15为本发明图5中的相变化存储器的参考系统电路的又一电路实施例；

图16为本发明图6中的相变化存储器的参考系统电路的又一电路实施例；

图17为本发明使用n型金属氧化物半导体场效应晶体管的电流镜作为电流源来施加目标电源I_Target的一实施例；

图18为部份本发明所能套用的相变化存储器单元的种类；以及

图19是参考系统电路的一变化实施例。

【符号说明】

10 相变化存储器

11 电流供应电路

111 电流源

112 n型金属氧化物半导体场效应晶体管

12、72a、72b 参考系统电路

120、121、122 电流源

123、124 寄生电阻

123L、124L 寄生电阻

123M、124M 寄生电阻

123H、12H4 寄生电阻

125、126 参考电阻

125L、126L 参考电阻

125M、126M 参考电阻

125H、126H 参考电阻

127、127L、127M、127H p型金属氧化物半导体场效应晶体管

128、128L、128M、128H n型金属氧化物半导体场效应晶体管

129 预先充电电路

1291 p型金属氧化物半导体场效应晶体管

13 多工复用器

14 预先充电电路

141 p型金属氧化物半导体场效应晶体管

15 相变化存储器单元

151 寄生电阻

152 参考电阻

16 感测放大器

20 相变化存储器

21、22、23、24、25 p型金属氧化物半导体场效应晶体管

22L、23L、24L p型金属氧化物半导体场效应晶体管

22M、23M、24M p型金属氧化物半导体场效应晶体管

22H、23H、24H p型金属氧化物半导体场效应晶体管

12L、12M与12H 参考子系统电路

31 栏译码器

32、33 多工复用器

51、52、53、61、62、63 p型金属氧化物半导体场效应晶体管

721 运算放大器

1714、1721、1722、1723、1724、1725与1727 n型金属氧化物半导体场效应晶体管

17112、17128 p型金属氧化物半导体场效应晶体管

1726 电流源

17123、17124、17151 寄生电阻

17125、17126 参考电阻

17152 单元电阻

具体实施方式

图4(A)与图4(B)显示一现象，若提供一若干微安培(μA)或更少的单元电流，则单元并不会崩溃(Breakdown)，且高阻值相变化存储器与低阻值相变化存储器所获得的电压值之间的间隙较大。回到先前技术所提到的例子，假设相变化存储器为2.1百万欧姆(Mega-Ohm)、参考电阻为2百万欧姆(Mega-Ohm)，同时假设施加于读取位线与参考电阻的电压为1微安培(μA)，在单元上所读出的电压为2.1伏特而在参考电阻上所读出的电压为2伏特，两者的差异为0.1伏特，可以更加容易地作进行感测。

图5为本案相变化存储器电路的一实施例的电路示意图，如图所示，相变化存储器10包括电流供应电路11、参考系统电路12、多工复用器13、预先充电电路14、相变化存储器单元15以及感测放大器(Sense Amplifier)16。

电流供应电路11较佳包括电流源111与n型金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET，MOS)112，其中电流源111的一端耦接至一第一供电参考电位，例如供电电压V_DD，第一电流源111的另一端耦接至金属氧化物半导体场效应晶体管112的漏极(Drain)端，金属氧化物半导体场效应晶体管112的源极(Source)端耦接至相变化存储单元15，相变化存储单元15偶接至一第二供电参考电位，例如接地电位gnd。元件151与152代表相变化存储单元15所具有的等效寄生电阻(R_PAR2)与电阻值(R_Cell)。

预先充电电路14具有一输入端与一输出端，该输入端接收一预先充电触发信号以触发预先充电的动作，该输出端耦接至n型金属氧化物半导体场效应晶体管112的漏极(Drain)端与电流源111的耦接处。预先充电电路14包括p型金属氧化物半导体场效应晶体管141，p型金属氧化物半导体场效应晶体管141的源极端耦接至该第一供电参考电压，其栅极(Gate)端即为该输入端，而其漏极即为该输出端

预先充电触发信号会触发预先充电电路14中的p型金属氧化物半导体场效应晶体管141，而在一预留时间内，将n型金属氧化物半导体场效应晶体管112漏极的电位预先朝该第一供电参考电压的电位(例如：V_DD)进行充电，以缩短存储器单元路径的设定(Set Up)时间，电流源111提供的电流I_Ref将提高n型金属氧化物半导体场效应晶体管112漏极的电位，而流经n型金属氧化物半导体场效应晶体管112的电流I_Cell则是将n型金属氧化物半导体场效应晶体管112漏极这点的电位下拉，最终达到稳态时n型金属氧化物半导体场效应晶体管112漏极这点将形成一稳定的电压成为图中的单元电压V_Cell。

参考系统电路12包括电流源120、121、122、寄生电阻123、124、参考电阻125、126、p型金属氧化物半导体场效应晶体管127、n型金属氧化物半导体场效应晶体管128以及预先充电电路129。

电流源120一端耦接至该第一供电参考电压，电流源120的另一端耦接至寄生电阻123的一端与p型金属氧化物半导体场效应晶体管127的栅极，寄生电阻123的另一端偶接至参考电阻125的一端，参考电阻125的另一端偶接至该第二供电参考电压。

电流源121的一端耦接至该第一供电参考电压，电流源121的另一端耦接至p型金属氧化物半导体场效应晶体管127的源极(Source)端与n型金属氧化物半导体场效应晶体管128的栅极，p型金属氧化物半导体场效应晶体管127的漏极(Drain)端偶接至该第二供电参考电压。

电流源122的一端耦接至该第一供电参考电压，电流源122的另一端耦接至n型金属氧化物半导体场效应晶体管128的漏极(Drain)端，n型金属氧化物半导体场效应晶体管128的源极(Source)端耦接至寄生电阻124的一端，寄生电阻124的另一端偶接至参考电阻126的一端，参考电阻126的另一端偶接至该第二供电参考电压。

预先充电电路129具有一输入端与一输出端，该输入端接收一预先充电信号以触发预先充电的动作，该输出端耦接至n型金属氧化物半导体场效应晶体管128的漏极(Drain)端与电流源122的耦接处。预先充电电路129包括p型金属氧化物半导体场效应晶体管1291，p型金属氧化物半导体场效应晶体管1291的源极端耦接至该第一供电参考电压，其栅极(Gate)端即为该输入端，而其漏极即为该输出端。n型金属氧化物半导体场效应晶体管128的漏极(Drain)端与电流源122的耦接处为参考系统电路12的输出端输出一参考电压V_Ref。

在参考系统电路12中电流源120、121与122提供相同电流值I_Ref，I_Ref流经寄生电阻123与参考电阻125产生压降在p型金属氧化物半导体场效应晶体管127的栅极处提供电压V_REF0，决定流经p型金属氧化物半导体场效应晶体管127的电流量。电流源121提供的电流I_Ref将提高p型金属氧化物半导体场效应晶体管128栅极的电位，而流经p型金属氧化物半导体场效应晶体管127的电流则是将n型金属氧化物半导体场效应晶体管128栅极这点的电位下拉，最终n型金属氧化物半导体场效应晶体管128栅极这点将形成一稳定的电压成为参考系统电路12所产生的钳位电压V_Clamp。

预先充电信号会触发预先充电电路129中的p型金属氧化物半导体场效应晶体管1291，而在一预留时间内，将n型金属氧化物半导体场效应晶体管128漏极的电位预先朝该第一供电参考电压的电位(例如：V_DD)进行充电，以缩短预先准备时间，接下来，电流源122提供的电流I_Ref将提高n型金属氧化物半导体场效应晶体管128漏极的电位，而流经n型金属氧化物半导体场效应晶体管128的电流I_Ref则是将n型金属氧化物半导体场效应晶体管128漏极这点的电位下拉，最终达到稳态时128漏极这点将形成一稳定的电压成为图中的单元电压V_Ref。

钳位电压V_Clamp可选择性地透过多工复用器13而被提供至n型金属氧化物半导体场效应晶体管112的栅极，以在有需要的状况下，可透过多工复用器13选择其他参考系统电路所产生的钳位电压。

n型金属氧化物半导体场效应晶体管128与n型金属氧化物半导体场效应晶体管112均操作于饱和(Saturation)区的状况下，因此，钳位电压V_Clamp将连动控制V_Ref与V_Cell以限制V_Ref与V_Cell以避免产生干扰。

前述产生的单元电压V_Cell与参考电压V_Ref被输入至感测放大器16，与传统相变化存储器类似，单元电压V_Cell与作为一比较基准电压的参考电压V_Ref进行比较，藉以确定储存于相变化存储器单元15中的数据状态，举例来说，对于单层式单元或非多层式的存储器单元来说，此数据状态可能是1或0。较佳地，感测放大器16可使用一比较器(Comparator)或一运算放大器(Operational Amplifier)来实现。

前述电流源111、120、121与122所产生的电流I_Ref亦可使用电流镜(CurrentMirror)的架构来产生，请参阅图6，图6为本发明的另一实施例，其中p型金属氧化物半导体场效应晶体管22、23、24与25以及电流源26形成一电流镜结构，电流源26产生一目标电流I_Target分别被p型金属氧化物半导体场效应晶体管镜射而产生与I_Target相等的I_Ref，与上述实施例相同，所选取的目标电流I_Target是产生用以产生钳位电压V_Clamp与参考电压V_Ref，而此钳位电压V_Clamp与参考电压V_Ref被用于存储器单元来产生单元信号I_Cell与单元电压V_Cell。

为了在此实施例中达到更好的装置追踪匹配方案，较佳可分为如下几组配置方式：p型金属氧化物半导体场效应晶体管21、22、23、24与25彼此相等、寄生电阻123的电阻值等于寄生电阻124的电阻值等于寄生电阻151的电阻值、参考电阻125的电阻值等于参考电阻126的电阻值、n型金属氧化物半导体场效应晶体管128与n型金属氧化物半导体场效应晶体管112相等。

而应用于多层式存储器单元的状况下，可使用不同参考电压重复进行感测，其方式如下：选择所要的电流源电流I_Ref，接着如上所述的过程，钳位电压V_Clamp与参考电压V_Ref将依据参考电阻R_Ref0与R_Ref1而产生，越高的R_Ref1与R_Ref0值会获得越高的V_clamp与V_Ref，这样的方法增加了高电阻单元的单元电流(也就是增加感测间隙)。对于已知其电阻值小于参考电阻单元，将停止步进增加V_Clamp以免产生过大的单元电流而造成前述的干扰。

请参阅图7，在上述各实施例中，参考电阻125与参考电阻126可用可变电阻来取代，通过改变可变电阻来调整钳位电压V_Clamp与参考电压V_Ref。

请参考图8，其为本发明又一实施例的电路示意图，说明用于具有四种状态的多层式存储器单元(MLC)应用时的三组参考子系统。在图8中，相变化存储器30相较于图6的相变化存储器20进一步包括参考子系统电路12L、12M与12H、栏译码器(Column Decoder)31以及多工复用器32与33，而图中右上区域方框所围之处为感测放大器的信号路径(SignalLeg)，其中每一参考电路内的电路元件连接方式与图6相变化存储器20中的参考系统电路12的连接方式一致、作动相同，栏译码器31作用与已知技术中的栏译码器相同，在读取存储器数据时用于选择欲读取的位线(Bit Line)，而参考子系统12L、12M与12L分别配置电阻值较低的参考电阻、电阻值中等的参考电阻与电阻值较高的参考电阻，如前述，由于配置电阻值较低的参考电阻会产生较低的钳位电压，而配置电阻值较高的参考电阻会产生较高的钳位电压，因此，参考子系统12L产生较低的钳位电压V_Clamp1与参考电压V_Ref1，参考子系统12H产生较高的钳位电压V_Clamp3与参考电压V_Ref3，而参考子系统12M产生介于上述两者间的钳位电压V_Clamp2与参考电压V_Ref2。以SEL信号控制多工复用器32与33选择输入至后端感测放大器的钳位电压与参考电压。多工复用器32与33可以设置为邻近于参考系统电路或感测放大器，或是设置于参考子系统电路与感测放大器间的路径上的任意处。图9是将多工复用器33设置于邻近于感测放大器的电路示意图，实作上多工复用器的设置通常取决于操作速度与面积规划的取舍。

通以相同的目标电流来达到对参考系统电路与存储器单元电路间较佳的追踪(Tracking)是相当重要的，可纳入诸如迭接(Cascode)的任何技术，以使参考系统电路与存储器单元内的目标电流相等，图10为本发明中的一部分参考系统电路，其纳入一迭接架构，包括p型金属氧化物半导体场效应晶体管51、52、53、61、62与63，其栅极分别接收电流镜控制电压(Current Mirror Control Voltage)与偏压信号(Bias)，透过此架构来使图中三条电流路径的目标电流ITarget相等。

在进行多次感测(例如进行边界确认(Margin Check)与多层式存储器单元(MLC))程序中，经验法则通常是以低参考电阻开始进行，若一存储器单元所测得的单元电阻比该参考电阻来得低，则标记该存储器单元，并且停止以次一高参考电阻来进行感测，图11呈现了进行边界确认时的一流程示意图。参考电阻的电阻值与范围通常自若干千欧姆(Kilo-Ohm)至若干兆欧姆(Mega-Ohm)，与相变化存储器的材质有相当大的关联。举例来说，若开始时以100千欧姆的参考电阻以及1微安培(μA)的目标参考电流来进行感测程序，则在位线会获得0.1伏特(V)的电压，而这样的电压将不会大到对存储器单元造成干扰。而一旦确认该存储器单元具有的电阻值低于当前的参考电阻，则将这样的信息除存于缓存器(Register)中，以用于停止下一个感测程序，因为下一个感测程序具有较高的位线信号，而较高的位线信号将对单元造成干扰。

所储存的信息亦可进一步用于关闭感测放大器或译码器以节约功率以及封锁任何不需要的信号切换。图12为本发明相变化存储器电路中的一部分，如图所示，所储存的信息可用以发送关闭与停止信号给感测放大器16与栏译码器31，并发送信号强制钳位电压V_Clamp至接地电位以避免过大的位线信号对单元造成干扰。

请参阅图13，图13用以说明在多层式相变化存储器单元的情况下，搜寻相变化存储器的每一状态之间的最大间隙(Window)，以及决定低参考电压V_REF-Lo、中参考电压V_REF-Mi与高参考电压VREF-Hi的最佳点的步骤。首先，步骤1：扫过钳位电压V_Clamp的全部范围以获得每一群组的边界；步骤2：找出边界V_G0HB、V_G1LB、V_Gma、V_G2LB、V_G2HB、V_G3LB，并将边界信息储存至缓存器；步骤3：使用获得自步骤2的数据以决定用于每一群组的最佳参考电压点(V_REF-Lo、V_REF-Mi与V_REF-Hi)。

接下来，图14揭露在使用多层式相变化存储器单元的状况下进行感测的方式，步骤1：使用V_REF-Lo来感测群组0～3中每一群组的单元，若群组0中的所有单元感测得的单元电压已被确认为低于V_REF-Lo所代表的状态，则标记并封锁该等群组0中的单元使其不会被接下来使用较高位线电压的感测程序所干扰；步骤2：改变参考电压为V_REF-Mi，使用V_REF-Mi来感测群组1～3中每一群组的单元，同样标记并封锁群组1中的单元使其避免被干扰；步骤3：改变参考电压为V_REF-Hi，使用V_REF-Hi来感测群组2～3中每一群组的单元，找出单元属于群组2或群组3，获得所有单元的逻辑状态，并结束此程序。

图15为本发明图5中的相变化存储器的参考系统电路的又一电路实施例，图中套用了一反回受运算放大器(Operational Amplifier，OPAMP)721来虚拟短路V_REF0与V_REF1两点电位，这样的构想能强制使V_REF0与V_REF1两点电位相等，而不受工艺边界(Process Corner)变化所造成元件特性的差异所影响。此外，此运算放大器可施加更高的驱动能力以增进V_Clamp此点的设定(Set up)速度。

反回受运算放大器亦可套用于本发明的其他实施例中，例如，图16为本发明图6中的相变化存储器的参考系统电路的又一电路实施例，图中套用了一反回受运算放大器(Operational Amplifier，OPAMP)721来虚拟短路V_REF0与V_REF1两点电位，这样的构想能强制使V_REF0与V_REF1两点电位相等，而不受工艺边界(Process Corner)变化所造成元件特性的差异所影响。此外，此运算放大器可施加更高的驱动能力以增进V_Clamp此点的设定(Set up)速度。

此外，视存储器单元的种类而定，亦可在本发明中选用n型金属氧化物半导体场效应晶体管的电流镜作为施加目标电源I_Target的电流源，图17为本发明使用n型金属氧化物半导体场效应晶体管的电流镜作为电流源来施加目标电源I_Target的一实施例，相变化存储器170包括n型金属氧化物半导体场效应晶体管1714、1721、1722、1723、1724、1725与1727、p型金属氧化物半导体场效应晶体管17112与17128、电流源1726、寄生电阻17123、17124与17151、参考电阻17125与17126以及单元电阻17152。其连接关系如图所示，其信号路径(Signal Path)、参考电阻、钳位电压与参考电压的产生、作动与调整方式与前述实施例类似。

本发明可轻易套用至任何种类的相变化存储器阵列结构，如图18所示，列出部份本发明所能套用的相变化存储器单元的种类，其中R_PAR代表寄生电阻，R_Cell代表单元电阻，元件1801为二极管，元件1802为n型金属氧化物半导体场效应晶体管，元件1803为p型金属氧化物半导体场效应晶体管，元件1804与1805为双极性接面型晶体管(Bipolar JunctionTransistor，BJT)。如图19所示，参考电阻也可以变化，举例来说，若是驱动单元为一金属氧化物半导体场效应晶体管(MOSFET)，则参考系统电路较佳使用一金属氧化物半导体场效应晶体管加上一电阻，而电阻的型态通常是一被动元件(Passive Device)，例如多晶硅电阻(Poly Resistor)。

总结而言，本案实为一难得一见，值得珍惜的难得发明，惟以上所述者，仅为本发明的最佳实施例而已，当不能以之限定本发明所实施的范围。即大凡依本发明权利要求范围所作的均等变化与修饰，皆应仍属于本发明专利涵盖的范围内，谨请贵审查委员明鉴，并祈惠准，是所至祷。

Claims

1.一种存储器，包括：

一存储单元；

一参考电路，包含一电流源电路，用以供应一电流来产生一给一参考单元用的参考电压与一给该存储单元用的钳位电压；以及

一电流供应电路，用以提供一由该电流源电路产生的电流，以流经该存储单元，并透过该钳位电压的调整而产生一单元电压，该单元电压用以配合该参考电压来判断该存储器的储存信息；

其中，该用以产生该钳位电压、该参考电压与该单元电压的电流，同是一由该电流源电路所产生的镜电流。

2.根据权利要求1所述的存储器，更包括：

一第一供电参考电压；

一第二供电参考电压；

其中该电流供应电路包括：

一第一电流源，具有一第一端与一第二端；

一第一场效应晶体管，具有一第一端、一第二端与一栅极，

其中该第一电流源的该第一端耦接至该第一供电参考电压，该第一场效应晶体管的该第一端耦接至该第一电流源的该第二端，该第一电流源的该第二端耦接至该第一场效应晶体管的该第一端，该第一场效应晶体管的该第二端耦接至该存储单元，其中该单元电压是在该第一电流源的该第二端与该第一场效应晶体管的该第一端耦接处获得，该钳位电压被供应至该第一场效应晶体管的该栅极。

3.根据权利要求2所述的存储器，更包括：

一第一预先充电电路，具有一第一输出端耦接至该第一电流源的该第二端或该第一场效应晶体管的该第一端其中之一。

4.根据权利要求2所述的存储器，

其中该参考电路更产生一参考电流，并包括一第二、一第三与一第四电流源、一第一与一第二寄生电阻、一第一与一第二参考电阻、一第二与一第三场效应晶体管、一第二预先充电电路，

其中该第二电流源的该第一端耦接至该第一供电参考电压，该第二电流源的该第二端耦接至该第一寄生电阻的该第一端与该第二场效应晶体管的该栅极，该第一寄生电阻的该第二端耦接至该第一参考电阻的该第一端，该第一参考电阻的该第二端耦接至该第二供电参考电压，

该第三电流源的该第一端耦接至该第一供电参考电压，该第三电流源的该第二端耦接至该第二场效应晶体管的该第一端与该第三场效晶体管的该栅极，该第二场效应晶体管的该第二端耦接至该第二供电参考电压，

该第四电流源的该第一端耦接至该第一供电参考电压，该第四电流源的该第二端耦接至该第三场效应晶体管的该第一端，该第三场效应晶体管的该第二端耦接至该第二寄生电阻的该第一端，该第二寄生电阻的该第二端耦接至该第二参考电阻的该第一端，该第二参考电阻的该第二端耦接至该第二供电参考电压，

5.根据权利要求1所述的存储器，更包括一第二参考电路，产生一第二参考电流、一第二参考电压与一第二钳位电压，其中该钳位电压与该第二钳位电压透过一第一多工复用器被供应至该电流供应电路，以形成一第二单元电流流经与该存储单元以形成一第二单元电压，该参考电压或该第二参考电压透过一第二多工复用器被供应至一感测放大器，以分别与该单元电压或该第二单元电压比较，来判断该存储器的储存信息。

6.根据权利要求1所述的存储器，其中，该钳位电压是基于一参考电阻来进行调整的。

7.一种存储器读取方法，包括：

提供一存储单元；

提供一具有一电流源电路的参考电路，以供应一电流来产生一给一参考单元用的参考电压与一给该存储单元用的钳位电压；以及

提供一由该电流源电路产生的电流，使其流经该存储单元，并经由该钳位电压的调整而形成一单元电压，用以配合该参考电压来判断该存储器的储存信息；

其中，该用以产生该钳位电压、该参考电压、与该单元电压的电流，同是一由该电流源电路所产生的镜电流。

8.根据权利要求7所述的方法，其中该存储器更包括一第一供电参考电压与一第二供电参考电压，其中基于该钳位电压形成一单元电流至该存储单元以形成一单元电压是以一电流供应电路来形成该单元电压，该电流供应电路包括：

一第一电流源，具有一第一端与一第二端；

一第一场效应晶体管，具有一第一端、一第二端与一栅极，

9.根据权利要求7所述的方法，更包括：

10.根据权利要求7所述的方法，更包括使用一第二参考电路，产生一第二参考电流、一第二参考电压与一第二钳位电压，其中该钳位电压与该第二钳位电压透过一第一多工复用器被供应至该电流供应电路，以形成一第二单元电流流经与该存储单元以形成一第二单元电压，该参考电压或该第二参考电压透过一第二多工复用器被供应至一感测放大器，以分别与该单元电压或该第二单元电压比较，来判断该存储器的储存信息。

11.根据权利要求7所述的方法，其中，该钳位电压是基于一参考电阻来进行调整的。