TWI508073B - 記憶體參考位準及位元線步進感測方法 - Google Patents

記憶體參考位準及位元線步進感測方法 Download PDF

Info

Publication number
TWI508073B
TWI508073B TW102122285A TW102122285A TWI508073B TW I508073 B TWI508073 B TW I508073B TW 102122285 A TW102122285 A TW 102122285A TW 102122285 A TW102122285 A TW 102122285A TW I508073 B TWI508073 B TW I508073B
Authority
TW
Taiwan
Prior art keywords
field effect
effect transistor
voltage
current source
cell
Prior art date
Application number
TW102122285A
Other languages
English (en)
Other versions
TW201434044A (zh
Inventor
Tien Yen Wang
Chun Hsiung Hung
Chia Jung Chen
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Publication of TW201434044A publication Critical patent/TW201434044A/zh
Application granted granted Critical
Publication of TWI508073B publication Critical patent/TWI508073B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Description

記憶體參考位準及位元線步進感測方法
本發明係相關於一種記憶體(Memory)參考位準及位元線步進感測方法。
相變化記憶體(PCM)是一種非揮發性記憶體，且包括安排於成列的字元線(Word Line)與成行的位元線(Bit Line)交點上的複數PCM胞元的一陣列，個別的記憶體胞元(Memory Cell)具有一相變化材料所製成的活化區(Activation Region)，能夠在透過加熱記憶體胞元結晶(Crystalline)或非結晶(Amorphous)狀態間切換，通常非結晶與結晶狀態分別具有不同的可偵測特性，例如電阻值或是電阻率(Electrical Resistivity)，以提供兩狀態之間的可區別尺度(Scale)以儲存二進位資料至個別的PCM胞元中。
第一圖呈現相變化記憶體胞元的一般行為，其中每一條線代表電流特性對上電阻值，圖中顯示相變化記憶體胞元若具有較高的電阻值，則該胞元亦相應具有較高的臨界電壓(Threshold Voltage，VTHS)。
欲重置(Reset)該相變化記憶體胞元時，必須提供一高於該臨界電壓的高電壓，這樣的步驟通常稱為使該胞元崩潰(Break Down)，接著會造成一高電流通過該相變化記憶體的路徑以產生高溫來融化該相變化記憶體的材質。
然而，不論何時，若突然施加一接近臨界電壓的電壓值至相變化記憶體的位元線(Bit Line，BL)，則該胞元的功能可能受到妨礙，是故，進行感測(Sensing)的傳統方式通常是施加一相對低電壓至該位元線。
這種低感測電壓在不考量多層式胞元(Multi-Level Cell)或邊界確認(Margin Check)的狀況下可以順利運作，如第二圖所示，其中實 線曲線與虛線曲線分別代表了施加於位元線的電壓分別在高阻值相變化記憶體與低阻值相變化記憶體所產生的電流值，其中在施加電壓大到一定程度時，虛線曲線表現出的反折即係前述之崩潰，在此狀況下其曲線所表現的特性由高電阻值轉變為低電阻值。由圖中可以看出，當施加一電壓至位元線時，在高阻值相變化記憶體與低阻值相變化記憶體所產生的電流值之間的間隙(Window)較大，而能夠將用以區隔兩電流值的參考電流值設置於該間隙之間的任意點。
第三圖說明了用於多層式胞元或邊界確認時，高阻抗的記憶體胞元要進行資料讀取時所遭遇的困難。舉例來說，如果相變化記憶體具有2.1百萬歐姆(Mega-Ohm)電阻值、參考電阻為2百萬歐姆(Mega-Ohm)，同時假設讀取位元線的電壓為0.4福特(Voltage)，則所獲得的胞元電流為190納安培(nA)，而參考電流為200納安培，在這樣的條件下，要區隔兩者間的差異相當困難。
職是之故，申請人鑑於習知技術中所產生之缺失，經過悉心試驗與研究，並一本鍥而不捨之精神，終構思出本案「記憶體參考位準及位元線步進感測方法」，能夠克服上述缺點，以下為本案之簡要說明。
本發明透過增加胞元電流的方式，來增進當記憶體為高電阻值範圍時的感測間隙(Sensing Window)。
根據本發明的第一構想，提供一種記憶體，包括：一記憶胞元；一參考電路，產生一參考電壓與一鉗位電壓；以及一電流供應電路，接收該鉗位電壓以成形成一胞元電流流經該記憶胞元以形成一胞元電壓，該胞元電壓用以配合該參考電壓來判斷該記憶體之儲存資訊。
較佳地，該記憶體更包括：一第一供電參考電壓；一第二供電參考電壓；其中該電流供應電路包括：一第一電流源，具有一第一端與一第二端；一第一場效應電晶體，具有一第一端、一第二端與一閘極，其中該第一場效應電晶體的該第一端耦接至該第一供電參考電壓，該第一電流源的該第二端耦接至該第一場效應電晶體的該第一端，該第一場效應電晶體的該第二端耦接至該記憶胞元，其中該胞元電壓是在該第一電流源的 該第二端與該第一場效應電晶體的該第一端耦接處獲得。
較佳地，該記憶體更包括：一第一預先充電電路，具有一第一輸出端耦接至該第一電流源的該第二端或該第一場效應電晶體的該第一端其中之一。
較佳地，其中該參考電路更產生一參考電流，並包括一第二、一第三與一第四電流源、一第一與一第二寄生電阻、一第一與一第二參考電阻、一第二與一第三場效應電晶體、一第二預先充電電路，其中該第二、該第三、該第四電流源、該第一與該第二寄生電阻、該第一與該第二參考電阻分別具有一第一與一第二端，該第二與該第三場效應電晶體分別具有一第一、一第二端與一閘極，其中該第二電流源的該第一端耦接至該第一供電參考電壓，該第二電流源的該第二端耦接至該第一寄生電阻的該第一端與該第二場效應電晶體的該閘極，該第一寄生電阻的該第二端偶接至該第一參考電阻的該第一端，該第一參考電阻的該第二端偶接至該第二供電參考電壓，該第三電流源的該第一端耦接至該第一供電參考電壓，該第三電流源的該第二端耦接至該第二場效應電晶體的該第一端與該第三場效電晶體的該閘極，該第二場效應電晶體的該第二端偶接至該第二供電參考電壓，該第四電流源的該第一端耦接至該第一供電參考電壓，該第四電流源的該第二端耦接至該第三場效應電晶體的該第一端，該第三場效應電晶體的該第二端耦接至該第二寄生電阻的該第一端，該第二寄生電阻的該第二端偶接至該第二參考電阻的該第一端，該第二參考電阻的該第二端偶接至該第二供電參考電壓，該第二預先充電電路，具有一第一輸出端耦接至該第四電流源的該第二端或該第三場效應電晶體的該第一端其中之一，其中該第二、該第三、該第四電流源各自供應該參考電流，該第四電流源的該第二端或該第三場效應電晶體的該第一端其中之一供應該參考電壓，該第三電流源的該第二端或該第二場效應電晶體的該第一端其中之一供應該鉗位電壓。
較佳地，其中該鉗位電壓被供應至該第一場效應電晶體的該閘極。
較佳地，其中是以一電流鏡來實現該第一、第二、第三、第四電流源。
較佳地，其中該第一預先充電電路包括一第四場效應電晶體，該第四場效應電晶體具有一第一端、一第二端與一閘極，該第四場效應電晶體的該第一端偶接至該第一供電參考電壓，該第四場效應電晶體的該第二端為該該第四場效應電晶體的第一輸出端，該第四場效應電晶體的該閘極接收一預先充電信號。
較佳地，其中該第二預先充電電路包括一第五場效應電晶體，該第五場效應電晶體具有一第一端、一第二端與一閘極，該第五場效應電晶體的該第一端偶接至該第一供電參考電壓，該第五場效應電晶體的該第二端為該該第五場效應電晶體的第一輸出端，該第五場效應電晶體的該閘極接收該預先充電信號。
較佳地，該記憶體，更包括一感測放大器，該感測放大器接收該胞元電壓與該參考電壓以判斷該記憶體之儲存資訊。
較佳地，該記憶體，在應用於MLC記憶體的狀況下，更包括一第二參考電路，產生一第二參考電流、一第二參考電壓與一第二鉗位電壓，其中該鉗位電壓與該第二鉗位電壓透過一第一多工器被供應至該電流供應電路，以成形成一第二胞元電流流經與該記憶胞元以形成一第二胞元電壓，該參考電壓或該第二參考電壓透過一第二多工器被供應至該感測放大器，以分別與該胞元電壓或該第二胞元電壓比較，來判斷該記憶體之儲存資訊。
根據本發明的第二構想，提供一種記憶體讀取方法，包括：提供一記憶胞元；產生一參考電壓與一鉗位電壓；以及基於該鉗位電壓形成一胞元電流至該記憶胞元以形成一胞元電壓用以配合該參考電壓來判斷該記憶體之儲存資訊。
較佳地，其中該記憶體更包括一第一供電參考電壓與一第二供電參考電壓，其中提供一電流是以一電流供應電路來提供該電流，該電 流供應電路包括：一第一電流源，具有一第一端與一第二端；一第一場效應電晶體，具有一第一端、一第二端與一閘極，其中該第一場效應電晶體的該第一端耦接至該第一供電參考電壓，該第一電流源的該第二端耦接至該第一場效應電晶體的該第一端，該第一場效應電晶體的該第二端耦接至該記憶胞元，其中該胞元電壓是在該第一電流源的該第二端與該第一場效應電晶體的該第一端耦接處獲得。
較佳地，該方法，更包括：提供一第一預先充電電路，來輔助產生該胞元電壓。
較佳地，該方法更包括：提供一參考電路，產生一參考電流、該參考電壓與該鉗位電壓，其中該參考電路包括一第二、一第三與一第四電流源、一第一與一第二寄生電阻、一第一與一第二參考電阻、一第二與一第三場效應電晶體、一第二預先充電電路，其中該第二、該第三、該第四電流源、該第一與該第二寄生電阻、該第一與該第二參考電阻分別具有一第一與一第二端，該第二與該第三場效應電晶體分別具有一第一、一第二端與一閘極，其中該第二電流源的該第一端耦接至該第一供電參考電壓，該第二電流源的該第二端耦接至該第一寄生電阻的該第一端與該第二場效應電晶體的該閘極，該第一寄生電阻的該第二端偶接至該第一參考電阻的該第一端，該第一參考電阻的該第二端偶接至該第二供電參考電壓，該第三電流源的該第一端耦接至該第一供電參考電壓，該第三電流源的該第二端耦接至該第二場效應電晶體的該第一端與該第三場效電晶體的該閘極，該第二場效應電晶體的該第二端偶接至該第二供電參考電壓，該第四電流源的該第一端耦接至該第一供電參考電壓，該第四電流源的該第二端耦接至該第三場效應電晶體的該第一端，該第三場效應電晶體的該第二端耦接至該第二寄生電阻的該第一端，該第二寄生電阻的該第二端偶接至該第二參考電阻的該第一端，該第二參考電阻的該第二 端偶接至該第二供電參考電壓，該第二預先充電電路，具有一第一輸出端耦接至該第四電流源的該第二端或該第三場效應電晶體的該第一端其中之一，其中該第二、該第三、該第四電流源各自供應該參考電流，該第四電流源的該第二端或該第三場效應電晶體的該第一端其中之一供應該參考電壓，該第三電流源的該第二端或該第二場效應電晶體的該第一端其中之一供應該鉗位電壓。
較佳地，該方法是將該鉗位電壓供應至該第一場效應電晶體的該閘極。
較佳地，該方法是以一電流鏡來實現該第一、第二、第三、第四電流源。
較佳地，其中該第一預先充電電路是以一第四場效應電晶體來實現，該第四場效應電晶體具有一第一端、一第二端與一閘極，該第四場效應電晶體的該第一端偶接至該第一供電參考電壓，該第四場效應電晶體的該第二端為該該第四場效應電晶體的第一輸出端，該第四場效應電晶體的該閘極接收一預先充電信號。
較佳地，其中該第二預先充電電路是以一第五場效應電晶體來實現，該第五場效應電晶體具有一第一端、一第二端與一閘極，該第五場效應電晶體的該第一端偶接至該第一供電參考電壓，該第五場效應電晶體的該第二端為該該第五場效應電晶體的第一輸出端，該第五場效應電晶體的該閘極接收該預先充電信號。
較佳地，該方法是比較該胞元電壓與該參考電壓以判斷該記憶體之儲存資訊。
較佳地，該方法在應用於MLC記憶體的狀況下，更包括使用一第二參考電路，產生一第二參考電流、一第二參考電壓與一第二鉗位電壓，其中該鉗位電壓與該第二鉗位電壓透過一第一多工器被供應至該電流供應電路，以成形成一第二胞元電流流經與該記憶胞元以形成一第二胞元電壓，該參考電壓或該第二參考電壓透過一第二多工器被供應至該感測放大器，以分別與該胞元電壓或該第二胞元電壓比較，來判斷該記憶體之 儲存資訊。
根據本發明的第三構想，提供一種記憶體，包括：一記憶胞元；以及一處理電路，其對該記憶胞元提供一胞元電流，並使該胞元電流通過該記憶胞元而對應產生一胞元電壓，該處理電路將該胞元電壓與一基準電壓比較，俾確定該記憶胞元之一資訊狀態。
根據本發明的第四構想，提供一種記憶體讀取方法，包括：提供一記憶胞元；使一電流流經該記憶胞元以形成一胞元電壓；以及比較該胞元電壓及一參考電壓來判斷該記憶體之一儲存資訊。
10‧‧‧相變化記憶體
11‧‧‧電流供應電路
111‧‧‧電流源
112‧‧‧n型金屬氧化物半導體場效應電晶體
12、72a、72b‧‧‧參考系統電路
120、121、122‧‧‧電流源
123、124‧‧‧寄生電阻
123L、124L‧‧‧寄生電阻
123M、124M‧‧‧寄生電阻
123H、12H4‧‧‧寄生電阻
125、126‧‧‧參考電阻
125L、126L‧‧‧參考電阻
125M、126M‧‧‧參考電阻
125H、126H‧‧‧參考電阻
127、127L、127M、127H‧‧‧p型金屬氧化物半導體場效應電晶體
128、128L、128M、128H‧‧‧n型金屬氧化物半導體場效應電晶體
129‧‧‧預先充電電路
1291‧‧‧p型金屬氧化物半導體場效應電晶體
13‧‧‧多工器
14‧‧‧預先充電電路
141‧‧‧p型金屬氧化物半導體場效應電晶體
15‧‧‧相變化記憶體胞元
151‧‧‧寄生電阻
152‧‧‧參考電阻
16‧‧‧感測放大器
20‧‧‧相變化記憶體
21、22、23、24、25‧‧‧p型金屬氧化物半導體場效應電晶體
22L、23L、24L‧‧‧p型金屬氧化物半導體場效應電晶體
22M、23M、24M‧‧‧p型金屬氧化物半導體場效應電晶體
22H、23H、24H‧‧‧p型金屬氧化物半導體場效應電晶體
12L、12M與12H‧‧‧參考子系統電路
31‧‧‧欄解碼器
32、33‧‧‧多工器
51、52、53、61、62、63‧‧‧p型金屬氧化物半導體場效應電晶體
721‧‧‧運算放大器
1714、1721、1722、1723、1724、1725與1727‧‧‧n型金屬氧 化物半導體場效應電晶體
17112、17128‧‧‧p型金屬氧化物半導體場效應電晶體
1726‧‧‧電流源
17123、17124、17151‧‧‧寄生電阻
17125、17126‧‧‧參考電阻
17152‧‧‧胞元電阻
第一圖呈現相變化記憶體胞元的一般行為；第二圖為施加一電壓至位元線時，在高阻值相變化記憶體與低阻值相變化記憶體所產生的電流值之間的間隙(Window)；第三圖說明了用於多層式胞元或邊界確認時，高阻抗的記憶體胞元要進行資料讀取時所遭遇的困難；第四圖(A)與(B)顯示提供若干微安培(μA)或更少的胞元電流時，高阻值相變化記憶體與低阻值相變化記憶體所獲得的電壓值之間的間隙較大；第五圖為本案相變化記憶體電路的一實施例之電路示意圖；第六圖為本發明的另一實施例；第七圖係將上述各實施例中參考電阻以可變電阻來取代之示意圖；第八圖為本發明又一實施例的電路示意圖；第九圖係將多工器設置於鄰近於感測放大器的電路示意圖；第十圖為本發明中的一部分參考系統電路納入一疊接架構之示意圖；第十一圖呈現了進行邊界確認時的一流程示意圖；第十二圖為本發明相變化記憶體電路中的一部分；第十三圖用以說明在多層式相變化記憶體胞元的情況下，搜尋相變化記憶體的每一狀態之間的最大間隙(Window)，以及決定低參考 電壓VREF-Lo、中參考電壓VREF-Mi與高參考電壓VREF-Hi的最佳點的步驟；第十四圖係在使用多層式相變化記憶體胞元的狀況下進行感測的方式；第十五圖為本發明第五圖中的相變化記憶體之參考系統電路的又一電路實施例；第十六圖為本發明第六圖中的相變化記憶體之參考系統電路的又一電路實施例；第十七圖為本發明使用n型金屬氧化物半導體場效應電晶體的電流鏡作為電流源來施加目標電源ITarget的一實施例；第十八圖為部份本發明所能套用的相變化記憶體胞元之種類；以及第十九圖係參考系統電路的一變化實施例。
本實施例雖然以非揮發性相變化記憶體為例，但實施範圍不限定僅為相變化記憶體，第四圖(A)與(B)顯示一現象，若提供一若干微安培(μA)或更少的胞元電流，則胞元並不會崩潰(Breakdown)，且高阻值相變化記憶體與低阻值相變化記憶體所獲得的電壓值之間的間隙較大。回到先前技術所提到的例子，假設相變化記憶體為2.1百萬歐姆(Mega-Ohm)、參考電阻為2百萬歐姆(Mega-Ohm)，同時假設施加於讀取位元線與參考電阻的電壓為1微安培(μA)，在胞元上所讀出的電壓為2.1伏特而在參考電阻上所讀出的電壓為2伏特，兩者的差異為0.1伏特，可以更加容易地作進行感測。
第五圖為本案相變化記憶體電路的一實施例之電路示意圖，如圖所示，相變化記憶體10包括電流供應電路11、參考系統電路12、多工器13、預先充電電路14、相變化記憶體胞元15以及感測放大器(Sense Amplifier，SA)16。
電流供應電路11較佳包括電流源111與n型金屬氧化物半導體場效應電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET，MOS)112，其中電流源111的一端耦接至一第一供電參考電位， 例如供電電壓VDD，第一電流源111的另一端耦接至金屬氧化物半導體場效應電晶體112的汲極(Drain)端，金屬氧化物半導體場效應電晶體112的源極(Source)端耦接至相變化記憶胞元15，相變化記憶胞元15偶接至一第二供電參考電位，例如接地電位gnd。元件151與152代表相變化記憶胞元15所具有的等效寄生電阻(RPAR2)與電阻值(RCell)。
預先充電電路14具有一輸入端與一輸出端，該輸入端接收一預先充電觸發信號以觸發預先充電的動作，該輸出端耦接至n型金屬氧化物半導體場效應電晶體112的汲極(Drain)端與電流源111的耦接處。預先充電電路14包括p型金屬氧化物半導體場效應電晶體141，p型金屬氧化物半導體場效應電晶體141之源極端耦接至該第一供電參考電壓，其閘極(Gate)端即為該輸入端，而其汲極即為該輸出端
預先充電觸發信號會觸發預先充電電路14中的p型金屬氧化物半導體場效應電晶體141，而在一預留時間內，將n型金屬氧化物半導體場效應電晶體112汲極的電位預先朝該第一供電參考電壓的電位(例如：VDD)進行充電，以縮短記憶體胞元路徑的設定(Set Up)時間，電流源111提供的電流IRef將提高n型金屬氧化物半導體場效應電晶體112汲極的電位，而流經n型金屬氧化物半導體場效應電晶體112的電流ICell則是將n型金屬氧化物半導體場效應電晶體112汲極這點的電位下拉，最終達到穩態時n型金屬氧化物半導體場效應電晶體112汲極這點將形成一穩定的電壓成為圖中的胞元電壓VCell。
參考系統電路12包括電流源120、121、122、寄生電阻123、124、參考電阻125、126、p型金屬氧化物半導體場效應電晶體127、n型金屬氧化物半導體場效應電晶體128以及預先充電電路129。
電流源120一端耦接至該第一供電參考電壓，電流源120的另一端耦接至寄生電阻123的一端與p型金屬氧化物半導體場效應電晶體127的閘極，寄生電阻123的另一端偶接至參考電阻125的一端，參考電阻125的另一端偶接至該第二供電參考電壓。
電流源121的一端耦接至該第一供電參考電壓，電流源121的另一端耦接至p型金屬氧化物半導體場效應電晶體127的源極(Source) 端與n型金屬氧化物半導體場效應電晶體128的閘極，p型金屬氧化物半導體場效應電晶體127的汲極(Drain)端偶接至該第二供電參考電壓。
電流源122的一端耦接至該第一供電參考電壓，電流源122的另一端耦接至n型金屬氧化物半導體場效應電晶體128的汲極(Drain)端，n型金屬氧化物半導體場效應電晶體128的源極(Source)端耦接至寄生電阻124的一端，寄生電阻124的另一端偶接至參考電阻126的一端，參考電阻126的另一端偶接至該第二供電參考電壓。
預先充電電路129具有一輸入端與一輸出端，該輸入端接收一預先充電信號以觸發預先充電的動作，該輸出端耦接至n型金屬氧化物半導體場效應電晶體128的汲極(Drain)端與電流源122的耦接處。預先充電電路129包括p型金屬氧化物半導體場效應電晶體1291，p型金屬氧化物半導體場效應電晶體1291之源極端耦接至該第一供電參考電壓，其閘極(Gate)端即為該輸入端，而其汲極即為該輸出端。n型金屬氧化物半導體場效應電晶體128的汲極(Drain)端與電流源122的耦接處為參考系統電路12的輸出端輸出一參考電壓VRef。
在參考系統電路12中電流源120、121與122提供相同電流值IRef，IRef流經寄生電阻123與參考電阻125產生壓降在p型金屬氧化物半導體場效應電晶體127的閘極處提供電壓VREF0，決定流經p型金屬氧化物半導體場效應電晶體127的電流量。電流源121提供的電流IRef將提高p型金屬氧化物半導體場效應電晶體128閘極的電位，而流經p型金屬氧化物半導體場效應電晶體127的電流則是將n型金屬氧化物半導體場效應電晶體128閘極這點的電位下拉，最終n型金屬氧化物半導體場效應電晶體128閘極這點將形成一穩定的電壓成為參考系統電路12所產生的鉗位電壓VClamp。
預先充電信號會觸發預先充電電路129中的p型金屬氧化物半導體場效應電晶體1291，而在一預留時間內，將n型金屬氧化物半導體場效應電晶體128汲極的電位預先朝該第一供電參考電壓的電位(例如：VDD)進行充電，以縮短預先準備時間，接下來，電流源122提供的電流IRef將提高n型金屬氧化物半導體場效應電晶體128汲極的電位，而流經n型 金屬氧化物半導體場效應電晶體128的電流IRef則是將n型金屬氧化物半導體場效應電晶體128汲極這點的電位下拉，最終達到穩態時128汲極這點將形成一穩定的電壓成為圖中的胞元電壓VRef。
鉗位電壓VClamp可選擇性地透過多工器13而被提供至n型金屬氧化物半導體場效應電晶體112的閘極，以在有需要的狀況下，可透過多工器13選擇其他參考系統電路所產生的鉗位電壓。
n型金屬氧化物半導體場效應電晶體128與n型金屬氧化物半導體場效應電晶體112均操作於飽和(Saturation)區的狀況下，因此，鉗位電壓VClamp將連動控制VRef與VCell以限制VRef與VCell以避免產生干擾。
前述產生的胞元電壓VCell與參考電壓VRef被輸入至感測放大器16，與傳統相變化記憶體類似，胞元電壓VCell與作為一比較基準電壓的參考電壓VRef進行比較，藉以確定儲存於相變化記憶體胞元15中的資料狀態，舉例來說，對於單層式胞元或非多層式之記憶體胞元來說，此資料狀態可能是1或0。較佳地，感測放大器16可使用一比較器(Comparator)或一運算放大器(Operational Amplifier)來實現。
前述電流源111、120、121與122所產生的電流IRef亦可使用電流鏡(Current Mirror)的架構來產生，請參閱第六圖，第六圖為本發明的另一實施例，其中p型金屬氧化物半導體場效應電晶體22、23、24與25以及電流源26形成一電流鏡結構，電流源26產生一目標電流ITarget分別被p型金屬氧化物半導體場效應電晶體鏡射而產生與ITarget相等的IRef，與上述實施例相同，所選取的目標電流ITarget是產生用以產生鉗位電壓VClamp與參考電壓VRef，而此鉗位電壓VClamp與參考電壓VRef被用於記憶體胞元來產生胞元信號ICell與胞元電壓VCell。
為了在此實施例中達到更好的裝置追蹤匹配方案，較佳可分為如下幾組配置方式：p型金屬氧化物半導體場效應電晶體21、22、23、24與25彼此相等、寄生電阻123之電阻值等於寄生電阻124之電阻值等於寄生電阻151之電阻值、參考電阻125之電阻值等於參考電阻126的電阻值、n型金屬氧化物半導體場效應電晶體128與n型金屬氧化物半導體場效應電晶體112相等。
而應用於多層式記憶體胞元的狀況下，可使用不同參考電壓重複進行感測，其方式如下：選擇所要的電流源電流IRef，接著如上所述之過程，鉗位電壓VClamp與參考電壓VRef將依據參考電阻RRef0與RRef1而產生，越高的RRef1與RRef0值會獲得越高的Vclamp與VRef，這樣的方法增加了高電阻胞元的胞元電流(也就是增加感測間隙)。對於已知其電阻值小於參考電阻胞元，將停止步進增加VClamp以免產生過大的胞元電流而造成前述的干擾。
請參閱第七圖，在上述各實施例中，參考電阻125與參考電阻126可用可變電阻來取代，藉由改變可變電阻來調整鉗位電壓VClamp與參考電壓VRef。
請參考第八圖，其為本發明又一實施例的電路示意圖，說明用於具有四種狀態的多層式記憶體胞元(MLC)應用時的三組參考子系統。在第八圖中，相變化記憶體30相較於第六圖的相變化記憶體20進一步包括參考子系統電路12L、12M與12H、欄解碼器(Column Decoder)31以及多工器32與33，而圖中右上區域方框所圍之處為感測放大器的信號路徑(Signal Leg)，其中每一參考電路內的電路元件連接方式與第六圖相變化記憶體20中的參考系統電路12的連接方式一致、作動相同，欄解碼器31作用與習知技術中的欄解碼器相同，在讀取記憶體資料時用於選擇欲讀取之位元線(Bit Line)，而參考子系統12L、12M與12L分別配置電阻值較低的參考電阻、電阻值中等的參考電阻與電阻值較高的參考電阻，如前述，由於配置電阻值較低的參考電阻會產生較低的鉗位電壓，而配置電阻值較高的參考電阻會產生較高的鉗位電壓，因此，參考子系統12L產生較低的鉗位電壓VClarnp1與參考電壓VRef1，參考子系統12H產生較高的鉗位電壓VClamp3與參考電壓VRef3，而參考子系統12M產生介於上述兩者間的鉗位電壓VClamp2與參考電壓VRef2。以SEL信號控制多工器32與33選擇輸入至後端感測放大器的鉗位電壓與參考電壓。多工器32與33可以設置為鄰近於參考系統電路或感測放大器，或是設置於參考子系統電路與感測放大器間的路徑上的任意處。第九圖係將多工器33設置於鄰近於感測放大器的電路示意圖，實作上多工器的設置通常取決於操作速度與面積規劃的取捨。。
通以相同的目標電流來達到對參考系統電路與記憶體胞元電路間較佳的追蹤(Tracking)是相當重要的，可納入諸如疊接(Cascode)的任何技術，以使參考系統電路與記憶體胞元內的目標電流相等，第十圖為本發明中的一部分參考系統電路，其納入一疊接架構，包括p型金屬氧化物半導體場效應電晶體51、52、53、61、62與63，其閘極分別接收電流鏡控制電壓(Current Mirror Control Voltage)與偏壓信號(Bias)，透過此架構來使圖中三條電流路徑的目標電流ITarget相等。
在進行多次感測(例如進行邊界確認(Margin Check)與多層式記憶體胞元(MLC))程序中，經驗法則通常是以低參考電阻開始進行，若一記憶體胞元所測得的胞元電阻比該參考電阻來得低，則標記該記憶體胞元，並且停止以次一高參考電阻來進行感測，第十一圖呈現了進行邊界確認時的一流程示意圖。參考電阻的電阻值與範圍通常自若干千歐姆(Kilo-Ohm)至若干兆歐姆(Mega-Ohm)，與相變化記憶體的材質有相當大的關聯。舉例來說，若開始時以100千歐姆的參考電阻以及1微安培(μA)的目標參考電流來進行感測程序，則在位元線會獲得0.1伏特(V)的電壓，而這樣的電壓將不會大到對記憶體胞元造成干擾。而一旦確認該記憶體胞元具有的電阻值低於當前的參考電阻，則將這樣的資訊除存於暫存器(Register)中，以用於停止下一個感測程序，因為下一個感測程序具有較高的位元線信號，而較高的位元線信號將對胞元造成干擾。
所儲存的資訊亦可進一步用於關閉感測放大器或解碼器以節約功率以及封鎖任何不需要的信號切換。第十二圖為本發明相變化記憶體電路中的一部分，如圖所示，所儲存的資訊可用以發送關閉與停止信號給感測放大器16與欄解碼器31，並發送信號強制鉗位電壓VClamp至接地電位以避免過大的位元線信號對胞元造成干擾。
請參閱第十三圖，第十三圖用以說明在多層式相變化記憶體胞元的情況下，搜尋相變化記憶體的每一狀態之間的最大間隙(Window)，以及決定低參考電壓VREF-Lo、中參考電壓VREF-Mi與高參考電壓VREF-Hi的最佳點的步驟。首先，步驟1：掃過鉗位電壓VClamp的全部範圍以獲得每一群組的邊界；步驟2：找出邊界VG0HB、VG1LB、VG1HB、VG2LB、VG2HB、VG3LB， 並將邊界資訊儲存至暫存器；步驟3：使用獲得自步驟2的資料以決定用於每一群組的最佳參考電壓點(VREF-Lo、VREF-Mi與VREF_Hi)。
接下來，第十四圖揭露在使用多層式相變化記憶體胞元的狀況下進行感測的方式，步驟1：使用VREF-Lo來感測群組O~3中每一群組的胞元，若群組0中的所有胞元感測得的胞元電壓已被確認為低於VREF-Lo所代表的狀態，則標記並封鎖該等群組0中的胞元使其不會被接下來使用較高位元線電壓的感測程序所干擾；步驟2：改變參考電壓為VREF-Mi，使用VREF-Mi來感測群組1~3中每一群組的胞元，同樣標記並封鎖群組1中的胞元使其避免被干擾；步驟3：改變參考電壓為VREF-Hi，使用VREF-Hi來感測群組2~3中每一群組的胞元，找出胞元屬於群組2或群組3，獲得所有胞元的邏輯狀態，並結束此程序。
第十五圖為本發明第五圖中的相變化記憶體之參考系統電路的又一電路實施例，圖中套用了一反回受運算放大器(Operational Amplifier，OPAMP)721來虛擬短路VREF0與VREF1兩點電位，這樣的構想能強制使VREF0與VREF1兩點電位相等，而不受製程邊界(Process Corner)變化所造成元件特性的差異所影響。此外，此運算放大器可施加更高的驅動能力以增進VClamp此點的設定(Set up)速度。
反回受運算放大器亦可套用於本發明的其他實施例中，例如，第十六圖為本發明第六圖中的相變化記憶體之參考系統電路的又一電路實施例，圖中套用了一反回受運算放大器(Operational Amplifier，OPAMP)721來虛擬短路VREF0與VREF1兩點電位，這樣的構想能強制使VREF0與VREF1兩點電位相等，而不受製程邊界(Process Corner)變化所造成元件特性的差異所影響。此外，此運算放大器可施加更高的驅動能力以增進VClamp此點的設定(Set up)速度。
此外，視記憶體胞元的種類而定，亦可在本發明中選用n型金屬氧化物半導體場效應電晶體的電流鏡作為施加目標電源ITarget的電流源，第十七圖為本發明使用n型金屬氧化物半導體場效應電晶體的電流鏡作為電流源來施加目標電源ITarget的一實施例，相變化記憶體170包括n型金屬氧化物半導體場效應電晶體1714、1721、1722、1723、1724、1725與 1727、p型金屬氧化物半導體場效應電晶體17112與17128、電流源1726、寄生電阻17123、17124與17151、參考電阻17125與17126以及胞元電阻17152。其連接關係如圖所示，其信號路徑(Signal Path)、參考電阻、鉗位電壓與參考電壓的產生、作動與調整方式與前述實施例類似。
本發明可輕易套用至任何種類的相變化記憶體陣列結構，如第十八圖所示，列出部份本發明所能套用的相變化記憶體胞元之種類，其中RPAR代表寄生電阻，RCell代表胞元電阻，元件1801為二極體，元件1802為n型金屬氧化物半導體場效應電晶體，元件1803為p型金屬氧化物半導體場效應電晶體，元件1804與1805為雙極性接面型電晶體(Bipolar Junction Transistor,BJT)。如第十九圖所示，參考電阻也可以變化，舉例來說，若是驅動胞元為一金屬氧化物半導體場效應電晶體(MOSFET)，則參考系統電路較佳使用一金屬氧化物半導體場效應電晶體加上一電阻，而電阻的型態通常是一被動元件(Passive Device)，例如多晶矽電阻(Poly Resistor)。
總結而言，本案實為一難得一見，值得珍惜的難得發明，惟以上所述者，僅為本發明之最佳實施例而已，當不能以之限定本發明所實施之範圍。即大凡依本發明申請專利範圍所作之均等變化與修飾，皆應仍屬於本發明專利涵蓋之範圍內，謹請 貴審查委員明鑑，並祈惠准，是所至禱。
10‧‧‧相變化記憶體
11‧‧‧電流供應電路
111‧‧‧電流源
112‧‧‧n型金屬氧化物半導體場效應電晶體
12‧‧‧參考系統電路
120、121、122‧‧‧電流源
123、124‧‧‧寄生電阻
125、126‧‧‧參考電阻
127‧‧‧p型金屬氧化物半導體場效應電晶體
128‧‧‧n型金屬氧化物半導體場效應電晶體
129‧‧‧預先充電電路
1291‧‧‧p型金屬氧化物半導體場效應電晶體
13‧‧‧多工器
14‧‧‧預先充電電路
141‧‧‧p型金屬氧化物半導體場效應電晶體
15‧‧‧相變化記憶體胞元
151‧‧‧寄生電阻
152‧‧‧參考電阻
16‧‧‧感測放大器

Claims (10)

  1. 一種記憶體，包括：一記憶胞元；一參考電路，包含一電流源電路與一參考電壓，其中該電流源電路用以根據一參考胞元產生一鉗位電壓，；以及一電流供應電路，用以提供一電流流經該記憶胞元，並在該鉗位電壓之調節下，產生一胞元電壓，供配合該參考電壓來判斷該記憶體之儲存資訊。
  2. 如申請專利範圍第1項所述的記憶體：其中該電流供應電路包括：一第一電流源，具有一第一端與一第二端；一第一場效應電晶體，具有一第一端、一第二端與一閘極，其中該第一電流源的該第二端耦接至該第一場效應電晶體的該第一端，該第一場效應電晶體的該第二端耦接至該記憶胞元，其中該胞元電壓是在該第一電流源的該第二端與該第一場效應電晶體的該第一端耦接處獲得，該鉗位電壓被供應至該第一場效應電晶體的該閘極。
  3. 如申請專利範圍第2項所述的記憶體，更包括：一第一預先充電電路，具有一第一輸出端耦接至該第一電流源的該第二端或該第一場效應電晶體的該第一端其中之一。
  4. 如申請專利範圍第2項所述的記憶體，其中該參考電路更產生一參考電流，並包括一第二、一第三與一第四電流源、一第一與一第二參考胞元、一第二與一第三場效應電晶體、一第二預先充電電路，其中該第二、該第三、該第四電流源、該第一與該第二參考胞元分別具有一第一與一第二端，該第二與該第三場效應電晶體分別具有一第一、一第二端與一閘極，其中該第二電流源耦接至該第二場效應電晶體的該閘極與該第一參考胞元的該第一端，該第三電流源耦接至該第二場效應電晶體的該第一端與該第 三場效電晶體的該閘極該第四電流源耦接至該第三場效應電晶體的該第一端，該第三場效應電晶體的該第二端耦接該第二參考胞元的該第一端，該第二預先充電電路，具有一第一輸出端耦接至該第四電流源的該第二端或該第三場效應電晶體的該第一端其中之一，其中該第二、該第三、該第四電流源各自供應該參考電流，該第四電流源的該第二端或該第三場效應電晶體的該第一端其中之一供應該參考電壓，該第三電流源的該第二端或該第二場效應電晶體的該第一端其中之一供應該鉗位電壓。
  5. 如申請專利範圍第1項所述的記憶體，在應用於MLC記憶體的狀況下，更包括一第二參考電路，產生一第二參考電流、一第二參考電壓與一第二鉗位電壓，其中該鉗位電壓與該第二鉗位電壓透過一第一多工器被供應至該電流供應電路，該參考電壓或該第二參考電壓透過一第二多工器被供應至該感測放大器，以分別與該胞元電壓比較，來判斷該記憶體之儲存資訊。
  6. 一種記憶體讀取方法，包括：提供一記憶胞元與一參考電路，該參考電路包含一電流源電路與一參考電壓；以該電流源電路根據一參考胞元產生一鉗位電壓；以及提供一電流流經該記憶胞元，並在該鉗位電壓的調節之下，產生一胞元電壓，供配合該參考電壓來判斷該記憶體之儲存資訊。
  7. 如申請專利範圍第6項所述的方法，其中是以一電流供應電路來提供該電流，該電流供應電路包括：一第一電流源，具有一第一端與一第二端；一第一場效應電晶體，具有一第一端、一第二端與一閘極，其中該第一電流源的該第二端耦接至該第一場效應電晶體的該第一端，該第一場效應電晶體的該第二端耦接至該記憶胞元，其中該胞元電壓是在該第一電流源的該第二端與該第一場效應電晶體的該第一端耦接處獲得，該鉗位電壓被供應至該第一場效應電晶體的該閘極。
  8. 如申請專利範圍第6項所述的方法，更包括：提供一參考電路，產生一參考電流、該參考電壓與該鉗位電壓，其中該參考電路包括一第二、一第三與一第四電流源、、一第一與一第二參考胞元、一第二與一第三場效應電晶體、一第二預先充電電路，其中該第二、該第三、該第四電流源、該第一與該第二參考胞元分別具有一第一與一第二端，該第二與該第三場效應電晶體分別具有一第一、一第二端與一閘極，其中該第二電流源耦接至該第二場效應電晶體的該閘極與該第一參考胞元的該第一端，該第三電流源耦接至該第二場效應電晶體的該第一端與該第三場效電晶體的該閘極，該第四電流源耦接至該第三場效應電晶體的該第一端，該第三場效應電晶體的該第二端耦接至該第二參考胞元的該第一端，該第二預先充電電路，具有一第一輸出端耦接至該第四電流源的該第二端或該第三場效應電晶體的該第一端其中之一，其中該第二、該第三、該第四電流源各自供應該參考電流，該第四電流源的該第二端或該第三場效應電晶體的該第一端其中之一供應該參考電壓，該第三電流源的該第二端或該第二場效應電晶體的該第一端其中之一供應該鉗位電壓。
  9. 如申請專利範圍第6項所述的方法，在應用於MLC記憶體的狀況下，更包括使用一第二參考電路，產生一第二參考電流、一第二參考電壓與一第二鉗位電壓，其中該鉗位電壓與該第二鉗位電壓透過一第一多工器被供應至該電流供應電路，，該參考電壓或該第二參考電壓透過一第二多工器被供應至該感測放大器，以分別與該胞元電壓比較，來判斷該記憶體之儲存資訊。
  10. 一種記憶體讀取方法，包括：提供一記憶胞元與一參考電路，該參考電路包含一電流源電路與一參考電壓； 以該電流源電路根據一參考胞元產生一鉗位電壓；以及提供一電流流經該記憶胞元，並在該鉗位電壓的調節之下，產生一胞元電壓；以及比較該胞元電壓及該參考電壓來判斷該記憶體胞元之一儲存資訊。
TW102122285A 2013-02-26 2013-06-21 記憶體參考位準及位元線步進感測方法 TWI508073B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361769203P 2013-02-26 2013-02-26
US13/861,970 US9147449B2 (en) 2013-02-26 2013-04-12 Reference and sensing with bit line stepping method of memory

Publications (2)

Publication Number Publication Date
TW201434044A TW201434044A (zh) 2014-09-01
TWI508073B true TWI508073B (zh) 2015-11-11

Family

ID=51387985

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102122285A TWI508073B (zh) 2013-02-26 2013-06-21 記憶體參考位準及位元線步進感測方法

Country Status (2)

Country Link
US (2) US9147449B2 (zh)
TW (1) TWI508073B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9312018B1 (en) * 2014-09-24 2016-04-12 Intel Corporation Sensing with boost
US9502088B2 (en) 2014-09-27 2016-11-22 Qualcomm Incorporated Constant sensing current for reading resistive memory
JP6402072B2 (ja) * 2015-06-24 2018-10-10 ルネサスエレクトロニクス株式会社 半導体不揮発性記憶装置及びその動作プログラム
US9859000B1 (en) * 2016-06-17 2018-01-02 Winbond Electronics Corp. Apparatus for providing adjustable reference voltage for sensing read-out data for memory
CN106356090B (zh) * 2016-08-26 2019-02-01 中国科学院上海微系统与信息技术研究所 相变存储器读出电路及其数据读取方法
KR102563767B1 (ko) 2017-02-24 2023-08-03 삼성전자주식회사 메모리 장치 및 그 동작 방법
US10032489B1 (en) 2017-03-15 2018-07-24 Sandisk Technologies Llc Sensing amplifier to detect the memory cell current transition
US10622066B2 (en) 2017-09-21 2020-04-14 Samsung Electronics Co., Ltd. Resistive memory device including reference cell and operating method thereof
US10984877B1 (en) * 2019-12-17 2021-04-20 SanDiskTechnologies LLC Multi BLCS for multi-state verify and multi-level QPW
US11238906B2 (en) * 2020-06-15 2022-02-01 Taiwan Semiconductor Manufacturing Company Limited Series of parallel sensing operations for multi-level cells

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191989B1 (en) * 2000-03-07 2001-02-20 International Business Machines Corporation Current sensing amplifier
US6982908B2 (en) * 2002-08-02 2006-01-03 Samsung Electronics Co., Ltd. Magnetic random access memory device capable of providing a constant current to a reference cell
US7251178B2 (en) * 2004-09-07 2007-07-31 Infineon Technologies Ag Current sense amplifier
US20080310243A1 (en) * 2007-06-12 2008-12-18 Samsung Electronics Co., Ltd. Semiconductor memory device for reducing precharge time
US7535783B2 (en) * 2007-10-01 2009-05-19 International Business Machines Corporation Apparatus and method for implementing precise sensing of PCRAM devices
US7548451B2 (en) * 2006-09-05 2009-06-16 Samsung Electronics, Co., Ltd. Phase change random access memory
US7570530B2 (en) * 2007-03-22 2009-08-04 Samsung Electronics Co., Ltd. Nonvolatile memory device using variable resistive element
US20100054020A1 (en) * 2008-09-04 2010-03-04 Kabushiki Kaisha Toshiba Semiconductor memory device
US7864588B2 (en) * 2007-09-17 2011-01-04 Spansion Israel Ltd. Minimizing read disturb in an array flash cell
US20110222355A1 (en) * 2010-03-11 2011-09-15 Sony Corporation Control voltage generation circuit and nonvolatile storage device having the same
US20110261610A1 (en) * 2010-04-27 2011-10-27 Hynix Semiconductor Inc. Nonvolatile memory device and method for controlling the same
US20120155157A1 (en) * 2010-12-20 2012-06-21 Hynix Semiconductor Inc. Magnetic random access memory apparatus, methods for programming and verifying reference cells therefor
WO2012167456A1 (zh) * 2011-06-07 2012-12-13 中国科学院上海微系统与信息技术研究所 相变存储器的数据读出电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060092689A1 (en) * 2004-11-04 2006-05-04 Daniel Braun Reference current source for current sense amplifier and programmable resistor configured with magnetic tunnel junction cells
JP5044432B2 (ja) * 2008-02-07 2012-10-10 株式会社東芝 抵抗変化メモリ
KR101095736B1 (ko) * 2010-06-24 2011-12-21 주식회사 하이닉스반도체 비휘발성 메모리 장치
US8947920B2 (en) * 2013-03-22 2015-02-03 Masahiro Takahashi Memory device

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191989B1 (en) * 2000-03-07 2001-02-20 International Business Machines Corporation Current sensing amplifier
US6982908B2 (en) * 2002-08-02 2006-01-03 Samsung Electronics Co., Ltd. Magnetic random access memory device capable of providing a constant current to a reference cell
US7251178B2 (en) * 2004-09-07 2007-07-31 Infineon Technologies Ag Current sense amplifier
US7548451B2 (en) * 2006-09-05 2009-06-16 Samsung Electronics, Co., Ltd. Phase change random access memory
US7570530B2 (en) * 2007-03-22 2009-08-04 Samsung Electronics Co., Ltd. Nonvolatile memory device using variable resistive element
US20080310243A1 (en) * 2007-06-12 2008-12-18 Samsung Electronics Co., Ltd. Semiconductor memory device for reducing precharge time
US7864588B2 (en) * 2007-09-17 2011-01-04 Spansion Israel Ltd. Minimizing read disturb in an array flash cell
US7535783B2 (en) * 2007-10-01 2009-05-19 International Business Machines Corporation Apparatus and method for implementing precise sensing of PCRAM devices
US20100054020A1 (en) * 2008-09-04 2010-03-04 Kabushiki Kaisha Toshiba Semiconductor memory device
US20110222355A1 (en) * 2010-03-11 2011-09-15 Sony Corporation Control voltage generation circuit and nonvolatile storage device having the same
US20110261610A1 (en) * 2010-04-27 2011-10-27 Hynix Semiconductor Inc. Nonvolatile memory device and method for controlling the same
US20120155157A1 (en) * 2010-12-20 2012-06-21 Hynix Semiconductor Inc. Magnetic random access memory apparatus, methods for programming and verifying reference cells therefor
WO2012167456A1 (zh) * 2011-06-07 2012-12-13 中国科学院上海微系统与信息技术研究所 相变存储器的数据读出电路

Also Published As

Publication number Publication date
US20150302922A1 (en) 2015-10-22
TW201434044A (zh) 2014-09-01
US20140241070A1 (en) 2014-08-28
US9147449B2 (en) 2015-09-29
US9685228B2 (en) 2017-06-20

Similar Documents

Publication Publication Date Title
TWI508073B (zh) 記憶體參考位準及位元線步進感測方法
US8467253B2 (en) Reading memory elements within a crossbar array
US10269404B2 (en) Resistance change memory
TWI653629B (zh) 用於讀取和程式化１－ｒ電阻變化元件陳列的方法
US11972830B2 (en) Methods for accessing resistive change elements operable as antifuses
JP6005343B2 (ja) 電力消費量を削減したｍｒａｍベースのメモリ装置の書き込み方法
JP4199781B2 (ja) 不揮発性半導体記憶装置
KR101517675B1 (ko) 자기저항 랜덤 액세스 메모리에서 비트 라인 및 소스 라인 저항들의 밸런스 조절
US11545215B2 (en) Devices and methods for writing to a memory cell of a memory
US9747979B2 (en) Nonvolatile semiconductor storage device including cell transistor performance measuring cells
JP5713942B2 (ja) 抵抗変化型不揮発性半導体記憶装置
US9934848B2 (en) Methods for determining the resistive states of resistive change elements
TWI733230B (zh) 磁穿隧接面讀取電路、磁穿隧接面讀取裝置以及磁穿隧接面讀取電路之操作方法
US9761309B2 (en) Sensing circuit for resistive memory array
US9941001B2 (en) Circuits for determining the resistive states of resistive change elements
CN104008772A (zh) 相变化存储器及其读取方法
US9025365B2 (en) Reading memory elements within a crossbar array
Koike et al. A new sensing scheme with high signal margin suitable for Spin-Transfer Torque RAM
US20170352413A1 (en) Devices for determining the resistive states of resistive change elements
TWI742516B (zh) 記憶體裝置以及偏壓方法