CN116206652A - 具有改善的保存特性的相变存储器器件及其相关方法 - Google Patents

具有改善的保存特性的相变存储器器件及其相关方法 Download PDF

Info

Publication number
CN116206652A
CN116206652A CN202211513757.1A CN202211513757A CN116206652A CN 116206652 A CN116206652 A CN 116206652A CN 202211513757 A CN202211513757 A CN 202211513757A CN 116206652 A CN116206652 A CN 116206652A
Authority
CN
China
Prior art keywords
memory
region
percentage
phase change
stable state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211513757.1A
Other languages
English (en)
Inventor
E·彼得罗尼
A·雷达埃利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN116206652A publication Critical patent/CN116206652A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开的实施例涉及具有改善的保存特性的相变存储器器件及其相关方法。相变存储器元件具有存储器区域，第一电极和第二电极。存储器区域布置在第一和第二电极之间，并具有体区和有源区。存储器区域由基于锗、锑和碲的合金制成，其中在存储器区域的体区中锗的百分比高于锑和碲。所述有源区被配置为在与第一存储器逻辑电平相关联的第一稳定状态和与第二存储器逻辑电平相关联的第二稳定状态之间切换。有源区在第一下，有源区具有均匀的非晶结构，在第二稳定状态中，有源区具有不同的多晶结构，包括具有第一化学计量的第一部分和具有不同于第一化学计量的第二化学计量的第二部分。

Description

具有改善的保存特性的相变存储器器件及其相关方法
优先权要求
本申请要求2021年11月30日提交的意大利专利申请No.102021000030293的优先权，该申请的内容在法律允许的最大程度上通过引用整体并入本文。
技术领域
本文中的实施例涉及具有改进的保持特性的相变存储器器件及相关方法。
背景技术
如已知的，非易失性相变存储器(PCM)使用可以在由不同电特性表征的两个或更多个稳定相之间切换的材料。例如，这样的材料能够在无序的非晶相和有序的晶相或多晶相之间切换，并且这两相与可用于存储数据的具有相当不同值的电阻率相关联。
为此，通常使用周期表VI族的元素，例如碲(Te)，硒(Se)，锗(Ge)或锑(Sb)，称为硫族化物或硫族化物材料。
通过设置成与硫族化物材料的相应区域接触的电阻电极(通常称为加热器)局部升高硫族化物材料的电池的温度来获得相变。举例来说，图1展示具有壁形加热器的典型相变存储器元件1的横截面。
相变存储器元件1包括硫族化物材料的存储器区域2，其与第一电极3(这里是下电极)和第二电极4(这里是上电极)接触。
存储器区域2可以由GexSbyTez z合金(也称为GST)制成，例如Ge2Sb2Te5。
电极3，4由导电材料制成，例如锡TiN或TaN。第一电极3具有比第二电极4小的宽度。例如，第一电极3可以具有数纳米的宽度，并且形成在介电层5中的孔或细长沟槽中(后一种结构，也称为壁结构)。由于其减小的宽度，在第一电极3中流动的电流被集中并引起在接触区域8上方的存储器区域2的部分9的加热。因此，第一电极3形成加热器。
当加热时，接触区域8上方的存储器区域2的部分9(在图1中由虚线界定)经历相变并形成有源部分9。
选择器件(例如，MOSFET，未示出)连接到第一电极/加热器3并允许电编程/复位电流通过。电流通过焦耳效应加热硫族化物材料以获得相变所需的温度。
具体来说，为了将相变存储器元件1编程到其结晶状态(低电阻状态，也称为设置状态)，施加电脉冲以将存储器区域2加热到其结晶温度以上。通过允许存储器区域2缓慢冷却到正常操作温度，相变部分9保持多晶相。参见例如图2A。
为了将相变存储器元件1复位到非晶相(高电阻状态，也称为复位状态)，首先将材料加热到比编程期间更高的温度以熔化所述材料。通过突然切断电流脉冲，相变材料淬火成其非晶相。参见例如图2B。
图3示出了在整个存储器区域2中温度均匀的理想条件下，依据与复位脉冲(连续线)和设置脉冲(虚线)相关联的编程操作所需的时间t的温度T的示例图。实际上，从第一电极3到第二电极4存在递减的温度梯度。在任何情况下，有源部分9遵循图3中报告的所示行为，并且其温度等于或高于图3中报告的温度。
在读取期间，通过施加足够低的电压来检测硫族化物材料的状态，以避免相当大的发热，然后通过读取在存储器元件1中流动的电流来检测硫族化物材料的状态。由于电流与相变存储器元件1的电导率成比例，因此可以确定相变存储器元件处于哪个状态，并因此获得存储在存储器元件中的数据。
包括相变存储器元件的存储器是最有前途的存储器类型之一，因为它们容易与先进的逻辑集成并且它们的成本高，但是它们的可靠性仍然不足以满足某些应用中存在的严格要求，例如在汽车领域中，其中提供的热处理可能导致低数据保持。
因此，在本领域中需要提供一种具有较高数据保持能力的相变存储器件。
发明内容
一个实施例提供了一种相变存储器元件，包括：存储器区域，第一电极和第二电极，其中存储器区域布置在第一和第二电极之间，并具有体区和有源区。存储器区域由锗、锑和碲基合金制成，存储器区域中锗的平均百分比高于50％。所述有源区被配置为在与第一存储器逻辑电平相关联的第一稳定状态以及和与第二存储器逻辑电平相关联的第二稳定状态之间切换。有源区在第一下，有源区具有均匀的非晶结构，在第二稳定状态中，有源区具有不同的多晶结构，包括具有第一化学计量的第一部分和具有不同于第一化学计量的第二化学计量的第二部分。
另一实施例提供一种相变存储器器件，其包含：多个存储器单元，每个存储器单元包括如上所述的相变存储器元件。所述存储器器件包括电路元件，所述电路元件被配置为偏置所述存储器单元的所述相变存储器元件且使所寻址的存储器单元的所述相变存储器元件在所述第一稳定状态与所述第二稳定状态之间切换。
又一实施例提供一种用于编程如上所述的相变存储器元件的方法，其包含：选择性地向所述相变存储器元件供应选自第一偏置脉冲和第二偏置脉冲的偏置脉冲，所述第一偏置脉冲使所述存储器元件切换到所述第一稳定状态，并且所述第二偏置脉冲使所述存储器元件切换到所述第二稳定状态；其中第一和第二偏置脉冲具有各自的高度和各自的下降时间，第一脉冲的高度大于第二脉冲的高度，并且第一脉冲的下降时间短于第二脉冲的下降时间。
附图说明
为了理解本发明，现在参照附图仅作为非限制性示例描述其实施例，其中：
图1是相变存储器元件的横截面；
图2A和2B分别是通过图1的相变存储器元件在设置状态和复位状态中的暗场(DF)扫描透射电子显微镜(STEM)获得的图像；
图3示出了温度对的示例性曲线图。图1的相变存储器单元的设置/复位操作期间的时间；
图4是根据实施例的相变存储器元件的横截面；
图5是包括相变存储器元件的非易失性存储器的示意性框图；
图6是根据实施例的在设置状态中编程的图4的存储器相变存储器元件中的离子的相对量的组成相位图。
图7示出了通过由扫描透射电子显微镜(STEM－EELS)执行的电子能量损失光谱获得的图4的相变存储器元件的图像，该相变存储器元件被编程为处于设置状态；
图8是根据一实施例在复位状态中编程的图4的相变存储器元件中的离子的相对量的组成相位图。
图9示出了通过由扫描透射电子显微镜(STEM－EELS)执行的电子能量损失光谱获得的，编程为复位状态的图4的相变存储器元件的图像；
图10和11示出了根据一个实施例的分别在设置和复位状态中对相变存储器元件进行编程的电流脉冲；以及
图12和13是通过扫描透射电子显微镜(STEM－EELS)执行的电子能量损失光谱获得的编程在设置状态中的不同相变存储器元件的图像。
具体实施方式
图4示出了包括与第一电极(也称为加热器13)和第二电极14(也称为上电极14)接触的存储器区域12的相变存储器元件(此后称为存储器元件10)。
如下面详细讨论的，存储器区域12由富Ge的GST合金制成，该合金具有通式GexSbyTez但不是化学计量的。
加热器13具有小宽度(甚至几纳米)并且形成在介电层15中。加热器13和存储器区域12之间的接触区域用18表示。
如图4所示，存储器区域12具有在接触区域18上方的部分12A；部分12A(在图4中由虚线界定)被配置为经历相变且因此形成有源区12A，所述有源区12A由存储器区域12的主体部分12B围绕。
存储器元件10通常耦合到选择元件以形成存储器单元，如图5中所示，其中存储器单元由21指定且选择元件由22指定。
图5示出了包括存储器阵列25的相变存储器20，存储器阵列25包括多个存储单元21。在每个存储器单元21中，存储器元件10和选择元件12(这里示出为开关)是串联耦合的。选择元件12可以通过本领域已知的任何合适的部件来实现，例如二极管，双极晶体管，MOSFET晶体管。
存储单元21通常组织成行和列，并通过多个字线23和多个位线24耦合到行解码器26和列解码器27。解码器26，27使得能够基于地址逻辑信号和或多或少复杂的解码方案来选择存储器单元21；具体地，它们选择耦合到由解码器26，27寻址的一个或多个字线23和一个或多个位线24的存储单元21。
列解码器26和行解码器27耦合到控制单元28和读取/编程单元29。读取/编程单元29可包括编程电路29A和读取/验证电路29B。
编程电路29A被配置为向选定存储器单元21提供编程脉冲(设置或复位脉冲)。为此，它包括电流发生器电路30。读取/验证电路29B连接到选定存储器单元21以用于读取存储在其中的信息(例如，以在每一编程脉冲之后实施验证操作)。可通过将来自一个或多个经适当偏置的存储器单元21的电流与读取电流参考电平(在读取操作期间)或与编程电流参考电平(在检验操作期间)进行比较来执行读取。
如上文所指示，本发明涉及具有富含锗的GST合金的存储器区域12的存储器元件10。
本文中，术语“富Ge的GST”表示其中锗(Ge)是平均组成的主要组分的GST合金。特别地，GST合金中Ge的百分比可以高于50％。体区12B具有平均百分比。
在一个实施例中，可以使用由成分包括70％Ge，10％Sb和20％Te表征的第一合金(称为GST712)。
在另一个实施例中，可以使用由成分包括65％Ge，20％Sb和15％Te表征的第二合金(称为GST621)。
然而，可以使用其它富Ge的GST合金。
以本身已知的方式，GST合金可以包括氮和/或其它残余离子，其不会改变GST合金在离子化学和形态分布方面的基本工作原理和物理特征。
通过研究富Ge的GST合金的性质，本发明人已经发现，如果通过具有缓慢淬火脉冲的编程脉冲在多晶状态中编程，则富Ge GST合金具有局部不同的组成(具有不同化学计量的部分)。因此，富Ge存储器元件10的逻辑电平可以与在有源区中具有多个局部不同成分(局部不同的多晶结构)的多晶结构相关联。
因此，根据实施例，在设置状态中，存储器元件10的有源区12A包括具有第一化学计量的第一部分和具有不同于第一化学计量的第二化学计量的第二部分。
第一部分(以下称为核芯部分31，也参见图7)由局部高浓度的Sb表征；第二部分(以下称为壳部分32)的特征在于局部高浓度的Te。
特别地，核芯部分31中Sb的百分比高于体部分12B中Sb的百分比，壳部分32中Te的百分比高于主体部分12B中Te的百分比。
此外，核芯部分31中Sb的百分比是体部分12B中Sb的百分比的至少两倍；特别地，在第一合金的情况下，核芯部31中Sb的百分比可以是至少四倍。
此外，壳体部分32中Te的百分比至少是本体部分12B中Te的百分比的两倍。
这在图6和图7中显示了存储器元件10，其存储器区域12由上述第一合金制成。
具体地，图6示出了在设置状态中编程的图4的存储器元件10的存储器区域12中的Te、Sb和Ge的相对量的组成相图，而图7示出了所获得的化学图的STEM－EELS图像。
特别地，图6示出了核芯部分31具有富Sb的组分，其中Sb的百分比非常高，高于Ge和Te的百分比，而壳部分32具有富Te的成分，其中Te的百分比比体区12B中的高得多，并且考虑到技术误差和4－5％的测量可变性，对于第一合金的百分比与Ge百分比相当。
图7清楚地示出了在存储器区域12中存在靠近加热器13的芯部分31和壳部分32。因此，芯部分31和壳部分32形成图4的有源区12A。
同样如图7中可见，核心部分31在加热器13上方呈圆顶状延伸，并且壳体部分32在存储器区域12中朝向上部电极14延伸得更深，从而几乎完全包围核心部分31。
核部分31和壳部分32都具有多晶结构。
图8和图9示出了在复位状态中编程的图4的相同存储器元件10的存储器区域12中的Te、Sb和Ge的相对量的组成相图以及所获得的化学图的STEM－EELS图像。
如图9中可见，此处有源区12A形成具有均匀组成的非晶部分33，其中富Sb部分和富Te部分都不再可见。
特别地，如在图8的组成相图中可见的，非晶部分33具有在有源区12A中基本上均匀的组成，具有明确定义的分布，清楚地与体区12B中的分布分开，具有有限的分散。
根据一实施例，在使用中，图5的存储器器件20被配置为产生编程脉冲，所述编程脉冲能够引起存储器元件10在图6和7中所示的多晶微分化学计量状态(设置状态，与第一逻辑值相关联，例如具有逻辑0)与图8和9中所示的非晶均匀分布状态(复位状态，与第二逻辑值相关联，例如具有逻辑1)之间切换。
存储器元件10的设置/复位状态可通过施加缓慢淬火脉冲以获得多晶设置状态和快速淬火脉冲以获得具有均匀组成的非晶复位状态来获得，如图10和11中所示。
举例来说，下表1指示可能的编程脉冲，其中IP，R是设置操作期间的平稳电流，IP，R是复位操作期间的平稳电流，tr，S是设置操作期间的脉冲的上升时间，tr，R是复位操作期间的脉冲的平稳时间，tp，R是复位操作期间的脉冲的平稳时间，tf，S是设置操作期间的脉冲的下降时间，tf，R是复位操作期间的脉冲的下降时间，sls是设置操作期间的脉冲的下降斜率，并且slR是复位操作期间的脉冲的下降斜率。
表1
设置 复位
IP,S/IP,R 50-300μA 100-400μA
tp,S/tp,R 100-200ns 50-300ns
tr,S/tr,R ≤30ns ≤30ns
tf,S/tf,R 2-6μs ≤30ns
sls/slR 45-150μA/μs ≤10μA/ns
特别地，在设置操作期间的平稳电流IP，R通常低于在复位操作期间的平稳电流IP，R。
此外，设置操作期间的下降时间tf，S比复位操作期间的下降时间tf，R长得多。具体地，设置操作期间的下降时间tf，S可以是复位操作期间的下降时间tf，R的至少10倍，例如几乎100倍。
再次参考图5，在控制单元28和编程电路29A的控制下，电流发生器电路30可以产生慢的淬火脉冲以获得多晶的设置状态(图10)，以及产生快的淬火脉冲以获得具有均匀成分的非晶的复位状态(图11)。
特别地，在设置操作中，正电压被施加到第二电极14，从而将Sb离子(带正电的)吸向接触区域18，从而导致芯部31的形成。带负电的Te离子主要保留在核芯部分31的顶部，形成壳体部分32。
测试表明，在设置状态中，核心部分31中的高导电Sb的存在允许存储器元件10表现出增强的导电性。
另一方面，在复位状态中达到的存储器区域12中的均匀的，富含锗的分布允许存储器元件10非常稳定并且具有高保持时间。
存储器元件10包括具有上述强的，非化学计量的，富Ge合金的存储器区域12，存储器元件可编程以在上述设置和复位状态之间切换，因此在保持和可靠性方面具有改进的性能，其可以满足高的汽车要求。
因此，存储器元件10是耐焊接的，使得在焊接之前写入存储器器件10中的任何数据不会丢失。
另外，存储器元件10具有高可缩放性，因为编程电流随着单元面积减小而缩放。
此外，存储器元件10是通用的，因为单极编程适用于MOS或BJT选择器技术。
测试还显示，具有在设置状态中适当编程的富Ge存储器区域12的存储器元件10具有上文独立于所使用的技术所论述的局部不同组成。
例如，图12和13示出了在设置状态中编程的两个不同的存储器元件10′，10″，其具有参考图4描述的一般结构，但是具有由不同技术和材料形成的加热器13。
如图12和13所示，存储器元件10′，10″也具有差分结构，具有富含Sb的核31和富含Te的壳32。
这里，在两个存储器元件10′，10″中，壳体32完全包围相应的核心部分31，当然除了其与加热器13和介电层15接触的面。
最后，清楚的是，可对本文所描述和说明的存储器元件，装置和方法作出许多变化和修改，所有这些变化和修改均属于如所附权利要求书中所界定的本发明的范围内。
例如，即使上面的描述涉及形成在壁结构中的加热器，也可以使用适于加热存储器区域以引起在设置和复位状态之间切换的任何形状的电极。

Claims (19)

1.一种相变存储器元件，包括：
存储器区域，具有体区和有源区，所述存储器区域由锗、锑和碲基合金制成，所述存储器区域中锗的平均百分比高于50％；
第一电极；
第二电极；
其中所述存储器区域布置在所述第一电极和所述第二电极之间；
其中所述存储器区域的所述有源区与所述第一电极相邻并且由所述体区覆盖；
其中所述存储器区域的所述有源区被配置为在与第一存储器逻辑电平相关联的第一稳定状态和与第二存储器逻辑电平相关联的第二稳定状态之间切换；以及
其中所述存储器区域的所述有源区在所述第一稳定状态中具有由所述体区覆盖的均匀的非晶结构，并且在所述第二稳定状态中具有由所述体区覆盖的差异多晶结构，所述差异多晶结构包括具有第一化学计量的第一部分和具有第二化学计量的第二部分，其中所述第二化学计量不同于所述第一化学计量。
2.根据权利要求1所述的相变存储器元件，其中处于所述第二稳定状态的所述第一部分的所述第一化学计量具有第一百分比的锑和第一百分比的碲，并且处于所述第二稳定状态的所述第二部分的所述第二化学计量具有低于所述第一百分比的锑的第二百分比的锑和高于所述第一百分比的碲的第二百分比的碲。
3.根据权利要求2所述的相变存储器元件，其中针对处于所述第二稳定状态的所述有源区的所述第一部分的所述第一化学计量的锑的所述第一百分比高于所述体区中的锑的百分比，并且其中针对处于所述第二稳定状态的所述有源区的所述第二部分的所述第二化学计量的碲的所述第二百分比高于所述体区中的碲的百分比。
4.根据权利要求3所述的相变存储器元件，其中锑的所述第一百分比是所述体区中的锑的百分比的至少两倍。
5.根据权利要求3所述的相变存储器元件，其中碲的所述第二百分比是所述体区中的碲的百分比的至少两倍。
6.根据权利要求1所述的相变存储器元件，其中所述有源区的所述第一部分与所述第一电极相邻。
7.根据权利要求6所述的相变存储器元件，其中所述有源区的所述第二部分覆盖所述有源区的所述第一部分并且与所述有源区的所述第一部分相邻。
8.根据权利要求1所述的相变存储器元件，其中所述有源区的所述第一部分是圆顶形的，并且所述有源区的所述第二部分是壳形的并且至少部分地覆盖并围绕所述圆顶形的所述第一部分。
9.根据权利要求1所述的相变存储器元件，其中所述体区的化学计量在与所述第一存储器逻辑电平相关联的所述第一稳定状态和与所述第二存储器逻辑电平相关联的所述第二稳定状态两者中均相同。
10.一种存储器器件，包括：
多个存储器单元；
其中每个存储器单元包括相变存储器元件，所述相变存储器元件包括：
存储器区域，具有体区和有源区，所述存储器区域由锗、锑和碲基合金制成，所述存储器区域中锗的平均百分比高于50％；
第一电极；
第二电极；
其中所述存储器区域布置在所述第一电极和所述第二电极之间；
其中所述存储器区域的所述有源区与所述第一电极相邻并且由所述体区覆盖；
其中所述存储器区域的所述有源区被配置为在与第一存储器逻辑电平相关联的第一稳定状态和与第二存储器逻辑电平相关联的第二稳定状态之间切换；以及
其中所述存储器区域的所述有源区在所述第一稳定状态中具有被所述体区覆盖的均匀的非晶结构，并且在所述第二稳定状态中具有被所述体区覆盖的差异多晶结构，所述差异多晶结构包括具有第一化学计量的第一部分和具有第二化学计量的第二部分，其中所述第二化学计量不同于所述第一化学计量；以及
电路元件，被配置为偏置所述存储器单元的所述相变存储器元件并且使所寻址的存储器单元的所述相变存储器元件在所述第一稳定状态与第二稳定状态之间切换。
11.根据权利要求10所述的存储器器件，其中所述电路元件被配置为通过以下方式来编程所述相变存储器元件：
选择性地向所述相变存储器元件供应选自第一偏置脉冲和第二偏置脉冲的偏置脉冲；
其中所述第一偏置脉冲使得所述存储器元件在第一稳定状态中切换；
其中所述第二偏置脉冲使得所述存储器元件在第二稳定状态中切换；以及
其中所述第一偏置脉冲和所述第二偏置脉冲具有相应高度和相应下降时间，所述第一偏置脉冲的高度大于所述第二偏置脉冲的高度，并且所述第一偏置脉冲的下降时间短于所述第二偏置脉冲的下降时间。
12.根据权利要求11所述的存储器器件，其中所述第二偏置脉冲的下降时间是所述第一偏置脉冲的下降时间的至少十倍。
13.根据权利要求11所述的存储器器件，其中所述第二偏置脉冲的下降时间是所述第二偏置脉冲的下降时间的约100倍。
14.根据权利要求11所述的存储器器件，其中所述有源区的第一部分与所述第一电极相邻。
15.根据权利要求14所述的存储器器件，其中所述有源区的第二部分覆盖所述有源区的第一部分并且与所述有源区的第一部分相邻。
16.根据权利要求14所述的存储器器件，其中所述有源区的第一部分是圆顶形的，并且所述有源区的第二部分是壳形的并且至少部分地覆盖并且围绕所述圆顶形的第一部分。
17.根据权利要求14所述的存储器器件，其中所述体区的化学计量在与所述第一存储器逻辑电平相关联的所述第一稳定状态以及与所述第二存储器逻辑电平相关联的所述第二稳定状态两者中均相同。
18.根据权利要求11所述的相变存储器元件，其中处于所述第二稳定状态的第一部分的所述第一化学计量具有第一百分比的锑和第一百分比的碲，并且处于所述第二稳定状态的所述第二部分的所述第二化学计量具有低于所述第一百分比的锑的第二百分比的锑和高于所述第一百分比的碲的第二百分比的碲。
19.根据权利要求18所述的相变存储器元件，其中针对处于所述第二稳定状态的所述有源区的第一部分的所述第一化学计量的锑的所述第一百分比高于所述体区中的锑的百分比，并且其中处于所述第二稳定状态的所述有源区的第二部分的所述第二化学计量的碲的所述第二百分比高于所述体区中的碲的百分比。
CN202211513757.1A 2021-11-30 2022-11-29 具有改善的保存特性的相变存储器器件及其相关方法 Pending CN116206652A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IT102021000030293 2021-11-30
IT202100030293 2021-11-30
US17/993,118 US20230170022A1 (en) 2021-11-30 2022-11-23 Phase change memory device with improved retention characteristics and related method
US17/993,118 2022-11-23

Publications (1)

Publication Number Publication Date
CN116206652A true CN116206652A (zh) 2023-06-02

Family

ID=80225450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211513757.1A Pending CN116206652A (zh) 2021-11-30 2022-11-29 具有改善的保存特性的相变存储器器件及其相关方法

Country Status (3)

Country Link
US (1) US20230170022A1 (zh)
EP (1) EP4187540A1 (zh)
CN (1) CN116206652A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946666B2 (en) * 2011-06-23 2015-02-03 Macronix International Co., Ltd. Ge-Rich GST-212 phase change memory materials
US9336878B2 (en) * 2014-06-18 2016-05-10 Macronix International Co., Ltd. Method and apparatus for healing phase change memory devices

Also Published As

Publication number Publication date
US20230170022A1 (en) 2023-06-01
EP4187540A1 (en) 2023-05-31

Similar Documents

Publication Publication Date Title
US7973384B2 (en) Phase change memory cell including multiple phase change material portions
CN101252168B (zh) 具有加热器的相变化储存单元及其制造方法
US7539050B2 (en) Resistive memory including refresh operation
US7688618B2 (en) Integrated circuit having memory having a step-like programming characteristic
CN101770788B (zh) 一种存储装置与用以操作此装置的方法
US7539048B2 (en) Method and apparatus processing variable resistance memory cell write operation
US7701750B2 (en) Phase change device having two or more substantial amorphous regions in high resistance state
US9570169B1 (en) Resistive memory device
US8098517B2 (en) Method of restoring variable resistance memory device
US8289762B2 (en) Double-pulse write for phase change memory
US8036014B2 (en) Phase change memory program method without over-reset
US7701749B2 (en) Multiple level cell phase-change memory devices having controlled resistance drift parameter, memory systems employing such devices and methods of reading memory devices
US20060077706A1 (en) Multilevel phase-change memory, operating method and manufacture method thereof
US20120170359A1 (en) Phase Change Memory With Fast Write Characteristics
KR20070073455A (ko) 상전이 메모리 소자의 멀티-비트 동작 방법
CN102891252A (zh) 富含锗的gst-212相变存储器材料
US7233017B2 (en) Multibit phase change memory device and method of driving the same
US20080019257A1 (en) Integrated circuit with resistivity changing material having a step-like programming characteristitic
US20070267620A1 (en) Memory cell including doped phase change material
JP2009524210A5 (zh)
US7491573B1 (en) Phase change materials for applications that require fast switching and high endurance
US11823741B2 (en) PCRAM analog programming by a gradual reset cooling step
KR20190088196A (ko) 선택 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자
US20070238225A1 (en) Phase change memory with improved temperature stability
CN116206652A (zh) 具有改善的保存特性的相变存储器器件及其相关方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination