KR20110137158A - 전도성 입자 수용홈이 형성된 이방 도전성 필름, 전도성 입자 수용홈이 형성된 에폭시 수지를 사용한 플립 칩 접합방법 및 이를 이용한 플립 칩 패키지 - Google Patents

전도성 입자 수용홈이 형성된 이방 도전성 필름, 전도성 입자 수용홈이 형성된 에폭시 수지를 사용한 플립 칩 접합방법 및 이를 이용한 플립 칩 패키지 Download PDF

Info

Publication number
KR20110137158A
KR20110137158A KR1020100057214A KR20100057214A KR20110137158A KR 20110137158 A KR20110137158 A KR 20110137158A KR 1020100057214 A KR1020100057214 A KR 1020100057214A KR 20100057214 A KR20100057214 A KR 20100057214A KR 20110137158 A KR20110137158 A KR 20110137158A
Authority
KR
South Korea
Prior art keywords
epoxy resin
conductive particle
substrate
stage state
semi
Prior art date
Application number
KR1020100057214A
Other languages
English (en)
Other versions
KR101156177B1 (ko
Inventor
김준기
김세현
김강일
박경남
설현우
이재준
Original Assignee
한국생산기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국생산기술연구원 filed Critical 한국생산기술연구원
Priority to KR1020100057214A priority Critical patent/KR101156177B1/ko
Publication of KR20110137158A publication Critical patent/KR20110137158A/ko
Application granted granted Critical
Publication of KR101156177B1 publication Critical patent/KR101156177B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

본 발명의 전도성 입자 수용홈이 형성된 에폭시 수지를 사용한 플립 칩 접합방법은, 일면에 범프(bump)가 형성된 칩을 일면에 패드가 형성된 기판 상에 전기적으로 연결시켜 접합하는 플립 칩 접합방법에 있어서, 상기 기판 상에 에폭시 수지를 필름 형태로 인쇄하는 단계, 상기 에폭시 수지의 적어도 일부를 B-스테이지 상태로 반경화시키는 단계, 상기 에폭시 수지에 전도성 입자 수용홈을 형성하는 단계, 상기 전도성 입자 수용홈에 전도성 입자를 위치시키는 단계 및 상기 칩 및 상기 기판에 열 및 압력을 가하여 상기 범프 및 상기 패드를 상호 접합시키는 단계를 포함한다.
그리고, 본 발명의 전도성 입자 수용홈이 형성된 에폭시 수지를 사용한 플립 칩 접합방법을 이용한 플립 칩 패키지는, 일면에 패드가 형성된 기판, 일면에 상기 패드와 대응되는 범프가 형성되며, 상기 기판 상에 접합되는 칩 및 표면에 전도성 입자 수용홈이 형성되고, 상기 전도성 입자 수용홈에 위치되는 전도성 입자를 포함하며, 상기 기판 상에 인쇄되어 상기 기판 및 칩을 상호 접합시키는 필름 형태의 에폭시 수지를 포함한다.
또한, 본 발명의 전도성 입자 수용홈이 형성된 이방 도전성 필름은, 전도성 입자 수용홈이 형성되는 필름 형태의 에폭시 수지, 상기 전도성 입자 수용홈에 위치되는 전도성 입자 및 상기 에폭시 수지 상에 필름 형태로 적층되어 상기 전도성 입자 수용홈을 밀폐시키는 커버링 에폭시 수지를 포함한다.

Description

전도성 입자 수용홈이 형성된 이방 도전성 필름, 전도성 입자 수용홈이 형성된 에폭시 수지를 사용한 플립 칩 접합방법 및 이를 이용한 플립 칩 패키지{Anisotropic Conductive Film Having Containing Groove of Conductive Material, Joining Method of Flip Chip Using Epoxy Resin Having Containing Groove of Conductive Material and Flip Chip Package Using the Same}
본 발명은 전도성 입자가 위치되는 전도성 입자 수용홈이 형성된 에폭시 수지를 사용한 플립 칩 접합방법 및 이를 이용한 플립 칩 패키지에 관한 것으로서, 보다 구체적으로는 전도성 입자가 상기 전도성 입자 수용홈에만 위치되도록 함으로써 초 미세피치의 기판 및 칩을 안정적으로 접합시키기 위한 플립 칩 접합방법 및 이를 이용한 플립 칩 패키지에 관한 것이다.
전자패키징에서 칩을 기판에 접합하기 위해 일면에 범프가 형성된 칩을 일면에 패드가 형성된 기판 상에 직접 맞추어 접합하는 방법이 사용되고 있다.
또한, 이 과정에서 기판 및 칩을 상호 접합하기 위한 접착제로는 일반적으로 이방 도전성 접착제(ACA) 또는 이방 도전성 필름(ACF)이 사용되고 있다. 구체적으로, 상기 이방 도전성 접착제는 에폭시 수지인 경우가 일반적이며, 상기 에폭시 수지를 기판에 도포하거나, 필름 형태로 기판에 인쇄한 후 접합하여 경화시키는 방식으로 상기 기판 및 상기 칩을 접합하는 방법이 사용된다.
이와 같은 접합방법을 플립 칩 접합방법이라고 하며, 상기 플립 칩 접합방법에 의해 기핀 및 칩이 접합된 것을 플립 칩 패키지(Flip Chip Package)라 한다.
이하 도면을 참조하여 종래의 기판 및 칩 간의 접합 과정에 대하여 설명하도록 한다.
도 1은 종래의 기판 및 칩을 종래의 이방 도전성 필름을 사용하여 접합하는 첫 번째 과정이 도시된 단면도이다.
도시된 바와 같이, 본 과정에서는 하부의 기판(120) 및 상부의 칩(110)이 서로 접합되는 것으로 예시되며, 기판(120) 상에 이방 도전성 필름(140)이 인쇄된다. 그리고, 상기 이방 도전성 필름(140)에는 복수 개의 전도성 입자(130)가 포함된다.
이후, 기판(120)의 일면에 형성된 패드(120a)와 칩(110)의 일면에 형성된 범프(110a)를 서로 맞추어 열 및 압력을 가하여 압착한다.
도 2는 종래의 기판 및 칩을 종래의 이방 도전성 필름을 사용하여 접합하는 두 번째 과정이 도시된 단면도이다.
도 2를 참조하면, 상기 과정을 거친 하부의 기판(120) 및 상부의 칩(110)이 서로 이방 도전성 필름(140)에 의해 접합된다. 그리고, 기판(120)의 일면에 형성된 패드(120a)와 칩(110)의 일면에 형성된 범프(110a) 사이에는, 전도성 입자(130)가 끼어 동시에 압착되고, 이로 인해 기판(120)의 패드(120a) 및 칩(110)의 범프(110a)는 서로 전기적으로 연결된다.
이와 같이, 일면에 패드가 형성된 기판 및 범프가 형성된 칩을 서로 맞추어 접합하는 방법을 사용함으로써, 공정의 단축과 소형 경량화를 가져오게 되었다.
하지만, 기술이 발전함에 따라 기판 또는 칩은 소형화 및 고집적화되어, 상기 패드 또는 상기 범프 간의 피치(Pitch)가 20㎛이하로 크게 줄어들게 되었다. 이에 따라, 이방 도전성 필름 내에 포함된 전도성 입자가 상기 패드 및 범프의 사이에 끼어 인접한 범프 또는 패드가 서로 도전되는 등의 문제점이 발생하였다. 이하에서 상기 문제점에 대하여 도면을 참조하여 설명한다.
도 3은 고집적화로 패드 또는 범프 간의 피치가 줄어든 기판 및 칩에 브리징 현상 및 오픈 현상이 발생하는 것을 나타낸 단면도이다.
도 3을 참조하면, 상기한 바와 같이 기판(220)의 패드(220a) 및 칩(210)의 범프(210a) 간 피치는 종래에 비해 크게 줄어들어, 이방 도전성 필름(240)에 포함되는 전도성 입자(230)의 크기가 상대적으로 커지게 된 것을 확인할 수 있다.
이로 인해, 전도성 입자(230)가 일정 구간에 뭉쳐 존재할 경우에는, 각 패드(220a) 또는 범프(210a)의 피치 사이에 전도성 입자(230)가 끼게 되어, 인접한 패드(220a) 또는 범프(210a)가 서로 전기적으로 도전되는 브리징(Bridging) 현상이 일어나는 경우가 있다는 문제가 있었다.
또한, 전도성 입자(230)의 밀도가 낮은 부분에서는 칩(210)의 범프(210a) 및 기판(220)의 패드(220a) 사이에 전도성 입자가(230) 끼워지지 않는 오픈(Open) 현상이 일어나는 경우가 있다는 문제가 있었다.
이와 더불어, 패드 및 범프 사이에 직접 끼워지는 전도성 입자는 이방 도전성 필름 내에 포함되는 전체 전도성 입자 중 일부이므로, 재료의 낭비가 있다는 문제가 있었다.
따라서, 이와 같은 문제를 해결할 방법이 요구된다.
본 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 필름 형태로 인쇄되는 에폭시 수지 상에 전도성 입자 수용홈을 형성한 플립 칩 접합방법 및 이를 이용한 플립 칩 패키지를 제공함에 있다.
그리고, 상기 전도성 입자 수용홈을 형성하기 위해, 상기 에폭시 수지는 적어도 일부가 B-스테이지 상태로 반경화되는 플립 칩 접합방법 및 이를 이용한 플립 칩 패키지를 제공함에 있다.
또한, 상기 전도성 입자 수용홈은 다양한 방법에 의해 형성 가능한 플립 칩 접합방법 및 플립 칩 패키지를 제공함에 있다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기한 과정을 해결하기 위한 본 발명의 전도성 입자 수용홈이 형성된 에폭시 수지를 사용한 플립 칩 접합방법은, 전기적으로 연결시켜 접합하는 플립 칩 접합방법에 있어서, 상기 기판 상에 에폭시 수지를 필름 형태로 인쇄하는 단계, 상기 에폭시 수지의 적어도 일부를 B-스테이지 상태로 반경화시키는 단계, 상기 에폭시 수지에 전도성 입자 수용홈을 형성하는 단계, 상기 전도성 입자 수용홈에 전도성 입자를 위치시키는 단계 및 상기 칩 및 상기 기판에 열 및 압력을 가하여 상기 범프 및 상기 패드를 상호 접합시키는 단계를 포함한다.
그리고, 상기 에폭시 수지를 B-스테이지 상태로 반경화시키는 단계는, 인쇄된 상기 에폭시 수지 전체를 B-스테이지 상태로 반경화시키며, 상기 전도성 입자 수용홈을 형성하는 단계는, 상기 패드의 피치(Pitch)에 대응되는 간격의 돌기가 표면에 형성된 롤러를 상기 B-스테이지 상태의 에폭시 수지 상에 회전시킴으로써 상기 전도성 입자 수용홈이 형성되도록 할 수 있다.
또한, 상기 필름 형태로 인쇄되는 에폭시 수지는 솔벤트에 용해된 고상의 에폭시이고, 상기 에폭시 수지를 B-스테이지 상태로 반경화시키는 단계는, 상기 솔벤트를 증발시킴으로써 상기 에폭시 수지가 B-스테이지 상태로 반경화되도록 할 수 있다.
그리고, 상기 에폭시 수지는 자외선에 의해 B-스테이지 상태로 반경화되는 성질을 갖는 패터너블 에폭시이고, 상기 에폭시 수지를 B-스테이지 상태로 반경화시키는 단계는, 상기 에폭시 수지에 자외선을 조사함으로써 상기 에폭시 수지가 B-스테이지 상태로 반경화되도록 할 수 있다.
또한, 상기 에폭시 수지는 자외선에 의해 B-스테이지 상태로 반경화되는 성질을 갖는 패터너블 에폭시이고, 상기 에폭시 수지를 B-스테이지 상태로 반경화시키는 단계는, 상기 에폭시 수지의 일부에 마스크를 부착하고, 상기 에폭시 수지에 자외선을 조사함으로써 상기 에폭시 수지의 상기 일부를 제외한 부분이 B-스테이지 상태로 반경화되도록 하며, 상기 전도성 입자 수용홈을 형성하는 단계는, 상기 마스크를 제거하고, B-스테이지 상태로 반경화되지 않은 상기 에폭시 수지의 상기 일부를 솔벤트로 일정 깊이만큼 제거함으로써 상기 전도성 입자 수용홈이 형성되도록 할 수 있다.
그리고, 상기 전도성 입자를 위치시키는 단계와 상기 범프 및 상기 패드를 상호 접합시키는 단계 사이에는, 상기 전도성 입자 수용홈이 형성된 에폭시 수지 상에 B-스테이지 상태의 커버링 에폭시 수지를 적층하는 단계가 더 포함될 수 있다.
또한, 상기 커버링 에폭시 수지는 솔벤트에 용해된 고상의 에폭시이고, 상기 솔벤트를 증발시킴으로써 상기 커버링 에폭시 수지가 B-스테이지 상태로 반경화될 수 있다.
그리고, 상기 커버링 에폭시 수지는 자외선에 의해 B-스테이지 상태로 반경화되는 성질을 갖는 패터너블 에폭시이고, 자외선을 조사함으로써 상기 커버링 에폭시 수지가 B-스테이지 상태로 반경화될 수 있다.
또한, 상기 전도성 입자 수용홈을 형성하는 단계는, 상기 전도성 입자 수용홈이 상기 패드에 대응되는 위치에만 형성되도록 할 수 있다.
그리고, 상기한 과정을 해결하기 위한 본 발명의 전도성 입자 수용홈이 형성된 에폭시 수지를 사용한 플립 칩 접합방법을 이용한 플립 칩 패키지는, 일면에 패드가 형성된 기판, 일면에 상기 패드와 대응되는 범프가 형성되며, 상기 기판 상에 접합되는 칩 및 전도성 입자 수용홈이 형성되고, 상기 전도성 입자 수용홈에 위치되는 전도성 입자를 포함하며, 상기 기판 상에 인쇄되어 상기 기판 및 칩을 상호 접합시키는 필름 형태의 에폭시 수지를 포함한다.
또한, 상기 에폭시 수지 상에 적층되는 커버링 에폭시 수지를 더 포함할 수 있다.
그리고, 상기 전도성 입자 수용홈은 상기 패드에 대응되는 위치에만 형성될 수 있다.
또한, 상기한 과정을 해결하기 위한 본 발명의 전도성 입자 수용홈이 형성된 이방 도전성 필름은, 전도성 입자 수용홈이 형성되는 필름 형태의 에폭시 수지, 상기 전도성 입자 수용홈에 위치되는 전도성 입자 및 상기 에폭시 수지 상에 필름 형태로 적층되어 상기 전도성 입자 수용홈을 밀폐시키는 커버링 에폭시 수지를 포함한다.
상기한 과제를 해결하기 위한 본 발명의 전도성 입자 수용홈이 형성된 에폭시 수지를 사용한 플립 칩 접합방법 및 이를 이용한 플립 칩 패키지는 다음과 같은 효과가 있다.
첫째, 전도성 입자는 전도성 입자 수용홈에만 균일하게 위치되므로, 기판 및 칩 접합 시 패드 및 범프에 상기 전도성 입자의 브리징 현상 또는 오픈 현상이 발생하지 않아 안정적인 접합이 가능하다는 장점이 있다.
둘째, 상기 전도성 입자 수용홈은 기판의 패드에 대응되는 위치에만 형성될 수 있으므로, 재료의 낭비를 줄일 수 있다는 장점이 있다.
셋째, 상기 전도성 입자 수용홈은 다양한 방법에 의해 형성 가능하므로, 작업 상황에 적합한 방법을 활용 가능하다는 장점이 있다.
넷째, 필름 형태의 에폭시 수지는 B-스테이지 상태로 반경화되므로, 상기 전도성 입자 수용홈을 용이하게 형성할 수 있다는 장점이 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 종래의 기판 및 칩을 종래의 이방 도전성 필름을 사용하여 접합하는 첫 번째 과정이 도시된 단면도;
도 2는 종래의 기판 및 칩을 종래의 이방 도전성 필름을 사용하여 접합하는 두 번째 과정이 도시된 단면도;
도 3은 고집적화로 패드 또는 범프 간의 피치가 줄어든 기판 및 칩에 브리징 현상 및 오픈 현상이 발생하는 것을 나타내는 단면도;
도 4는 본 발명의 일실시예에 따른 플립 칩 접합방법의 기판 및 칩이 서로 접합되는 모습을 나타내는 사시도;
도 5는 본 발명의 에폭시 수지의 여러 반응단계를 나타내는 도면;
도 6은 본 발명의 일실시예에 따른 플립 칩 접합방법의 기판 상에 B-스테이지 상태의 에폭시 수지가 필름 형태로 인쇄된 모습을 나타내는 단면도;
도 7은 본 발명의 일실시예에 따른 플립 칩 접합방법의 에폭시 수지에 롤러를 회전시켜 전도성 입자 수용홈을 형성시키는 과정을 나타내는 단면도;
도 8은 본 발명의 일실시예에 따른 플립 칩 접합방법의 에폭시 수지에 전도성 입자 수용홈이 형성된 모습을 나타내는 단면도;
도 9는 본 발명의 일실시예에 따른 플립 칩 접합방법의 전도성 입자 수용홈에 전도성 입자가 위치된 모습을 나타내는 단면도;
도 10은 본 발명의 일실시예에 따른 플립 칩 접합방법의 에폭시 수지 상에 커버링 에폭시 수지가 더 적층된 모습을 나타내는 단면도;
도 11은 본 발명의 일실시예에 따른 플립 칩 접합방법의 기판 및 칩이 서로 접합된 모습을 나타내는 단면도;
도 12는 본 발명의 일실시예에 따른 플립 칩 접합방법의 전도성 입자 수용홈에 전도성 입자가 위치된 모습의 다른 단면을 나타내는 단면도;
도 13은 본 발명의 다른 실시예에 따른 플립 칩 접합방법의 기판 상에 에폭시 수지가 필름 형태로 인쇄된 모습을 나타내는 단면도;
도 14는 본 발명의 다른 실시예에 따른 플립 칩 접합방법의 에폭시 수지 일부를 마스킹 처리한 후 자외선을 조사하는 모습을 나타내는 단면도;
도 15는 본 발명의 다른 실시예에 따른 플립 칩 접합방법의 에폭시 수지 일부를 제외한 부분이 B-스테이지 상태로 변화된 모습을 나타내는 단면도;
도 16은 본 발명의 다른 실시예에 따른 플립 칩 접합방법의 에폭시 수지 일부를 제외한 부분에 전도성 입자 수용홈이 형성된 모습을 나타내는 단면도;
도 17은 본 발명의 다른 실시예에 따른 플립 칩 접합방법의 전도성 입자 수용홈에 전도성 입자가 위치된 모습을 나타내는 단면도;
도 18은 본 발명의 다른 실시예에 따른 플립 칩 접합방법의 에폭시 수지 상에 커버링 에폭시 수지가 더 적층된 모습을 나타내는 단면도;
도 19는 본 발명의 다른 실시예에 따른 플립 칩 접합방법의 기판 및 칩이 서로 접합된 모습을 나타내는 단면도; 및
도 20은 본 발명의 전도성 입자 수용홈이 형성된 이방 전도성 필름의 모습을 나타내는 단면도이다.
이하 본 발명의 목적이 구체적으로 실현될 수 있는 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 본 실시예를 설명함에 있어서, 동일 구성에 대해서는 동일 명칭 및 동일 부호가 사용되며 이에 따른 부가적인 설명은 생략하기로 한다.
도 4는 본 발명의 일실시예에 따른 플립 칩 접합방법의 기판 및 칩이 서로 접합되는 모습을 나타내는 사시도이다.
도 4를 참조하면, 기판(320)의 패드(320a) 및 칩(310)의 범프(310a)가 서로 대응되는 위치에 형성되어 접합되는 모습이 도시된다.
배경기술에서 상기한 바와 같이, 기판(320)에는 복수의 패드(320a)가 형성되며, 칩(310) 역시 복수의 범프(310a)가 형성된다. 그리고, 패드(320a) 및 범프(310a)는 각각 서로 대응되는 간격으로 형성되고, 칩(310)의 일면에 열 및 압력을 가하여 칩(310) 및 기판(320)을 상호 접합시켜 플립 칩 패키지를 얻게 된다.
이와 같은 접합 과정에서, 칩(310) 및 기판(320)의 접착을 위해 이방성 전도성 접착제(ACA) 또는 이방성 전도성 필름(ACF)이 사용되며, 이는 일반적으로 에폭시 수지가 포함된 형태로 조성된다.
본 발명에서는, 에폭시 수지가 필름 형태로 기판(320) 상에 인쇄되는 방식이 사용되며, 이에 대한 구체적인 설명에 앞서 상기 에폭시 수지의 상태 변화에 대하여 먼저 설명하도록 한다.
도 5는 본 발명의 에폭시 수지의 여러 반응단계를 나타내는 도면이다.
도 5를 참조하면, 에폭시 수지는 A-스테이지, B-스테이지 및 C-스테이지의 3가지 상태를 가질 수 있으며, 각 상태에 대한 구조도가 개략적으로 도시된다.
먼저, A-스테이지 상태의 경우, 반응이 이루어지지 않은 초기 단계를 말한다. A-스테이지는 에폭시 관능기 및 경화제 관능기가 소규모로 연결되며, 각 단위체 간에 서로 연결되는 경향이 적고, 전체적으로 서로 분리되어 있는 것을 확인할 수 있다.
이는 가열에 의해 점도 낮은 액체를 얻을 수 있기 때문에 충전재를 비롯한 무기물과의 우수한 접착을 기대할 수 있다. 즉, 가열에 의해 액상에 가까운 상태를 얻을 수 있는 것이다.
다음으로, B-스테이지 상태의 경우, 반응이 이루어지는 중간 정도의 단계를 말한다. B-스테이지는 에폭시 관능기 및 경화제 관능기가 A-스테이지의 경우에 비해 큰 규모로 연결되며, 각 단위체의 일부가 서로 연결되어 있는 것을 확인할 수 있다.
이는 반응이 일부 이루어져 융점이 A-스테이지의 경우에 비해 다소 높아지며, 실온에서는 고체이나, 가열에 의해 재용융이 가능한 특성을 가진다. 즉, 이와 같은 상태에서는 반복적으로 용융이 가능하며, 이로 인해 반경화 상태를 가질 수 있다는 특징이 있는 것이다.
다음으로, C-스테이지 상태의 경우, 반응이 완결된 후기 단계를 말한다. C-스테이지는 에폭시 관능기 및 경화제 관능기가 규모로 연결되며, 각 단위체가 전체적으로 서로 연결되어 있는 것을 확인할 수 있다.
이는 반응이 완전히 이루어진 상태로서, 불용 및 불융성을 가지며, 에폭시의 특성이 발현되는 상태이다. 즉, 재가열을 통해서도 용융되지 않는 열경화성을 가지는 특징이 있다.
상기와 같은 3가지의 상태 중, 본 발명에서는 상기 에폭시 수지에 전도성 입자가 위치될 수 있는 전도성 입자 수용홈을 형성하기 위해 상기 B-스테이지 상태의 특성을 이용한다.
이하에서는, 이와 같은 본 발명의 핵심이 구체적으로 구현된 실시예를 통하여 본 발명에 대해 자세히 설명하도록 한다.
더불어, 이후 도 12를 제외한 모든 도면은 도 4에 표시된 단면 A-A를 기준으로 작성된 단면도이며, 도 12만이 단면B-B를 기준으로 작성된 단면도이다.
도 6은 본 발명의 일실시예에 따른 플립 칩 접합방법의 기판(320) 상에 B-스테이지 상태의 에폭시 수지(340)가 필름 형태로 인쇄된 모습을 나타내는 단면도이다.
도 6을 참조하면, 에폭시 수지(340)는 기판(320)에 인쇄되어 패드(320a) 상에 위치되는 것을 확인할 수 있다.
본 발명에서는, 먼저 기판(320) 상에 에폭시 수지(340)를 인쇄하는 단계가 수행된다. 이때 인쇄 과정에 사용되는 방법으로는 스크린 프린팅, 스텐실 프린팅, 그라비아, 플렉소 등 다양한 방법이 사용될 수 있다. 그리고, 이와 같은 사항은 일반적으로 주지, 관용된 기술이므로, 이에 관한 자세한 설명은 생략하도록 한다.
한편, 종래에는 기판 및 칩의 전기적 연결을 위한 전도성 입자를 에폭시 수지에 미리 혼합하여 분산시키고, 이를 직접 기판 상에 도포하는 방법이 사용되었다. 하지만, 본 발명에서는 전도성 입자를 미리 혼합하지 않은 상태로 기판(320) 상에 에폭시 수지(340)를 인쇄하게 된다.
이는 이후 형성될 전도성 입자 수용홈에 전도성 입자를 직접 위치시키기 위해서이며, 이에 대해서는 후술한다.
여기서, 기판(320) 상에 인쇄된 직후의 에폭시 수지(340)는 액상의 A-스테이지 상태로서, 이후 에폭시 수지(340)의 적어도 일부를 B-스테이지 상태로 반경화시키는 단계가 수행될 필요가 있다.
이렇게 하는 이유는, 액상의 A-스테이지 상태에서는 에폭시 수지(340)의 형태가 고정되지 않기 때문에, 에폭시 수지(340)에 상기 전도성 입자 수용홈을 형성시킬 수 없기 때문이다. 즉, 에폭시 수지(340)가 일정 이상 경화가 진행된 상태일 경우에만 상기 전도성 입자 수용홈의 모양이 유지될 수 있는 것이다.
더불어, 반응이 완전히 진행되어 C-스테이지 상태로 전환될 경우에는, 재용융이 불가능하기 때문에 이후 칩 및 기판의 접합을 수행할 수 없게 된다. 따라서, 인쇄된 에폭시 수지(340)는 B-스테이지 상태를 가질 필요가 있는 것이다.
여기서, 에폭시 수지(340)를 B-스테이지 상태로 형성하는 방법은 다양하게 이루어질 수 있다.
먼저, 에폭시 수지(340)는 고상 에폭시로 형성되며, 솔벤트에 의해 용해된 형태로 기판(320) 상에 인쇄될 수 있다. 그리고, 이와 같은 상태에서 상기 솔벤트만을 증발시킴으로써, B-스테이지 상태를 가지는 에폭시 수지(340)를 얻을 수 있다.
즉, 고상 에폭시를 용해시켜 액체 상태를 얻고, 용매가 되는 솔벤트를 증발시킴으로써 상기 고상 에폭시를 반경화 상태로 형성할 수 있는 것이다.
또 다른 방법으로는, 자외선에 의해 B-스테이지 상태로 반경화되는 성질을 갖는 패터너블 에폭시를 사용할 수 있다.
상기 패터너블 에폭시란, 자외선에 의해 반응하여 반경화 상태를 형성함에 따라 다양한 패턴을 형성할 수 있는 에폭시를 말하며, 이는 다양한 방법으로 조성될 수 있다.
그 중 한 가지로, 3-글리시독시프로필트리메톡시실란(3-glycidoxypropyltrimethoxysilane) 및 게르마늄 테트라에톡시드(Germanium tetraethoxide)를 각각 7:3의 몰분율로 혼합된 조성을 가지는 에폭시 수지를 예로 들 수 있다. 이와 같은 에폭시 수지는 자외선에 의해 반응하여 B-스테이지 상태로 전환되는 성질을 가진다.
이와 같이, 상기한 예시 외에도 에폭시 수지(340)를 B-스테이지 상태로 형성하는 방법은 다양하게 이루어질 수 있다.
특히 본 실시예에서는, 기판(320) 상에 인쇄된 에폭시 수지(340) 전체를 B-스테이지 상태로 반경화시키게 된다. 이는 전도성 입자 수용홈을 기계적인 방법으로 형성시키기 위함이며, 이에 대해서는 이어서 설명하도록 한다.
도 7은 본 발명의 일실시예에 따른 플립 칩 접합방법의 에폭시 수지(340)에 롤러(400)를 회전시켜 전도성 입자 수용홈(345)을 형성시키는 과정을 나타내는 단면도이다.
도 7을 참조하면, 롤러(400)의 돌기(410)에 의해 에폭시 수지(340)에 전도성 입자 수용홈(345)이 형성되는 모습이 도시된다.
배경기술에서 설명한 바와 같이, 종래에는 기판(320) 상에 인쇄된 필름 형태의 에폭시 수지(340)에 전도성 입자를 미리 무작위로 혼합하고 분산시켜 인쇄하는 방법이 사용되었다. 하지만, 이와 같은 방법은 상기 전도성 입자를 균일한 밀도록 분산시키는 것에 한계가 있었으며, 이로 인해 칩 및 기판을 접합할 때 오픈 및 브리징 현상이 발생하였다.
따라서, 이와 같은 문제를 해결하기 위해, 본 발명에서는 전도성 입자를 분산시키는 별도의 공정을 생략시키고, 처음부터 상기 전도성 입자를 에폭시 수지(340)에 고르게 분포시키기 위한 목적으로 전도성 입자 수용홈(345)를 형성하는 단계가 수행된다.
결과적으로, 전도성 입자는 에폭시 수지(340) 내에 균일한 밀도로 분포되며, 칩 및 기판 접합 시 안정적인 접합을 이룰 수 있게 되는 것이다. 또한, 역시 다양한 방법으로 전도성 입자 수용홈(345)을 인쇄된 에폭시 수지(340)에 형성시킬 수 있다.
상기한 바와 같이, 본 실시예에서 에폭시 수지(340)는 전체적으로 B-스테이지 상태를 가지며, 이에 따라 기계적인 방법을 사용하여 전도성 입자 수용홈(345)을 형성할 수 있다.
구체적으로, 본 실시예에서는 기판(320)의 패드(320a)의 피치(Pitch)에 대응되는 간격의 돌기(410)가 표면에 형성된 롤러(400)를 에폭시 수지(340) 상에 회전시키는 방법이 사용된다. 이때, 에폭시 수지(340)는 B-스테이지 상태이므로, 돌기(410)에 의해 용이하게 홈이 형성된다.
그리고, 돌기(410)는 기판(320)의 패드(320)의 피치와 대응되지 않는다고 하더라도 전도성 입자를 고르게 분포시키는 목적을 달성할 수는 있으나, 접합 신뢰도를 상승키기기 위해 기판(320)의 패드(320)의 피치에 정확히 대응시키는 것이 바람직하다.
도 8은 본 발명의 일실시예에 따른 플립 칩 접합방법의 에폭시 수지(340)에 전도성 입자 수용홈(345)이 형성된 모습을 나타내는 단면도이다.
도 8을 참조하면, 전도성 입자 수용홈(345)는 각 패드(320a)에 대응되는 위치에 형성된다.
상기와 같이, 에폭시 수지(340)에 전도성 입자 수용홈(345)을 형성하는 단계를 거침으로써 롤러(400)의 돌기(410)와 같은 모양의 전도성 입자 수용홈(345)이 에폭시 수지(340) 상에 형성된다.
여기서, 돌기(410)의 모양은 다양하게 형성될 수 있으나, 본 실시예에서의 돌기(410)는 홈을 형성하기 용이하도록 하는 동시에 전도성 입자가 유동되는 것을 방지하기 위하여, 단면이 삼각형 모양을 가진다.
도 9는 본 발명의 일실시예에 따른 플립 칩 접합방법의 전도성 입자 수용홈(345)에 전도성 입자(330)가 위치된 모습을 나타내는 단면도이다.
도 9를 참조하면, 전도성 입자 수용홈(345)에 위치된 전도성 입자(330)는 기판(320)의 패드(320a) 위치와 대응되도록 패드(320a) 상에 구비된다.
에폭시 수지(340)에 전도성 입자 수용홈(345)을 형성하는 단계 이후에는, 전도성 입자 수용홈(345)에 전도성 입자(330)를 위치시키는 단계가 수행된다. 일반적으로, 전도성 입자(330)는 구 형상을 가지며, 전도성 입자 수용홈(345)에 고정되도록 안착된다.
본 단계 역시, 다양한 방법으로 전도성 입자(330)를 전도성 입자 수용홈(345)에 위치시키는 것이 가능하다.
도 10은 본 발명의 일실시예에 따른 플립 칩 접합방법의 에폭시 수지(340) 상에 커버링 에폭시 수지(350)가 더 적층된 모습을 나타내는 단면도이다.
도 10을 참조하면, 전도성 입자(330)는 에폭시 수지(340) 및 커버링 에폭시 수지(350)에 의해 밀폐된다.
일반적으로, 전도성 입자 수용홈(345)에 전도성 입자(330)를 위치시키는 단계 이후에는, 칩(310) 및 기판(320)에 열 및 압력을 가하여 범프(310a) 및 패드(320a)를 상호 접합시키는 단계가 이루어지며, 이에 대해서는 후술한다.
한편, 상기 전도성 입자 수용홈(345)에 전도성 입자(330)를 위치시키는 단계와 상기 칩(310) 및 기판(320)에 열 및 압력을 가하여 범프(310a) 및 패드(320a)를 상호 접합시키는 단계 사이에는, B-스테이지 상태의 커버링 에폭시 수지(350)를 적층하는 단계가 더 포함될 수 있다.
이와 같은 단계를 더 수행하는 이유는, 접합의 안정성을 도모하는 동시에, 공정 중 전도성 입자(330)가 전도성 입자 수용홈(345)에서 이탈하는 것을 방지하기 위해서이다.
구체적으로, 상기 전도성 입자 수용홈(345)에 전도성 입자(330)를 위치시키는 단계만을 수행할 경우에는, 전도성 입자(330)는 외부로 노출되므로 공정 진행 중 이탈될 가능성이 있다.
또한, 이와 같은 상태에서 칩(310) 및 기판(320)을 접합할 경우에는, 전도성 입자(330)가 에폭시 수지(340)의 위쪽에 위치됨으로 인해 칩(310)의 접합면이 에폭시 수지(340) 내로 충분히 파고들지 못할 가능성이 있는 것이다.
따라서, 본 실시예에서는 B-스테이지 상태의 커버링 에폭시 수지(350)를 적층하는 단계가 더 포함된다. 또한, 커버링 에폭시 수지(350) 역시 B-스테이지 상태를 가지는 것이 바람직하며, 이는 이후 칩 접합 시 고열에 의해 용융되었다가 화학반응으로 경화되어야 하기 때문이다.
커버링 에폭시 수지(350)를 B-스테이지 상태로 형성하는 방법은, 상기한 바와 같이, 에폭시 수지(340)를 B-스테이지 상태로 형성하는 방법과 동일한 바, 이하 구체적인 설명은 생략하도록 한다.
즉, 커버링 에폭시 수지(350) 역시 용해된 고상 에폭시에서 솔벤트를 증발시키는 방법 또는 패터너블 에폭시를 사용하는 방법 등이 사용될 수 있다.
도 11은 본 발명의 일실시예에 따른 플립 칩 접합방법의 기판(340) 및 칩(310)이 서로 접합된 모습을 나타내는 단면도이다.
도 11을 참조하면, 칩(310)의 범프(310a) 및 기판(320)의 패드(320a) 사이에는 각각 전도성 입자(330)가 대응되어 위치된다.
모든 단계를 거친 이후, 상기 칩(310) 및 기판(320)에 열 및 압력을 가하여 범프(310a) 및 패드(320a)를 상호 접합시키는 단계가 최종적으로 수행된다.
본 단계에서, 범프(310a) 및 패드(320a) 사이에 전도성 입자(330)가 끼워짐으로 인해, 칩(310) 및 기판(320)은 서로 전기적으로 연결된다. 동시에, 에폭시 수지(340) 및 커버링 에폭시 수지(350)에 의해 칩(310) 및 기판(320)은 서로 기계적으로 접합된다.
도 12는 본 발명의 일실시예에 따른 플립 칩 접합방법의 전도성 입자 수용홈(345)에 전도성 입자(330)가 위치된 모습의 다른 단면을 나타내는 단면도이다.
도 12를 참조하면, 전도성 입자 수용홈(345)은 기판(320)의 패드(320a) 위치에만 형성된 모습이 도시된다.
본 발명에 있어서, 전도성 입자 수용홈(345)은 에폭시 수지(340)에 균일하게 형성될 수 있음은 이미 확인하였으며, 이때 전도성 입자 수용홈(345)은 특히 기판(320)의 패드(320a) 위치에만 형성될 수 있다.
즉, 칩(310) 및 기판(320)의 접합은 범프(310a) 및 패드(320a)에 의해 이루어지므로, 이에 해당하는 면적을 제외한 다른 위치에는 전도성 입자(330)가 위치되지 않아도 무방하다.
따라서, 기판(320)의 패드(320a) 위치에만 전도성 입자 수용홈(345)을 형성하여 불필요한 재료의 낭비를 줄일 수 있는 것이다.
즉, 도시된 그림은 도 4의 B-B 절단면을 나타낸 것으로서, 패드(320a)를 제외한 중앙 부분에는 전도성 입자 수용홈(345)이 형성되지 않은 것을 확인할 수 있다.
이상으로, 본 발명의 일실시예를 통해 플립 칩 패키지를 얻는 방법을 설명하였으며, 이하에서는 본 발명의 다른 실시예를 통해 플립 칩 패키지를 얻는 과정을 설명하도록 한다.
그리고, 이하 설명할 다른 실시예 역시 상기한 일실시예와 전체적인 구성 및 작용은 동일한 바, 이하 차이점을 중심으로 설명하도록 한다.
도 13은 본 발명의 다른 실시예에 따른 플립 칩 접합방법의 기판(520) 상에 에폭시 수지(540)가 필름 형태로 인쇄된 모습을 나타내는 단면도이다.
도 13을 참조하면, 에폭시 수지(540)는 기판(520)에 인쇄되어 패드(520a) 상에 위치되는 것을 확인할 수 있다.
본 실시예에서도 마찬가지로, 기판(520) 상에 에폭시 수지(540)가 인쇄되는 것은 상기 일실시예의 경우와 동일하나, 본 실시예의 경우 상기 일실시예와 달리 에폭시 수지(540)의 일부만이 B-스테이지 상태로 반경화된다는 차이점을 가진다.
이를 위하여, 기판(540)에 인쇄되는 에폭시 수지(540)는 패터너블 에폭시로 형성된다. 즉, 본 실시예의 경우, 솔벤트에 용해된 고상 에폭시가 사용되지 않는 것이다.
본 도면에 있어서, 기판(520)에 인쇄된 에폭시 수지(540)는 아직 B-스테이지 상태로 반경화되지 않은 상태를 가진다.
도 14는 본 발명의 다른 실시예에 따른 플립 칩 접합방법의 에폭시 수지(540) 일부를 마스킹 처리한 후 자외선을 조사하는 모습을 나타내는 단면도이다.
도 14를 참조하면, 에폭시 수지(540)의 전도성 입자 수용홈이 형성될 위치에는 마스크(560)가 부착된다.
본 실시예에서, 에폭시 수지(540)는 패터너블 에폭시로 형성되는 바, B-스테이지 상태를 갖도록 하기 위해서는 자외선을 조사하여야 할 필요가 있다.
하지만, 본 실시예의 경우 에폭시 수지(540) 일부만을 B-스테이지 상태로 반경화시켜야 하므로, 자외선을 차단할 수 있는 마스크(560)가 사용된다. 구체적으로, 이후 형성될 전도성 입자 수용홈 위치에 대응되는 위치에 마스크(560)를 부착한 이후, 자외선을 조사하게 된다.
도 15는 본 발명의 다른 실시예에 따른 플립 칩 접합방법의 에폭시 수지(540) 일부를 제외한 부분이 B-스테이지 상태로 변화된 모습을 나타내는 단면도이다.
도 15를 참조하면, 마스크(560)가 부착된 위치를 제외한 부분만이 B-스테이지 상태로 변화된 모습이 도시된다.
상기와 같이 에폭시 수지(540)에 마스크(560)를 부착하고 자외선을 조사하는 과정을 수행한 뒤, 마스크(560)를 제거한다.
결과적으로, 마스크(560)가 부착되지 않았던 부분은 자외선에 의해 반응하여 B-스테이지 상태로 반경화되나, 마스크(560)에 의해 자외선을 차단받은 부분은 에폭시 수지(540) 인쇄 시의 액체 상태를 유지하게 된다.
특히 본 실시예에서, 마스크(560)는 전도성 입자 수용홈이 형성될 위치에 부착하였으므로, 패드(520a)에 대응되는 부분을 제외한 제1부분(540a)은 B-스테이지 상태로 반경화되며, 패드(520a)에 대응되는 제2부분(540b)는 액체 상태를 갖는다.
도 16은 본 발명의 다른 실시예에 따른 플립 칩 접합방법의 에폭시 수지(540) 일부를 제외한 부분에 전도성 입자 수용홈(545)이 형성된 모습을 나타내는 단면도이다.
도 16을 참조하면, 액체 상태의 제2부분(540b)의 일정 깊이만큼 전도성 입자 수용홈(545)이 형성된다.
상기 과정을 마친 후, 에폭시 수지(540)에 솔벤트를 사용하여 전도성 입자 수용홈(545)을 형성하는 과정이 수행된다.
본 과정에서, 인쇄된 에폭시 수지(540)를 솔벤트에 노출시키게 되면, B-스테이지 상태를 갖지 않는 제2부분(540b)은 솔벤트에 의해 식각되며, 이로 인해 제2부분(540b)은 제1부분(540a)에 비하여 함몰된 형태를 갖는다. 즉, 이와 같은 방법으로 제2부분 (540b) 상에 전도성 입자 수용홈(545)을 형성할 수 있는 것이다.
한편, 제2부분(540b)을 솔벤트에 과도하게 노출시킬 경우에는 필요 이상으로 깊이가 깊어질 수 있으므로, 일정 깊이만큼 전도성 입자 수용홈(545)을 형성시킬 수 있도록 적절한 공정제어가 필요하다.
도 17은 본 발명의 다른 실시예에 따른 플립 칩 접합방법의 전도성 입자 수용홈(545)에 전도성 입자(530)가 위치된 모습을 나타내는 단면도이다.
도 17을 참조하면, 전도성 입자 수용홈(545)에 위치된 전도성 입자(530)는 기판(520)의 패드(520a) 위치와 대응되도록 패드(520a) 상에 구비된다.
본 실시예에서, 전도성 입자 수용홈(545)에 전도성 입자(530)가 위치되는 단계로부터 이하 단계에 있어서는, 상기한 일실시예와 동일한 바, 구체적인 설명은 생략하도록 한다.
본 단계에 의해, 전도성 입자(530)는 패드(520a)에 대응되는 위치에 구비된다.
도 18은 본 발명의 다른 실시예에 따른 플립 칩 접합방법의 에폭시 수지(540) 상에 커버링 에폭시 수지(550)가 더 적층된 모습을 나타내는 단면도이다.
도 18을 참조하면, 전도성 입자(530)는 에폭시 수지(540) 및 커버링 에폭시 수지(550)에 의해 밀폐된다.
본 단계에 의해, 전도성 입자(530)는 외측으로 이탈되지 않도록 고정되며, 이후 칩(510) 및 기판(520)의 접합 과정에서 안정적인 접합을 도모할 수 있다.
도 19는 본 발명의 다른 실시예에 따른 플립 칩 접합방법의 칩(510) 및 기판(520)이 서로 접합된 모습을 나타내는 단면도이다.
도 11을 참조하면, 칩(510)의 범프(510a) 및 기판(520)의 패드(520a) 사이에는 각각 전도성 입자(530)가 대응되어 위치된다.
본 단계에 의해, 범프(510a) 및 패드(520a) 사이에 전도성 입자(530)가 끼워지고, 칩(510) 및 기판(520)은 서로 전기적으로 연결된다. 동시에, 에폭시 수지(540) 및 커버링 에폭시 수지(550)에 의해 칩(510) 및 기판(520)은 서로 기계적으로 접합된다.
이상으로, 각 실시예를 통해 플립 칩 패키지를 제조하는 방법에 대하여 설명하였다. 그리고, 이하에서는 칩 및 기판과는 별도로 제작되며, 전도성 입자 수용홈이 다양한 피치를 가지는 칩의 범프 및 기판의 패드에 대응되는 패턴으로 형성되는 이방 전도성 필름에 대해 설명하도록 한다.
도 20은 본 발명의 전도성 입자 수용홈이 형성된 이방 전도성 필름(600)의 모습을 나타내는 단면도이다.
도 20을 참조하면, 이방 전도성 필름(600)은 필름 형태의 에폭시 수지(640) 및 커버링 에폭시 수지(650)를 포함한다.
상기한 바와 같이, 일반적으로 플립 칩 패키지 제작을 위한 이방 전도성 필름은 에폭시 수지가 기판에 직접 인쇄되는 형태를 가질 수 있다.
한편, 상기 이방 전도성 필름은 기판에 인쇄되지 않은 형태로 별도로 제작되는 것이 가능하다. 즉, 상기 이방 전도성 필름은 액체 형태의 접착제와는 달리 고체성을 가지므로, 필름만으로 별도의 제품으로 제작할 수 있는 것이다.
본 발명의 이방 전도성 필름(600)은, 필름 형태의 에폭시 수지(640) 및 커버링 에폭시 수지(650)를 포함한다. 여기서, 필름 형태의 에폭시 수지(640)에는 일정 패턴으로 전도성 입자 수용홈(645)이 형성되고, 전도성 입자 수용홈(645)에는 전도성 입자(630)가 위치된다.
한편, 상기 설명한 바와 같이 이방 전도성 필름이 기판에 직접 인쇄될 경우에는 커버링 에폭시 수지(650)를 선택적으로 적층할 수 있었으나, 이와 같이 이방 도전성 필름(600)이 별도로 제작될 경우에는 커버링 에폭시 수지(650)가 필수적으로 구비되어야 한다.
이는 이방 도전성 필름(600)이 제품화되어 운송 및 포장 등의 과정을 거치게 될 경우, 전도성 입자(630)가 전도성 입자 수용홈(645)으로부터 이탈되어 제품의 목적을 달성할 수 없기 때문이다.
따라서, 커버링 에폭시 수지(650)는 전도성 입자 수용홈(645)을 밀폐하기 위한 목적으로 필수적으로 적층된다.
그리고, 전도성 입자 수용홈(645)은 다양한 패턴으로 형성될 수 있다. 즉, 칩의 범프 또는 기판의 패드의 다양한 피치에 대응될 수 있도록 여러 가지 제품의 형태로 형성될 수 있는 것이다. 더불어, 전도성 입자 수용홈(645)은 칩의 범프 또는 기판의 패드에 대응되는 위치에만 형성될 수 있음은 물론이다.
결과적으로, 제품의 사용자는 처리할 공정에 적합한 이방 도전성 필름을 구매하여 사용할 수 있다.
이상과 같이 본 발명에 따른 바람직한 실시예를 살펴보았으며, 앞서 설명된 실시예 이외에도 본 발명이 그 취지나 범주에서 벗어남이 없이 다른 특정 형태로 구체화 될 수 있다는 사실은 해당 기술에 통상의 지식을 가진 이들에게는 자명한 것이다. 그러므로, 상술된 실시예는 제한적인 것이 아니라 예시적인 것으로 여겨져야 하고, 이에 따라 본 발명은 상술한 설명에 한정되지 않고 첨부된 청구항의 범주 및 그 동등 범위 내에서 변경될 수도 있다.
310, 510: 칩
310a, 510a: 범프
320, 520: 기판
320a, 520a: 패드
330, 530, 630: 전도성 입자
340, 540, 640: 에폭시 수지
345, 545, 645: 전도성 입자 수용홈
350, 550, 650: 커버링 에폭시 수지
400: 롤러
410: 돌기
560: 마스크
600: 이방 도전성 필름

Claims (13)

  1. 일면에 범프(bump)가 형성된 칩을 일면에 패드가 형성된 기판 상에 전기적으로 연결시켜 접합하는 플립 칩 접합방법에 있어서,
    상기 기판 상에 에폭시 수지를 필름 형태로 인쇄하는 단계;
    상기 에폭시 수지의 적어도 일부를 B-스테이지 상태로 반경화시키는 단계;
    상기 에폭시 수지에 전도성 입자 수용홈을 형성하는 단계;
    상기 전도성 입자 수용홈에 전도성 입자를 위치시키는 단계; 및
    상기 칩 및 상기 기판에 열 및 압력을 가하여 상기 범프 및 상기 패드를 상호 접합시키는 단계;
    를 포함하는 플립 칩 접합방법.
  2. 제1항에 있어서,
    상기 에폭시 수지를 B-스테이지 상태로 반경화시키는 단계는,
    인쇄된 상기 에폭시 수지 전체를 B-스테이지 상태로 반경화시키며,
    상기 전도성 입자 수용홈을 형성하는 단계는,
    상기 패드의 피치(Pitch)에 대응되는 간격의 돌기가 표면에 형성된 롤러를 상기 B-스테이지 상태의 에폭시 수지 상에 회전시킴으로써 상기 전도성 입자 수용홈이 형성되도록 하는 플립 칩 접합방법.
  3. 제2항에 있어서,
    상기 필름 형태로 인쇄되는 에폭시 수지는 솔벤트에 용해된 고상의 에폭시이고,
    상기 에폭시 수지를 B-스테이지 상태로 반경화시키는 단계는,
    상기 솔벤트를 증발시킴으로써 상기 에폭시 수지가 B-스테이지 상태로 반경화되도록 하는 플립 칩 접합방법.
  4. 제2항에 있어서,
    상기 에폭시 수지는 자외선에 의해 B-스테이지 상태로 반경화되는 성질을 갖는 패터너블 에폭시이고,
    상기 에폭시 수지를 B-스테이지 상태로 반경화시키는 단계는,
    상기 에폭시 수지에 자외선을 조사함으로써 상기 에폭시 수지가 B-스테이지 상태로 반경화되도록 하는 플립 칩 접합방법.
  5. 제1항에 있어서,
    상기 에폭시 수지는 자외선에 의해 B-스테이지 상태로 반경화되는 성질을 갖는 패터너블 에폭시이고,
    상기 에폭시 수지를 B-스테이지 상태로 반경화시키는 단계는,
    상기 에폭시 수지의 일부에 마스크를 부착하고, 상기 에폭시 수지에 자외선을 조사함으로써 상기 에폭시 수지의 상기 일부를 제외한 부분이 B-스테이지 상태로 반경화되도록 하며,
    상기 전도성 입자 수용홈을 형성하는 단계는,
    상기 마스크를 제거하고, B-스테이지 상태로 반경화되지 않은 상기 에폭시 수지의 상기 일부를 솔벤트로 일정 깊이만큼 제거함으로써 상기 전도성 입자 수용홈이 형성되도록 하는 플립 칩 접합방법.
  6. 제1항에 있어서,
    상기 전도성 입자를 위치시키는 단계와 상기 범프 및 상기 패드를 상호 접합시키는 단계 사이에는,
    상기 전도성 입자 수용홈이 형성된 에폭시 수지 상에 B-스테이지 상태의 커버링 에폭시 수지를 적층하는 단계가 더 포함되는 플립 칩 접합방법.
  7. 제6항에 있어서,
    상기 커버링 에폭시 수지는 솔벤트에 용해된 고상의 에폭시이고, 상기 솔벤트를 증발시킴으로써 상기 커버링 에폭시 수지가 B-스테이지 상태로 반경화되는 플립 칩 접합방법.
  8. 제6항에 있어서,
    상기 커버링 에폭시 수지는 자외선에 의해 B-스테이지 상태로 반경화되는 성질을 갖는 패터너블 에폭시이고, 자외선을 조사함으로써 상기 커버링 에폭시 수지가 B-스테이지 상태로 반경화되는 플립 칩 접합방법.
  9. 제1항에 있어서,
    상기 전도성 입자 수용홈을 형성하는 단계는,
    상기 전도성 입자 수용홈이 상기 패드에 대응되는 위치에만 형성되도록 하는 플립 칩 접합방법.
  10. 일면에 패드가 형성된 기판;
    일면에 상기 패드와 대응되는 범프가 형성되며, 상기 기판 상에 접합되는 칩; 및
    전도성 입자 수용홈이 형성되고, 상기 전도성 입자 수용홈에 위치되는 전도성 입자를 포함하며, 상기 기판 상에 인쇄되어 상기 기판 및 칩을 상호 접합시키는 필름 형태의 에폭시 수지;
    를 포함하는 플립 칩 패키지.
  11. 제10항에 있어서,
    상기 에폭시 수지 상에 적층되는 커버링 에폭시 수지를 더 포함하는 플립 칩 패키지.
  12. 제10항에 있어서,
    상기 전도성 입자 수용홈은 상기 패드에 대응되는 위치에만 형성된 플립 칩 패키지.
  13. 전도성 입자 수용홈이 형성되는 필름 형태의 에폭시 수지;
    상기 전도성 입자 수용홈에 위치되는 전도성 입자; 및
    상기 에폭시 수지 상에 필름 형태로 적층되어 상기 전도성 입자 수용홈을 밀폐시키는 커버링 에폭시 수지;
    를 포함하는 이방 도전성 필름.
KR1020100057214A 2010-06-16 2010-06-16 전도성 입자 수용홈이 형성된 이방 도전성 필름, 전도성 입자 수용홈이 형성된 에폭시 수지를 사용한 플립 칩 접합방법 및 이를 이용한 플립 칩 패키지 KR101156177B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100057214A KR101156177B1 (ko) 2010-06-16 2010-06-16 전도성 입자 수용홈이 형성된 이방 도전성 필름, 전도성 입자 수용홈이 형성된 에폭시 수지를 사용한 플립 칩 접합방법 및 이를 이용한 플립 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100057214A KR101156177B1 (ko) 2010-06-16 2010-06-16 전도성 입자 수용홈이 형성된 이방 도전성 필름, 전도성 입자 수용홈이 형성된 에폭시 수지를 사용한 플립 칩 접합방법 및 이를 이용한 플립 칩 패키지

Publications (2)

Publication Number Publication Date
KR20110137158A true KR20110137158A (ko) 2011-12-22
KR101156177B1 KR101156177B1 (ko) 2012-06-18

Family

ID=45503567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100057214A KR101156177B1 (ko) 2010-06-16 2010-06-16 전도성 입자 수용홈이 형성된 이방 도전성 필름, 전도성 입자 수용홈이 형성된 에폭시 수지를 사용한 플립 칩 접합방법 및 이를 이용한 플립 칩 패키지

Country Status (1)

Country Link
KR (1) KR101156177B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105632910A (zh) * 2015-03-31 2016-06-01 中国科学院微电子研究所 栅导体层及其制造方法
KR20180107207A (ko) * 2016-05-05 2018-10-01 데쿠세리아루즈 가부시키가이샤 필러 배치 필름
KR20190016571A (ko) * 2016-10-31 2019-02-18 데쿠세리아루즈 가부시키가이샤 필러 함유 필름
KR20190038603A (ko) * 2016-10-18 2019-04-08 데쿠세리아루즈 가부시키가이샤 필러 함유 필름
KR20190057090A (ko) * 2016-11-04 2019-05-27 데쿠세리아루즈 가부시키가이샤 필러 함유 필름
KR20200012743A (ko) * 2018-07-26 2020-02-05 서강일 마이크로 led 검사용 프로브 소켓 디바이스 및 그 제조 방법
WO2021230413A1 (ko) * 2020-05-12 2021-11-18 안성룡 전도체 본딩 방법
CN115746361A (zh) * 2016-10-18 2023-03-07 迪睿合株式会社 含填料膜

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2762813B2 (ja) * 1992-01-30 1998-06-04 日立化成工業株式会社 半導体チップの接続方法
JP4099878B2 (ja) * 1998-10-23 2008-06-11 日立化成工業株式会社 回路部材の実装方法
KR100361640B1 (ko) * 1999-08-30 2002-11-18 한국과학기술원 도포된 이방성 전도 접착제를 이용한 웨이퍼형 플립 칩 패키지 제조방법
KR20090107271A (ko) * 2008-04-08 2009-10-13 엘에스엠트론 주식회사 도전성 입자가 첨가된 언더필 수지 및 이를 이용한 반도체패키징 방법과 반도체 패키지

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105632910A (zh) * 2015-03-31 2016-06-01 中国科学院微电子研究所 栅导体层及其制造方法
KR20180107207A (ko) * 2016-05-05 2018-10-01 데쿠세리아루즈 가부시키가이샤 필러 배치 필름
KR20210074417A (ko) * 2016-05-05 2021-06-21 데쿠세리아루즈 가부시키가이샤 필러 배치 필름
CN115746361A (zh) * 2016-10-18 2023-03-07 迪睿合株式会社 含填料膜
KR20190038603A (ko) * 2016-10-18 2019-04-08 데쿠세리아루즈 가부시키가이샤 필러 함유 필름
CN109804002A (zh) * 2016-10-18 2019-05-24 迪睿合株式会社 含填料膜
KR20230088851A (ko) * 2016-10-18 2023-06-20 데쿠세리아루즈 가부시키가이샤 필러 함유 필름
CN109804002B (zh) * 2016-10-18 2022-11-01 迪睿合株式会社 含填料膜
KR20190016571A (ko) * 2016-10-31 2019-02-18 데쿠세리아루즈 가부시키가이샤 필러 함유 필름
KR20190057090A (ko) * 2016-11-04 2019-05-27 데쿠세리아루즈 가부시키가이샤 필러 함유 필름
US11001686B2 (en) 2016-11-04 2021-05-11 Dexerials Corporation Filler-containing film
KR20220021011A (ko) * 2016-11-04 2022-02-21 데쿠세리아루즈 가부시키가이샤 필러 함유 필름
KR20200012743A (ko) * 2018-07-26 2020-02-05 서강일 마이크로 led 검사용 프로브 소켓 디바이스 및 그 제조 방법
WO2021230413A1 (ko) * 2020-05-12 2021-11-18 안성룡 전도체 본딩 방법
EP4152372A4 (en) * 2020-05-12 2024-05-29 Seong Ryong An CONDUCTOR JOINING PROCESS

Also Published As

Publication number Publication date
KR101156177B1 (ko) 2012-06-18

Similar Documents

Publication Publication Date Title
KR101156177B1 (ko) 전도성 입자 수용홈이 형성된 이방 도전성 필름, 전도성 입자 수용홈이 형성된 에폭시 수지를 사용한 플립 칩 접합방법 및 이를 이용한 플립 칩 패키지
US11270973B2 (en) Adhesive bonding composition and electronic components prepared from the same
KR101230564B1 (ko) 전자 부품과 그 제조 방법
JP2002198394A (ja) 基板へのフリップチップ実装方法
JPWO2008117513A1 (ja) 導電性バンプとその製造方法および電子部品実装構造体
WO2008065926A1 (fr) Structure de montage de composant électronique et procédé de fabrication correspondant
CN104064483B (zh) 半导体装置及其制造方法
JP4510649B2 (ja) 配線基板、多層基板および電子部品実装体の製造方法
US7662664B2 (en) Electronic circuit in a package-on-package configuration and method for producing the same
TW548808B (en) Semiconductor device, method of fabricating the same, and printing mask
CN101238763B (zh) 导电图案的形成方法及布线基板
CN107210287A (zh) 多层基板
TWI245597B (en) Printed circuit boards and method for fabricating the same
JP4416776B2 (ja) パッケージ基板、半導体パッケージ及び半導体パッケージ作製方法
JP3718190B2 (ja) 面実装構造体の形成方法および面実装構造体
JP2004071946A (ja) 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法
JP2007251197A (ja) 半導体装置の製造方法
JP5066208B2 (ja) プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器
CN102209435A (zh) 印刷电路板单元、电子装置和制造印刷电路板的方法
JP2005175020A (ja) 配線基板、電子回路素子およびその製造方法、並びに表示装置
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2009212104A (ja) プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器
JP2007053256A (ja) バンプ付き半導体素子とこれを回路基板に実装した半導体デバイス、これらの製造方法
JP2007208080A (ja) 配線基板、はんだ突起形成方法及び半導体装置の製造方法
JP2006165274A (ja) 半導体装置およびその実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160328

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee