KR20110109862A - 고체 촬상 소자, 촬상 장치 - Google Patents

고체 촬상 소자, 촬상 장치 Download PDF

Info

Publication number
KR20110109862A
KR20110109862A KR1020110023292A KR20110023292A KR20110109862A KR 20110109862 A KR20110109862 A KR 20110109862A KR 1020110023292 A KR1020110023292 A KR 1020110023292A KR 20110023292 A KR20110023292 A KR 20110023292A KR 20110109862 A KR20110109862 A KR 20110109862A
Authority
KR
South Korea
Prior art keywords
region
conductivity type
photoelectric conversion
transistor
contact portion
Prior art date
Application number
KR1020110023292A
Other languages
English (en)
Other versions
KR101693880B1 (ko
Inventor
신야 야마카와
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20110109862A publication Critical patent/KR20110109862A/ko
Application granted granted Critical
Publication of KR101693880B1 publication Critical patent/KR101693880B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

고체촬상소자는, 각 화소에 마련된 광전변환 영역과; 각 화소의 상기 광전변환 영역에 대해 마련된 트랜지스터와; 상기 광전변환 영역과 상기 트랜지스터를 분리하는, 제 1 도전형의 분리 영역과; 상기 광전변환 영역과, 상기 트랜지스터와, 상기 제 1 도전형의 분리 영역이 내부에 형성된, 제 1 도전형의 웰 영역과; 상기 제 1 도전형의 분리 영역상에 형성되고, 상기 제 1 도전형의 웰 영역을 일정 전위에 고정하는 전위를 공급하는 콘택트부와; 상기 콘택트부와 상기 광전변환 영역 사이의 상기 제 1 도전형의 분리 영역 내에, 상기 제 1 도전형의 분리 영역의 표면부터 깊이 방향으로 늘어나 형성되고, 상기 제 1 도전형의 분리 영역과 비교하여 충분히 높은 불순물 농도를 갖는, 제 1 도전형의 불순물 영역을 포함한다.

Description

고체 촬상 소자, 촬상 장치{SOLID-STATE IMAGE PICKUP ELEMENT AND IMAGE PICKUP APPARATUS}
본 발명은, 고체 촬상 소자, 및 고체 촬상 소자를 구비한, 카메라 등의 촬상 장치에 관한 것이다.
반도체를 이용한 고체 촬상 소자(이미지 센서)로서는, 반도체의 pn 접합을 이용한 포토 다이오드를 광전변환 소자로서 구비한 구성이 알려져 있다.
이와 같은 고체 촬상 소자는, 디지털 카메라, 비디오 카메라, 감시용 카메라, 복사기, 팩시밀리 등, 많은 기기에 탑재되어 있다.
그리고, 이와 같은 고체 촬상 소자에는, 주변 회로도 포함하여 CMOS 프로세스로 제조되는, 이른바 CMOS형 고체 촬상 소자가 많이 사용되고 있다.
CMOS형 고체 촬상 소자의 구성의 한 예의 개략 구성도(블록도)를, 도 20에 도시한다.
도 20에 도시하는 바와 같이, 동일한 반도체 기판상에, 매트릭스형상으로 배치된 광전변환을 행하는 복수의 화소(51), 이 화소(51)로부터 신호를 취출하는 수직 신호선(52), 수직 선택 회로(53), 수평 선택/신호 처리 회로(54), 출력 회로(55)를 구비하고 있다. 도면중 56은, 촬상 영역이다.
도 21은 도 20의 CMOS형 고체 촬상 소자의 단위 화소의 회로 구성도를 도시한다.
도 21에 도시하는 바와 같이, 단위 화소는, 광전변환 소자인 포토 다이오드(PD), 전송 트랜지스터(61), 리셋 트랜지스터(62), 증폭 트랜지스터(63), 선택 트랜지스터(64), 수직 신호선(65), 부유 용량 영역(CFD)을 구비하고 있다.
리셋 트랜지스터(62), 전송 트랜지스터(61), 선택 트랜지스터(64)는, 각각, 리셋 라인(RST), 전송 라인(TX), 수평 선택 라인(SEL)에 접속되어 있고, 도 20의 수직 선택 회로(53)로부터의 펄스 신호에 의해 구동된다.
포토 다이오드(PD)는, 그 일단이 그라운드에 접속되어 있고, 입사한 광을 광전변환에 의해 전자(또는 정공)로 변환하여 축적한다. 포토 다이오드(PD)는, 전송 트랜지스터(61)를 통하여 부유 용량 영역(플로팅 디퓨전 영역)(CFD)에 접속되어 있고, 전송 라인(TX)을 온으로 함으로써, 포토 다이오드(PD)로부터의 전하가 부유 용량 영역(CFD)에 전송된다.
부유 용량 영역(CFD)의 한 단은, 증폭 트랜지스터(63)의 게이트 전극에 접속되어 있고, 또한 선택 트랜지스터(64)를 통하여 수직 신호선(65)에 접속되어 있다. 수직 신호선(65)에는, 복수의 단위 화소가 접속되어 있고, 어느 특정한 수직 신호선(65)에 접속된 선택 트랜지스터(64)를 온으로 함에 의해, 소망하는 포토 다이오드로부터의 신호가 출력된다. 수직 신호선(65)은, 정전압으로 바이어스된 트랜지스터(정전류원)(66)에 접속되어 있고, 증폭 트랜지스터(63)와 합쳐서, 이른바 소스 팔로워 회로로 되어 있다.
또한, 이 CMOS형 고체 촬상 소자의 단위 화소의 평면 레이아웃의 한 예를, 도 22에 도시한다.
포토 다이오드(PD)나 트랜지스터를 분리하기 위해, 그들의 주위에는, 도시하지 않지만, p형 웰 영역이 마련되어 있다.
이 예에서는, 다(多)화소화에 수반하여, 종래는 화소 영역의 주변만에서 취하고 있던 웰 콘택트를, 각 화소에서 콘택트를 취하도록 되어 있다. 즉, 금속 배선(69)과 p형 웰 영역을 접속하기 위해, 포토 다이오드를 포함하는 광전변환 영역(67)의 좌상구석에, 웰 콘택트(68)를 마련하고 있다.
여기서, 소자 사이의 분리를 절연체와 p형 영역으로 행하고 있는 경우의 도 22의 X-X'사이의 단면도를, 도 23에 도시한다. 도 23에서는, 상방의 금속 배선층은 생략하고 있다.
기본적으로 소자 사이의 분리는 절연체(76)로 행하고 있지만, 통상은, 절연체(76)의 아래에 p형 영역(77)이 형성되어 있다. 이 p형 영역(77)은, 포토 다이오드의 표면의 p+영역(74)과 합쳐서 웰 콘택트(68)에 접속되어 있다.
도 23에서는, 소자 사이 분리를 절연체(76)와 p형 영역(77)에서 행하고 있지만, 도 24에 마찬가지의 단면도를 도시하는 바와 같이, p형 영역(77)만으로 소자 사이의 분리 영역을 형성할 수도 있다.
이 경우도, 도 23의 경우와 마찬가지로, 소자 사이 분리의 p형 영역(77)과 포토 다이오드 위의 p+영역(74)이, 웰 콘택트(68)에 접속되어 있다.
도 23 및 도 24에 도시한 바와 같이, 소자 분리의 p형 영역(77)은 웰 콘택트(68)에 접속되어 있지만, 이 구성에 있어서, 웰 콘택트(68)로부터 소수(少數)의 캐리어인 전자(e-)가 p형 영역(77)에 주입되는 문제가 알려져 있다(일본 특개2006-32385호 공보를 참조).
도 23 및 도 24에 화살표로 도시하는 바와 같이, 주입된 전자(e-)가 p형 영역(77) 내를 확산하여, 포토 다이오드의 광전변환한 전자가 축적되는 n형 영역(73)에 유입함에 의해, 암전류가 되어, 화질을 열화시킨다는 문제가 있다.
그런데, 회로 구성도를 도 25에 도시하는 바와 같이, 복수의 포토 다이오드가, 부유 용량 영역(CFD), 증폭 트랜지스터(63), 선택 트랜지스터(64)를 공유하는, 이른바 공유 화소 구조도, 널리 사용되고 있다.
도 21에서는, 하나의 증폭 트랜지스터(63)에 하나의 포토 다이오드(PD)가 접속된 구성으로 되어 있음에 대해, 도 25에서는, 하나의 증폭 트랜지스터(63)에 4개의 포토 다이오드(PD1, PD2, PD3, PD4)가 접속된 구성으로 되어 있다. 즉, 4화소로 증폭 트랜지스터(63) 등을 공유하는 구조로 되어 있다. 또한, 전송 트랜지스터(61)는, 화소마다 마련되어 있다.
증폭 트랜지스터 등을 2화소에서 공통하는 구조로 한 경우의 평면 레이아웃의 한 예를, 도 26에 도시한다.
도면중 파선(80)으로 나타내는 범위에서, 2개의 화소의 광전변환 영역(67)이 공통되고, 부유 확산 영역(FD)나 증폭 트랜지스터(63)에 접속되어 있다.
도 23 및 도 24에 도시한, 전자(電子)가 포토 다이오드에 유입하는 문제는, 도 26에 도시하는 바와 같은 복수의 화소를 공유하는 구성에서도, 마찬가지로 생기는 것이다.
여기서, 화소 분리 영역이 절연체와 p형 영역으로 형성된 경우의 도 26의 Y-Y'사이의 단면도를, 도 27에 도시한다. 또한, 화소 분리 영역이 p형 영역만으로 형성된 경우의 도 26의 Y-Y'사이의 단면도를, 도 28에 도시한다.
도 27 및 도 28에서, 광전변환 영역(67)의 표면의 p+영역(74)과는 별개로 형성된 p+영역(78)에, 웰 콘택트(68)가 접속되어 있다. 각 도면의 좌측의 선택 트랜지스터(64)의 n+영역(79)에는, 출력 콘택트(70)가 접속되어 있다.
이 경우도, 웰 콘택트(68)로부터 주입된 전자(e-)가, p형 영역(77)을 통과하고, 포토 다이오드의 n형 영역(73)에 유입하게 된다.
웰 콘택트(68)로부터 주입된 전자(e-)가 포토 다이오드에 유입하는 양상을 도시한 에너지 밴드도를, 도 29에 도시한다.
웰 콘택트(68)에 접속된 부분은, 통상 p+영역(78)으로 형성되어 있지만, 그 주변의 p형 영역(77)은 약 간 p형 불순물 농도가 엷어져 있다. 그 때문에, 웰 콘택트(68)로부터 주입된 전자(e-)는, 그대로 장벽 없이, 도 29중 화살표로 도시하는 바와 같이, 포토 다이오드의 n형 영역(73)에 유입하게 된다.
상술한 문제의 해결을 위해, 본 발명에서는, 웰 콘택트로부터 주입된 전자의 포토 다이오드에의 유입을 억제함에 의해, 암전류의 발생을 저감하여, 양호한 화질을 얻을 수 있는 고체 촬상 소자를 제공하는 것이다. 또한, 이 고체 촬상 소자를 구비한 촬상 장치를 제공하는 것이다.
본 발명의 실시예에 따르 고체 촬상 소자는,
각 화소에 마련된 광전변환 영역과;
각 화소의 광전변환 영역에 대해 마련된 트랜지스터와;
광전변환 영역과 트랜지스터를 분리하는, 제 1 도전형의 분리 영역과;
광전변환 영역과, 트랜지스터와, 제 1 도전형의 분리 영역이 내부에 형성된, 제 1 도전형의 웰 영역과;
제 1 도전형의 분리 영역상에 형성되고, 제 1 도전형의 웰 영역을 일정 전위에 고정하는 전위를 공급하는 콘택트부와;
콘택트부와 광전변환 영역 사이의 제 1 도전형의 분리 영역 내에, 제 1 도전형의 분리 영역의 표면부터 깊이 방향으로 늘어나 형성되고, 제 1 도전형의 분리 영역과 비교하여 충분히 높은 불순물 농도를 갖는, 제 1 도전형의 불순물 영역을 포함한다.
본 발명의 고체 촬상 장치에서, 제 1 도전형의 분리 영역과 비교하여 충분히 높은 불순물 농도를 갖는, 제 1 도전형의 불순물 영역은 콘택트부와 광전변환 영역 사이의 제 1 도전형의 분리 영역 내에 형성된다.
그 결과, 콘택트부로부터 주입되는 소수 캐리어(전자 또는 정공)에 대해, 제 1 도전형의 불순물 영역이 배리어로서 작용하여, 소수 캐리어가 광전변환 영역에 유입하는 것을 억제 또는 방지하는 것이 가능해진다.
따라서, 소수 캐리어의 광전변환 영역에의 유입에 기인하는 암전류의 발생을, 억제 또는 방지하는 것이 가능해진다.
본 발명의 다른 실시예에 따른 고체 촬상 소자는,
각 화소에 마련된 광전변환 영역;
각 화소의 광전변환 영역에 대해 마련되고, 전송 트랜지스터와 증폭 트랜지스터를 적어도 포함하고, 전송 트랜지스터 이외는 복수의 화소의 상기 광전변환 영역에 대해 공통으로 형성되어 있는, 트랜지스터;
광전변환 영역과 트랜지스터를 분리하는, 제 1 도전형의 분리 영역;
광전변환 영역과, 트랜지스터와, 제 1 도전형의 분리 영역이 내부에 형성된, 제 1 도전형의 웰 영역;
제 1 도전형의 분리 영역상에 형성되고, 제 1 도전형의 웰 영역을 일정 전위에 고정하는 전위를 공급하는 콘택트부;
또한, 콘택트부와 광전변환 영역 사이의 제 1 도전형의 분리 영역 내에 형성된, 콘택트로부터 주입되는 소수 캐리어에 대한 배리어를 포함한다.
본 발명의 촬상 장치에 따르면, 배리어는 콘택트부와 광전변환 영역 사이의 제 1 도전형 분리 영역내에 형성되고, 콘택트부로부터 주입되는 소수 캐리어에 대향하여 마련된다.
배리어의 존재로 인해 광전변환 영역으로 소수 캐리어의 유입을 억제하거나 방지하는 것이 가능하다.
따라서 소수 캐리어가 광전변환 영역으로 유입됨으로 인한 암전류의 생성을 억제하거나 방지할 수 있다.
본 발명의 또한 다른 실시예에 따른 촬상 장치는, 각 화소에 마련된 광전변환 영역과; 각 화소의 광전변환 영역에 대해 마련된 트랜지스터와; 광전변환 영역과 트랜지스터를 분리하는, 제 1 도전형의 분리 영역과; 광전변환 영역과, 트랜지스터와, 제 1 도전형의 분리 영역이 내부에 형성된, 제 1 도전형의 웰 영역과; 제 1 도전형의 분리 영역상에 형성되고, 제 1 도전형의 웰 영역을 일정 전위에 고정하는 전위를 공급하는 콘택트부와; 콘택트부와 광전변환 영역 사이의 제 1 도전형의 분리 영역 내에, 제 1 도전형의 분리 영역의 표면부터 깊이 방향으로 늘어나 형성되고, 제 1 도전형의 분리 영역과 비교하여 충분히 높은 불순물 농도를 갖는, 제 1 도전형의 불순물 영역을 포함하는 고체 촬상 장치와;
입사광을 집광하는 집광 광학부와,
고체 촬상 소자에서 광전변환되어 얻어진 신호를 처리하는 신호 처리부를 포함하는 것이다.
본 발명의 또 다른 실시예에 따른 촬상 장치는, 각 화소에 마련된 광전변환 영역; 각 화소의 광전변환 영역에 대해 마련되고, 전송 트랜지스터와 증폭 트랜지스터를 적어도 포함하고, 전송 트랜지스터 이외는 복수의 화소의 상기 광전변환 영역에 대해 공통으로 형성되어 있는, 트랜지스터; 광전변환 영역과 트랜지스터를 분리하는, 제 1 도전형의 분리 영역; 광전변환 영역과, 트랜지스터와, 제 1 도전형의 분리 영역이 내부에 형성된, 제 1 도전형의 웰 영역; 제 1 도전형의 분리 영역상에 형성되고, 제 1 도전형의 웰 영역을 일정 전위에 고정하는 전위를 공급하는 콘택트부; 또한, 콘택트부와 광전변환 영역 사이의 제 1 도전형의 분리 영역 내에 형성된, 콘택트로부터 주입되는 소수 캐리어에 대한 배리어를 포함하는 고체 촬상 장치와,
입사광을 집광하는 집광 광학부와,
고체 촬상 소자에서 광전변환되어 얻어진 신호를 처리하는 신호 처리부를 포함하는 것이다.
본 발명의 또한 다른 실시예와 또 다른 실시예에 따르면, 촬상 장치는 본 발명의 실시예의 고체 촬상 장치 또는 다른 실시예의 고체 촬상장치를 포함한다. 따라서
따라서, 소수 캐리어의 광전변환 영역에의 유입에 기인하는 암전류의 발생을, 억제 또는 방지하는 것이 가능해진다.
상술한 본 발명의 다른 고체 촬상 소자의 구성에 의하면, 소수 캐리어가 광전변환 영역에 유입하는 것을 억제 또는 방지하는 것이 가능하기 때문에, 고화질의 촬상 장치 및 이를 포함하는 고화질의 촬상 장치를 실현할 수 있다.
도 1은 본 발명의 제 1의 실시의 형태의 고체 촬상 소자의 개략 구성도(주요부의 평면도).
도 2는 도 1의 고체 촬상 소자의 화소의 회로 구성도.
도 3은 도 1의 주요부의 확대도.
도 4는 도 1의 A-A'사이의 단면도.
도 5는 도 3의 B-B'사이의 단면도.
도 6은 도 5의 단면에서의 에너지 밴드도.
도 7은 본 발명의 제 2의 실시의 형태의 고체 촬상 소자의 개략 구성도(주요부의 평면도).
도 8은 도 7의 웰 콘택트부근의 확대도.
도 9는 본 발명의 제 3의 실시의 형태의 고체 촬상 소자의 주요부의 평면도.
도 10은 도 9의 C-C'사이의 단면도.
도 11은 본 발명의 제 4의 실시의 형태의 고체 촬상 소자의 주요부의 평면도.
도 12는 도 11의 D-D'사이의 단면도.
도 13은 본 발명의 제 5의 실시의 형태의 고체 촬상 소자의 주요부의 평면도.
도 14는 도 13의 E-E'사이의 단면도.
도 15는 본 발명의 제 6의 실시의 형태의 고체 촬상 소자의 주요부의 평면도.
도 16은 도 15의 구성의 일부를 변경한 구성을 도시하는 도면.
도 17은 본 발명의 제 7의 실시의 형태의 촬상 장치의 개략 구성도(블록도).
도 18의 A는 시뮬레이션을 행한 구조의 도면, B는 도 18의 A의 Z-Z'에서의 포텐셜도.
도 19는 포텐셜 배리어의 크기와, p+영역에 유입하는 전자수의 상대치와의 관계를 도시하는 도면.
도 20은 CMOS형 고체 촬상 소자의 구성의 한 예의 개략 구성도(블록도).
도 21은 도 20의 CMOS형 고체 촬상 소자의 단위 화소의 회로 구성도.
도 22는 CMOS형 고체 촬상 소자의 단위 화소의 평면 레이아웃의 한 예를 도시하는 도면.
도 23은 소자 사이의 분리를 절연체와 p형 영역으로 행하고 있는 경우의 도 22의 X-X'사이의 단면도.
도 24는 소자 사이의 분리를 p형 영역만으로 행하고 있는 경우의 도 22의 X-X'사이의 단면도.
도 25는 공유 화소 구조의 CMOS형 고체 촬상 소자의 회로 구성도.
도 26은 증폭 트랜지스터 등을 2화소에서 공통하는 구조로 한 경우의 평면 레이아웃의 한 예를 도시하는 도면.
도 27은 화소 분리 영역이 절연체와 p형 영역으로 형성된 경우의 도 26의 Y-Y'사이의 단면도.
도 28은 화소 분리 영역이 p형 영역만으로 형성된 경우의 도 26의 Y-Y'사이의 단면도.
도 29는 웰 콘택트로부터 주입된 전자가 포토 다이오드에 유입하는 양상을 도시한 에너지 밴드도.
이하, 발명을 실시하기 위한 최선의 형태(이하, 실시의 형태라고 한다)에 관해 설명한다.
또한, 설명은 이하의 순서로 행한다.
1. 본 발명의 개요
2. 제 1의 실시의 형태
3. 제 2의 실시의 형태
4. 제 3의 실시의 형태
5. 제 4의 실시의 형태
6. 제 5의 실시의 형태
7. 제 6의 실시의 형태
8. 제 7의 실시의 형태
<1. 본 발명의 개요>
구체적인 실시의 형태의 설명에 앞서서, 본 발명의 개요에 관해 설명한다.
본 발명의 고체 촬상 소자는, 이하의 구성으로 한다.
각 화소에 마련된 광전변환 영역과, 각 화소의 광전변환 영역에 대해 마련된 트랜지스터와, 광전변환 영역과 트랜지스터를 분리하는, 제 1 도전형의 분리 영역을 포함한다.
또한, 광전변환 영역과, 트랜지스터와, 제 1 도전형의 분리 영역이 내부에 형성된, 제 1 도전형의 웰 영역을 포함하고, 제 1 도전형의 분리 영역상에 형성되고, 제 1 도전형의 웰 영역을 일정 전위에 고정하는 전위를 공급하는 콘택트부를 포함한다.
또한, 콘택트부와 광전변환 영역 사이의 제 1 도전형의 분리 영역 내에, 제 1 도전형의 분리 영역의 표면부터 깊이 방향으로 늘어나 형성되고, 제 1 도전형의 분리 영역과 비교하여 충분히 높은 불순물 농도를 갖는, 제 1 도전형의 불순물 영역을 포함한다.
본 발명의 다른 고체 촬상 소자는, 이하의 구성으로 한다.
각 화소에 마련된 광전변환 영역을 포함한다.
또한, 각 화소의 광전변환 영역에 대해 마련되고, 전송 트랜지스터와 증폭 트랜지스터를 적어도 포함하고, 전송 트랜지스터 이외는 복수의 화소의 상기 광전변환 영역에 대해 공통으로 형성되어 있는, 트랜지스터를 포함한다.
또한, 광전변환 영역과 트랜지스터를 분리하는, 제 1 도전형의 분리 영역을 포함하고, 광전변환 영역과, 트랜지스터와, 제 1 도전형의 분리 영역이 내부에 형성된, 제 1 도전형의 웰 영역을 포함한다.
또한, 제 1 도전형의 분리 영역상에 형성되고, 제 1 도전형의 웰 영역을 일정 전위에 고정하는 전위를 공급하는 콘택트부를 포함한다.
또한, 콘택트부와 광전변환 영역 사이의 제 1 도전형의 분리 영역 내에 형성된, 콘택트로부터 주입되는 소수 캐리어에 대한 배리어를 포함한다.
본 발명의 고체 촬상 소자는, 상술한 구성으로 함에 의해, 콘택트부로부터 주입되는 소수 캐리어(전자 또는 정공)에 대해, 제 1 도전형의 불순물 영역이 배리어로서 작용한다. 본 발명의 다른 고체 촬상 소자는, 상술한 구성으로 함에 의해, 콘택트부로부터 주입되는 소수 캐리어(전자 또는 정공)에 대해, 배리어가 형성되어 있다.
이 때문에, 소수 캐리어가 광전변환 영역에 유입하는 것을 억제 또는 방지하는 것이 가능해진다.
따라서, 소수 캐리어의 광전변환 영역에의 유입에 기인하는 암전류의 발생을 억제 또는 방지하는 것이 가능해진다.
그리고, 본 발명의 촬상 장치는, 상기 본 발명의 고체 촬상 소자의 구성의 고체 촬상 소자와, 입사광을 집광하는 집광 광학부와, 고체 촬상 소자에서 광전변환되어 얻어진 신호를 처리하는 신호 처리부를 포함하는 구성으로 한다.
그리고, 본 발명의 촬상 장치는, 상기 본 발명의 다른 고체 촬상 소자의 구성의 고체 촬상 소자와, 입사광을 집광하는 집광 광학부와, 고체 촬상 소자에서 광전변환되어 얻어진 신호를 처리하는 신호 처리부를 포함하는 구성으로 한다.
이에 의해, 소수 캐리어의 광전변환 영역에의 유입에 기인하는 암전류의 발생을 억제 또는 방지하는 것이 가능해지기 때문에, 고화질의 촬상 장치를 실현할 수 있다.
본 발명의 원리에 관해, 시뮬레이션 결과를 이용하여 설명한다.
시뮬레이션을 행한 구조의 도면을, 도 18의 A에 도시한다.
도 18의 A에 도시하는 바와 같이, 왼편의 p영역과, 오른편의 불순물 농도의 p+영역을 접합한 구조로 하였다.
우선, 전자를 p영역에 배치하고, 소수 캐리어로서 확산을 시킨다. 이 때, 완화 시간은 충분히 길다고 가정한다.
도 18의 A의 Z-Z'에서의 포텐셜도를, 도 18의 B에 도시한다.
도 18의 B에 도시하는 바와 같이, p영역과 그 우측의 p+영역 사이에는, 전자에 대한 포텐셜 배리어가 형성된다. 그리고, 포텐셜 배리어의 크기를 0meV로부터 75meV까지 바꾸어서, 각각 시뮬레이션을 행하고, p+영역에 전자가 어느 정도 들어왔는지에 의해, 포텐셜 배리어의 효과를 확인하였다.
시뮬레이션의 결과로서, 포텐셜 배리어의 크기와, p+영역에 유입하는 전자수의 상대치와의 관계를, 도 19에 도시한다.
도 19로부터, 포텐셜 배리어가 없는 경우(0meV)의 전자 유입량을 1로 하였을 때, 30meV에서는 약 0.7배, 60meV에서는 약 0.5배로, 전자의 유입이 억제되어 있다.
이러한 배리어에 상당하는 p+영역과 p영역과의 농도차를 생각한 경우, Si의 진성(眞性) 레벨과 p형의 준-페르미(quasi-Fermi) 레벨의 차와 불순물 농도의 관계는, 하기 식(1)이 된다.
Ei-Efp=kBTln(NA/ni) … (1)
여기서, Ei는 Si의 진성 레벨, Efp는 p형 Si의 준-페르미 레벨, kB는 볼쯔만 정수, T는 온도(K), NA는 불순물 밀도, ni는 Si의 진성 밀도를, 각각 나타낸다.
이 식(1)에서 계산하면, T=300K에서는, 불순물의 농도를 5배로 변화시키면 약 42meV의 배리어를 형성하고, 불순물의 농도를 1자릿수(桁) 증가시키면 약 60meV의 배리어를 형성하는 것을 알 수 있다.
이 결과와 도 19의 결과를 합치면, p+영역의 농도를 1자릿수 증가시킴에 의해, 그곳에 유입하는 전자의 양을 약 반분으로 감소시킬 수 있음을 알 수 있다.
상술한 시뮬레이션은, 제 1 도전형의 불순물 영역을 배리어로서 형성한 구성에 관해 설명하였다.
제 1 도전형의 분리 영역과 비교하여 낮은 포텐셜을 갖는 영역을 배리어로서 형성한 구성에서도, 마찬가지로, 포텐셜 배리어의 크기에 대응하여, 유입하는 전자의 양을 감소시킬 수 있다.
<2. 제 1의 실시의 형태>
계속해서, 본 발명의 구체적인 실시의 형태를 설명한다.
본 발명의 제 1의 실시의 형태의 고체 촬상 소자의 개략 구성도(주요부의 평면도)를, 도 1에 도시한다. 도 1은, 고체 촬상 소자의 촬상 영역의 일부(세로 2화소×가로 4화소)의 평면도를 도시하고 있다.
또한, 고체 촬상 소자의 전체 구성은, 도 20에 도시한 구성과 마찬가지로 할 수 있다.
도 1에 도시하는 바와 같이, 각 화소에서, 포토 다이오드를 포함하는 광전변환 영역(17)이 형성되어 있다. 위의 행의 화소의 광전변환 영역(17)과 아래의 행의 화소의 광전변환 영역(17) 사이에, 리셋 트랜지스터(12), 증폭 트랜지스터(13), 선택 트랜지스터(14)의 3개의 트랜지스터가 연속하여 일조(一組)로 형성되어 있다.
이들 3개의 트랜지스터(12, 13, 14)의 2개의 조(組)끼리의 중간의 위치에, 웰 콘택트(18)가 형성되어 있다.
또한, 좌우나 전후에 인접하는 화소의 광전변환 영역(17)의 사이에는, p형의 분리 영역(5)이 형성되어 있다.
화소의 광전변환 영역(17)은, 전송 트랜지스터(11)의 전송 게이트(TG)를 통하여, 플로팅 디퓨전 영역(부유 확산 영역)(FD)에 접속되어 있다. 플로팅 디퓨전 영역(FD)은, 파선으로 도시하는 배선에 의해, 증폭 트랜지스터(13)의 게이트 및 리셋 트랜지스터(12)의 n+영역(6)에 접속되어 있다.
그리고, 좌우에 있는 2개의 화소의 광전변환 영역(17)이 공통하여, 플로팅 디퓨전 영역(FD), 증폭 트랜지스터(13), 리셋 트랜지스터(12)에 접속되어 있다.
전송 트랜지스터(11)는, 광전변환 영역(17)에서 광전변환된 전하를, 플로팅 디퓨전 영역(FD)에 전송한다.
리셋 트랜지스터(12)는, 플로팅 디퓨전 영역(FD) 내의 전하를 배출하여, 플로팅 디퓨전 영역(FD)을 리셋한다.
증폭 트랜지스터(13)는, 그 게이트가 플로팅 디퓨전 영역(FD)에 접속되어 있고, 플로팅 디퓨전 영역(FD) 내의 전하의 양에 대응하여, 신호 전압을 증폭한다.
선택 트랜지스터(14)는, 선택 라인(SEL)으로부터의 전압 공급으로 온 상태가 되었을 때에, 증폭 트랜지스터(13)에서 증폭한 신호 전압을, 수직 신호선(15)에 보낸다.
또한, 도 1의 고체 촬상 소자의 화소의 회로 구성도를, 도 2에 도시한다.
도 2에 도시하는 바와 같이, 광전변환 소자인 포토 다이오드(PD1, PD2), 전송 트랜지스터(11), 리셋 트랜지스터(12), 증폭 트랜지스터(13), 선택 트랜지스터(14), 수직 신호선(15), 부유 용량 영역(CFD)을 구비하고 있다.
리셋 트랜지스터(12), 전송 트랜지스터(11), 선택 트랜지스터(14)는, 각각, 리셋 라인(RST), 전송 라인(TX), 수평 선택 라인(SEL)에 접속되고, 예를 들면, 도시하지 않은 수직 선택 회로(도 20을 참조)로부터의 펄스 신호에 의해 구동된다.
포토 다이오드(PD)는, 그 일단이 그라운드에 접속되어 있고, 입사한 광을 광전변환에 의해 전자(또는 정공)로 변환하여 축적한다. 포토 다이오드(PD1, PD2)는, 전송 트랜지스터(11)를 통하여 부유 용량 영역(플로팅 디퓨전 영역)(CFD)에 접속되어 있다. 그리고, 전송 라인(TX)을 온에 함에 의해, 포토 다이오드(PD1, PD2)로부터의 전하가 부유 용량 영역(CFD)에 전송된다.
부유 용량 영역(CFD)은, 증폭 트랜지스터(13)의 게이트 전극에 접속되어 있고, 또한 선택 트랜지스터(14)를 통하여 수직 신호선(15)에 접속되어 있다. 수직 신호선(15)에는, 복수의 단위 화소가 접속되어 있고, 어느 특정한 수직 신호선(15)에 접속된 선택 트랜지스터(14)를 온에 함에 의해, 소망하는 포토 다이오드로부터의 신호가 출력된다. 수직 신호선(15)은, 정전압으로 바이어스된 트랜지스터(정전류원)(16)에 접속되어 있고, 증폭 트랜지스터(13)와 아울러서, 이른바 소스 팔로워 회로로 되어 있다.
그리고, 도 1에 도시한 바와 같이, 부유 용량 영역(CFD), 리셋 트랜지스터(12), 증폭 트랜지스터(13), 선택 트랜지스터(14)를, 2개의 화소에서 공유하는 구성으로 되어 있다. 그 때문에, 2개의 화소의 각각의 전송 트랜지스터(11)가, 공통의 부유 용량 영역(CFD), 리셋 트랜지스터(12), 및, 증폭 트랜지스터(13)에 접속되어 있다.
웰 콘택트로부터 광전변환 영역까지의 사이에 p영역밖에 없는 구성에서는, 웰 콘택트로부터 주입된 전자가 광전변환 영역의 n형 영역에 들어가, 암전류가 되어 문제이다.
그래서, 본 실시의 형태에서는, 도 1 및 도 1의 주요부의 확대도인 도 3에 도시하는 바와 같이, 웰 콘택트(18)와 광전변환 영역(17) 사이에, 전자 확산 방지 영역으로서, p+영역(21)을 형성하고 있다.
구체적으로는, 위의 행의 화소의 광전변환 영역(17) 및 아래의 행의 화소의 광전변환 영역(17)과, 웰 콘택트(18) 및 3개의 트랜지스터(12, 13, 14) 사이에, 횡방향으로 띠모양으로 p+영역(21)이 형성되어 있다. 즉, 3개의 트랜지스터(12, 13, 14)의 n+영역(6)과 웰 콘택트(18)를 둘러싸는 패턴으로 한 평면 패턴으로, p+영역(21)이 형성되어 있다.
또한, 리셋 트랜지스터(12)의 n+영역(6)과 웰 콘택트(18) 사이를 통과하는 패턴으로, 띠모양의 부분과 수직한 종방향의 패턴으로 한 평면 패턴으로, p+영역(21)이 형성되어 있다.
이 p+영역(21)을 형성함에 의해, 화소의 광전변환 영역(17)과 웰 콘택트(18) 사이에 배리어를 형성하여, 전자가 광전변환 영역(17)에 유입하는 것을 억제할 수 있다.
또한, 웰 콘택트(18)로부터 발생한 전자를 버릴 필요가 있기 때문에, 웰 콘택트(18)의 주위의 적어도 1개소에는 배리어를 형성하지 않고, n형 영역에 전자를 버릴 수 있는 구조로 하는 것이 바람직하다.
그래서, 본 실시의 형태에서는, 도 1 및 도 3에 도시하는 바와 같이, 웰 콘택트(18)의 주위중, 선택 트랜지스터(14)의 n+영역(6)의 측(도 1중 좌측)에는, 배리어가 되는 p+영역(21)을 형성하고 있지 않다. 이 선택 트랜지스터(14)의 n+영역(6)은, 도 2의 회로 구성도에 도시하는 바와 같이, 수직 신호선(15)에 접속되어 있다.
이에 의해, 수직 신호선(15)에 접속된, 선택 트랜지스터(14)의 n+영역(6)에, 전자를 버릴 수 있도록 하고 있다.
이처럼, 도 1 및 도 3에서는, 웰 콘택트(18)에서 발생한 전자를, 수직 신호선(15)에 접속된 n+영역(6)에 배출하고 있다.
이것은, 웰 콘택트(18)의 리셋 트랜지스터(12) 측에 있는 n+영역(6)은, 플로팅 디퓨전 영역(FD)에 접속되어 있고, 발생한 전자가 암전류로서 검출된 가능성이 있기 때문이다.
한편, 수직 신호선(15)은, 출력 버퍼의 후단에 있기 때문에, 소수의 전자가 유입하여도, 영향이 적다.
본 실시의 형태의 구성에 있어서, p형의 분리 영역(5)의 불순물 농도는 1×1017 내지 5×1018㎝-3 정도의 농도이고, 배리어가 되는 p+형 영역(21)의 불순물 농도는 1×1018 내지 1×1020㎝-3 정도이다.
이 때, 충분한 배리어를 구성하기 위해, p형의 분리 영역(5)의 불순물 농도와 p+형 영역(21)의 불순물 농도와의 차는 5 내지 100배 정도인 것이 바람직하다.
이와 같이, p+형 영역(21)은, p형의 분리 영역(5)과 비교하여 충분히 높은 불순물 농도를 갖는 구성으로 한다.
또한, 본 실시의 형태에서는, 배리어가 되는 p+영역(21)을, 화소의 광전변환 영역(17)의 경계로부터 조금 내측으로 오프셋하여 형성하고 있다. 이에 의해, p+영역(21)에서 형성한 배리어와 광전변환 영역(17) 사이의 전계가 필요 이상으로 커지는 것을 막을 수 있기 때문에, 암전류를 저감할 수 있다.
또한, 도 1의 A-A'사이의 단면도를, 도 4에 도시한다.
도 4에 도시하는 바와 같이, 반도체 기판(1)상에 형성된, 불순물 농도가 엷은 p형 웰 영역(2) 내에, 광전변환 영역(17)과, 트랜지스터의 n+영역(6)과, p형의 분리 영역(5)이 형성되어 있다.
p형의 분리 영역(5)의 위에, 콘택트부로서, 웰 콘택트(18)가 형성되어 있다. 그리고, 이 웰 콘택트(18)를 통하여 전위를 공급함에 의해, p형 웰 영역(2)을 일정 전위에 고정할 수 있다. p형의 분리 영역(5)의 웰 콘택트(18)의 아래의 부분에는, 콘택트 저항을 저감하기 위한 p+영역(7)이 형성되어 있다.
그리고, 웰 콘택트(18)의 아래의 p+영역(7)과, n형의 전하 축적 영역(3) 및 p+의 정전하 축적 영역(4)으로 이루어지는 광전변환 영역(17) 사이의 p형의 분리 영역(5) 내에, 배리어가 되는 p+영역(21)이 형성되어 있다.
이 배리어가 되는 p+영역(21)은, 광전변환 영역(17)에의 전자의 유입을 막기 위해, p형의 분리 영역(5)의 표면부터 깊이 방향으로 늘어나, 어느 정도 깊이까지 형성되어 있다. 배리어가 되는 p+영역(21)의 깊이는, 각 영역의 구성(사이즈, 레이아웃 등)에도 따르지만, 100㎚부터 1㎛ 정도로 형성할 수 있다.
또한, 선택 트랜지스터(14)의 n+영역(6)상에, 수직 신호선(15)과 접속되는 콘택트(20)가 형성되어 있다.
또한, 도 4에서는, p형의 분리 영역(5)과 같은 깊이까지, 배리어가 되는 p+영역(21)을 형성하고 있지만, 반드시 이들의 영역(5, 21)이 같은 깊이가 아니라도 좋고, 한쪽의 영역이 다른쪽의 영역과 비교하여, 깊어도, 얕어도, 어느쪽도 상관없다.
또한, 마찬가지로, 도 3의 B-B'사이의 단면도를, 도 5에 도시한다.
도 5에 도시하는 바와 같이, 웰 콘택트(18)의 아래의 p+영역(7)과, 플로팅 디퓨전 영역(FD)에 접속된, 리셋 트랜지스터(12)의 n+영역(6) 사이에, 배리어가 되는 p+영역(21)이 형성되어 있다. 이에 의해, p+영역(21)으로 블록되고, 웰 콘택트(18)에서 발생한 전자(e-)가 플로팅 디퓨전 영역(FD)에 유입하는 일이 없다.
이 도 5의 단면에서의 에너지 밴드도를, 도 6에 도시한다.
본 실시의 형태에서는, 웰 콘택트(18)와 광전변환 영역(17)의 사이에, 배리어가 되는 p+영역(21)을 형성하고 있기 때문에, 웰 콘택트(18)로부터 주입된 소수 캐리어인 전자(e-)가, 배리어에 의해, 광전변환 영역(17)에 주입되기 어려워진다. 그리고, 이 전자(e-)는, 배리어가 형성되지 않은 측에 있는, 수직 신호선(15)에 접속된 n+영역(6)에 배출되게 된다.
또한, 본 실시의 형태에 있어서, 도 1의 횡방향의 띠모양의 p+영역(21)과, 종방향의 p+영역(21)은, 동일한 마스크를 이용하여 동시에 형성하여도 좋고, 각각 다른 마스크를 이용하여 순차적으로 형성하여도 좋다.
후자의 형성 방법의 경우에는, 각각의 p+영역(21)의 농도는, 동일하여도, 약간 달라도, 어느쪽도 상관없다.
<3. 제 2의 실시의 형태>
본 발명의 제 2의 실시의 형태의 고체 촬상 소자의 개략 구성도(주요부의 평면도)를, 도 7에 도시한다. 또한, 도 7의 웰 콘택트부근의 확대도를, 도 8에 도시한다.
본 실시의 형태에서는, 웰 콘택트(18)와 광전변환 영역(17) 사이에만, 배리어가 되는 p+영역(21)을 형성하고 있다.
즉, 제 1의 실시의 형태에서는 p+영역(21)이 형성되어 있던, 리셋 트랜지스터(12)의 n+영역(6)과 웰 콘택트(18) 사이에는, p+영역(21)이 형성되어 있지 않다.
이에 의해, 도 8에 화살표로 도시하는 바와 같이, 웰 콘택트(18)로부터 발생한 전자(e-)가 웰 콘택트(18)의 좌우 양측의 n+영역(6)에 흐른다.
그 밖의 구성은, 도 1 내지 도 5에 도시한 제 1의 실시의 형태와 마찬가지이기 때문에, 동일 부호를 붙이고, 중복 설명을 생략한다.
본 실시의 형태에서는, 리셋 트랜지스터(12)의 n+영역(6)과 웰 콘택트(18) 사이에, p+영역(21)이 형성되어 있지 않다. 이 때문에, 리셋 트랜지스터(12)의 n+영역(6)으로부터, 배선을 통하여, 플로팅 디퓨전 영역(FD)에 전자(e-)가 들어갈 우려가 있다.
그러나, 플로팅 디퓨전 영역(FD)은, 판독하기 전에 리셋 동작이 들어가기 때문에, 전자가 유입하는 영향은, 광전변환 영역(17)만큼은 크지 않다.
본 실시의 형태에서는, 배리어가 되는 p+영역(21)의 평면 패턴을 횡방향의 띠모양의 패턴만으로 한, 심플한 구조로 함에 의해, 제 1의 실시의 형태의 구성과 비교하여, 불순물 주입을 행하기 위한 마스크를 간단한 구조로 할 수 있다.
이에 의해, 제조 공정을 간략화하는 것이나, 마스크를 형성하기 쉽게 하는 것이, 가능해진다. 특히, 다화소화가 진행되어 화소 사이의 간격이 짧아지면, 배리어가 되는 p+영역(21)의 폭도 좁아지고, 복잡한 형상의 마스크를 형성하는 것이 어려워지기 때문에, 본 실시의 형태의 구성이 유효하게 된다.
<4. 제 3의 실시의 형태>
본 발명의 제 3의 실시의 형태의 고체 촬상 소자의 개략 구성도(주요부의 평면도)를, 도 9에 도시한다. 또한, 도 9의 C-C'사이의 단면도를, 도 10에 도시한다.
본 실시의 형태에서는, 화소 영역 내의 트랜지스터의 배치를 변경함에 의해, 웰 콘택트(18)의 근처에, 웰 콘택트(18)의 양측에 대향하도록, 전원(VDD)에 접속된 n+형 영역(6)을 배치하고 있다.
즉, 제 1의 실시의 형태에서는 3개의 트랜지스터(12, 13, 14)를 연속한 1조로 배치하고 있었음에 대해, 본 실시의 형태에서는, 도 9에 도시하는 바와 같이, 리셋 트랜지스터(12)를 다른 2개의 트랜지스터(13, 14)와는 독립하여 배치하고 있다. 또한, 리셋 트랜지스터(12) 및 증폭 트랜지스터(13)의 2개의 n+형 영역(6)중, 각각의 전원 라인(VDD)에 접속된 n+형 영역(6)이, 웰 콘택트(18)의 측에 배치되어 있다.
또한, 본 실시의 형태에서는, 각 행의 화소에 관해, 각 행의 화소의 광전변환 영역(17)의 상측의 리셋 트랜지스터(12)와, 각 행의 화소의 광전변환 영역(17)의 하측의 증폭 트랜지스터(13) 및 선택 트랜지스터(14)를 접속하고 있다. 그 때문에, 파선으로 도시하는 배선의 위치가, 제 1의 실시의 형태의 도 1과는 다르다.
그리고, 배리어가 되는 p+영역(21)은, 도 7에 도시한 제 2의 실시의 형태와 마찬가지로, 웰 콘택트(18)와 광전변환 영역(17) 사이에만, 횡방향의 띠모양의 평면 패턴으로 형성하고 있다.
그 밖의 구성은, 도 7 및 도 8에 도시한 제 2의 실시의 형태와 마찬가지이기 때문에, 동일 부호를 붙이고, 중복 설명을 생략한다.
본 실시의 형태에서는, 상술한 구성으로 함에 의해, 웰 콘택트(18)로부터 주입된 전자는, 웰 콘택트(18)의 좌우 양측에 각각 배치된, 전원 라인에 접속된 n+형 영역(6)에 배출된다.
따라서, 웰 콘택트(18)로부터 주입된 전자는, 플로팅 디퓨전 영역(FD)에는 유입하지 않기 때문에, 제 2의 실시의 형태에 비하여, 보다 암전류를 저감할 수 있다.
<5. 제 4의 실시의 형태>
본 발명의 제 4의 실시의 형태의 고체 촬상 소자의 개략 구성도(주요부의 평면도)를, 도 11에 도시한다. 또한, 도 11의 D-D'사이의 단면도를, 도 12에 도시한다.
본 실시의 형태에서는, 화소의 광전변환 영역(17) 등의 사이를 분리하는 분리 영역으로서, 절연체(8)와 그 아래의 p형의 분리 영역(5)을 이용하고 있다. 절연체(8)는, p형의 분리 영역(5)상을 덮고서 형성되어 있다.
본 실시의 형태로도, 제 3의 실시의 형태와 마찬가지로, 웰 콘택트(18)와 광전변환 영역(17) 사이에만, 횡방향의 띠모양의 평면 패턴에, 배리어가 되는 p+영역(21)을 형성하고 있다.
그 밖의 구성은, 도 9 및 도 10에 도시한 제 3의 실시의 형태와 마찬가지이기 때문에, 동일 부호를 붙이고, 중복 설명을 생략한다.
배리어가 되는 p+영역(21)은, 절연체(8)를 형성하기 전에, 불순물 주입에 의해 형성하여도 좋고, 절연체(8)를 형성한 후에, 절연체(8) 너머에 불순물 주입을 행하여 형성하여도 좋다.
본 실시의 형태에서는, 리셋 트랜지스터(12)를 독립하여 형성하고, 또한, 웰 콘택트(18)의 좌우 양측에, 각각 전원 라인에 접속된 n+영역(6)을 배치하고 있다.
이에 대해, 제 1의 실시의 형태와 마찬가지로, 3개의 트랜지스터(12, 13, 14)가 일조로 형성된 구성으로 하여도 좋다.
본 실시의 형태에서는, 배리어가 되는 p+영역(21)을, 횡방향의 띠모양으로 형성하고 있다.
이에 대해, 제 1의 실시의 형태와 마찬가지로, 웰 콘택트(18)의 좌우의 측중의 한쪽의 측만에 배리어가 되는 p+영역(21)을 형성하고, 다른쪽의 측의 전원에 접속된 n+영역(6)에만 전자를 배출하는 구성으로 하여도 좋다.
또한, 본 실시의 형태에서는, 트랜지스터의 배치를 제 3의 실시의 형태와 마찬가지로 하고 있다.
이에 대해, 제 1의 실시의 형태 및 제 2의 실시의 형태의 트랜지스터의 배치 등, 그 밖의 트랜지스터로 하여도 좋다.
<6. 제 5의 실시의 형태>
본 발명의 제 5의 실시의 형태의 고체 촬상 소자의 개략 구성도(주요부의 평면도)를, 도 13에 도시한다. 또한, 도 13의 E-E'사이의 단면도를, 도 14에 도시한다.
본 실시의 형태에서는, 도 13 및 도 14에 도시하는 바와 같이, 웰 콘택트(18)와 그 좌우에 있는 n+영역(6) 사이에는, 절연체(8)의 분리 영역을 형성하고 있지 않다.
그리고, 절연체(8)를 형성하지 않은 부분에, 웰 콘택트(18)를 둘러싸고, 횡방향으로 띠모양으로, 배리어가 되는 p+영역(21)을 형성하고 있다.
웰 콘택트(18)로부터의 전자는, 배리어가 되는 p+영역(21)에 의해 광전변환 영역(17)에 흐르는 것이 억제되기 때문에, 웰 콘택트(18)의 좌우의 n+영역(6)에 배출된다.
또한, 도 13 및 도 14에서는, p+영역(21)이 절연체(8)에 접하여 형성되어 있지만, p+영역(21)이 절연체(8)에 접하여 있지 않아도, 웰 콘택트(18)와 절연체(8) 사이에 p+영역(21)이 형성되어 있으면 좋다.
본 실시의 형태에서는, 상술한 구성으로 함에 의해, 절연체(8)를 형성한 후에, 제 1의 실시의 형태 등과 마찬가지로 하여, p+영역(21)을 형성할 수 있다.
또한, 광전변환 영역(17)으로부터 떨어져서, p+영역(21)을 배치할 수 있기 때문에, 암전류를 보다 저감할 수 있다.
그 밖의 구성(절연체(8) 및 p+영역(21) 이외의 구성)은, 도 11 및 도 12에 도시한 제 4의 실시의 형태와 마찬가지이기 때문에, 동일 부호를 붙이고, 중복 설명을 생략한다.
또한, 상술한 제 4의 실시의 형태 및 제 5의 실시의 형태에서는, 절연체(8)의 아래에 p형의 분리 영역(5)이 접하여 있다.
이에 대해, 예를 들면, p형의 분리 영역(5)중, 절연체(8)에 접하는 부분(표면 부분)에, 또한 p+영역을 형성함에 의해, 반도체의 절연체(8)와의 계면 부근에서의 계면 레벨의 영향(암전류 등)을 억제하도록 하여도 좋다.
<7. 제 6의 실시의 형태>
본 발명의 제 6의 실시의 형태의 고체 촬상 소자의 개략 구성도(주요부의 평면도)를, 도 15에 도시한다. 또한, 도 15의 구성의 일부를 변경한 구성을, 도 16에 도시한다.
제 5의 실시의 형태까지의 각 실시의 형태에서는, p+영역(21)에 의해, 전자에 대한 배리어를 형성하고 있다.
이에 대해, 본 실시의 형태에서는, p형의 분리 영역(5)과 광전변환 영역(17)과의 경계보다도 내측의 분리 영역(5)에, n형의 불순물을 주입함에 의해, 분리 영역(5)보다도 상대적인 포텐셜을 저감하여, 전자에 대한 배리어를 형성한다.
예를 들면, 분리 영역(5)의 불순물 농도를 5×1018㎝-3 정도로 한 경우, 4×1018㎝-3 정도의 n형 불순물을 주입함에 의해, 웰 콘택트(18)의 주위와 광전변환 영역(17)의 주변의 p형의 분리 영역(5) 사이에, 5배 정도의 농도차를 만들어, 배리어를 형성할 수 있다.
이 n형 불순물 주입은, 트랜지스터의 채널부에 대해 행하여진다, 임계치 조정의 불순물 주입과 겸하면, 공정을 증가하는 일 없이, 실현할 수 있다.
도 15의 구성에서는, 웰 콘택트(18)의 아래의 p+영역(7) 및 트랜지스터(12, 13, 14)의 n+영역(6)을 둘러싸는, 횡방향으로 늘어나는 띠모양의 영역(23)에, n형 불순물 주입을 행하고 있다.
이에 의해, 띠모양의 영역(23)을 주위의 분리 영역(5)보다도 포텐셜을 저감시킬 수 있기 때문에, 웰 콘택트(18)로부터의 전자를, 좌우 양측의 n+영역(6)에 배출할 수 있다.
도 16의 구성에서는, 웰 콘택트(18)의 아래의 p+영역(7) 및 그 왼쪽의 트랜지스터(도 1과 같은 레이아웃에서는, 선택 트랜지스터(14))의 n+영역(6)을 둘러싸는 영역(24)에, n형 불순물 주입을 행하고 있다. 오른편 트랜지스터(도 1과 같은 레이아웃에서는, 리셋 트랜지스터(12))의 n+영역(6)의 주위에는, n형 불순물을 주입하지 않는다.
이에 의해, 영역(24)을 주위의 분리 영역(5)보다도 포텐셜을 저감시킬 수 있기 때문에, 웰 콘택트(18)로부터의 전자를, 좌측의 n+영역(6)만에 배출할 수 있다.
또한, 웰 콘택트(18)의 좌측의 어디까지 n형 불순물을 주입하는지는, 도 16에는 도시되어 있지 않다. 예를 들면, 도 1과 같은 레이아웃의 경우에는, 선택 트랜지스터(14)의 게이트의 웰 콘택트(18)측의 언저리(緣)나, 이 게이트의 아래 부근까지 주입하면 충분하다.
또한, 웰 콘택트로부터 주입되는 소수 캐리어인, 전자에 대한 배리어의 구성은, 상술한 각 실시의 형태의 구성(p+영역(21)이나 포텐셜이 저감된 영역(23, 24) 이외도 생각된다.
예를 들면, p형의 분리 영역 내의 웰 콘택트와 광전변환 영역 사이에, 절연체에 의한 배리어를 형성하는 것이나, 다른 부분과 함유 원소가 다름에 의해 밴드 갭이 크게 다른 영역에 의한 배리어를 형성하는 것도, 가능하다.
상술한 각 실시의 형태에서는, 2개의 화소에 공통으로 형성한 3개의 트랜지스터(12, 13, 14)를, 각 화소행의 광전변환 영역(17)의 사이에 형성하고 있다. 복수의 화소에 공통으로 형성하는 트랜지스터의 위치는, 이와 같은 행 사이로 한하지 않고, 열 사이, 행 사이 및 열 사이 등, 그 밖의 배치로 하는 것도 가능하다.
상술한 각 실시의 형태에서는, 3개의 트랜지스터(12, 13, 14)를 복수의 화소에서 공유하고 있다.
본 발명에서는, 1개의 화소마다 각각의 트랜지스터를 마련한 구성에도, 마찬가지로 적용하는 것이 가능하다.
단, 이 구성에서는, 웰 콘택트와 광전변환 영역과의 거리가 비교적 가깝기 때문에, 배리어가 되는 p+영역을 형성할 수 있도록, 화소의 평면 레이아웃을 궁리하는 것이 바람직하다.
예를 들면, 도 22의 구성에서는, 웰 콘택트(68)가 광전변환 영역(67)에 꽤 가깝기 때문에, 이들의 사이에 p+영역을 형성하기가 어렵다. 그래서, 절연체의 분리 영역에서 웰 콘택트의 아래의 p+영역과 광전변환 영역을 분리한 구성(일본 특허 제4075773호 명세서의 도 14를 참조)을 채용하여, 또한 제 4의 실시의 형태와 마찬가지로, 절연체의 분리 영역의 아래에 배리어가 되는 p+영역을 형성하면 좋다. 또한, 웰 콘택트와 광전변환 영역의 간격을 도 22의 구성보다도 확대하여, 이들의 사이에 배리어가 되는 p+영역을 형성할 수 있도록 하여도 좋다.
도 22의 구성과 같이, 광전변환 영역의 모서리(角)에 웰 콘택트가 있는 경우에는, 예를 들면, 웰 콘택트와 광전변환 영역 사이에, L자 형상의 평면 패턴으로, 배리어가 되는 p+영역을 형성한다.
상술한 각 실시의 형태에서는, 각 화소에 4개의 트랜지스터(11, 12, 13, 14)를 마련하고 있다.
본 발명은, 각 화소에 4개의 트랜지스터를 마련한 구성으로 한정되지 않고, 각 화소에 2개의 트랜지스터 또는 3개의 트랜지스터를 마련한 구성도 포함한다. 적어도, 전송 트랜지스터와 증폭 트랜지스터를 마련하면 좋다. 그리고, 전송 트랜지스터는 각 화소에 마련하고, 전송 트랜지스터 이외의 트랜지스터, 즉, 증폭 트랜지스터 등은 복수의 화소에 대해 공통으로 하여도 좋다.
상술한 각 실시의 형태에서는, 본 발명에 있어서, 제 1 도전형을 p형으로 하고, 제 2 도전형을 n형으로 한 구성이였다.
본 발명은, 도전형을 역으로 하여, 제 1 도전형을 n형으로 하고, 제 2 도전형을 p형으로 한 구성도 포함한다. 이 구성에서는, 광전변환 영역의 전하 축적 영역이 p형이 되고, 웰 콘택트의 주위에 n형의 분리 영역을 형성하여, 웰 콘택트와 광전변환 영역 사이에 n+영역을 마련함에 의해, 배리어를 형성한다.
또한, 본 발명에서, 반도체 기판 및 웰 영역 등, 고체 촬상 소자를 형성하는 반도체 재료로서는, 통상 사용되는 실리콘으로 한하지 않고, 다른 반도체 재료도 사용하는 것이 가능하다.
<8. 제 7의 실시의 형태>
본 발명의 제 7의 실시의 형태의 촬상 장치의 개략 구성도(블록도)를, 도 17에 도시한다.
도 17에 도시하는 바와 같이, 이 촬상 장치(40)는, 렌즈계(41), 고체 촬상 소자(이미지 센서)(42), DSP(43), 메모리(44), 표시 장치(45), 기록 장치(46), 조작계(47), 전원계(48)를 갖는 화상 촬영 시스템에 의해 구성되어 있다.
렌즈계(41)는, 입사광을 집광하는 집광 광학계의 한 형태이다.
DSP(디지털·시그널·프로세서)(43)는, 고체 촬상 소자(42)에서 광전변환된 신호를 처리하는 신호 처리부의 한 형태이다.
고체 촬상 소자(42)로서는, 상술한 각 실시의 형태의 고체 촬상 소자와 같이, 본 발명의 구성의 고체 촬상 소자를 이용한다.
본 발명의 구성의 고체 촬상 소자를 이용하여 촬상 장치(40)를 구성함에 의해, 암전류가 억제되기 때문에, 고화질의 촬상 장치(40)를 실현할 수 있다.
또한, 본 발명의 촬상 장치는, 도 17에 도시한 구성으로 한정되는 일은 없고, 고체 촬상 소자를 이용하는 촬상 장치라면, 적용하는 것이 가능하다.
예를 들면, 고체 촬상 소자는, 원칩으로서 형성된 형태라도 좋고, 촬상부와, 신호 처리부 또는 광학계가 통합하여 팩키징된 촬상 기능을 갖는 모듈형상의 형태라도 좋다.
본 발명의 촬상 장치는, 예를 들면, 카메라나 촬상 기능을 갖는 휴대 기기 등, 각종의 촬상 장치에 적용할 수 있다. 또한, 촬상의 광의의 의미로서, 지문 검출 장치 등도 포함한다.
본 발명은, 상술한 실시의 형태로 한정되는 것이 아니고, 본 발명의 요지를 일탈하지 않는 범위에서 그 밖에 다양한 구성을 취할 수 있다.
본 발명은 일본특허출원 JP2010-075400(2010.03.29)의 우선권 주장 출원이다.
1 : 반도체 기판
2 : p형 웰 영역
3 : 전하 축적 영역
4 : 정전하 축적 영역
5 : p형의 분리 영역
6 : n+영역
7 : p+영역
8 : 절연체
11 : 전송 트랜지스터
12 : 리셋 트랜지스터
13 : 증폭 트랜지스터
14 : 선택 트랜지스터
15 : 수직 신호선
17 : 광전변환 영역
18 : 웰 콘택트
21 : (배리어가 되는) p+영역
40 : 촬상 장치
41 : 렌즈계
42 : 고체 촬상 소자
e- : 전자
FD : 플로팅 디퓨전 영역(부유 확산 영역)
TG : 전송 게이트

Claims (11)

  1. 각 화소에 마련된 광전변환 영역과,
    각 화소의 상기 광전변환 영역에 대해 마련된 트랜지스터와,
    상기 광전변환 영역과 상기 트랜지스터를 분리하는, 제 1 도전형의 분리 영역과,
    상기 광전변환 영역과, 상기 트랜지스터와, 상기 제 1 도전형의 분리 영역이 내부에 형성된, 제 1 도전형의 웰 영역과,
    상기 제 1 도전형의 분리 영역상에 형성되고, 상기 제 1 도전형의 웰 영역을 일정 전위에 고정하는 전위를 공급하는 콘택트부와,
    상기 콘택트부와 상기 광전변환 영역 사이의 상기 제 1 도전형의 분리 영역 내에, 상기 제 1 도전형의 분리 영역의 표면부터 깊이 방향으로 늘어나 형성되고, 상기 제 1 도전형의 분리 영역과 비교하여 충분히 높은 불순물 농도를 갖는, 제 1 도전형의 불순물 영역을 포함하는 것을 특징으로 하는 고체 촬상 소자.
  2. 제 1항에 있어서,
    상기 트랜지스터가, 전송 트랜지스터와 증폭 트랜지스터를 적어도 포함하고,
    상기 전송 트랜지스터 이외의 트랜지스터는 복수의 화소의 상기 광전변환 영역에 대해 공통으로 형성되어 있는 것을 특징으로 하는 고체 촬상 소자.
  3. 제 2항에 있어서,
    상기 제 1 도전형의 불순물 영역이, 상기 트랜지스터의 제 2 도전형의 영역과, 상기 콘택트부를 둘러싸는 패턴을 포함하는, 평면 패턴으로 형성되어 있는 것을 특징으로 하는 고체 촬상 소자.
  4. 제 3항에 있어서,
    상기 제 1 도전형의 불순물 영역이, 상기 트랜지스터의 제 2 도전형의 영역중, 부유 확산 영역에 접속된 제 2 도전형의 영역과 상기 콘택트부 사이를 통과하는 패턴을 또한 포함하는, 평면 패턴으로 형성되어 있는 것을 특징으로 하는 고체 촬상 소자.
  5. 제 3항에 있어서,
    상기 트랜지스터의 제 2 도전형의 영역중의, 전원에 접속된 제 2 도전형의 영역이, 상기 콘택트부의 양측에 대향하여 배치되어 있는 것을 특징으로 하는 고체 촬상 소자.
  6. 제 1항에 있어서,
    상기 제 1 도전형의 분리 영역 상을 덮도록 형성된, 절연체를 또한 포함하는 것을 특징으로 하는 고체 촬상 소자.
  7. 제 2항에 있어서,
    상기 콘택트부의 양측에 각각 대향하여 배치된, 상기 트랜지스터의 제 2 도전형의 영역과,
    상기 제 1 도전형의 분리 영역중, 상기 콘택트부의 양측에 각각 대향하여 배치된 2개의 상기 제 2 도전형의 영역의 사이의 부분을 제외한 부분상에 형성된, 절연체를 또한 포함하고,
    상기 제 1 도전형의 분리 영역중, 상기 절연체가 형성되지 않은 부분에, 상기2개의 상기 제 2 도전형의 영역에 접속하고, 또한 상기 콘택트부를 둘러싸는 평면 패턴으로, 상기 제 1 도전형의 불순물 영역이 형성되어 있는 것을 특징으로 하는 고체 촬상 소자.
  8. 각 화소에 마련된 광전변환 영역과,
    각 화소의 상기 광전변환 영역에 대해 마련되고, 전송 트랜지스터와 증폭 트랜지스터를 적어도 포함하고, 상기 전송 트랜지스터 이외의 트랜지스터는 복수의 화소의 상기 광전변환 영역에 대해 공통으로 형성되어 있는, 트랜지스터와,
    상기 광전변환 영역과 상기 트랜지스터를 분리하는, 제 1 도전형의 분리 영역과,
    상기 광전변환 영역과, 상기 트랜지스터와, 상기 제 1 도전형의 분리 영역이 내부에 형성된, 제 1 도전형의 웰 영역과,
    상기 제 1 도전형의 분리 영역상에 형성되고, 상기 제 1 도전형의 웰 영역을 일정 전위에 고정하는 전위를 공급하는 콘택트부와,
    상기 콘택트부와 상기 광전변환 영역 사이의 상기 제 1 도전형의 분리 영역 내에 형성된, 상기 콘택트로부터 주입되는 소수 캐리어에 대한 배리어를 포함하는 것을 특징으로 하는 고체 촬상 소자.
  9. 제 8항에 있어서,
    상기 배리어는, 상기 제 1 도전형의 분리 영역 내에, 상기 콘택트부와 상기 트랜지스터의 제 2 도전형의 영역을 둘러싸서 형성되고, 제 2 도전형의 불순물이 도입됨에 의해, 상기 제 1 도전형의 분리 영역과 비교하여 낮은 포텐셜을 갖는 영역인 것을 특징으로 하는 고체 촬상 소자.
  10. 각 화소에 마련된 광전변환 영역과; 각 화소의 상기 광전변환 영역에 대해 마련된 트랜지스터와; 상기 광전변환 영역과 상기 트랜지스터를 분리하는, 제 1 도전형의 분리 영역과; 상기 광전변환 영역과, 상기 트랜지스터와, 상기 제 1 도전형의 분리 영역이 내부에 형성된, 제 1 도전형의 웰 영역과; 상기 제 1 도전형의 분리 영역상에 형성되고, 상기 제 1 도전형의 웰 영역을 일정 전위에 고정하는 전위를 공급하는 콘택트부와; 상기 콘택트부와 상기 광전변환 영역 사이의 상기 제 1 도전형의 분리 영역 내에, 상기 제 1 도전형의 분리 영역의 표면부터 깊이 방향으로 늘어나 형성되고, 상기 제 1 도전형의 분리 영역과 비교하여 충분히 높은 불순물 농도를 갖는, 제 1 도전형의 불순물 영역을 포함하는 고체 촬상 소자와,
    입사광을 집광하는 집광 광학부와,
    상기 고체 촬상 소자에서 광전변환되어 얻어진 신호를 처리하는 신호 처리부를 포함하는 것을 특징으로 하는 촬상 장치.
  11. 각 화소에 마련된 광전변환 영역과; 각 화소의 상기 광전변환 영역에 대해 마련되고, 전송 트랜지스터와 증폭 트랜지스터를 적어도 포함하고, 상기 전송 트랜지스터 이외의 트랜지스터는 복수의 화소의 상기 광전변환 영역에 대해 공통으로 형성되어 있는, 트랜지스터와; 상기 광전변환 영역과 상기 트랜지스터를 분리하는, 제 1 도전형의 분리 영역과; 상기 광전변환 영역과, 상기 트랜지스터와, 상기 제 1 도전형의 분리 영역이 내부에 형성된, 제 1 도전형의 웰 영역과; 상기 제 1 도전형의 분리 영역상에 형성되고, 상기 제 1 도전형의 웰 영역을 일정 전위에 고정하는 전위를 공급하는 콘택트부와; 상기 콘택트부와 상기 광전변환 영역 사이의 상기 제 1 도전형의 분리 영역 내에 형성된, 상기 콘택트로부터 주입되는 소수 캐리어에 대한 배리어를 포함하는 고체 촬상 소자와,
    입사광을 집광하는 집광 광학부와,
    상기 고체 촬상 소자에서 광전변환되어 얻어진 신호를 처리하는 신호 처리부를 포함하는 것을 특징으로 하는 촬상 장치.
KR1020110023292A 2010-03-29 2011-03-16 고체 촬상 소자, 촬상 장치 KR101693880B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010075400A JP5538976B2 (ja) 2010-03-29 2010-03-29 固体撮像素子、撮像装置
JPJP-P-2010-075400 2010-03-29

Publications (2)

Publication Number Publication Date
KR20110109862A true KR20110109862A (ko) 2011-10-06
KR101693880B1 KR101693880B1 (ko) 2017-01-06

Family

ID=44656029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110023292A KR101693880B1 (ko) 2010-03-29 2011-03-16 고체 촬상 소자, 촬상 장치

Country Status (5)

Country Link
US (5) US8780247B2 (ko)
JP (1) JP5538976B2 (ko)
KR (1) KR101693880B1 (ko)
CN (2) CN102208420B (ko)
TW (1) TWI502732B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5564874B2 (ja) * 2009-09-25 2014-08-06 ソニー株式会社 固体撮像装置、及び電子機器
JP5538976B2 (ja) 2010-03-29 2014-07-02 ソニー株式会社 固体撮像素子、撮像装置
JP6018376B2 (ja) * 2011-12-05 2016-11-02 キヤノン株式会社 固体撮像装置およびカメラ
JP6172888B2 (ja) * 2012-01-18 2017-08-02 キヤノン株式会社 撮像装置および撮像システム
JP6021613B2 (ja) * 2012-11-29 2016-11-09 キヤノン株式会社 撮像素子、撮像装置、および、撮像システム
JP6152060B2 (ja) * 2014-02-14 2017-06-21 キヤノン株式会社 固体撮像装置及びカメラ
JP5874778B2 (ja) * 2014-04-30 2016-03-02 ソニー株式会社 撮像素子、撮像装置
JP6529221B2 (ja) * 2014-05-14 2019-06-12 キヤノン株式会社 光電変換装置及びその製造方法
JP2016111425A (ja) 2014-12-03 2016-06-20 ルネサスエレクトロニクス株式会社 撮像装置
JP6497541B2 (ja) * 2014-12-26 2019-04-10 パナソニックＩｐマネジメント株式会社 撮像装置
JP7006268B2 (ja) * 2015-06-05 2022-01-24 ソニーグループ株式会社 撮像素子、電子機器、並びに、製造装置および方法
KR102460175B1 (ko) * 2015-08-21 2022-10-28 삼성전자주식회사 쉐어드 픽셀 및 이를 포함하는 이미지 센서
JP6752585B2 (ja) 2016-02-19 2020-09-09 キヤノン株式会社 撮像装置、撮像システム
KR102356913B1 (ko) * 2017-07-03 2022-02-03 에스케이하이닉스 주식회사 이미지 센서
KR102358317B1 (ko) * 2017-07-20 2022-02-08 에스케이하이닉스 주식회사 이미지 센서
KR102551862B1 (ko) 2018-01-29 2023-07-06 에스케이하이닉스 주식회사 이미지 센서
KR102574973B1 (ko) * 2018-09-17 2023-09-06 에스케이하이닉스 주식회사 P-형 분리 구조를 갖는 이미지 센서
KR20210017459A (ko) * 2019-08-08 2021-02-17 에스케이하이닉스 주식회사 이미지 센서
WO2024042862A1 (ja) * 2022-08-25 2024-02-29 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073735A (ja) * 2004-09-01 2006-03-16 Canon Inc 光電変換装置、固体撮像装置及び固体撮像システム
US20070069248A1 (en) * 2005-09-28 2007-03-29 Sougo Ohta Solid-state image pickup device
JP2008113030A (ja) * 2008-01-15 2008-05-15 Canon Inc 光電変換装置及びカメラ
JP2009302103A (ja) * 2008-06-10 2009-12-24 Sony Corp 固体撮像装置およびその製造方法および撮像装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0475773A (ja) 1990-07-18 1992-03-10 Daido Steel Co Ltd 金属管の拡散接合方法および挿入材
JP4282049B2 (ja) 2002-02-28 2009-06-17 キヤノン株式会社 半導体装置、光電変換装置及びカメラ
JP3840203B2 (ja) * 2002-06-27 2006-11-01 キヤノン株式会社 固体撮像装置及び固体撮像装置を用いたカメラシステム
US7091536B2 (en) * 2002-11-14 2006-08-15 Micron Technology, Inc. Isolation process and structure for CMOS imagers
JP4075773B2 (ja) 2003-11-05 2008-04-16 ソニー株式会社 固体撮像装置
JP2006032385A (ja) 2004-07-12 2006-02-02 Canon Inc 固体撮像装置
JP2006073736A (ja) * 2004-09-01 2006-03-16 Canon Inc 光電変換装置、固体撮像装置及び固体撮像システム
JP2007134639A (ja) * 2005-11-14 2007-05-31 Canon Inc 光電変換装置及びそれを用いた撮像素子
KR100837271B1 (ko) * 2006-08-10 2008-06-12 삼성전자주식회사 반도체 장치 및 그 제조방법
US7459668B2 (en) * 2007-03-06 2008-12-02 Micron Technology, Inc. Method, apparatus, and system to reduce ground resistance in a pixel array
JP2009026984A (ja) 2007-07-20 2009-02-05 Nikon Corp 固体撮像素子
JP5538976B2 (ja) * 2010-03-29 2014-07-02 ソニー株式会社 固体撮像素子、撮像装置
CN103828047A (zh) * 2011-07-22 2014-05-28 科洛斯巴股份有限公司 用于非易失性存储器装置的p+硅锗材料的种子层及方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073735A (ja) * 2004-09-01 2006-03-16 Canon Inc 光電変換装置、固体撮像装置及び固体撮像システム
US20070069248A1 (en) * 2005-09-28 2007-03-29 Sougo Ohta Solid-state image pickup device
JP2008113030A (ja) * 2008-01-15 2008-05-15 Canon Inc 光電変換装置及びカメラ
JP2009302103A (ja) * 2008-06-10 2009-12-24 Sony Corp 固体撮像装置およびその製造方法および撮像装置

Also Published As

Publication number Publication date
JP5538976B2 (ja) 2014-07-02
US20160293656A1 (en) 2016-10-06
TWI502732B (zh) 2015-10-01
US8780247B2 (en) 2014-07-15
CN102208420A (zh) 2011-10-05
CN102208420B (zh) 2015-11-04
JP2011210837A (ja) 2011-10-20
US20160079290A1 (en) 2016-03-17
CN105280662A (zh) 2016-01-27
US20170294475A1 (en) 2017-10-12
US20110234873A1 (en) 2011-09-29
US9406707B2 (en) 2016-08-02
US10224362B2 (en) 2019-03-05
US9728576B2 (en) 2017-08-08
KR101693880B1 (ko) 2017-01-06
TW201143072A (en) 2011-12-01
US20140299954A1 (en) 2014-10-09
US9236508B2 (en) 2016-01-12
CN105280662B (zh) 2019-12-13

Similar Documents

Publication Publication Date Title
KR101693880B1 (ko) 고체 촬상 소자, 촬상 장치
US11348953B2 (en) Solid-state image sensor and camera
US9653622B2 (en) Image pickup apparatus and image pickup system
US8780244B2 (en) Image pickup apparatus and image pickup system
US9881950B2 (en) Solid-state image sensor and camera with light-shielding portions and amplification transistors
JP2010056345A (ja) 増幅型固体撮像装置
US9601536B2 (en) Solid-state image capturing apparatus and camera
JP2013048132A (ja) 固体撮像装置
US8462239B2 (en) Solid-state imaging device and electronic imaging device having multi-stage element isolation layer
JP5241886B2 (ja) 光電変換装置及びそれを用いた撮像システム
JP5874778B2 (ja) 撮像素子、撮像装置
JP6178835B2 (ja) 固体撮像装置およびカメラ
JP2013165279A (ja) 光電変換装置及びそれを用いた撮像システム
JP2017212456A (ja) 固体撮像装置およびカメラ
JP2014123770A (ja) 光電変換装置及びそれを用いた撮像システム
JP2011198851A (ja) 固体撮像素子、撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant