KR20110107189A - 박막 트랜지스터를 갖는 기판, 이를 제조하는 방법, 및 상기 박막 트랜지스터를 갖는 기판을 구비하는 유기 발광 표시 장치 - Google Patents

박막 트랜지스터를 갖는 기판, 이를 제조하는 방법, 및 상기 박막 트랜지스터를 갖는 기판을 구비하는 유기 발광 표시 장치 Download PDF

Info

Publication number
KR20110107189A
KR20110107189A KR1020100026403A KR20100026403A KR20110107189A KR 20110107189 A KR20110107189 A KR 20110107189A KR 1020100026403 A KR1020100026403 A KR 1020100026403A KR 20100026403 A KR20100026403 A KR 20100026403A KR 20110107189 A KR20110107189 A KR 20110107189A
Authority
KR
South Korea
Prior art keywords
layer
region
source
ohmic contact
substrate
Prior art date
Application number
KR1020100026403A
Other languages
English (en)
Other versions
KR101137391B1 (ko
Inventor
정윤모
이기용
서진욱
정민재
손용덕
소병수
박승규
박병건
이동현
이길원
이탁영
박종력
정재완
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020100026403A priority Critical patent/KR101137391B1/ko
Priority to TW099143491A priority patent/TWI578542B/zh
Priority to US12/929,694 priority patent/US8373198B2/en
Priority to CN201110055020.5A priority patent/CN102201443B/zh
Publication of KR20110107189A publication Critical patent/KR20110107189A/ko
Application granted granted Critical
Publication of KR101137391B1 publication Critical patent/KR101137391B1/ko
Priority to US13/739,866 priority patent/US8580677B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/321—Metal complexes comprising a group IIIA element, e.g. Tris (8-hydroxyquinoline) gallium [Gaq3]
    • H10K85/324—Metal complexes comprising a group IIIA element, e.g. Tris (8-hydroxyquinoline) gallium [Gaq3] comprising aluminium, e.g. Alq3

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 일 실시예는 이온 도핑 공정없이도 제조할 수 있는 박막 트랜지스터를 갖는 기판, 이의 제조 방법, 및 상기 박막 트랜지스터를 갖는 기판을 구비하는 유기 발광 표시 장치를 제공하는 것이다.

Description

박막 트랜지스터를 갖는 기판, 이를 제조하는 방법, 및 상기 박막 트랜지스터를 갖는 기판을 구비하는 유기 발광 표시 장치{Thin film transistor substrate, method of manufacturing the same, and organic light emitting device having the Thin film transistor substrate}
본 발명은 박막 트랜지스터를 갖는 기판, 이를 제조하는 방법, 및 상기 박막 트랜지스터를 갖는 기판을 구비하는 유기 발광 표시 장치에 관한 것이다.
통상적으로, 평판 표시 장치(flat display device)는 크게 발광형과 수광형으로 분류할 수 있다. 발광형으로는 평판 음극선관(flat cathode ray tube)과, 플라즈마 디스플레이 패널(plasma display panel)과, 전계 발광 소자(electro luminescent device)와, 발광 다이오드(light emitting diode) 등이 있다. 수광형으로는 액정 디스플레이(liquid crystal display)를 들 수 있다. 이중에서, 전계 발광 소자는 시야각이 넓고, 콘트라스트가 우수할 뿐만 아니라 응답 속도가 빠르다는 장점을 가지고 있어서 차세대 표시 소자로서 주목을 받고 있다. 이러한 전자 발광 소자는 발광층을 형성하는 물질에 따라서 무기 전계 발광 소자와 유기 전계 발광 소자로 구분된다.
이 중에서, 유기 전계 발광 소자는 형광성 유기 화합물을 전기적으로 여기(exitation)시켜서 발광시키는 자발광형 디스플레이로, 낮은 전압에서 구동이 가능하고, 박형화가 용이하며, 광시야각, 빠른 응답 속도 등 액정 디스플레이에 있어서 문제점으로 지적되는 것을 해결할 수 있는 차세대 디스플레이로 주목받고 있다.
유기 전계 발광 소자는 애노드 전극과 캐소드 전극 사이에 유기물로 이루어진 발광층을 구비하고 있다. 유기 전계 발광 소자는 이들 전극들에 양극 및 음극 전압이 각각 인가됨에 따라 애노드 전극으로부터 주입된 정공(hole)이 정공 수송층을 경유하여 발광층으로 이동되고, 전자는 캐소드 전극으로부터 전자 수송층을 경유하여 발광층으로 이동되어서, 발광층에서 전자와 정공이 재결합하여 여기자(exiton)을 생성하게 된다.
이 여기자가 여기 상태에서 기저 상태로 변화됨에 따라, 발광층의 형광성 분자가 발광함으로써 화상을 형성하게 된다. 풀 컬러(full color)형 유기 전계 발광 소자의 경우에는 적(R), 녹(G),청(B)의 삼색을 발광하는 화소(pixel)를 구비토록 함으로써 풀 컬러를 구현한다.
이와 같은 유기 전계 발광 소자에서, 애노드 전극의 양단부에는 화소 정의막(Pixel Define Layer)이 형성된다. 그리고, 이 화소 정의막에 소정의 개구를 형성한 후, 개구가 형성되어 외부로 노출된 애노드 전극의 상부에 발광층 및 캐소드 전극이 차례로 형성된다.
본 발명의 주된 목적은 이온 도핑 공정없이도 제조할 수 있는 박막 트랜지스터를 갖는 기판, 이의 제조 방법, 및 상기 박막 트랜지스터를 갖는 기판을 구비하는 유기 발광 표시 장치를 제공하는 것이다.
본 발명의 일 실시예에 따른 박막 트랜지스터를 갖는 기판은, 기판과, 상기 기판 상에 배치되는 활성층과, 상기 활성층 상에 배치되는 게이트 전극과, 상기 활성층과 상기 게이트 전극 사이에 배치되는 게이트 절연막과, 상기 활성층과 상기 게이트 전극을 덮도록 배치되며, 상기 활성층 일부를 노출시키는 제1, 2 콘택홀을 갖는 층간 절연막과, 상기 층간 절연막 상에 배치되는 소스 및 드레인 전극과, 상기 제1, 2 콘택홀과 접촉하며, 상기 층간 절연막과 상기 소스 및 드레인 전극 사이에 배치되는 오믹 콘택층을 구비하며, 상기 활성층은 상기 게이트 전극에 대응되는 채널 영역과 상기 소스/드레인 전극에 대응되는 소스/드레인 영역으로 구획된다.
본 발명에 있어서, 상기 오믹 콘택층은 이온 불순물이 포함된 비정질 실리콘층 또는 다결정 실리콘층으로 이루어질 수 있다.
본 발명에 있어서, 상기 이온 불순물은 N+ 또는 P+ 일 수 있다.
본 발명에 있어서, 상기 오믹 콘택층은 PECVD(Plasma Enhanced Chemical Vapor Deposition)에 의해 상기 비정질 실리콘 또는 상기 다결정 실리콘을 성막하는 공정 중에 인(Phosphorous)계 또는 보론(Boron)계 기체를 인입하여 형성될 수 있다.
본 발명에 있어서, 상기 소스/드레인 영역의 표면은 전도성을 가질 수 있다.
본 발명에 있어서, 상기 소스/드레인 영역의 표면은 인(Phosphorous)계 또는 보론(Boron)계 기체를 이용한 플라즈마 처리를 함으로써 전도성을 가질 수 있다.
본 발명에 있어서, 상기 소스/드레인 영역 중 상기 오믹 콘택층과 접하는 제1 영역 및 제2 영역은 전도성을 가질 수 있다.
본 발명에 있어서, 상기 오믹 콘택층을 형성한 후, 인(Phosphorous)계 또는 보론(Boron)계 기체를 이용한 플라즈마 처리를 함으로써 상기 제1 영역 및 제2 영역이 전도성을 가질 수 있다.
본 발명에 있어서, 상기 소스/드레인 영역 중 상기 오믹 콘택층과 접하는 제1 영역 및 제2 영역은 전도성을 가질 수 있다.
본 발명에 있어서, 상기 오믹 콘택층을 형성한 후, 인(Phosphorous)계 또는 보론(Boron)계 기체를 이용한 플라즈마 처리를 함으로써 상기 제1 영역 및 제2 영역이 전도성을 가질 수 있다.
본 발명에 있어서, 상기 기판과 상기 활성층 사이에는 상기 기판을 덮도록 배치되는 버퍼층을 더 구비할 수 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터를 갖는 기판의 제조 방법은, 상기 기판 상에 채널 영역 및 소스/드레인 영역을 갖는 활성층을 형성하는 단계와, 상기 활성층 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 덮도록 상기 기판 상에 층간 절연막을 형성하는 단계와, 상기 소스/드레인 영역의 일부가 노출되도록 상기 층간 절연막 상에 제1, 2 컨택홀을 형성하는 단계와, 상기 제1, 2 컨택홀을 통해 상기 소스/드레인 영역과 접촉하는 오믹 콘택층과, 상기 오믹 콘택층 상에 배치되는 소스 및 드레인 전극을 형성하는 단계를 구비한다.
본 발명에 있어서, 상기 오믹 콘택층은 이온 불순물이 포함된 비정질 실리콘층 또는 다결정 실리콘층(multi-crystaline silicon layer)으로 이루어질 수 있다.
본 발명에 있어서, 상기 이온 불순물은 N+ 또는 P+일 수 있다.
본 발명에 있어서, 상기 오믹 콘택층은 PECVD 공정 중에 인(Phosphorous)계 또는 보론(Boron)계 기체를 인입하여 상기 비정질 실리콘층 또는 상기 다결정 실리콘층을 성막함으로써 형성될 수 있다.
본 발명에 있어서, 상기 게이트 전극 형성 후 층간 절연막 형성 전에, 상기 소스/드레인 영역을 인(Phosphorous) 또는 보론(Boron)이 첨가된 가스를 이용하여 플라즈마 처리를 하여 상기 소스/드레인 영역의 표면에 전도성을 부여하는 단계를 더 포함할 수 있다.
본 발명에 있어서, 상기 오믹 콘택층을 상기 층간 절연막 상에 증착한 후, 인(Phosphorous) 또는 보론(Boron)이 첨가된 가스를 이용하여 플라즈마 처리하여 상기 소스/드레인 영역 중 상기 오믹 콘택층과 접하는 제1 영역 및 제2 영역에 전도성을 부여하는 단계를 더 포함할 수 있다.
본 발명에 있어서, 상기 오믹 콘택층을 상기 층간 절연막 상에 증착한 후, 인(Phosphorous) 또는 보론(Boron)이 첨가된 가스를 이용하여 플라즈마 처리하여 상기 소스/드레인 영역과 접하는 상기 오믹 콘택층의 영역에 전도성을 부여하는 단계를 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치는, 기판과, 상기 기판 상에 배치되는 활성층과, 상기 활성층 상에 배치되는 게이트 전극과, 상기 활성층과 상기 게이트 전극 사이에 배치되는 게이트 절연막과, 상기 활성층과 상기 게이트 전극을 덮도록 배치되며, 상기 활성층 일부를 노출시키는 제1, 2 콘택홀을 갖는 층간 절연막과, 상기 층간 절연막 상에 배치되는 소스 및 드레인 전극과, 상기 제1, 2 콘택홀과 접촉하며, 상기 층간 절연막과 상기 소스 및 드레인 전극 사이에 배치되는 오믹 콘택층과, 상기 소스 및 드레인 전극을 덮도록 형성된 패시베이션막과, 상기 패시베이션막 상에 형성되는 평탄화막과, 상기 평탄화막 상에 형성되고 상기 드레인 전극과 연결되는 화소 전극과, 상기 화소 전극을 노출시키는 화소 정의막과, 상기 화소 전극 상에 배치되며, 빛을 발광하는 중간층과, 상기 중간층과 화소 정의막 상부를 덮는 대향 전극을 구비한다.
본 발명에 있어서, 상기 오믹 콘택층은 이온 불순물이 포함된 비정질 실리콘층 또는 다결정 실리콘층으로 이루어질 수 있다.
본 발명에 있어서, 상기 이온 불순물은 N+ 또는 P+ 일 수 있다.
본 발명에 있어서, 상기 오믹 콘택층은 PECVD(Plasma Enhanced Chemical Vapor Deposition)에 의해 상기 비정질 실리콘 또는 상기 다결정 실리콘을 성막하는 공정 중에 인(Phosphorous)계 또는 보론(Boron)계 기체를 인입하여 형성될 수 있다.
본 발명에 있어서, 상기 소스/드레인 영역의 표면은 전도성을 가질 수 있다.
본 발명에 있어서, 상기 소스/드레인 영역의 표면은 인(Phosphorous)계 또는 보론(Boron)계 기체를 이용한 플라즈마 처리를 함으로써 전도성을 가질 수 있다.
본 발명에 있어서, 상기 소스/드레인 영역 중 상기 오믹 콘택층과 접하는 제1 영역 및 제2 영역은 전도성을 가질 수 있다.
본 발명에 있어서, 상기 오믹 콘택층을 형성한 후, 인(Phosphorous)계 또는 보론(Boron)계 기체를 이용한 플라즈마 처리를 함으로써 상기 제1 영역 및 제2 영역이 전도성을 가질 수 있다.
본 발명에 있어서, 상기 소스/드레인 영역 중 상기 오믹 콘택층과 접하는 제1 영역 및 제2 영역은 전도성을 가질 수 있다.
본 발명에 있어서, 상기 오믹 콘택층을 형성한 후, 인(Phosphorous)계 또는 보론(Boron)계 기체를 이용한 플라즈마 처리를 함으로써 상기 제1 영역 및 제2 영역이 전도성을 가질 수 있다.
본 발명에 있어서, 상기 기판과 상기 활성층 사이에는 상기 기판을 덮도록 배치되는 버퍼층을 더 구비할 수 있다.
본 발명의 일 실시예에 따르면, 이온 도핑없이도 박막 트랜지스터를 갖는 기판을 제조할 수 있으므로 대면적의 유기 발광 표시 장치를 용이하게 제조할 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터를 갖는 기판을 개략적으로 나타내는 단면도이며,
도 2는 본 발명의 다른 실시예에 따른 박막 트랜지스터를 갖는 기판을 개략적으로 나타내는 단면도이며,
도 3은 본 발명은 또 다른 실시예에 따른 박막 트랜지스터를 갖는 기판을 개략적으로 나타내는 단면도이며,
도 4는 본 발명은 또 다른 실시예에 따른 박막 트랜지스터를 갖는 기판을 개략적으로 나타내는 단면도이며,
도 5는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치를 개략적으로 나타내는 단면도이다.
이하, 첨부된 도면을 참조로 본 발명의 실시예들에 대하여 보다 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터를 갖는 기판을 개략적으로 나타내는 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 박막 트랜지스터를 갖는 기판은 기판(101) 상에 박막 트랜지스터를 갖는다. 기판(101)은 글라스재의 기판 또는 플라스틱재의 기판이 사용될 수 있다.
기판(101) 상에는 버퍼층(102)이 형성될 수 있다. 버퍼층(102)은 베리어 특성을 갖는 절연물질로 이루어질 수 있다. 예를 들면, 버퍼층(102)은 SiO2 또는 SiN로 이루어질 수 있다.
버퍼층(102) 상에는 활성층(103)이 형성된다. 활성층(103)은 반도체 물질로 이루어진다. 활성층(103)은 버퍼층(102) 상에 형성된 반도체 물질을 패터닝함으로써 형성된다. 즉, 버퍼층(102) 상에 반도체 물질을 증착하고, 증착된 반도체 물질을 패터닝함으로써 활성층(103)이 형성된다.
활성층(103)은 무기반도체 또는 유기반도체로 이루어질 수 있다. 활성층(103)을 형성하는 무기반도체는 CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, SiC, 및 Si를 포함하는 것일 수 있다. 그리고, 활성층(103)을 형성하는 유기반도체로는 고분자로서, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체를 포함할 수 있고, 저분자로서, 펜타센, 테트라센, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-6-티오펜, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 또는 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 또는 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체를 포함할 수 있다.
활성층(103)은 채널 영역(103a), 소스 영역(103c), 및 드레인 영역(103b)으로 구획될 수 있다. 채널 영역(103a)은 소스 영역(103c)과 드레인 영역(103b)을 연결한다.
활성층(103) 상에는 게이트 절연막(104)를 형성한다. 게이트 절연막(104)은 활성층(103)의 채널 영역(103a)에 배치된다. 게이트 절연막(104)은 SiO2 또는 SiN과 같은 절연물질로 이루어진다.
게이트 절연막(104) 상에는 게이트 전극(105)이 형성된다. 게이트 전극(105)은 MoW, Al, Cr, Al/Cu 등의 도전성 금속막으로 형성될 수 있는 데, 반드시 이에 한정되지 않으며, 도전성 폴리머 등 다양한 도전성 물질이 게이트 전극(104)으로 사용될 수 있다. 게이트 전극(105)은 활성층(103)의 채널 영역(103a)에 대응되는 영역을 커버하도록 형성된다.
게이트 절연막(104)와 게이트 전극(105)을 형성 과정을 설명하면 다음과 같다. 우선, 활성층(103)을 덮도록 버퍼층(102) 상에 절연물질을 증착한다. 그 후, 상기 증착된 절연물질 상에 금속층을 증착한다. 다음으로, 활성층(103)의 소스 영역(103c)와 드레인 영역(103b)가 노출되도록 절연물질과 금속층을 제거한다. 절연물질과 금속층의 제거는 에칭을 통해 이루어질 수 있다. 상기 에칭 공정에는 건식 에칭 또는 습식 에칭이 사용될 수 있다. 건식 에칭을 이용하는 경우, 상기 절연물질과 금속층이 동시에 식각되며, 습식 에칭인 경우에는 상기 절연물질과 금속층이 비연속적으로 식각된다.
상기와 같이 절연물질과 금속층이 에칭된 후에는 활성층(103)의 채널영역(103a) 상에 게이트 절연막(104)과 게이트 전극(105)가 적층된다.
층간 절연막(106)은 활성층(103)과 게이트 전극(105)을 덮도록 배치된다. 층간 절연막(106)은 절연물질로 이루어질 수 있으며, 예를 들면 SiO2 또는 SiN로 이루어질 수 있다.
또한, 층간 절연막(106)은 활성층(103)의 일부를 노출시키는 제1, 2 콘택홀(106a, 106b)을 갖는다. 제1, 2 콘택홀(106a, 106b)은 각각 활성층(103)의 소스 영역(103c)와 드레인 영역(103b)의 제1 영역(B)과 제2 영역(A)을 노출시킨다.
오믹 콘택층(107a, 107b)은 제1, 2 콘택홀(106a, 106b)을 통하여 상기 노출된 소스 영역(103c)와 드레인 영역(103b)의 제1 영역(B)과 제2 영역(A)과 접촉하도록 형성된다. 오믹 콘택층(107a, 107b)은 상기 노출된 소스 영역(103c)와 드레인 영역(103b)의 제1 영역(B) 및 제2 영역(A)과 접촉하여 오믹 콘택(ohmic contact)을 형성한다.
오믹 콘택층(107a, 107b)은 이온 불순물이 포함된 비정질 실리콘층 또는 다결정 실리콘층(multi-crystaline silicon)일 수 있다. 예를 들면, 오믹 콘택층(107a, 107b)은 N+ 또는 P+를 포함한 비정질 실리콘층 또는 다결정 실리콘층일 수 있다.
오믹 콘택층(107a, 107b)은 PECVD(Plasma Enhanced Chemical Vapor Deposition)에 의해 비정질 실리콘 또는 다결정 실리콘을 성막하는 공정 중에 인(Phosphorous)계 또는 보론(Boron)계 기체를 인입하여 형성할 수 있다. 이와 같은 공정에 의해 이온 주입 공정이 없이도 오믹 콘택층(107a, 107b)은 이온 불순물을 가질 수 있다. 즉, 오믹 콘택층(107a, 107b)은 종래와 같이 비정질 실리콘을 층간 절연막(106)에 증착한 후 이온을 도핑하는 것이 아니며, 비정질 실리콘층(또는 다결정 실리콘층)을 성막하는 PECVD 공정에 인(Phosphorous)계 또는 보론(Boron)계 기체를 인입함으로써 이온 불순물이 포함된다. 종래와 같이 비정질 실리콘을 층간 절연막(106)에 증착한 후 이온을 도핑하는 경우 대면적의 평판 디스플레이 패널(예를 들면, 8 세대 이상의 유기 발광 표시 장치)에서는 이온 도핑하는 것이 곤란한 문제점이 있다. 그러나, 본 발명의 일 실시예에 따르면, 이미 이온 주입 공정 없이도 이온 불순물이 포함된 비정질 실리콘층(또는 다결정 실리콘층)이 형성되므로 대면적의 기판에 박막 트랜지스터를 구현함에 있어서, 공정이 단순화되고 고가의 이온 주입 장치를 사용하지 않으므로 제조 비용이 절감된다
오믹 콘택층(107a, 107b) 상에는 소스/드레인 전극(108, 109)이 배치된다.
오믹 콘택층(107a, 107b)과 소스/드레인 전극(108, 109)을 형성 과정을 설명하면 다음과 같다. 우선, 층간 절연막(106)을 덮도록 이온 불순물이 포함된 비정질 실리콘층(또는 다결정 실리콘층)을 성막한다. 이후 소스/드레인 전극용 금속층을 이온 불순물이 포함된 비정질 실리콘층(또는 다결정 실리콘층) 상에 증착한다. 이후, 포토 공정을 이용하여 이온 불순물이 포함된 비정질 실리콘층(또는 다결정 실리콘층)과 상기 금속층을 패터닝하여 오믹 콘택층(107a, 107b) 상에 소스/드레인 전극(108, 109)가 배치되도록 형성한다.
도 2는 본 발명의 다른 실시예에 따른 박막 트랜지스터를 갖는 기판을 개략적으로 나타내는 단면도이다.
도 2에 도시된 본 발명의 다른 실시예에 따른 박막 트랜지스터를 갖는 기판은 도 1에 도시된 박막 트랜지스터를 갖는 기판과는 달리 활성층(203)의 소스/드레인 영역(203c, 203b)의 표면이 전도성을 갖는다. 소스/드레인 영역(203c, 203b)의 표면의 전도성은 플라즈마 처리에 의해 형성된다. 상세하게는, 활성층(203)의 소스/드레인 영역(203c, 203b)이 노출되도록 게이트 절연막(104)와 게이트 전극(105)을 형성한 후 층간 절연막(106)을 형성하기 전에 인(Phosphorous)계 또는 보론(Boron)계 기체를 이용하여 플라즈마 처리를 행한다. 상기 플라즈마 처리에 의해 활성층(203)의 소스/드레인 영역(203c, 203b)의 표면은 전도성을 가지게 된다. 활성층(203)의 소스/드레인 영역(203c, 203b)이 전도성을 갖게 되어 오프셋(offset) 형성으로 인하여 발생되는 온 커런트(on current)가 저하되는 것을 방지할 수 있다. 그 이외의 구조와 공정은 도 1에 도시된 박막 트랜지스터를 갖는 기판과 동일하다.
도 3은 본 발명은 또 다른 실시예에 따른 박막 트랜지스터를 갖는 기판을 개략적으로 나타내는 단면도이다.
도 3에 도시된 본 발명의 또 다른 실시예에 따른 박막 트랜지스터를 갖는 기판은 도 1에 도시된 박막 트랜지스터를 갖는 기판과는 달리 오믹 콘택층(107a, 107b)과 접촉하는 소스/드레인 영역의 제1 영역(B) 및 제2 영역(A)이 전도성을 갖는다. 오믹 콘택층(107a, 107b)와 접촉하는 소스/드레인 영역의 제1 영역(B) 및 제2 영역(A)의 전도성은 플라즈마 처리에 의해 형성된다. 상세하게는, 오믹 콘택층(107a, 107b)을 형성한 후에 인(Phosphorous)계 또는 보론(Boron)계 기체를 이용하여 플라즈마 처리를 행한다. 상기 플라즈마 처리에 의해 오믹 콘택층(107a, 107b)와 접촉하는 소스/드레인 영역의 제1 영역(B) 및 제2 영역(A)은 전도성을 가지게 된다. 오믹 콘택층(107a, 107b)와 접촉하는 소스/드레인 영역의 제1 영역(B) 및 제2 영역(A)이 전도성을 갖게 되어 오프셋(offset) 형성으로 인하여 발생되는 온 커런트(on current)가 저하되는 것이 방지된다. 그 이외의 구조와 공정은 도 1에 도시된 박막 트랜지스터를 갖는 기판과 동일하다.
도 4는 본 발명은 또 다른 실시예에 따른 박막 트랜지스터를 갖는 기판을 개략적으로 나타내는 단면도이다.
도 4에 도시된 본 발명의 다른 실시예에 따른 박막 트랜지스터를 갖는 기판은 도 1에 도시된 박막 트랜지스터를 갖는 기판과는 달리 활성층(403)의 소스/드레인 영역(403c, 403b)의 표면이 전도성을 가지며, 오믹 콘택층(107a, 107b)와 접촉하는 소스/드레인 영역의 제1 영역(B) 및 제2 영역(A)도 전도성을 갖는다. 활성층(403)의 소스/드레인 영역(403c, 403b)이 전도성을 가진 후 추가적으로 오믹 콘택층(107a, 107b)와 접촉하는 소스/드레인 영역의 제1 영역(B) 및 제2 영역(A)이 전도성을 가지게 되므로, 오믹 콘택층(107a, 107b)와 접촉하는 소스/드레인 영역의 제1 영역(B) 및 제2 영역(A)의 전도성은 상기 제1 영역(B)과 제2 영역(A) 이외의 영역의 전도성보다 더 높다.
상세하게는, 활성층(403)의 소스/드레인 영역(403c, 403b)이 노출되도록 게이트 절연막(104)와 게이트 전극(105)을 형성한 후 층간 절연막(106)을 형성하기 전에 인(Phosphorous)계 또는 보론(Boron)계 기체를 이용하여 플라즈마 처리를 행한다. 상기 플라즈마 처리에 의해 활성층(403)의 소스/드레인 영역(403c, 403b)은 전도성을 가지게 된다. 상기 플라즈마 처리 후 층간 절연막(106), 오믹 콘택층(107a, 107b)을 형성한 후에 인(Phosphorous)계 또는 보론(Boron)계 기체를 이용하여 플라즈마 처리를 행한다. 즉, 플라즈마 처리가 두 번에 걸쳐서 행하게 된다. 두 번째 플라즈마 처리에 의해 상기 플라즈마 처리에 의해 오믹 콘택층(107a, 107b)와 접촉하는 소스/드레인 영역의 제1 영역(B) 및 제2 영역(A)은 제1 영역(B) 및 제2 영역(A) 이외의 영역의 전도성보다 더 높은 전도성을 가지게 된다. 활성층(403)의 소스/드레인 영역(403c, 403b), 및 오믹 콘택층(107a, 107b)와 접촉하는 소스/드레인 영역의 제1 영역(B) 및 제2 영역(A)이 전도성을 갖게 되어 오프셋(offset) 형성으로 인하여 발생되는 온 커런트(on current)가 저하되는 것이 방지된다. 그 이외의 구조와 공정은 도 1에 도시된 박막 트랜지스터를 갖는 기판과 동일하다.
도 5는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치를 개략적으로 나타내는 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치는 도 1에 도시된 박막 트랜지스터를 구비한 기판 상에 패시베이션막(110), 평탄화막(111), 화소 전극(112), 중간층(113), 대향 전극(114)를 갖는다. 도 5의 유기 발광 표시 장치는 도 1에 도시된 박막 트랜지스터를 구비한 기판을 구비하지만, 본 발명은 이에 한정되지 않으며 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치는 도 2 내지 4에 도시된 박막 트랜지스터를 갖는 기판 중 어느 하나를 구비할 수 있다.
패시베이션막(110) 이하의 구조는 도 1과 동일하므로 이하에서는 설명을 생략한다.
소스/드레인 전극(109, 108) 상부로는 SiO2, SiNx 등으로 이루어진 패시베이션막(110)이 형성되고, 아크릴(acryl), 폴리 이미드(polyimide), BCB(Benzocyclobutene) 등의 유기물질로 평탄화막(111)이 형성될 수 있다.
그리고, 평탄화막(111)의 상부에 유기 전계 발광 소자(OLED)의 애노드 전극이 되는 화소 전극(112)이 형성되고, 이를 덮도록 유기물로 화소 정의막(Pixel Define Layer: 115)이 형성된다. 화소 정의막(115)은 유기물로 이루어질 수 있다.
화소 정의막(115)에 소정의 개구를 형성한 후, 화소 정의막(115)의 상부 및 개구가 형성되어 외부로 노출된 화소 전극(112)의 상부에 중간층(113)을 형성한다. 여기서, 중간층(113)은 발광층을 포함한다. 본 발명은 반드시 이와 같은 구조로 한정되는 것은 아니며, 다양한 유기 발광 표시장치의 구조가 그대로 적용될 수 있음은 물론이다.
유기 전계 발광 소자(OLED)는 전류의 흐름에 따라 적, 녹, 청색의 빛을 발광하여 소정의 화상 정보를 표시하는 것으로, 박막 트랜지스터의 드레인 전극(108)에 연결되어 이로부터 플러스 전원을 공급받는 화소 전극(112)과, 전체 화소를 덮도록 구비되어 마이너스 전원을 공급하는 대향 전극(114) 및 이들 화소 전극(112)과 대향 전극(114)의 사이에 배치되어 발광하는 중간층(113)으로 구성된다.
화소 전극(112)과 대향 전극(114)은 중간층(113)에 의해 서로 절연되어 있으며, 중간층(113)에 서로 다른 극성의 전압을 가해 중간층(113)에서 발광이 이뤄지도록 한다.
여기서, 중간층(113)은 저분자 또는 고분자 유기층이 사용될 수 있는 데, 저분자 유기층을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기층은 진공증착의 방법으로 형성된다.
고분자 유기층의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이때, 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.
이와 같은 중간층은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다.
중간층(113)은 스핀 코팅(spin coating) 방법으로 형성될 수 있다. 상세하게는, 화소 전극(112)과 화소 정의막(115)을 덮도록 유기 물질을 도포한다. 이후 기판(101)을 회전시킨다. 기판(101)의 회전량에 따라 화소 정의막(115) 상에 도포된 유기 물질은 제거되고, 화소 전극(112) 상에 도포된 유기 물질만이 남게 된다. 다음으로, 화소 전극(112) 상에 도포된 유기 물질을 소성시켜서 중간층(113)을 형성할 수 있다.
화소 전극(112)은 애노드 전극의 기능을 하고, 대향 전극(114)은 캐소드 전극의 기능을 하는 데, 물론, 이들 화소 전극(112)과 대향 전극(114)의 극성은 반대로 되어도 무방하다.
화소 전극(112)은 투명 전극 또는 반사형 전극으로 구비될 수 있는 데, 투명전극으로 사용될 때에는 ITO, IZO, ZnO, 또는 In2O3로 구비될 수 있고, 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3를 형성할 수 있다.
한편, 대향 전극(114)도 투명 전극 또는 반사형 전극으로 구비될 수 있는 데, 투명전극으로 사용될 때에는 대향 전극(114)이 캐소드 전극으로 사용되므로, 일함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 및 이들의 화합물이 중간층(113)의 방향을 향하도록 증착한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극 라인을 형성할 수 있다. 그리고, 반사형 전극으로 사용될 때에는 위 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 및 이들의 화합물을 전면 증착하여 형성한다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
101: 기판 102: 버퍼층
103: 활성층 104: 게이트 절연막
105: 게이트 전극 106: 층간 절연막
107a, 107b: 도핑된 비정질 실리콘층
108, 109: 소스/드레인 전극
110: 패시베이션막 111: 평판화막
112: 화소 전극 113: 중간층
114: 대향 전극

Claims (29)

  1. 기판;
    상기 기판 상에 배치되는 활성층;
    상기 활성층 상에 배치되는 게이트 전극;
    상기 활성층과 상기 게이트 전극 사이에 배치되는 게이트 절연막;
    상기 활성층과 상기 게이트 전극을 덮도록 배치되며, 상기 활성층 일부를 노출시키는 제1, 2 콘택홀을 갖는 층간 절연막;
    상기 층간 절연막 상에 배치되는 소스 및 드레인 전극; 및
    상기 제1, 2 콘택홀과 접촉하며, 상기 층간 절연막과 상기 소스 및 드레인 전극 사이에 배치되는 오믹 콘택층;을 구비하며,
    상기 활성층은 상기 게이트 전극에 대응되는 채널 영역과 상기 소스/드레인 전극에 대응되는 소스/드레인 영역으로 구획되는 것을 특징으로 하는 박막 트랜지스터를 갖는 기판.
  2. 제1항에 있어서,
    상기 오믹 콘택층은 이온 불순물이 포함된 비정질 실리콘층 또는 다결정 실리콘층으로 이루어지는 것을 특징으로 하는 박막 트랜지스터를 갖는 기판.
  3. 제2항에 있어서,
    상기 이온 불순물은 N+ 또는 P+ 인 것을 특징으로 하는 박막 트랜지스터를 갖는 기판.
  4. 제2항에 있어서,
    상기 오믹 콘택층은 PECVD(Plasma Enhanced Chemical Vapor Deposition)에 의해 상기 비정질 실리콘 또는 상기 다결정 실리콘을 성막하는 공정 중에 인(Phosphorous)계 또는 보론(Boron)계 기체를 인입하여 형성되는 것을 특징으로 하는 박막 트랜지스터를 갖는 기판.
  5. 제2항에 있어서,
    상기 소스/드레인 영역의 표면은 전도성을 갖는 것을 특징으로 하는 박막 트랜지스터를 갖는 기판.
  6. 제5항에 있어서,
    상기 소스/드레인 영역의 표면은 인(Phosphorous)계 또는 보론(Boron)계 기체를 이용한 플라즈마 처리를 함으로써 전도성을 갖게 되는 것을 특징으로 하는 박막 트랜지스터를 갖는 기판.
  7. 제5항에 있어서,
    상기 소스/드레인 영역 중 상기 오믹 콘택층과 접하는 제1 영역 및 제2 영역은 전도성을 갖는 것을 특징으로 하는 박막 트랜지스터를 갖는 기판.
  8. 제7항에 있어서,
    상기 오믹 콘택층을 형성한 후, 인(Phosphorous)계 또는 보론(Boron)계 기체를 이용한 플라즈마 처리를 함으로써 상기 제1 영역 및 제2 영역이 전도성을 갖게 되는 것을 특징으로 하는 박막 트랜지스터를 갖는 기판.
  9. 제2항에 있어서,
    상기 소스/드레인 영역 중 상기 오믹 콘택층과 접하는 제1 영역 및 제2 영역은 전도성을 갖는 것을 특징으로 하는 박막 트랜지스터를 갖는 기판.
  10. 제9항에 있어서,
    상기 오믹 콘택층을 형성한 후, 인(Phosphorous)계 또는 보론(Boron)계 기체를 이용한 플라즈마 처리를 함으로써 상기 제1 영역 및 제2 영역이 전도성을 갖게 되는 것을 특징으로 하는 박막 트랜지스터를 갖는 기판.
  11. 제1항에 있어서,
    상기 기판과 상기 활성층 사이에는 상기 기판을 덮도록 배치되는 버퍼층을 더 구비하는 것을 특징으로 하는 박막 트랜지스터를 갖는 기판.
  12. 상기 기판 상에 채널 영역 및 소스/드레인 영역을 갖는 활성층을 형성하는 단계;
    상기 활성층 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 덮도록 상기 기판 상에 층간 절연막을 형성하는 단계;
    상기 소스/드레인 영역의 일부가 노출되도록 상기 층간 절연막 상에 제1, 2 콘택홀을 형성하는 단계; 및
    상기 제1, 2 콘택홀을 통해 상기 소스/드레인 영역과 접촉하는 오믹 콘택층을 형성하는 단계; 및
    상기 오믹 콘택층 상에 배치되는 소스 및 드레인 전극을 형성하는 단계;를 구비하는 박막 트랜지스터를 갖는 기판의 제조 방법.
  13. 제12항에 있어서,
    상기 오믹 콘택층은 이온 불순물이 포함된 비정질 실리콘층 또는 다결정 실리콘층(multi-crystaline silicon layer)으로 이루어지는 것을 특징으로 하는 박막 트랜지스터를 갖는 기판의 제조 방법.
  14. 제13항에 있어서,
    상기 이온 불순물은 N+ 또는 P+인 것을 특징으로 하는 박막 트랜지스터를 갖는 기판의 제조 방법.
  15. 제13항에 있어서,
    상기 오믹 콘택층은 PECVD 공정 중에 인(Phosphorous)계 또는 보론(Boron)계 기체를 인입하여 상기 비정질 실리콘층 또는 상기 다결정 실리콘층을 성막함으로써 형성되는 것을 특징으로 하는 박막 트랜지스터를 갖는 기판의 제조 방법.
  16. 제15항에 있어서,
    상기 게이트 전극 형성 후 층간 절연막 형성 전에, 상기 소스/드레인 영역을 인(Phosphorous) 또는 보론(Boron)이 첨가된 가스를 이용하여 플라즈마 처리를 하여 상기 소스/드레인 영역의 표면에 전도성을 부여하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터를 갖는 기판의 제조 방법.
  17. 제16항에 있어서,
    상기 오믹 콘택층을 상기 층간 절연막 상에 증착한 후, 인(Phosphorous) 또는 보론(Boron)이 첨가된 가스를 이용하여 플라즈마 처리하여 상기 소스/드레인 영역 중 상기 오믹 콘택층과 접하는 제1 영역 및 제2 영역에 전도성을 부여하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터를 갖는 기판의 제조 방법.
  18. 제15항에 있어서,
    상기 오믹 콘택층을 상기 층간 절연막 상에 증착한 후, 인(Phosphorous) 또는 보론(Boron)이 첨가된 가스를 이용하여 플라즈마 처리하여 상기 소스/드레인 영역과 접하는 상기 오믹 콘택층의 영역에 전도성을 부여하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터를 갖는 기판의 제조 방법.
  19. 기판;
    상기 기판 상에 배치되는 활성층;
    상기 활성층 상에 배치되는 게이트 전극;
    상기 활성층과 상기 게이트 전극 사이에 배치되는 게이트 절연막;
    상기 활성층과 상기 게이트 전극을 덮도록 배치되며, 상기 활성층 일부를 노출시키는 제1, 2 콘택홀을 갖는 층간 절연막;
    상기 층간 절연막 상에 배치되는 소스 및 드레인 전극;
    상기 제1, 2 콘택홀과 접촉하며, 상기 층간 절연막과 상기 소스 및 드레인 전극 사이에 배치되는 오믹 콘택층;
    상기 소스 및 드레인 전극을 덮도록 형성된 패시베이션막;
    상기 패시베이션막 상에 형성되는 평탄화막;
    상기 평탄화막 상에 형성되고 상기 드레인 전극과 연결되는 화소 전극;
    상기 화소 전극을 노출시키는 화소 정의막;
    상기 화소 전극 상에 배치되며, 빛을 발광하는 중간층; 및
    상기 중간층과 화소 정의막 상부를 덮는 대향 전극;을 구비하는 유기 발광 표시 장치.
  20. 제19항에 있어서,
    상기 오믹 콘택층은 이온 불순물이 포함된 비정질 실리콘층 또는 다결정 실리콘층으로 이루어지는 것을 특징으로 하는 유기 발광 표시 장치.
  21. 제20항에 있어서,
    상기 이온 불순물은 N+ 또는 P+ 인 것을 특징으로 하는 유기 발광 표시 장치.
  22. 제20항에 있어서,
    상기 오믹 콘택층은 PECVD(Plasma Enhanced Chemical Vapor Deposition)에 의해 상기 비정질 실리콘 또는 상기 다결정 실리콘을 성막하는 공정 중에 인(Phosphorous)계 또는 보론(Boron)계 기체를 인입하여 형성되는 것을 특징으로 하는 유기 발광 표시 장치.
  23. 제20항에 있어서,
    상기 소스/드레인 영역의 표면은 전도성을 갖는 것을 특징으로 하는 유기 발광 표시 장치.
  24. 제23항에 있어서,
    상기 소스/드레인 영역의 표면은 인(Phosphorous)계 또는 보론(Boron)계 기체를 이용한 플라즈마 처리를 함으로써 전도성을 갖게 되는 것을 특징으로 하는 유기 발광 표시 장치.
  25. 제23항에 있어서,
    상기 소스/드레인 영역 중 상기 오믹 콘택층과 접하는 제1 영역 및 제2 영역은 전도성을 갖는 것을 특징으로 하는 유기 발광 표시 장치.
  26. 제25항에 있어서,
    상기 오믹 콘택층을 형성한 후, 인(Phosphorous)계 또는 보론(Boron)계 기체를 이용한 플라즈마 처리를 함으로써 상기 제1 영역 및 제2 영역이 전도성을 갖게 되는 것을 특징으로 하는 유기 발광 표시 장치.
  27. 제20항에 있어서,
    상기 소스/드레인 영역 중 상기 오믹 콘택층과 접하는 제1 영역 및 제2 영역은 전도성을 갖는 것을 특징으로 하는 유기 발광 표시 장치.
  28. 제27항에 있어서,
    상기 오믹 콘택층을 형성한 후, 인(Phosphorous)계 또는 보론(Boron)계 기체를 이용한 플라즈마 처리를 함으로써 상기 제1 영역 및 제2 영역이 전도성을 갖게 되는 것을 특징으로 하는 유기 발광 표시 장치.
  29. 제19항에 있어서,
    상기 기판과 상기 활성층 사이에는 상기 기판을 덮도록 배치되는 버퍼층을 더 구비하는 것을 특징으로 하는 유기 발광 표시 장치.



KR1020100026403A 2010-03-24 2010-03-24 박막 트랜지스터를 갖는 기판, 이를 제조하는 방법, 및 상기 박막 트랜지스터를 갖는 기판을 구비하는 유기 발광 표시 장치 KR101137391B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020100026403A KR101137391B1 (ko) 2010-03-24 2010-03-24 박막 트랜지스터를 갖는 기판, 이를 제조하는 방법, 및 상기 박막 트랜지스터를 갖는 기판을 구비하는 유기 발광 표시 장치
TW099143491A TWI578542B (zh) 2010-03-24 2010-12-13 包含薄膜電晶體的基板、製造該基板之方法以及包含該基板的有機發光顯示裝置
US12/929,694 US8373198B2 (en) 2010-03-24 2011-02-09 Substrate including thin film transistor, method of manufacturing the substrate, and organic light emitting display apparatus including the substrate
CN201110055020.5A CN102201443B (zh) 2010-03-24 2011-03-07 基底、制造基底的方法及有机发光显示装置
US13/739,866 US8580677B2 (en) 2010-03-24 2013-01-11 Method of manufacturing substrate including thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100026403A KR101137391B1 (ko) 2010-03-24 2010-03-24 박막 트랜지스터를 갖는 기판, 이를 제조하는 방법, 및 상기 박막 트랜지스터를 갖는 기판을 구비하는 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20110107189A true KR20110107189A (ko) 2011-09-30
KR101137391B1 KR101137391B1 (ko) 2012-04-20

Family

ID=44655317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100026403A KR101137391B1 (ko) 2010-03-24 2010-03-24 박막 트랜지스터를 갖는 기판, 이를 제조하는 방법, 및 상기 박막 트랜지스터를 갖는 기판을 구비하는 유기 발광 표시 장치

Country Status (4)

Country Link
US (2) US8373198B2 (ko)
KR (1) KR101137391B1 (ko)
CN (1) CN102201443B (ko)
TW (1) TWI578542B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111540779A (zh) * 2016-10-12 2020-08-14 群创光电股份有限公司 发光二极管显示设备
WO2024085528A1 (ko) * 2022-10-20 2024-04-25 주성엔지니어링(주) 박막 트랜지스터 및 그 제조 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012237805A (ja) * 2011-05-10 2012-12-06 Sony Corp 表示装置及び電子機器
KR102025836B1 (ko) * 2011-11-07 2019-09-27 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR101837625B1 (ko) * 2011-11-10 2018-03-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN102655118A (zh) * 2012-01-10 2012-09-05 京东方科技集团股份有限公司 一种amoled器件及制作方法
KR101454190B1 (ko) * 2012-12-07 2014-11-03 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR102028974B1 (ko) * 2013-01-25 2019-10-07 엘지디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
KR102225594B1 (ko) 2013-09-12 2021-03-09 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
KR102235597B1 (ko) * 2014-02-19 2021-04-05 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
CN103943509B (zh) * 2014-04-11 2017-02-15 深圳市华星光电技术有限公司 薄膜晶体管的制程方法
KR20170119801A (ko) * 2016-04-19 2017-10-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102514412B1 (ko) * 2016-05-02 2023-03-28 삼성디스플레이 주식회사 반도체소자 및 이를 채용하는 표시장치
CN106128963B (zh) 2016-09-23 2019-07-23 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板
KR102582059B1 (ko) * 2016-12-30 2023-09-21 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR102457251B1 (ko) 2017-03-31 2022-10-21 삼성디스플레이 주식회사 유기 발광 표시 장치
GB2568515A (en) * 2017-11-17 2019-05-22 Flexenable Ltd Display devices
KR20190070380A (ko) * 2017-12-12 2019-06-21 삼성디스플레이 주식회사 표시 장치
KR20190096468A (ko) * 2018-02-08 2019-08-20 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN108336024B (zh) * 2018-03-12 2020-12-04 绵阳京东方光电科技有限公司 薄膜晶体管的制作方法、显示基板的制作方法及显示器件
CN111162129A (zh) * 2020-01-21 2020-05-15 京东方科技集团股份有限公司 晶体管及其制备方法、显示基板和显示装置
US11842937B2 (en) 2021-07-30 2023-12-12 Wolfspeed, Inc. Encapsulation stack for improved humidity performance and related fabrication methods

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269520B1 (ko) * 1997-07-29 2000-10-16 구본준 박막트랜지스터, 액정표시장치와 그 제조방법
KR100726129B1 (ko) 2000-10-26 2007-06-12 엘지.필립스 엘시디 주식회사 다결정실리콘 박막트랜지스터 소자 및 그 제조방법
KR100473996B1 (ko) 2002-01-09 2005-03-08 장 진 비정질 실리콘의 결정화 방법
JP2004356216A (ja) * 2003-05-27 2004-12-16 Advanced Lcd Technologies Development Center Co Ltd 薄膜トランジスタ、表示装置、及びこれらの形成方法
KR100576204B1 (ko) 2003-12-26 2006-05-03 엘지.필립스 엘시디 주식회사 박막트랜지스터 및 그것을 포함한 액정표시장치용 기판제조방법
KR101127533B1 (ko) * 2005-04-11 2012-03-23 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조 방법
KR100658286B1 (ko) * 2005-08-11 2006-12-14 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 이용한 평판표시장치
CN100463193C (zh) * 2006-11-03 2009-02-18 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
KR100882909B1 (ko) * 2007-06-27 2009-02-10 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법
KR100889626B1 (ko) * 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR101406040B1 (ko) 2007-12-27 2014-06-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법
KR20090114919A (ko) 2008-04-30 2009-11-04 경희대학교 산학협력단 센터오프셋 구조를 구비한 역 스테거드형 다결정 실리콘박막트랜지스터의 제조방법
KR100987381B1 (ko) * 2008-07-16 2010-10-12 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111540779A (zh) * 2016-10-12 2020-08-14 群创光电股份有限公司 发光二极管显示设备
CN111540779B (zh) * 2016-10-12 2023-01-06 群创光电股份有限公司 发光二极管显示设备
WO2024085528A1 (ko) * 2022-10-20 2024-04-25 주성엔지니어링(주) 박막 트랜지스터 및 그 제조 방법

Also Published As

Publication number Publication date
TWI578542B (zh) 2017-04-11
US8580677B2 (en) 2013-11-12
US20130122664A1 (en) 2013-05-16
CN102201443B (zh) 2015-05-20
US8373198B2 (en) 2013-02-12
KR101137391B1 (ko) 2012-04-20
US20110233529A1 (en) 2011-09-29
TW201133865A (en) 2011-10-01
CN102201443A (zh) 2011-09-28

Similar Documents

Publication Publication Date Title
KR101137391B1 (ko) 박막 트랜지스터를 갖는 기판, 이를 제조하는 방법, 및 상기 박막 트랜지스터를 갖는 기판을 구비하는 유기 발광 표시 장치
KR101084191B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
US9692020B2 (en) Organic electroluminescent device and method for fabricating the same
KR101097330B1 (ko) 유기 발광 디스플레이 장치 및 이를 제조 하는 방법
US8536580B2 (en) Organic light-emitting display device
CN102280467B (zh) 有机发光显示器及其制造方法
KR20110049578A (ko) 유기 전계 발광 표시장치
KR101193184B1 (ko) 유기 발광 디스플레이 장치 및 이를 제조 하는 방법
US8569761B2 (en) Organic light emitting display device
KR101156444B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
US9484556B2 (en) Method of repairing organic light-emitting display apparatus
KR100719599B1 (ko) 평판 디스플레이 장치
KR100730222B1 (ko) 평판 디스플레이 장치
KR100813852B1 (ko) 유기 전계 발광 표시장치 및 이를 제조하는 방법
KR20050077832A (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 8