KR20110105001A

KR20110105001A - 전원 장치

Info

Publication number: KR20110105001A
Application number: KR1020117018996A
Authority: KR
Inventors: 야스아끼 노리마쯔; 신지 이마이
Original assignee: 신코베덴키 가부시키가이샤
Priority date: 2009-02-17
Filing date: 2010-02-17
Publication date: 2011-09-23
Also published as: CN102318176A; CN102318176B; EP2400649A1; WO2010095641A1; JP5200986B2; US8803486B2; KR101273820B1; US20110316489A1; JP2010193588A

Abstract

전원 장치(2)는, 전지와 병렬로 접속되는 캐패시터(10)와, 캐패시터(10)와 직렬로 접속된 2개의 스위칭 회로(31, 32)와, 2개의 스위칭 회로(31, 32)의 한쪽에 병렬로 접속된 프리차지 스위칭 회로(33)와, 캐패시터(10)의 전압이 전지(1)의 전압보다도 낮을 때에, 프리차지 스위칭 회로(33)와 스위칭 회로(32)를 제어하여 캐패시터(10)의 프리차지 전류 제한을 행하는 제어부(14)를 구비한다.

Description

전원 장치{POWER SUPPLY DEVICE}

본 발명은, 캐패시터와 전지를 구비하는 하이브리드 구성의 전원 장치에 관한 것이다.

최근의 전지 기술의 진보에 의해, 하이브리드차의 보급이 급속하게 진행되고 있다. 이와 같은 하이브리드차는 전지에 의해 모터 등을 구동하거나, 감속 시의 에너지를 전지로 회생하거나 하는 전원 시스템을 채용하고 있다. 이와 같은 전원 시스템에서는, 신형 전지의 출현, 소형 경량화 및 고출력 밀도화에 의해 시일 납 배터리로부터 Ni 수소 전지, 또한 Li 이온 전지로 발전해 왔다. 어느 전지에서나 에너지 밀도를 높이기 위해서, 전지 활물질의 개발이나, 고용량 또한 고출력의 전지 구조의 개발이 행해져, 출력 밀도가 높고, 보다 사용 시간이 긴 전원을 실현하는 노력을 기울이고 있다.

그러나, 자동차 분야에서, 보다 한층 더한 연비 개선에의 노력이 이루어지고 있지만, 앞으로도 이산화탄소 등의 배출물 삭감을 위해서 기존의 자동차에도 새로운 연비 개선 기능을 추가하는 경향이 예상된다. 그 때문에, 보다 저손실의 전원, 즉, 내부 저항이 작은 전원을 필요로 하는 방향을 향해 가고 있다.

상기와 같은 저저항의 전원을 이차 전지에서 실현하는 경우에는, 그 최대 출력 전류가 작은 것이 문제로 된다. 그 때문에, 출력 전류의 제한을 필요로 하지 않는 대용량 전기 화학 캐패시터의 필요성이 높아지고 있으며, 그 일례로서, 전기 이중층 캐패시터(EDLC)가 일반적으로 알려져 있다. 전기 이중층 캐패시터는, 평활용 등에 사용되는 컨덴서와 전지의 중간적인 특성을 나타낸다. 또한, 전기 이중층 캐패시터와 전지의 중간적인 특성을 나타내는 보다 고에너지 밀도의 캐패시터로서, 리튬 이온을 도프한 하이브리드 캐패시터(HC)를 들 수 있다.

이들 캐패시터에 관해서는, 에너지 밀도는 작지만 출력 밀도가 전지보다도 높기 때문에, 순간적인 출력이 요구되는 아이들링 스톱 시스템에 적용한 예가 알려져 있다. 단, 일반적으로 캐패시터는 자기 방전이 크기 때문에, 납축전지 등의 전지와의 하이브리드 구성에서 사용된다. 납축전지와 캐패시터를 접속하는 스위치에는, 기계식의 릴레이나 MOSFET(metal oxide field-effect transistor) 등의 반도체 스위칭 소자가 사용된다.

그런데, 캐패시터는 자기 방전이 크기 때문에, 예를 들면 장기 보관 후의 재스타트 시에는, 납축전지와 캐패시터와의 사이에 큰 전위차가 생기기 쉽다. 이와 같이 전위차가 있는 상태에서 납축전지와 캐패시터와의 사이의 스위치를 온으로 하면, 캐패시터의 내부 저항이 작기 때문에, 납축전지로부터 과대한 전류가 흐르게 되어, 납축전지의 수명 열화로 이어진다.

이와 같은 과대한 전류가 흐르는 것을 방지하는 방법으로서, 스위치와 병렬로 제한 저항과 스위치를 설치하고, 제한 저항을 통하여 캐패시터에 전류를 흘림으로써 충전 전류를 제한하는 방법(프리차지)이 알려져 있다(예를 들면, 특허 문헌 1 참조).

또한, 제한 저항 대신에 반도체 스위칭 소자를 스위치와 병렬로 설치하고, 그 반도체 스위칭 소자를 이용하여 프리차지 기능을 실현하는 구성도 알려져 있다(예를 들면, 특허 문헌 2 참조).

특허 문헌 1 : 일본 특개 2005-312156호 공보 특허 문헌 2 : 일본 특개 2007-143221호 공보

그러나, 수백∼수천F의 대용량 캐패시터를, 제한 저항을 통하여 프리차지하면, CR의 시상수에 의해 충전 시간이 지나치게 길어진다고 하는 문제가 생긴다. 또한, 이 충전 시간을 짧게 하기 위해서는 제한 저항의 저항값을 작게 할 필요가 있지만, 제한 저항값을 작게 하여 보다 큰 전류를 흘리는 경우에는, 전류값에 맞추어 제한 저항의 정격 전력값을 크게 해야만 한다. 그 때문에, 제한 저항의 대형화 및 고비용화를 초래하고, 게다가, 제한 저항의 발열을 처리하는 냉각 구조도 추가할 필요가 생긴다.

한편, 제한 저항 대신에 반도체 스위칭 소자만으로 프리차지를 행하는 구성의 경우에는, 반도체 스위칭 소자의 정격 용량을 초과하지 않도록, 반도체 스위칭 소자의 제어 전압을 제어할 필요가 있었다. 그 때문에, 수십 내지 수백A의 대전류를 흘리는 것은 어려워, 프리차지 시간이 길어지게 된다. 또한, 반도체 스위칭 소자의 온도를 감시하는 등의 냉각 관계를 검토할 필요가 생긴다.

본 발명에 따른 전원 장치의 제1 양태는, 전지와 병렬로 접속되는 캐패시터와, 캐패시터와 직렬로 접속된 2개의 스위칭 회로와, 2개의 스위칭 회로의 한쪽에 병렬로 접속된 프리차지 스위칭 회로와, 캐패시터의 전압이 상기 전지의 전압보다도 낮을 때에, 프리차지 스위칭 회로와 2개의 스위칭 회로 중 적어도 1개를 제어하여 캐패시터의 프리차지 전류 제한을 행하는 제어부를 구비한다.

또한, 캐패시터와 직렬로 접속된 2개의 스위칭 회로 및 프리차지 스위칭 회로의 각각이, 1개의 반도체 스위칭 소자 또는 병렬 접속된 복수의 반도체 스위칭 소자를 구비하도록 해도 된다.

또한, 프리차지 전류 제한 시에, 캐패시터와 직렬로 접속된 각 스위칭 회로를 구성하는 반도체 스위칭 소자를 오프 제어함과 함께, 프리차지 스위칭 회로를 구성하는 반도체 스위칭 소자를 온 제어하여, 프리차지 스위칭 회로와, 그 프리차지 스위칭 회로가 병렬 접속되어 있지 않은 스위칭 회로의 반도체 스위칭 소자의 내장 다이오드를 통전 상태로 하도록 해도 된다.

또한, 프리차지 전류 제한 시에, 프리차지 스위칭 회로를 구성하는 반도체 스위칭 소자를 온 제어함과 함께, 캐패시터와 직렬로 접속된 2개의 스위칭 회로 중, 프리차지 스위칭 회로에 병렬 접속된 스위칭 회로의 반도체 스위칭 소자를 PWM(Pulse Width Modulation) 제어하고, 다른 쪽의 스위칭 회로의 반도체 스위칭 소자를 오프 제어하도록 해도 된다.

또한, 프리차지 스위칭 회로를 구성하는 반도체 스위칭 소자를 PWM(Pulse Width Modulation) 제어하도록 해도 되고, 프리차지 스위칭 회로를 구성하는 반도체 스위칭 소자의 게이트 전압을 제어하여, 상기 반도체 스위칭 소자의 온 저항을 조정하도록 해도 된다.

또한, 캐패시터를, 리튬 이온을 도프시킨 하이브리드 캐패시터로 해도 된다. 그 경우에, 프리차지 전류 제한 시에, 하이브리드 캐패시터의 내부 저항에 의사적 증가가 생기도록, 프리차지 스위칭 회로의 각 반도체 스위칭 소자를 스텝적으로 온 제어하도록 해도 된다.

본 발명에 따른 전원 장치의 제2 양태는, 전지와 병렬로 접속되는 캐패시터와, 캐패시터와 직렬로 접속되며, 1개의 반도체 스위칭 소자 또는 병렬 접속된 복수의 반도체 스위칭 소자로 이루어지는 2개의 스위칭 회로와, 캐패시터의 전압이 상기 전지의 전압보다도 낮을 때에, 2개의 스위칭 회로에서 전류 제한 시의 손실을 분담하도록 각 스위칭 회로의 반도체 스위칭 소자를 제어하여, 상기 캐패시터의 프리차지 전류 제한을 행하는 제어부를 구비한다.

또한, 프리차지 전류 제한 시에, 한쪽의 스위칭 회로의 반도체 스위칭 소자를 오프 제어함과 함께, 다른 쪽의 스위칭 회로의 반도체 스위칭 소자를 PWM 제어하여, 한쪽의 스위칭 회로의 반도체 스위칭 소자의 내장 다이오드와, 다른 쪽의 스위칭 회로를 통전 상태로 하도록 해도 된다.

프리차지 전류 제한 시에, 한쪽의 스위칭 회로의 반도체 스위칭 소자를 오프 제어함과 함께, 다른 쪽의 스위칭 회로의 반도체 스위칭 소자의 게이트 전압을 제어하여, 한쪽의 스위칭 회로의 반도체 스위칭 소자의 내장 다이오드와, 다른 쪽의 스위칭 회로를 통전 상태로 해도 된다.

본 발명에 따르면, 전지의 열화 억제나 전원 장치의 소형화를 도모하면서, 캐패시터를 단시간에 사용 가능한 상태로 충전하는 것이 가능하게 된다.

도 1은 본 발명의 제1 실시 형태에 따른 전원 장치를, 회전 전기의 구동에 이용한 경우의 개략 블록도.
도 2는 프리차지 시의 충전 전류 경로를 도시하는 도면.
도 3은 제어 수순을 설명하는 플로우차트.
도 4는 충전 차단용 MOSFET(31) 및 방전 차단용 MOSFET(32)를, 각각, 병렬 접속된 복수의 MOSFET로 구성한 경우를 도시하는 도면.
도 5는 본 발명의 제2 실시 형태에 따른 전원 장치를 설명하는 도면.
도 6은 본 발명의 제3 실시 형태에 따른 전원 장치를 설명하는 도면.

이하, 도면을 참조하여 본 발명을 실시하기 위한 형태에 대하여 설명한다.

-제1 실시 형태-

도 1은 본 발명의 제1 실시 형태에 따른 전원 장치를, 회전 전기의 구동에 이용한 경우의 개략 블록도이다. 도 1에서, 전원 장치(2)는, 릴레이(5a, 5b)를 통하여 인버터 장치(4)에 접속된다. 회전 전기(3)는, 인버터 장치(4)에 의해 회전 구동된다. 회전 전기(3)는, 차량의 아이들링 스톱 시스템에서의 엔진 기동용의 스타터 모터나 모터 제너레이터를 구성하고 있다.

전원 장치(2)는, 납축전지 등의 이차 전지(1)와 병렬 접속되는 캐패시터(10), 충전 차단용 MOSFET(31), 방전 차단용 MOSFET(32), 프리차지용 MOSFET(33), 게이트 드라이버(12), 제어부(14), 전압 검출부(16), 온도 검출부(18), 전류 검출부(20)를 구비하고 있다.

본 실시 형태에서는, 캐패시터(10)로서 전기 이중층 캐패시터를 이용하고 있지만, 전기 이중층 캐패시터와 마찬가지의 보호 제어가 필요로 되는 대용량 캐패시터이면, 본 발명은 적용 가능하다. 캐패시터(10)는, 복수의 셀로 이루어진다. 본 실시 형태에서는, 각 MOSFET(31∼33)에 N채널 MOSFET를 사용함으로써 보다 저저항의 구성으로 하고 있지만, 물론 각 MOSFET 모두 혹은 어느 하나에 P채널 MOSFET를 사용해도 상관없고, 마찬가지의 기능을 실현할 수 있는 것이면 적용 가능하다.

또한, 방전 차단용 MOSFET(32), 충전 차단용 MOSFET(31) 및 프리차지용 MOSFET(33)에 N채널 MOSFET를 사용하는 경우, MOSFET의 게이트를 구동하는 게이트 드라이버(12)에는, 승압형 게이트 드라이버가 이용된다. 승압형 게이트 드라이버는, 차지 펌프형 등 N채널 MOSFET의 게이트 구동이 가능한 것이면 어떠한 것이라도 상관없다.

제어부(14)는 전원 장치 전체의 제어를 행하는 것이며, 전용의 IC나 범용 마이크로컴퓨터가 이용되지만, 마찬가지의 기능을 실현할 수 있는 것이면 이들에 한하지 않는다. 제어부(14)는, 게이트 드라이버(12)를 제어하는 제어 기능 외에, 각 부 전압의 감시 기능, 캐패시터(10)의 각 셀 전압을 조정하는 밸런스 스위치 기능, 상위로의 통신 기능 등을 구비한다.

제어부(14)가 감시하는 각 부 전압으로서는, 이차 전지(1)의 총전압, 전압 검출부(16)에 의해 검출되는 캐패시터(10)의 각 셀 전압이나 총전압, 전류 검출부(20)의 출력, 온도 검출부(18)의 출력 등이 있다. 각 부로부터의 출력은, 제어부(14)에 설치된 A/D 컨버터에 의해 A/D 변환되어 취득된다. 또한, 상위로의 통신 기능으로서는, CAN(Controller Area Network), I2C(Inter-Integrated Circuit), SPI(System Packet Interface) 등, 필요한 것이면 어떠한 것이라도 상관없다. 본 실시 형태에서는, 회전 전기(3)를 기동할 때의 기동 신호(IGN 신호)가, 통신 기능을 통하여 상위로부터 입력된다.

본 실시 형태에서는, 전류 검출부(20)로서, 홀 소자에 의해 전류 검출을 행하는 것이 이용되지만, 방전 차단용 MOSFET(32)부터 충전 차단용 MOSFET(31)까지의 양단 전압의 차동 앰프 검출이나, 션트 저항의 전압 측정이나, 커런트 트랜스포머의 전압 측정 등에 의해 전류 검출하는 것이어도 된다. 또한, 검출한 전류값은, 제어부(14)에 내장된 A/D 컨버터에 의해 취득하는 것을 상정하고 있지만, 마찬가지의 기능을 실현할 수 있는 것이면 어떠한 것이라도 상관없다.

온도 검출부(18)는, NTC 서미스터 혹은 PTC 서미스터와 저항을 직렬로 한 분압에 의한 검출이나, 온도 IC에 의한 검출 등이 생각되지만, 이것도 마찬가지의 기능을 실현할 수 있는 것이면 상관없다. 온도 검출의 대상으로서는, 캐패시터 셀, MOSFET가 실장되어 있는 기판, 케이스 등이 생각되지만, 필요에 따라서 추가해도 상관없다. 또한, 도 1의 온도 검출부(18)는, MOSFET가 실장되어 있는 기판의 온도를 검출하는 것이다. 온도 검출값은, 제어부(14)에 내장된 A/D 컨버터에 의해 취득하는 것을 상정하고 있지만, 마찬가지의 기능을 실현할 수 있는 것이면 어떠한 것이라도 상관없다.

전력 경로에서는, 캐패시터(10)로부터 이차 전지(1)로의 +측의 공급 경로에서, 캐패시터(10)와 직렬로 방전 차단용 MOSFET(32)와 충전 차단용 MOSFET(31)가 설치되어 있다. 충전 차단용 MOSFET(31)에는, 프리차지용 MOSFET(33)가 병렬로 접속되어 있다. 또한, 필요에 따라서, 방전 차단용 MOSFET(32)와 충전 차단용 MOSFET(31) 및 프리차지용 MOSFET(33) 중, 어느 것인가를 그라운드측으로 이동시켜도 되고, +측이나 그라운드측에 MOSFET를 추가로 부가해도 된다.

방전 차단용 MOSFET(32)는, 보디 다이오드(321)의 순방향이 캐패시터(10)의 방전 전류 방향과 역방향으로 되도록 구성되어 있다. 충전 차단용 MOSFET(31)와 프리차지용 MOSFET(33)는, 보디 다이오드(311, 333)의 순방향과 캐패시터(10)에의 충전 전류 방향이 역방향으로 되도록 구성되어 있다.

충전 차단용 MOSFET(31)는 역방향으로 접속된 보디 다이오드(311)를 갖고 있기 때문에, 충전 차단용 MOSFET(31)를 오프해도, 캐패시터(10)로부터의 방전 전류는 보디 다이오드(311)를 순방향으로 흐를 수 있어, 방전 전류는 차단되지 않는다. 방전 전류를 차단하는 스위치로서는, 방전 차단용 MOSFET(32)가 직렬로 설치되어 있다. 방전 차단용 MOSFET(32)를 오프하면, 방전 전류가 차단되게 된다. 단, 보디 다이오드(321)의 순방향은 충전 전류 방향과 동일 방향이기 때문에, 방전 차단용 MOSFET(32)를 오프해도 충전 전류는 보디 다이오드(321)를 흐를 수 있다. 이와 같이, 2개의 MOSFET(31, 32)를 역방향으로 직렬 접속함으로써, 충전 전류 및 방전 전류의 양방에 대하여 차단ㆍ비차단 동작을 행할 수 있다.

또한, 도 1에 도시한 예에서는, 충전 차단용 MOSFET(31)를 전원 라인측(+측)에 배치하고, 방전 차단용 MOSFET(32)를 캐패시터(-)측에 배치하였지만, 반대로 배치해도 상관없다.

통상 사용 상태, 즉 이차 전지(1)와 캐패시터(10)와의 사이에 전위차가 없어 프리차지가 행해지지 않는 상태에서는, 충전 차단용 MOSFET(31), 방전 차단용 MOSFET(32) 및 프리차지용 MOSFET(33)는, 모두 온 상태로 되어 있다. IGN 기동 시에는 회전 전기(3)에 대전류가 흐르기 때문에, 충전 차단용 MOSFET(31) 및 방전 차단용 MOSFET(32)에는 대전류에 대응한 MOSFET가 이용된다.

다음으로, 본 실시 형태에서의 제어 방법에 대하여 설명한다. 도 2는 프리차지 시의 충전 전류 경로를 도시하는 도면이다. 도 2에서는, 제어 방법의 설명에 필요한 캐패시터(10), 이차 전지(1) 및 MOSFET(31∼33)를 도시하였다. 도 3은 제어 수순을 설명하는 플로우차트이고, 제어 프로그램은 제어부(14)에서 실행된다.

제어부(14)에 상위로부터 기동 신호 IGN가 입력되면, 스텝 S100으로 진행한다. 스텝 S100에서는, 제어부(14)는 이차 전지(1)의 총전압과 캐패시터(10)의 총전압을 비교하여, 그들의 전위차가 미리 설정된 전위차 임계값 이상인지의 여부를 판정한다. 즉, 캐패시터(10)의 전압이 이차 전지(1)의 전압보다도 낮아, 프리차지가 필요한지의 여부를 판정한다. 전위차 임계값으로서는, 방전 차단용 MOSFET(32)의 보디 다이오드(321)의 순방향 전압(예를 들면, 0.5V)이 생각되지만, 반드시 이것에 한하지 않는다.

스텝 S100에서 이차 전지(1)와 캐패시터(10)와의 전위차가 전위차 임계값보다도 작다고 판정되면, 스텝 S120으로 진행하여, 각 MOSFET(31∼33)를 온 상태, 즉, 캐패시터(1)의 충방전을 자유롭게 행할 수 있는 통상 사용 상태로 설정한다. 그 후, 스텝 S130으로 진행하여, 전원 장치로서의 통상의 동작이 스타트한다.

한편, 스텝 S100에서 전위차 임계값 이상으로 판정되면, 스텝 S115로 진행하여 프리차지 동작을 위한 처리가 실행된다. 스텝 S115에서는, 프리차지 동작을 행하기 위해서, 제어부(14)는 게이트 드라이버(12)에 명령하여, 충전 차단용 MOSFET(31)와 방전 차단용 MOSFET(32)를 오프 상태로 하고, 프리차지용 MOSFET(33)에 대해서는 온 상태로 한다. 이때, 충전 전류는 파선으로 나타내는 바와 같은 경로로 캐패시터(10)에 유입된다.

오프 상태의 방전 차단용 MOSFET(32)에서는, 충전 전류는 보디 다이오드(321)만을 통과한다. 한편, 오프 상태의 충전 차단용 MOSFET(31)에 대해서는, 충전 전류는 통과할 수 없고, 온 상태의 프리차지용 MOSFET(33)를 경유하여 캐패시터(10)에 유입된다. 이와 같이 하여, 캐패시터(10)의 충전이 행해진다. 또한, 프리차지용 MOSFET(33)는, 통상 필요한 게이트 전압으로 온 상태를 유지하도록 제어되지만, 게이트 전압을 조정하여 프리차지용 MOSFET(33)의 온 저항을 조정함으로써, 충전 전류값을 보다 최적의 값으로 조정하도록 해도 된다.

예를 들면, 프리차지 시의 소자 온도가 지나치게 높아지는 경우에는, 게이트 전압을 내려 충전 전류값을 내리도록 한다. 또한, 프리차지용 MOSFET(33)의 게이트에 PWM(Pulse Width Modulation) 펄스를 인가하여, PWM 제어에 의해 충전 전류량을 조정해도 된다.

종래에는, 프리차지 시의 전류 제한을 위해서, 제한 저항 또는 프리차지용의 반도체 스위칭 소자(프리차지용 MOSFET(33)에 상당함)에서만 손실을 부담해야만 하였다. 또한, 제한 저항이나 프리차지용 반도체 스위칭 소자의 허용 손실이 작기 때문에, 수십 내지 수백A의 대전류를 흘리는 것은 어려웠다.

그러나, 본 실시 형태에서는, 프리차지 시의 전류 제한에서의 손실을, 방전 차단용 MOSFET(32)의 보디 다이오드(321)에 의한 손실과, 프리차지용 MOSFET(33)의 온 저항에 의한 손실로 분담하게 되어, 방열이 2개의 MOSFET(31, 32)에 분산되어 방열 성능의 향상을 도모할 수 있다. 또한, 캐패시터(10)에는 내부 저항이 있기 때문에, 이 내부 저항에 의한 손실에 의해서도 분담되게 된다.

도 2에 도시한 구성에서는, 프리차지에 의해 대전류를 흘린 경우의 각 MOSFET(32, 33) 및 캐패시터(10)의 손실 W(32), W(33), W(10)의 크기는, W(32)>W(33)≥W(10)의 순으로 되어, 원래 대전류 통전용으로서 방열성이 우수한 설계로 되어 있는 방전 차단용 MOSFET(32)에 손실을 분산하고 있는 것에 특징이 있다.

또한, 전술한 실시 형태에서는, 캐패시터(10)에 전기 이중층 캐패시터를 적용한 경우를 예로 설명하였지만, 캐패시터(10)에 리튬 이온을 부극에 도프한 하이브리드 캐패시터를 적용한 경우에는, 프리차지 시에 프리차지용 MOSFET(33)의 게이트에의 전압 인가를 스텝적으로 급격하게 행하도록 한다. 하이브리드 캐패시터의 경우, 충전 개시 시의 전류를 스텝적으로 급격하게 상승시키면, 단자 전압이 개방 전압에 대하여 크게 저하되는 현상이 보인다. 즉, 전류를 스텝적으로 상승시킴으로써, 내부 저항을 의사적으로 증가시킬 수 있다.

이 의사적인 내부 저항의 증가는, 프리차지 동작 시간 정도이면 계속되는 것을 알 수 있다. 따라서, 캐패시터(10)에 하이브리드 캐패시터를 이용하는 경우에는, 프리차지용 MOSFET(33)의 게이트에의 전압 인가를 스텝적으로 급격하게 행하여 내부 저항을 의사적으로 증가시켜, 캐패시터(10)가 부담하는 손실을 크게 할 수 있다. 그 결과, 손실에 관한 방전 차단용 MOSFET(32)와 프리차지용 MOSFET(33)의 부담분이 작아져, 이차 전지(1)와 캐패시터(10)와의 사이의 전위차가 보다 커져 프리차지 전류가 보다 큰 경우에도, 용이하게 대응하는 것이 가능하게 된다.

도 1, 도 2에 도시한 예에서는, 충전 차단용 MOSFET(31), 방전 차단용 MOSFET(32), 프리차지용 MOSFET(33)에 1개의 MOSFET를 이용하였다. 그러나, 도 4에 도시한 바와 같이, 통상 사용 시에 대전류를 흘리는 것을 상정하고 있는 충전 차단용 MOSFET(31) 및 방전 차단용 MOSFET(32)를, 각각, 병렬 접속된 복수의 MOSFET로 구성하도록 해도 된다. 물론, 프리차지용 MOSFET(33)에 대해서도, 병렬 접속된 복수의 MOSFET로 구성하도록 해도 된다. 또한, 병렬 접속으로 되어 있는 충전 차단용 MOSFET(31)와 프리차지용 MOSFET(33)를 일체화하고, 그 일체화한 것으로서, 게이트를 따로따로 구동할 수 있는 원 칩 제품을 사용해도 상관없다.

전술한 바와 같이, 본 실시 형태에서는, 이차 전지(1)와 병렬로 접속되는 캐패시터(10)를 구비하는 전원 장치에서, 캐패시터(10)와 직렬로 접속된 충전 차단용 MOSFET(31) 및 방전 차단용 MOSFET(32)와, 충전 차단용 MOSFET(31)에 병렬 접속되는 프리차지용 MOSFET(33)를 구비하고, 캐패시터(10)의 전압이 이차 전지(1)의 전압보다도 낮을 때에, 프리차지용 MOSFET(33)와 방전 차단용 MOSFET(32)에서 전류 제한 시의 손실을 분담하도록 하였다.

이와 같이, 개개의 MOSFET의 부담을 감소시킬 수 있기 때문에, 방열성이 향상됨과 함께, 프리차지 시에 대전류를 계속해서 흘리는 것이 가능하게 된다. 그 결과, 프리차지 전류값을 이차 전지(1)에 있어서 부담으로 되지 않는 값으로 제한하여 이차 전지(1)의 온도 상승의 억제나 열화 억제를 도모하면서, 캐패시터(10)를 단시간에 사용 가능한 상태로 충전하는 것이 가능하게 된다.

또한, MOSFET(31, 32)는 캐패시터(10)의 전력 경로의 개폐를 행하는 스위칭 회로의 기능을 갖는 것이고, 그 MOSFET(32)의 보디 다이오드(321)에만 프리차지 시의 전류를 흘림으로써, MOSFET(32)는 손실을 분담하는 소자로서도 기능하고 있다.

또한, 스위칭 회로로서의 MOSFET(31, 32)의 각각을, 병렬 접속된 복수의 MOSFET로 구성함으로써, 대전류에 용이하게 대응할 수 있고, 또한, MOSFET(32)에서의 손실을 보다 다수의 소자에 분산시킬 수 있다. 또한, 프리차지용 MOSFET(33)에 대해서도 병렬 접속된 복수의 MOSFET로 구성함으로써, 손실을 보다 분산시킬 수 있어, 정격 용량이 작은 MOSFET를 이용할 수 있다. 또한, 프리차지용 MOSFET(33)를 단순히 온 제어하는 대신에, 게이트 전압을 조정하거나, PWM 제어하거나 하여 프리차지 전류값을 원하는 값으로 조정하는 것도 가능하게 된다.

-제2 실시 형태-

도 5는 본 발명의 제2 실시 형태에 따른 전원 장치를 설명하는 도면이고, 제1 실시 형태에서의 도 2에 대응하는 것이다. 또한, 그 밖의 구성은 제1 실시 형태와 마찬가지이며, 설명을 생략한다. 제2 실시 형태에서는, 도 5에 도시한 바와 같이 캐패시터(10)로부터 이차 전지(1)로의 +측의 공급 경로에서, 캐패시터(10)와 직렬로 방전 차단용 MOSFET(32)와 충전 차단용 MOSFET(31)가 설치되어 있다. 또한, 제1 실시 형태의 경우와 마찬가지로, 필요에 따라서 MOSFET(31, 32) 중 어느 것인가를 그라운드측으로 이동시켜도 되고, +측이나 그라운드측에 MOSFET를 추가로 부가해도 된다.

통상 사용 시에는, MOSFET(31, 32)의 양방을 온 상태로 한다. 프리차지 시에는, 도 5에 도시한 바와 같이 방전 차단용 MOSFET(32)를 오프함과 함께, 충전 차단용 MOSFET(31)의 게이트를 PWM 제어한다. 그 결과, 충전 전류는, 파선으로 나타내는 바와 같이, 방전 차단용 MOSFET(32)의 보디 다이오드(321) 및 충전 차단용 MOSFET(31)를 통과하여, 캐패시터(10)에 유입된다. 충전 차단용 MOSFET(31)에서의 PWM 제어는, 이차 전지(1)와 캐패시터(10)와의 전위차에 따라서 조정된다.

제2 실시 형태에서는, 대전류에 대응한 MOSFET(31, 32) 및 캐패시터(10)의 내부 저항에 의해 손실을 분담하게 되어, 방열 성능의 향상을 실현할 수 있다. 또한, 프리차지에 의해 대전류를 흘린 경우의 각 MOSFET(31, 32) 및 캐패시터(10)의 손실 W(31), W(32), W(10)의 크기는, W(32)≥W(31)>W(10)의 순으로 되어, 원래 대전류 대응으로서 방열성이 우수한 설계로 되어 있는 방전 차단용 MOSFET(32) 및 충전 차단용 MOSFET(31)에, 손실을 분산하도록 하고 있는 것도 특징이다.

전술한 바와 같이, 제2 실시 형태에서는, 이차 전지(1)와 병렬로 접속되는 캐패시터(10)를 구비하는 전원 장치에서, 캐패시터(10)와 직렬로 접속된 충전 차단용 MOSFET(31) 및 방전 차단용 MOSFET(32)를 스위칭 회로로서 구비하고, 캐패시터(10)의 전압이 이차 전지(1)의 전압보다도 낮을 때에, 충전 차단용 MOSFET(31) 및 방전 차단용 MOSFET(32)에서 전류 제한 시의 손실을 분담하도록 하였다.

이와 같이, 개개의 MOSFET의 부담을 감소시킬 수 있기 때문에, 방열성이 향상됨과 함께, 프리차지 시에 대전류를 계속해서 흘리는 것이 가능하게 된다. 그 결과, 프리차지 전류값을 이차 전지(1)에 있어서 부담으로 되지 않는 값으로 제한하여 이차 전지(1)의 온도 상승의 억제나 열화 억제를 도모하면서, 캐패시터(10)를 단시간에 사용 가능한 상태로 충전하는 것이 가능하게 된다. 또한, 제1 실시 형태와 비교한 경우, 프리차지용 MOSFET(33)가 생략되기 때문에, 저코스트화 및 소형화를 보다 도모할 수 있다.

또한, 충전 차단용 MOSFET(31)에 프리차지용 MOSFET(33)를 병렬 접속시켜, 3개의 MOSFET에서 손실을 분담하도록 해도 된다. 그 경우, 프리차지용 MOSFET(33)를 단순히 온 제어할 뿐만 아니라, 게이트 전압을 조정하도록 하는 제어를 행해도 되고, PWM 제어를 행해도 된다. 또한, 제1 실시 형태에서 기재한 바와 같이, MOSFET(31∼33)를, 병렬 접속된 복수의 MOSFET로 구성해도 된다.

-제3 실시 형태-

도 6은 본 발명의 제3 실시 형태에 따른 전원 장치를 설명하는 도면이고, 제1 실시 형태에서의 도 2에 대응하는 것이다. 전술한 제1 실시 형태에서는, 반도체 스위칭 소자로서 MOSFET를 사용하였지만, 본 실시 형태에서는, 캐패시터(10)로서 고전압의 캐패시터 모듈을 사용하고, MOSFET 대신에 IGBT(insulated gate bipolar transistor) 모듈을 사용하도록 하였다.

도 6에 도시한 바와 같이, 캐패시터(10)로부터 이차 전지(1)로의 +측의 공급 경로에서, 캐패시터(10)와 직렬로 방전 차단용 IGBT(42) 및 충전 차단용 IGBT(41)가 설치된다. 충전 차단용 IGBT(41)에는, 프리차지용 IGBT(43)가 병렬로 접속되어 있다. 즉, 도 2에 도시한 MOSFET(31∼33)를, IGBT(41∼43)로 치환한 것이다.

또한, 필요에 따라서, 방전 차단용 IGBT(42)와 충전 차단용 IGBT(41) 및 프리차지용 IGBT(43) 중, 어느 것인가를 그라운드측으로 이동시켜도 되고, +측이나 그라운드측에 IGBT를 추가로 부가해도 된다. 또한, 고전압의 캐패시터(10)에는, 하이브리드 캐패시터가 적용된다. 전기 이중층 캐패시터보다도 최대 셀 전압이 높은 하이브리드 캐패시터를 적용함으로써, 직렬 셀수를 저하시키는 것이 가능하게 된다.

방전 차단용 IGBT(42)는, 보디 다이오드가 캐패시터(10)의 방전 전류 방향과 역방향으로 접속되는 구성으로 되어 있다. 한편, 충전 차단용 IGBT(41) 및 프리차지용 IGBT(43)는, 보디 다이오드가 캐패시터(10)에의 충전 전류 방향과 역방향으로 접속되는 구성으로 되어 있다. 또한, 본 실시 형태에서는 고전압이기 때문에, 프리차지용 IGBT(43) 대신에 프리차지용 릴레이를 이용해도 상관없다.

다음으로, 제3 실시 형태에서의 제어 방법에 대하여 설명한다. 통상 사용 상태에서는, 충전 차단용 IGBT(41), 방전 차단용 IGBT(42) 및 프리차지용 IGBT(43)의 3개 모두 온 상태로 되어 있다. 외부로부터의 기동 신호 ING가 입력된 후, 캐패시터(10)의 총전압과 이차 전지(1)의 전압을 비교하여, 캐패시터(10)의 전압이 이차 전지(1)의 전압보다도 낮은 경우에는 프리차지 동작을 행한다. 이때의 판정 기준인 전위차 임계값은, 방전 차단용 IGBT(42)의 보디 다이오드의 순방향 전압(예를 들면, 0.5V) 이상으로 설정하지만, 필요에 따라서 변경해도 상관없다.

프리차지 시의 캐패시터(10)에의 충전 전류 경로는 도 6의 파선으로 나타내는 대로이고, 충전 전류는 방전 차단용 IGBT(42)의 보디 다이오드를 통과한 후, 프리차지용 IGBT(43)를 통과하여 캐패시터(10)에 유입된다. 전술한 바와 같이, 하이브리드 캐패시터는, 스텝적으로 전류를 제어함으로써 내부 저항을 의사적으로 증가시킬 수 있다. 따라서, 프리차지용 IGBT(43)를 스텝적으로 구동시킴으로써, 내부 저항의 의사적인 증가에 의해 캐패시터(10)가 부담하는 손실분을 크게 할 수 있다. 그 결과, 이차 전지(1)와 캐패시터(10)와의 사이의 전위차가 큰 경우라도, 충분히 대응하는 것이 가능하게 된다.

전술한 예에서는, 프리차지용 IGBT(43)에는 통상 필요한 게이트 전압이 스텝적으로 인가되지만, 게이트 전압을 조정함으로써 프리차지용 IGBT(43)의 온 저항을 조정하거나, 프리차지용 IGBT(43)의 게이트에 PWM 펄스를 인가하거나 함으로써, 프리차지 전류를 PWM 제어에 의해 조정하도록 해도 된다.

종래는, 프리차지 시의 전류 제한을 위해서, 제한 저항이나, 반도체 스위칭 소자(MOSFET)에서만 손실을 부담해야만 하였다. 또한, 제한 저항이나 스위칭 소자의 허용 손실이 작기 때문에, 수십 내지 수백A의 대전류를 흘리는 것은 어렵다고 하는 결점이 있었다. 그러나, 본 실시 형태에서는, 대전류 방전에 대응한 방전 차단용 IGBT(42)와 프리차지용 IGBT(43)와 캐패시터(10)의 내부 저항에 의해 손실을 분담하게 되어, 방열 성능의 향상을 실현할 수 있다.

본 실시 형태에서는, 프리차지에 의해 대전류를 흘린 경우의 캐패시터(10)(하이브리드 캐패시터), IGBT(42, 43)의 손실 W(10), W(42), W(43)는, W(10)>W(42)>W(43)의 순의 크기로 되어, 원래 대전류 방전을 위해서 방열성이 우수한 설계로 되어 있는 방전 차단용 IGBT(42)에 손실을 분산하고 있는 것에 특징이 있다. 또한, 프리차지 시에 대전류를 흘리는 것이 가능하기 때문에, 캐패시터(10)를 단시간에 사용가능한 상태로 하는 것을 실현할 수 있다. 또한, 종래 이용하였던 릴레이나 제한 저항 대신에 반도체 스위칭 소자를 이용하고 있으므로, 소형화, 저코스트화를 도모할 수 있다.

또한, 프리차지용 IGBT(43) 대신에 프리차지용 릴레이를 이용한 경우, 프리차지 시에 릴레이를 닫는다. 손실은, 방전 차단용 IGBT(42)와 캐패시터(10)의 내부 저항에 의해 분담된다.

전술한 실시 형태에서는, 차량의 아이들링 스톱 시스템에 적용한 경우를 예로 설명하였지만, 이에 한하지 않고, 다양한 부하로의 전력을 공급하는 하이브리드 구성의 전원 장치에 적용할 수 있다. 또한, 이상의 설명은 어디까지나 일례이며, 본 발명의 특징을 손상시키지 않는 한, 본 발명은 상기 실시 형태에 전혀 한정되지 않는다. 또한, 실시 형태와 변형예의 하나, 혹은 복수를 조합하는 것도 가능하다.

다음의 우선권 기초 출원의 개시 내용은 인용문으로서 여기에 포함된다.

일본 특허 출원 2009년 제34019호(2009년 2월 17일 출원)

Claims

전지와 병렬로 접속되는 캐패시터와,
상기 캐패시터와 직렬로 접속된 2개의 스위칭 회로와,
상기 2개의 스위칭 회로의 한쪽에 병렬로 접속된 프리차지 스위칭 회로와,
상기 캐패시터의 전압이 상기 전지의 전압보다도 낮을 때에, 상기 프리차지 스위칭 회로와 상기 2개의 스위칭 회로 중 적어도 1개를 제어하여 상기 캐패시터의 프리차지 전류 제한을 행하는 제어부
를 구비한 전원 장치.
제1항에 있어서,
상기 캐패시터와 직렬로 접속된 2개의 스위칭 회로 및 상기 프리차지 스위칭 회로의 각각은, 1개의 반도체 스위칭 소자 또는 병렬 접속된 복수의 반도체 스위칭 소자를 구비하는 전원 장치.
제2항에 있어서,
상기 제어부는,
상기 프리차지 전류 제한 시에, 상기 캐패시터와 직렬로 접속된 각 스위칭 회로를 구성하는 반도체 스위칭 소자를 오프 제어함과 함께, 상기 프리차지 스위칭 회로를 구성하는 반도체 스위칭 소자를 온 제어하여, 상기 프리차지 스위칭 회로와, 그 프리차지 스위칭 회로가 병렬 접속되어 있지 않은 스위칭 회로의 반도체 스위칭 소자의 내장 다이오드를 통전 상태로 하는 전원 장치.
제2항에 있어서,
상기 제어부는,
상기 프리차지 전류 제한 시에, 상기 프리차지 스위칭 회로를 구성하는 반도체 스위칭 소자를 온 제어함과 함께, 상기 캐패시터와 직렬로 접속된 2개의 스위칭 회로 중, 상기 프리차지 스위칭 회로에 병렬 접속된 스위칭 회로의 반도체 스위칭 소자를 PWM(Pulse Width Modulation) 제어하고, 다른 쪽의 스위칭 회로의 반도체 스위칭 소자를 오프 제어하는 전원 장치.
제3항 또는 제4항에 있어서,
상기 프리차지 스위칭 회로를 구성하는 반도체 스위칭 소자는 PWM(Pulse Width Modulation) 제어되는 전원 장치.
제3항 또는 제4항에 있어서,
상기 제어부는, 상기 프리차지 스위칭 회로를 구성하는 반도체 스위칭 소자의 게이트 전압을 제어하여, 그 반도체 스위칭 소자의 온 저항을 조정하는 전원 장치.
제2항에 있어서,
상기 캐패시터는, 리튬 이온을 도프시킨 하이브리드 캐패시터인 전원 장치.
제7항에 있어서,
상기 제어부는,
프리차지 전류 제한 시에, 상기 하이브리드 캐패시터의 내부 저항에 의사적 증가가 생기도록, 상기 프리차지 스위칭 회로의 각 반도체 스위칭 소자를 스텝적으로 온 제어하는 전원 장치.
전지와 병렬로 접속되는 캐패시터와,
상기 캐패시터와 직렬로 접속되며, 1개의 반도체 스위칭 소자 또는 병렬 접속된 복수의 반도체 스위칭 소자로 이루어지는 2개의 스위칭 회로와,
상기 캐패시터의 전압이 상기 전지의 전압보다도 낮을 때에, 상기 2개의 스위칭 회로에서 전류 제한 시의 손실을 분담하도록 각 스위칭 회로의 반도체 스위칭 소자를 제어하여, 상기 캐패시터의 프리차지 전류 제한을 행하는 제어부
를 구비한 전원 장치.
제9항에 있어서,
상기 제어부는,
상기 프리차지 전류 제한 시에, 한쪽의 스위칭 회로의 반도체 스위칭 소자를 오프 제어함과 함께, 다른 쪽의 스위칭 회로의 반도체 스위칭 소자를 PWM 제어하여, 상기 한쪽의 스위칭 회로의 반도체 스위칭 소자의 내장 다이오드와, 상기 다른 쪽의 스위칭 회로를 통전 상태로 하는 전원 장치.
제9항에 있어서,
상기 제어부는,
상기 프리차지 전류 제한 시에, 한쪽의 스위칭 회로의 반도체 스위칭 소자를 오프 제어함과 함께, 다른 쪽의 스위칭 회로의 반도체 스위칭 소자의 게이트 전압을 제어하여, 상기 한쪽의 스위칭 회로의 반도체 스위칭 소자의 내장 다이오드와, 상기 다른 쪽의 스위칭 회로를 통전 상태로 하는 전원 장치.