KR20110076635A - 내부전압 제어회로 - Google Patents

내부전압 제어회로 Download PDF

Info

Publication number
KR20110076635A
KR20110076635A KR1020090133386A KR20090133386A KR20110076635A KR 20110076635 A KR20110076635 A KR 20110076635A KR 1020090133386 A KR1020090133386 A KR 1020090133386A KR 20090133386 A KR20090133386 A KR 20090133386A KR 20110076635 A KR20110076635 A KR 20110076635A
Authority
KR
South Korea
Prior art keywords
time difference
output
active
enable signal
output path
Prior art date
Application number
KR1020090133386A
Other languages
English (en)
Other versions
KR101185553B1 (ko
Inventor
김종삼
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090133386A priority Critical patent/KR101185553B1/ko
Priority to US12/829,900 priority patent/US8253480B2/en
Publication of KR20110076635A publication Critical patent/KR20110076635A/ko
Application granted granted Critical
Publication of KR101185553B1 publication Critical patent/KR101185553B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 

Abstract

본 발명은 동작시간을 분산하여 동작전류를 감소시킬 수 있는 내부전압 제어회로에 관한 것이다. 본 발명은 공통된 내부전압을 사용하는 다수개의 액티브 드라이브; 상기 다수개의 액티브 드라이브의 인에이블동작 제어를 위한 제어수단; 상기 제어수단에서 발생한 인에이블신호를 시간차를 두고 상기 다수개의 액티브 드라이브로 공급하는 시간차 조절수단을 포함하는 것을 특징으로 한다. 이와 같은 특징에 따르면 본 발명은 오토 리프레쉬 동작 모드에서와 같이 모든 뱅크가 동시 동작이 이루어지는 경우, 동작시간을 분산하여 순간 피크 전류치를 낮출 수 있는 효과를 얻는다.
반도체, 메모리장치, 내부전압, 피크 전류, 동작시간

Description

내부전압 제어회로{INTERNAL VOLTAGE CONTROL CIRCUIT}
본 발명은 동작시간을 분산하여 동작전류를 감소시킬 수 있는 내부전압 제어회로에 관한 것이다.
반도체장치는, 다양한 분야에서 이용되어지지만 그 중의 하나가 각종 다양한 데이터를 저장하는데 이용되고 있다. 이러한 반도체 메모리장치는, 데스크탑 컴퓨터와 노트북 컴퓨터를 비롯하여 각종 휴대용 기기들에 이용되고 있기 때문에 대용량화, 고속화, 소형화 그리고 저전력화가 요구되어진다.
그리고 반도체장치는 외부에서 공급되는 전원전압을 이용하여 여러 종류 레벨의 내부전압을 만들어서 사용하고 있다. 특히, 반도체 메모리장치(DRAM)의 경우는, 메모리장치의 뱅크영역(CORE)과 주변영역(PERI)에서 사용하는 전압인 VCORE, 셀 트랜지스터 게이트(워드라인)에 인가되는 외부전위(VDD)보다 높은 전압인 VPP전압, 셀 트랜지스터의 벌크에 사용되는 접지전압(VSS)보다 낮은 전압인 음전압(VBB) 등을 만들어 사용하고 있다.
이러한 내부전압들을 만들기 위해서는 차지펌핑(charge pumping) 방식(VBB, VPP의 경우)과 컨버팅(down converting)방식(VCORE의 경우) 등을 사용하고 있는데, 일반적으로 어떠한 방법을 사용하던지 1차적으로는 기준이 되는 내부전압(내부 기준전압 : VREF)을 만든 후, 이를 이용하여 다시 2차적으로 새로운 내부전압(VBB,VPP,VCORE)을 만드는 방법을 사용하고 있다.
이러한 내부 기준전압은 앞서 언급한 바와 같이, 낮은 동작 전원에서 PVT (Process, Voltage, Temperature ; 공정, 전압, 온도) 변화에 대해 일정한 레벨을 가져야 한다.
도 1은 종래 기술에 따른 내부전압 제어회로의 구성도이다.
도시하고 있는 바와 같이, 종래는 제 1 뱅크 영역인 코아영역(40)에 코아전압 발생을 위한 코아전압 액티브 드라이브(10,11)가 구비되어진다. 또한 제 2 뱅크 영역인 코아영역(60)에도 코아전압 발생을 위한 코아전압 액티브 드라이브(16,21)가 구비되어진다.
그리고 뱅크의 제어를 위한 회로들이 구비되는 주변영역(PERIPHERAL)(50)에, 코아전압 제어부(30 ; VCORE CONTROL)를 중심으로 다수개의 코아전압 드라이브(12~15,17~20)가 구비되어진다. 상기 코아전압 제어부(30)는, 뱅크 액티브 플래그신호(BANK ACT FLAG<0:X>)에 기초하여 상기 뱅크영역(40,60)과 주변영역(50)에 구비되고 있는 다수개의 코아전압 액티브 드라이브들의 구동을 제어한다.
상기 구성으로 이루어지는 종래 내부전압 제어회로의 동작은 다음과 같이 이루어진다.
반도체장치는, 다수개의 뱅크를 구비해서 상기 뱅크에 데이터의 저장, 그리고 뱅크에 저장된 데이터를 읽어와서 외부로 출력할 수 있도록 구성되어진다. 그리고 상기 다수개의 뱅크에 전원 공급 및 상기 다수개의 뱅크의 제어회로에 사용될 전원 공급을 위하여 코아전압 액티브 드라이브를 사용한다.
따라서 상기 코아전압 제어부(30)는, 뱅크 액티브 플러그<0:X>의 신호를 입력하고 디코딩하여, 동작할 뱅크를 확인한다. 그리고 확인된 뱅크에 전원을 공급할 코아전압 액티브 드라이버 그리고 상기 뱅크의 제어회로에 전원을 공급할 코아전압 액티브 드라이버를 인에이블 제어한다.
상기와 같이 하나의 뱅크 및 상기 뱅크의 제어회로를 인에이블 제어하는 경우는 아무런 문제가 없다. 그러나 오토 리프레쉬 동작 모드에서와 같이 모든 뱅크가 액티브 되는 경우, 즉, 뱅크 액티브 플래그<0:X>)가 모두 인에이블되면, 코아전압 제어부(30)는, 제 1,2 뱅크영역(40,60) 및 주변영역(50)에 구비된 모든 코아전압 액티브 드라이브(10~21)를 동시에 구동되야 한다.
이때 모든 코아전압 액티브 드라이브(10~21)가 동시 구동되면서 이를 구동하기 위한 많은 IDD 전류가 소모된다. 특히 오토-리프레쉬 동작모드에서와 같이, 모든 코아전압 액티브 드라이브가 동시 동작하는 시점에서 과다한 IDD 전류 소모 및 VCORE 피크 전류가 발생하며, 이로 인하여 VDD 레벨 드롭 현상이 발생하는 문제점이 있다. 이처럼 코아전압 발생에 따른 VDD 레벨 드롭 현상이 발생하면, 다른 회 로(VPP 펌프회로) 등에 공급되야 할 전류가 충분치 못하게 되어 다른 회로의 동작 불량까지 유발할 우려가 있다.
따라서 본 발명은 상기 문제점을 해결하기 위한 것으로, 코아전류를 사용하는 양과 드라이브 위치에 따라서 드라이브를 동작시키는 동작시간을 분산하여 동시동작전류를 감소시킬 수 있는 내부전압 제어회로를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 내부전압 제어회로는, 공통된 내부전압을 사용하는 다수개의 액티브 드라이브; 상기 다수개의 액티브 드라이브의 인에이블동작 제어를 위한 제어수단; 상기 제어수단에서 발생한 인에이블신호를 시간차를 두고 상기 다수개의 액티브 드라이브로 공급하는 시간차 조절수단을 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 내부전압 제어회로는, 공통된 내부전압을 사용하는 다수개의 액티브 드라이브; 모든 뱅크에 대한 동시 동작이 제어될 때, 다수개의 액티브 드라이브의 인에이블동작 제어를 시간차를 두고 상기 다수개의 액티브 드라이브로 공급하는 제어수단을 포함하는 것을 특징으로 한다.
본 발명은 오토 리프레쉬 동작 모드에서와 같이 모든 뱅크가 동시 동작이 이 루어지는 경우, 뱅크 영역에서와 같이 빠른 대응이 필요한 곳과 주병영역과 같이 뱅크 영역 대비 상대적으로 느린 대응이 가능한 곳을 구분하여, 각 영역에 위치하고 있는 액티브 드라이브의 동작시간을 분산시킨다. 따라서 본 발명은 순간 동작에 따른 피크 전류치를 낮출 수 있는 효과를 얻는다.
이하, 본 발명의 실시예들을 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시 예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 또한, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 2는 본 발명의 실시예에 따른 내부전압 제어회로의 구성도이다.
도시하고 있는 바와 같이, 본 발명은 제 1 뱅크 영역인 코아영역(400)에 코아전압 발생을 위한 코아전압 액티브 드라이브(100,101)가 구비되어진다. 또한 제 2 뱅크 영역인 코아영역(600)에도 코아전압 발생을 위한 코아전압 액티브 드라이브(106,107)가 구비되어진다.
그리고 뱅크의 제어를 위한 회로들이 구비되는 주변영역(PERIPHERAL)(500)에, 코아전압 제어부(300 ; VCORE CONTROL)를 중심으로 다수개의 코아전압 드라이 브(102~105,108~111)가 구비되어진다. 상기 코아전압 제어부(300)는, 뱅크 액티브 플래그신호(BANK ACT FLAG<0:X>)에 기초하여 상기 뱅크영역(400,600)과 주변영역(500)에 구비되고 있는 다수개의 코아전압 액티브 드라이브들의 구동을 제어한다.
한편, 본 발명은 상기 다수개의 코아전압 액티브 드라이브의 동작을 제어함에 있어서, 동작시간의 시간차를 조절하는 것을 특징으로 하고 있다. 특히, 모든 뱅크의 동시 동작이 수행되어지는 오토-리프레쉬 동작 모드에서와 같이, 많은 IDD 전류 소모를 필요로 할 때, 코아전압 액티브 드라이브의 위치, 그리고 사용전류량에 따라서 각 코아전압 액티브 드라이브의 동작시간을 조절한다.
따라서 본 발명은, 상기 코아전압 제어부(300)의 제 1 인에이블신호(출력 A)에 의해서 동작이 이루어지는 코아전압 액티브 드라이브 군과, 상기 코아전압 제어부(300)에서 발생한 인에이블신호를 제 1 시간동안 지연시켜서 발생한 제 2 인에이블신호(출력 B)에 의해서 동작이 이루어지는 코아전압 액티브 드라이브 군과, 상기 제 2 인에이블신호를 제 2 시간동안 지연시켜서 발생한 제 3 인에이블신호(출력 C)에 의해서 동작이 이루어지는 코아전압 액티브 드라이브 군으로 구분되어진다.
이를 위해서 본 발명은 상기 제 1 인에이블신호(출력 A)를 제 1 시간동안 지연시켜서 제 2 인에이블신호(출력 B)를 발생하는 지연 제어부(201,202 : DELAY CTRL), 상기 제 2 인에이블신호를 제 2 시간동안 지연시켜서 제 3 인에이블신호(출력 C)를 발생하는 지연제어부(200,203)를 포함한다.
상기 제 1 인에이블신호(출력 A)에 의해서 동작이 이루어지는 코아전압 액티 브 드라이브 군은, 제 1 뱅크 영역(400)에 위치하고 있는 코아전압 드라이브(100,101)와 제 2 뱅크 영역(600)에 위치하고 있는 코아전압 드라이브(106,107)로 구성된다.
상기 제 2 인에이블신호(출력 B)에 의해서 동작이 이루어지는 코아전압 액티브 드라이브 군은, 주변 영역(500)에 위치하고 있는 코아전압 드라이브(104,105)와 코아전압 드라이브(110,108)로 구성된다.
상기 제 3 인에이블신호(출력 C)에 의해서 동작이 이루어지는 코아전압 액티브 드라이브 군은, 주변 영역(500)에 위치하고 있는 코아전압 드라이브(102,103)와 코아전압 드라이브(111,109)로 구성된다.
그리고 상기에서와 같이, 코아전압 드라이브의 동작시간차를 둘 수 있는 것은, 드라이브의 위치상 조절이 가능하기 때문이다. 이를 위해서 상기 지연 제어부(200~203)는 도 3에 도시하고 있는 바와 같이 구성되어진다.
상기 지연제어부(200~203)는, 코아전압 제어부(300)에서 발생한 인에이블신호를 입력하는 입력부(400), 상기 입력부(400)를 통과한 인에이블신호를 통과시키는 제 1,2 스위치(403,404), 상기 제 2 스위치(404)를 경유한 인에이블신호를 일정시간만큼 지연시키는 지연소자(401), 그리고 상기 제 1 스위치(403)를 통과한 신호 또는 상기 지연소자(401)에서 지연된 신호를 출력하는 출력부(402)를 포함하여 구성되어진다. 상기 제 1,2 스위치(403,404)는, 트랜스미션 게이트로 구성되고, 상기 출력부(402)는 노아게이트로 구성된다. 상기 제 1 스위치(403)는, 오토-리프레쉬 엔트리 플래그 또는 모든 뱅크 인에이블 플래그를 입력하지 않은 경우에 입력된 인에이블신호를 통과시킨다. 반대로 상기 제 2 스위치(404)는, 오토-리프레쉬 엔트리 플래그 또는 모든 뱅크 인에이블 플래그가 입력되었을 때 입력된 인에이블신호를 통과시킨다.
다음은 상기 구성으로 이루어진 본 발명에 따른 내부전압 제어회로의 동작과정을 살펴보기로 한다.
본 발명의 동작은 두가지로 구분된다. 그 한가지 제어는, 오토 리프레쉬 엔트리 플래그와 올 뱅크 인에이블 플래그가 인가되지 않는 경우이다. 이 경우는 코아전압 제어부(300)에서 발생한 인에이블신호가 아무런 지연없이 그대로 해당하는 코아전압 액티브 드라이브로 제공되는 경우이다. 통상적으로 이런 경우는 특정 뱅크를 액티브 시키는 경우에 해당되어진다.
즉, 뱅크 액티브 플래그<0:X> 중에서 어느 하나의 플래그만이 코아전압 제어부(300)에 입력되고, 입력된 어드레스를 디코딩한 코아전압 제어부(300)에서 해당 뱅크의 코아전압 액티브 드라이브를 액티브시키기 위한 인에이블신호를 발생한다. 그리고 모드 레지스터 셋트(MRS)에서와 같이 제어신호를 제공하는 장치로부터 오토 리프레쉬 엔트리 플래그와 모든 뱅크 인에이블 플래그가 제공되지 않으면서 제 2 스위치(404)는 오프 상태를 유지하고, 제 1 스위치(403)가 온 상태로 절환된다.
따라서 상기 코아전압 제어부(300)에서 발생된 인에이블신호는, 지연제어부(200~203) 내부의 제 1 스위치(403)를 통과해서 해당하는 코아전압 액티브 드라이브에 제공되어진다. 따라서 이 경우는 상기 코아전압 제어부(300)에서 발생한 인에이블신호가 어떠한 지연과정도 거치지 않고 해당하는 코아전압 액티브 드라이브에 제공된다.
그리고 본 발명의 다른 한가지 동작과정으로, 오토 리프레쉬 엔트리 플래그와 올 뱅크 인에이블 플래그가 인가되는 경우이다. 이 경우는 코아전압 제어부(300)에서 발생한 인에이블신호가 소정의 지연과정을 거쳐서 시간차를 가지고 코아전압 액티브 드라이브로 제공되는 경우이다. 통상적으로 이런 경우는 오토 리프레쉬 동작 모드에서와 같이 모든 뱅크를 액티브 시키는 경우에 해당되어진다.
즉, 뱅크 액티브 플래그<0:X>에 포함된 모든 어드레스가 코아전압 제어부(300)에 입력되면, 코아전압 제어부(300)는 모든 코아전압 액티브 드라이브를 액티브시키기 위한 인에이블신호를 발생한다. 그리고 모드 레지스터 셋트(MRS)에서와 같이 제어신호를 제공하는 장치로부터 오토 리프레쉬 엔트리 플래그와 모든 뱅크 인에이블 플래그가 제공되면서 제 2 스위치(404)는 온 상태로 절환되고, 제 1 스위치(403)가 오프 상태가 된다.
우선적으로 상기 코아전압 제어부(300)에서 발생된 인에이블신호는, 빠른 대응을 필요로 하는 제 1 뱅크영역(400)과 제 2 뱅크영역(600)에 위치하고 있는 코아전압 액티브 드라이브(100,101,106,107)를 액티브시킨다.
그리고 상기 뱅크영역보다는 빠른 대응을 필요로 하지 않는 주병영역(500)에 위치하고 있는 코아전압 액티브 드라이브의 인에이블동작이 제어된다. 즉, 상기 코아전압 제어부(300)에서 발생한 인에이블신호(출력 A)가 지연제어부(201,202)에 입력된다.
이때 지연제어부(201,202) 내부에서는 제 2 스위치(404)가 온 상태를 유지하기 때문에, 상기 출력(A)은 지연소자(401)를 경유하면서 제 1 지연시간만큼 지연된 B신호를 출력한다. 이렇게 출력된 B신호는 코아전압 액티브 드라이브(104,105,110,108)를 동작시킨다. 따라서 상기 B신호는 A신호에서 제 1 지연시간만큼 지연된 신호이다.
그 다음에 상기 지연소자(401)를 경유한 B신호가 지연제어부(200,203)에 입력된다. 상기 지연제어부(200,203)는 제 2 스위치(404)가 온 상태를 유지하기 때문에, 상기 B신호는 지연소자(401)를 경유하면서 제 2 지연시간만큼 지연된 C 신호를 출력한다. 이렇게 출력된 C신호는 코아전압 액티브 드라이브(102,103,111,109)를 동작시킨다. 따라서 상기 C 신호는 상기 A신호에서 제 1 지연시간과 제 2 지연시간만큼 지연된 신호이다.
따라서 본 발명은 코아전압 전류를 사용함에 있어서, 빠른 대응을 필요로 하는 뱅크영역(코아영역)에 위치하는 드라이브는 빠르게 동작시킨다. 그리고 상기 뱅크영역보다는 상대적으로 빠른 대응을 필요로 하지 않는 주변영역에 위치하는 드라이브의 동작을 제어함에 있어서, 일정량만큼의 시간차를 가지고 분산하여 동작하도록 제어하므로서, 모든 뱅크의 동시 동작에 의해 발생 우려가 있는 IDD 피크 전류 발생을 억제하는 제어를 수행한다.
이상 전술한 본 발명의 바람직한 실시예는, 예시의 목적을 위해 개시된 것으 로, 코아전압 액티브 드라이브의 동작시간을 분산하여서 피크 전류 발생을 억제할 수 있도록 제어하는 경우에 적용될 수 있다. 따라서 본 발명은 당업자라면 이하 첨부된 특허청구범위에 개시된 본 발명의 기술적 사상과 그 기술적 범위 내에서 또 다른 다양한 실시예들을 개량, 변경, 대체 또는 부가 등이 가능할 것이다.
도 1은 종래 기술에 따른 내부전압 제어회로의 전체적인 블록도이다.
도 2는 본 발명의 기술에 따른 내부전압 제어회로의 전체 블록도이다.
도 3은 도 2에 도시하고 있는 지연제어부의 상세 구성도이다.

Claims (22)

  1. 공통된 내부전압을 사용하는 다수개의 액티브 드라이브;
    상기 다수개의 액티브 드라이브의 인에이블동작 제어를 위한 제어수단;
    상기 제어수단에서 발생한 인에이블신호를 시간차를 두고 상기 다수개의 액티브 드라이브로 공급하는 시간차 조절수단을 포함하는 것을 특징으로 하는 내부전압 제어회로.
  2. 제 1 항에 있어서,
    상기 시간차 조절수단은, 상기 제어수단에서 발생한 인에이블신호를 입력하는 입력부;
    상기 입력신호를 그대로 출력하는 제 1 출력패스부;
    상기 입력신호를 일정량의 지연을 시켜서 출력하는 제 2 출력패스부를 포함하는 것을 특징으로 하는 내부전압 제어회로.
  3. 제 2 항에 있어서,
    상기 제 1 출력패스부는, 하나의 뱅크 액티브 동작이 이루어질 때 동작하는 것을 특징으로 하는 내부전압 제어회로.
  4. 제 3 항에 있어서,
    상기 제 1 출력패스부는, 스위치를 포함하는 것을 특징으로 하는 내부전압 제어회로.
  5. 제 2 항에 있어서,
    상기 제 2 출력패스부는, 모든 뱅크 액티브 동작이 이루어질 때 동작하는 것을 특징으로 하는 내부전압 제어회로.
  6. 제 5 항에 있어서,
    상기 제 2 출력패스부는, 오토-리프레쉬 동작 모드에서 동작하는 것을 특징으로 하는 내부전압 제어회로.
  7. 제 2 항에 있어서,
    상기 제 1,2 출력패스부의 출력신호를 연산하여 출력하는 출력부를 더 포함하는 것을 특징으로 하는 내부전압 제어회로.
  8. 제 7 항에 있어서,
    상기 출력부는, 노아게이트를 이용하는 것을 특징으로 하는 내부전압 제어회로.
  9. 제 2 항에 있어서,
    상기 제 2 출력패스부는, 입력신호를 일정량만큼 지연시키는 지연소자를 포함하는 것을 특징으로 하는 내부전압 제어회로.
  10. 제 9 항에 있어서,
    상기 제 2 출력패스부는, 상기 입력신호를 상기 지연소자로 전달을 위한 스위치를 더 포함하는 것을 특징으로 하는 내부전압 제어회로.
  11. 제 1 항에 있어서,
    상기 시간차 조절수단은, 상기 제어수단의 출력을 이용하여 적어도 세가지 종류 이상의 시간차를 갖는 인에이블신호를 발생하는 것을 특징으로 하는 내부전압 제어회로.
  12. 제 11 항에 있어서,
    상기 시간차 조절수단은, 상기 제어수단의 출력을 제 1 시간만큼 지연시켜서 상기 액티브 드라이브로 공급하는 제 1 시간차 조절부와;
    상기 제 1 시간차 조절부의 출력을 제 2 시간만큼 지연시켜서 상기 액티브 드라이브로 공급하는 제 2 시간차 조절부를 포함하는 것을 특징으로 하는 내부전압 제어회로.
  13. 제 11 항에 있어서,
    상기 시간차 조절수단은, 다수개를 병렬 연결하여 사용하는 것을 특징으로 하는 내부전압 제어회로.
  14. 공통된 내부전압을 사용하는 다수개의 액티브 드라이브;
    모든 뱅크에 대한 동시 동작이 제어될 때, 다수개의 액티브 드라이브의 인에이블동작 제어를 시간차를 두고 상기 다수개의 액티브 드라이브로 공급하는 제어수단을 포함하는 것을 특징으로 하는 내부전압 제어회로.
  15. 제 14 항에 있어서,
    상기 제어수단은, 뱅크 액티브 어드레스를 입력하여 인에이블신호를 발생하는 인에이블신호발생부;
    상기 인에이블신호를 시간차를 두고 상기 다수개의 액티브 드라이브로 공급하는 시간차 조절수단을 포함하는 것을 특징으로 하는 내부전압 제어회로.
  16. 제 15 항에 있어서,
    상기 시간차 조절수단은, 다수개를 병렬 연결하여 사용하는 것을 특징으로 하는 내부전압 제어회로.
  17. 제 16 항에 있어서,
    상기 시간차 조절수단은, 상기 인에이블신호발생부의 출력을 이용하여 적어도 세가지 종류 이상의 시간차를 갖는 인에이블신호를 발생하는 것을 특징으로 하는 내부전압 제어회로.
  18. 제 17 항에 있어서,
    상기 시간차 조절수단은, 상기 인에이블신호발생부의 출력을 제 1 시간만큼 지연시켜서 상기 액티브 드라이브로 공급하는 제 1 시간차 조절부와;
    상기 제 1 시간차 조절부의 출력을 제 2 시간만큼 지연시켜서 상기 액티브 드라이브로 공급하는 제 2 시간차 조절부를 포함하는 것을 특징으로 하는 내부전압 제어회로.
  19. 제 18 항에 있어서,
    상기 시간차 조절수단은, 상기 인에이블신호발생부에서 발생한 인에이블신호를 입력하는 입력부;
    상기 입력신호를 그대로 출력하는 제 1 출력패스부;
    상기 입력신호를 일정량의 지연을 시켜서 출력하는 제 2 출력패스부를 포함하는 것을 특징으로 하는 내부전압 제어회로.
  20. 제 19 항에 있어서,
    상기 제 1 출력패스부는, 모든 뱅크 동작 제어신호에 의해서 온/오프 동작이 제어되는 스위치를 포함하는 것을 특징으로 하는 내부전압 제어회로.
  21. 제 19 항에 있어서,
    상기 제 2 출력패스부는, 입력신호를 일정량만큼 지연시키는 지연소자를 포함하는 것을 특징으로 하는 내부전압 제어회로.
  22. 제 21 항에 있어서,
    상기 제 2 출력패스부는, 모든 뱅크 동작 에어신호에 의해서 온/오프 동작이 제어되어 상기 입력신호를 상기 지연소자로 전달하기 위한 스위치를 더 포함하는 것을 특징으로 하는 내부전압 제어회로.
KR1020090133386A 2009-12-29 2009-12-29 내부전압 제어회로 KR101185553B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090133386A KR101185553B1 (ko) 2009-12-29 2009-12-29 내부전압 제어회로
US12/829,900 US8253480B2 (en) 2009-12-29 2010-07-02 Internal voltage control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090133386A KR101185553B1 (ko) 2009-12-29 2009-12-29 내부전압 제어회로

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020120079479A Division KR20120096449A (ko) 2012-07-20 2012-07-20 내부전압 제어회로

Publications (2)

Publication Number Publication Date
KR20110076635A true KR20110076635A (ko) 2011-07-06
KR101185553B1 KR101185553B1 (ko) 2012-09-24

Family

ID=44186764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090133386A KR101185553B1 (ko) 2009-12-29 2009-12-29 내부전압 제어회로

Country Status (2)

Country Link
US (1) US8253480B2 (ko)
KR (1) KR101185553B1 (ko)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3220586B2 (ja) * 1993-12-28 2001-10-22 富士通株式会社 半導体記憶装置
KR100200922B1 (ko) * 1995-12-27 1999-06-15 윤종용 반도체 메모리장치의 펌핑전압발생기
JP3247647B2 (ja) * 1997-12-05 2002-01-21 株式会社東芝 半導体集積回路装置
JP4017248B2 (ja) * 1998-04-10 2007-12-05 株式会社日立製作所 半導体装置
KR100396897B1 (ko) * 2001-08-14 2003-09-02 삼성전자주식회사 페리(ｐｅｒｉ)용 전압 발생 회로와 이를 구비하는 반도체메모리 장치 및 전압 발생 방법
KR100849063B1 (ko) * 2002-06-28 2008-07-30 주식회사 하이닉스반도체 자동 리프레쉬 로우 사이클 시간에 뱅크 액티브 신호를최적화하는 회로 및 방법
KR100437463B1 (ko) * 2002-07-18 2004-06-23 삼성전자주식회사 반도체 메모리 장치 내부전원전압발생기를 제어하는 회로및 방법
DE10355509A1 (de) * 2003-11-27 2005-07-07 Infineon Technologies Ag Schaltung und Verfahren zum verzögerten Einschalten einer elektrischen Last
KR100567916B1 (ko) * 2004-04-20 2006-04-05 주식회사 하이닉스반도체 반도체 메모리 소자의 전원 공급 장치 및 방법
KR100668506B1 (ko) * 2004-05-06 2007-01-12 주식회사 하이닉스반도체 위치에 따른 오버드라이빙 구동량을 테스트하기 위한반도체메모리소자
JP2006251876A (ja) * 2005-03-08 2006-09-21 Matsushita Electric Ind Co Ltd メモリ制御装置及びメモリ制御方法
KR100798772B1 (ko) * 2005-09-29 2008-01-29 주식회사 하이닉스반도체 반도체 메모리 장치
KR100884605B1 (ko) * 2007-09-17 2009-02-19 주식회사 하이닉스반도체 반도체 메모리 소자
KR100866146B1 (ko) * 2007-10-11 2008-10-31 주식회사 하이닉스반도체 센스 앰프 제어 회로
KR100933694B1 (ko) * 2007-12-26 2009-12-24 주식회사 하이닉스반도체 반도체 메모리장치
KR101047059B1 (ko) * 2009-10-30 2011-07-06 주식회사 하이닉스반도체 반도체 메모리 장치

Also Published As

Publication number Publication date
US8253480B2 (en) 2012-08-28
KR101185553B1 (ko) 2012-09-24
US20110156807A1 (en) 2011-06-30

Similar Documents

Publication Publication Date Title
CN112041927A (zh) 具有低功率操作的多管芯模块
JP2012038389A (ja) 半導体装置
KR20110093086A (ko) 셀프 리프레쉬 동작 모드에서 내부 고 전원전압을 사용하는 반도체 메모리 장치 및 그에 따른 고 전원전압 인가방법
KR100812936B1 (ko) 스탠바이 모드에서 누설전류가 감소된 내부전원전압발생회로
JP2010244616A (ja) 半導体装置
US7382677B2 (en) Memory device having internal voltage supply providing improved power efficiency during active mode of memory operation
US8649232B2 (en) Internal voltage generation circuit and semiconductor integrated circuit
US20150121109A1 (en) Voltage regulator and semiconductor memory device including the same
US20090116329A1 (en) Internal-voltage generating circuit and semiconductor device including the same
KR101185553B1 (ko) 내부전압 제어회로
CN110853684B (zh) 用于向半导体芯片供应电力供应电压的设备
US9853641B2 (en) Internal voltage generation circuit
KR100718046B1 (ko) 반도체 메모리 장치
US7583547B2 (en) Over-driving circuit in semiconductor memory device
KR100733474B1 (ko) 내부전원 공급장치
KR101143396B1 (ko) 반도체 메모리 장치의 내부전압 발생기
US8629697B2 (en) Semiconductor integrated circuit and method of operating the same
KR20120096449A (ko) 내부전압 제어회로
KR100761371B1 (ko) 액티브 드라이버
US9147450B2 (en) Semiconductor memory apparatus
KR100976408B1 (ko) 내부전압 발생회로
KR100861192B1 (ko) 외부전원전압에 따른 순차적 제어가 가능한 내부전원전압발생장치
KR100919811B1 (ko) 내부전압 생성회로
JP2008159169A (ja) 半導体記憶装置
KR20110066522A (ko) 내부전압발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160822

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170824

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee