KR20110063811A - 집적 회로용 범프 응력 완화 층 - Google Patents

집적 회로용 범프 응력 완화 층 Download PDF

Info

Publication number
KR20110063811A
KR20110063811A KR1020117007718A KR20117007718A KR20110063811A KR 20110063811 A KR20110063811 A KR 20110063811A KR 1020117007718 A KR1020117007718 A KR 1020117007718A KR 20117007718 A KR20117007718 A KR 20117007718A KR 20110063811 A KR20110063811 A KR 20110063811A
Authority
KR
South Korea
Prior art keywords
solder
metal bump
metal
limiting layer
layer
Prior art date
Application number
KR1020117007718A
Other languages
English (en)
Other versions
KR101242998B1 (ko
Inventor
케빈 제이 리
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20110063811A publication Critical patent/KR20110063811A/ko
Application granted granted Critical
Publication of KR101242998B1 publication Critical patent/KR101242998B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02175—Flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/0219—Material of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16112—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

장치는 디바이스 층과, 다수의 금속피복 층(a plurality of metallization layers)과, 패시베이션 층(a passivation layer)과, 패시베이션 층 위에 형성되고 적어도 하나의 금속피복 층에 전기적으로 접속된 금속 범프(a metal bump)를 구비하는 반도체 기판을 포함한다. 이 장치는 금속 범프의 상부 표면의 외곽 에지(an outer edge)를 가리도록 패시베이션 층 위에 형성된 땜납 제한 층(a solder limiting layer)을 더 포함하여, 상부 표면의 외곽 에지가 납땜 금속에 젖지 않도록 한다.

Description

집적 회로용 범프 응력 완화 층{BUMP STRESS MITIGATION LAYER FOR INTEGRATED CIRCUITS}
집적 회로의 제조시, 플립-칩 접속은 IC 다이(die)를 예컨대 IC 패키지 혹은 머더보드(a motherboard) 같은 캐리어 기판(a carrier substrate)에 부착하는데 흔히 이용된다. 플립-칩 구성은 IC 다이의 표면상에 배열된 금속 범프들의 어레이를 이용한다. 금속 범프들은 IC 패키지 상에 대응하는 땜납 볼(solder balls)과 정렬된다. 일단 정렬되면, 어닐링 프로세스가 땜납의 용융점보다 높은 온도에서 수행되고, 이로 인해 땜납 볼은 리플로(reflow)하여 금속 범프의 표면을 적시게 된다. 그 후, 땜납 볼과 금속 범프는 재빨리 냉각되어 금속의 섞임을 최소화한다. 금속 범프/땜납 접속들 사이, 그리고 그 둘레의 공간들은 예컨대 에폭시 수지(an epoxy resin) 같은 언더필 물질(an underfill material)로 채워진다.
모든 마이크로일렉트로닉스 산업에 도전하고 있는 중요한 문제는, 플립-칩 패키징 프로세스 동안에 발생하는 IC 다이 내부의 비교적 낮은 유전율 ILD(low-k interlayer) 층의 균열(cracking)과 박리(delamination)이다. 현재의 설계로는, 열 팽창 불일치로 인한 전단 응력(shear stresses)과, 다이 및 패키지 뒤틀림 작용(die and package warping behavior)으로 인한 수직 응력(normal stresses) 때문에 IC 다이 내부의 ILD 층에 가해지는 하중이 높다. 역사적으로, 비교적 강한 유전 물질인 실리콘 이산화물이 ILD 층에 통상 이용되었기 때문에 ILD 균일 및 박리는 산업계에서 문제거리가 아니었다. 그러나 비교적 약한 저 유전율 유전 물질(low-k dielectric materials)의 이용이 업계에서 점점 표준화되어지면서, 이러한 저 유전율 물질을 포함하는 ILD 층의 균열과 박리를 줄이는 개선된 설계가 요구되고 있다. 더욱이, 집적 회로 다이의 치수와 패키지가 계속 작아지면서, 범프 피치를 줄이고 범프 직경을 줄이려는 추세로 인해 이러한 문제들은 점점 골칫거리가 될 것으로 예측된다.
도 1a는 종래의 금속 범프/땜납 볼 접속을 예시한다.
도 1b 및 도 1c는 IC 다이와 IC 패키지 사이의 CTE 불일치가 어떻게 IC 다이에 압축 및 인장 응력(compressive tensile stresses)을 주는지 예시한다.
도 1d는 넓은 금속 범프를 이용시에 관련 문제점들을 예시한다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 땜납 제한 층을 예시한다.
도 2c는 본 발명의 땜납 제한 층을 이용하여 형성된 플립-칩 접속을 예시한다.
도 2d 및 도 2e는 본 발명의 땜납 제한 층을 이용하여 형성된 플립-칩 접속이 어떻게 IC 다이의 응력을 완화할 수 있는지 예시한다.
도 2f는 넓은 금속 범프가 본 발명의 땜납 제한 층과 함께 이용되는 일 실시예를 예시한다.
도 3은 본 발명의 일 실시예에 따른 땜납 제한 층을 형성하는 방법이다.
도 4는 본 발명의 다른 실시예에 따른 땜납 제한 층을 형성하는 방법이다.
도 5a 내지 도 5c는 본 발명의 땜납 제한 층의 선택적인 구현예를 예시한다.
도 6a 내지 도 6d는 사전 부착되는 땜납 볼(preattached solder balls)을 포함하는 본 발명의 다른 실시예를 예시한다.
도 7a 및 도 7b는 추가 금속 범프를 포함하는 본 발명의 다른 실시예를 예시한다.
본 명세서에는 IC 패키지의 금속 범프층에서 기계적 응력을 줄이는 시스템과 방법이 설명된다. 다음 설명에서, 다양한 형태의 예시적인 실시예들은 본 기술분야에서 통상의 지식을 가진 사람들이 자신의 발명의 중심사상을 다른 사람에게 전달할 때 흔히 쓰는 용어들을 이용하여 설명될 것이다. 그러나, 이러한 통상의 지식을 가진 사람에게는 설명된 형태의 일부만으로도 본 발명이 실시될 수 있음이 자명할 것이다. 특정 숫자, 물질 및 구성은 예시적인 실시예의 완전한 이해를 제공하기 위해 설정되었다. 그러나 본 기술분야에서 통상의 지식을 가진 사람들에게는 본 발명이 특정한 세부사항 없이도 실시될 수 있음이 자명할 것이다. 다시 말해서, 예시적인 실시예를 모호하게 하지 않기 위해서, 공지된 특징들은 생략되거나 단순화된다.
여러 가지 동작들이 본 발명의 이해를 가장 잘 도울 수 있는 방식으로 복수의 개별 동작들처럼 차례차례 설명될 것이지만, 이러한 설명의 순서가 이 동작들이반드시 그 순서대로 이루어져야 함을 의미하는 것으로 해석되어서는 안 된다. 특히, 이들 동작들은 예시된 순서대로 수행될 필요가 없다.
도 1a는 결합되기 이전의 종래 IC 다이(100)와 IC 패키지(150)를 예시한다. IC 다이(100)는 기판(102), 디바이스 층(104), 금속피복 층(106), 다중 패시베이션 층(108), 최종 후막 금속피복 층(110), 다수의 금속 범프(112)를 구비하는 것으로 도시된다. 범프(112)는, 이에 한정되는 것은 아니지만, 구리, 니켈, 팔라듐, 금 및 대체 금속, 혹은 예컨대 납과 주석의 합금과 같은 합금들을 이용해 형성될 수 있다. 이 구조는 또한 금속 범프(112)와 최종 패시베이션 층(108) 사이에 배리어 및 시드 층(barrier and seed layers)(114)을 포함하는데, 이것은 범프 제한 금속(BLM) 층(114)으로도 불린다. 도 1a의 IC 다이(100)는 IC 다이의 대표적인 예로서 제공되며, 많은 다른 변형이 본 기술분야에 공지되어 있다. 본 출원에 포함된 본 발명의 실시예들은 도 1a에 설명된 특정 IC 다이 구조에만 한정하려는 의도가 아니며 한정되어서도 안된다.
본 기술분야에서 공지된 바와 같이, 기판(102)은 벌크 실리콘, SOI(silicon-on-insulator) 물질, 게르마늄 함유 물질, 그리고 반도체 기판으로 이용하기에 적합한 다른 물질 등을 이용해서 형성된다. 디바이스 층(104)은 기판(102)의 상부 표면으로, 반드시 이에 한정되는 것은 아니지만, 트랜지스터, 캐패시터, 상호 접속부(interconnects) 및 STI(shallow trench isolation) 구조를 포함하는 여러 가지 전자 디바이스를 포함한다(도시 안됨).
금속피복 층(106)은 반도체 기판(102)상의 여러 디바이스를 상호 접속하는 역할을 한다. 금속피복 층(106)은 금속 상호접속부, 금속 상호 접속부를 분리 및 절연시키는데 이용되는 ILD(inter-level dielectric) 층, 그리고 금속 상호접속부를 함께 접속시키기 위해 ILD 층을 관통하는 비아(vias)를 포함할 수도 있다. ILD 층은 예컨대 탄소 도핑된 산화물 및 실리콘 이산화물 같은 물질들로 형성될 수 있다. 이러한 ILD 층들은 종종 플립-칩 패키징 프로세스에 의해 유도되는 응력들로 인해 균열이 생기고 박리된다. 금속 상호 접속부와 비아는 일반적으로 금속이나 혹은 구리나 텅스텐을 포함하는 합금으로 형성된다.
하나 이상의 패시베이션 층(108)이 일반적으로 금속피복 층(106) 상부에 형성된다. 패시베이션 층(108)은 IC 다이를 봉인하여 파손과 오염을 막아준다. 패시베이션 층(108)은 이에 한정되는 것은 아니지만 ILDs, 질화물, 실리콘 이산화물, 폴리벤즈옥사졸(polybenzoxazoles), 에폭시, 실리콘, 비스벤조시클로부텐(bisbenzocyclobutene), 페놀 수지(phenolic resin), 폴리이미드(polyimide)를 포함하는 많은 다른 물질들로 형성될 수 있다. 최종 후막 금속피복 층(110)은 금속피복 층(106)과, 패시베이션 층(108) 위에 형성된 다수의 금속 범프들(112) 사이에 강인한 접속을 제공하기 위해 이용될 수 있다.
금속 범프(112)는 패시베이션 층(108)을 관통하여 형성된 금속 비아를 통해 IC 다이의 금속피복 층에 대해 전기적 접속을 유지한다. BLM 층(114)은 통상적인 배리어이며, 금속 범프(112)에 대한 시드 층이다. 전술한 바와 같이, 금속 범프(112)는 선택적인 실시예에서 일반적으로 구리, 니켈, 팔라듐, 금을 이용해 형성되거나, 혹은 납과 주석의 합금을 이용해 형성된다. 금속 범프(112)는, 이에 한정되는 것은 아니지만, CVD, PVD, ALD, PECVD, 전기 도금 및 무전해 도금 등 본 기술 분야에서 공지된 프로세스를 이용해 형성될 수 있다.
도 1a는 또한 기판(152)를 포함하는 IC 패키지(150)를 예시하는데, 이 기판(152)의 한쪽 측면에는 다수의 땜납 볼(154)이 장착되어 있다. 땜납 볼(154)은 모든 종래의 땜납 물질로 형성될 수 있는데, 예를 들면 주석, 은 및 구리의 합금이 이용될 수도 있다. 기판(152)은 땜납 볼(154)을 기판(152)의 다른 쪽에 장착된 다수의 전기 접속부에 연결하는 미니 PCB 보드로 작용한다. 이 전기 접속부는 예컨대 PGA(a pin grid array), BGA(a ball grid array), LGA(a land grid array) 같은 그리드 어레이(156)의 형태로 배열된다.
도 1b 와 도 1c는 플립-칩 접속이 어떻게 IC 다이(100)에 응력을 유도할 수 있는지 예시한다. 먼저, IC 다이(100)는 IC 패키지(150)에 접속되게 도시되어 있다. 다이와 패키지를 물리적으로 접속하는 방법은 본 기술분야에서 공지되어 있다. 도시된 바와 같이, 각각의 땜납 볼(154)은 인터페이스(160)를 따라 금속 범프(112)에 전기적 및 물리적으로 접속된다. 땜납 볼(154)과 금속 범프(112)를 물리적으로 합치는 리플로 프로세스 동안에, 땜납 볼(154)은 금속 범프(112)의 에지에 도달하도록 금속 범프(112)를 적신다. 그러므로 땜납 범프(154)가 금속 범프(112)보다 직경이 더 커지는 경향이 있다.
예시한 바와 같이, 유도된 응력은 IC 다이(100)의 열팽창 계수(CTE)가 IC 패키지(150)의 열팽창 계수보다 훨씬 더 작은 것에 기인한다. IC 다이(100)와 IC 패키지(150)는 제조 동안 그리고 제품으로 이용되는 동안 항시 큰 온도 변화의 영향을 받으므로, CTE 차이로 인해 IC 패키지는 IC 다이(100)보다 더 빠른 속도로 확장 및 수축된다. 이것은 땜납 볼/금속 범프 접속부에 상당한 응력을 일으키고, IC 다이(100)의 금속피복 층(106) 내부의 ILD 층에 압축 및 인장 응력을 전달함으로써, 균열 및/또는 박리 문제를 일으킨다.
예를 들어, 도 1b는 비교적 높은 온도에서 어떤 일이 일어나는지를 예시한다. 이 경우, IC 패키지(150)는 IC 다이(100)보다 더 빠른 속도로 확장하여, 땜납 볼(154)을 IC 패키지(150)의 중심에서 벗어나는 방향으로 잡아당김으로써, 금속 범프(112)가 벗어나게 된다. 화살표(162)는 일반적으로 IC 다이(100)에 직접적으로 전달되는 압축 및 인장 응력을 예시한다. 마찬가지로, 도 1c는 비교적 낮은 온도에서 어떤 일이 일어나는지 예시한다. 이 경우, IC 패키지(150)는 IC 다이(100)보다 훨씬 더 큰 속도로 수축하여, 땜납 볼(154)을 IC 패키지(150)의 중심으로 당김으로써, 금속 범프(112)를 밀게 된다. 마찬가지로, 화살표(162)는 이 상황에서 일반적으로 IC 다이(100)에 직접적으로 전달되는 압축 및 인장 응력을 예시한다.
균열과 박리를 줄이는 한 가지 방법은, 더 큰 영역에 걸쳐 응력을 퍼뜨리는 넓은 금속 범프(112)를 이용하는 것이다. 불행하게도, IC 다이(100)는 성능은 증가하지만 사이즈는 작아지는 추세라서, 피치는 작아지고 인접 금속 범프(112) 사이의 공간도 줄어들고 있다. 도 1d에 도시된 바와 같이, 금속 범프(112) 사이의 공간이 최소화되므로, 관련 땜납 볼(154)도 서로 접촉하도록 작용하여 단락 회로가 되는 경향이 있다. 따라서, 좁은 금속 범프(112)가 이용되면, IC 패키지(150)에 의해 유도된 응력을 분산시키는 능력을 제한하게 된다.
종래 기술의 결함을 극복하기 위해, 도 2a는 본 발명의 일 실시예에 따른 땜납 제한 층(200)을 예시한다. 땜납 제한 층(200)은 패시베이션 층(108) 위, 그리고 금속 범프(112)의 일부분 위에 형성된다. 땜납 제한 층(200)은 금속 범프(112)의 상부 표면의 일부를 가리게 되므로, 땜납 볼(154)에 이용할 수 있는 표면 영역의 분량이 제한된다. 더 구체적으로, 땜납 제한 층(200)은 각각의 금속 범프(112)의 상부 표면의 외곽 에지(202)를 가림으로써, 이 상부 표면의 외곽 에지(202)가 땜납에 젖지않게 만든다. 이것은 땜납 볼(154)이 금속 범프(112)의 외곽 에지를 완전히 적시는 것을 막아준다. 도 2b는 금속 범프(112)의 상부 표면 외곽 에지(202)를 가리는 땜납 제한 층(200)의 조감도를 예시하는데, 이 땜납 제한 층(200)은 상부 표면의 중심 부분만을 노출시킨다. 다양한 실시예에서, 땜납 제한 층(200)은 금속 범프(112)의 상부 표면의 15%에서 95% 사이를 가릴 수 있다. 몇몇 실시예에서, 땜납 제한 층(200)은 금속 범프(112)의 상부 표면의 35%에서 50% 사이를 가릴 것이다.
도 2c에 도시된 바와 같이, 땜납 제한 층(200)을 갖는 IC 다이(100)가 IC 패키지(150)에 결합될 때, 땜납 볼(154)은 금속 범프(112)의 상부 표면의 중앙 부분으로 제한된다. 땜납 볼(154)은 금속 범프(112)의 외곽 에지를 적실 수 없으므로, 금속 범프(112)의 외곽 에지를 넘어서게 확장되지는 않는다.
땜납 제한 층(200)은 반도체 제조 프로세스와 호환가능한 다양한 절연 물질들을 이용해 형성될 것이며, 땜납 물질에 의해 적셔지지 않는다. 땜납 제한 층(200)으로 이용될 수 있는 이런 물질의 몇몇 예는 반드시 한정되는 것은 아니지만 감광성 고분자 유전 물질(photodefinable polymeric dielectric materials), 종래의 유전 물질, 에폭시(epoxies), 실리콘, 폴리이미드(polyimides), 알루미늄과 텅스텐 같은 비습윤성 금속(non-wettable matals), 그리고 질화물을 포함한다. 감광성 고분자 유전 물질의 몇몇 특정 예로서, 한정하는 것은 아니지만, "Rohm and Haas"의 InterViaTM8000 시리즈 감광성 유전 물질, "Dow Chemical"의 CycloteneTM4000 시리즈 감광성 유전 물질, "Microchem"의 SU-8 감광성 에폭시 물질, "Dow Corning"의 WL-5000 시리즈 감광성 실리콘 유전 물질, "Promerus"의 AvatrelR 감광성 유전 물질, "ShinetsuMicroSi"의 SINR 시리즈 감광성 유전 물질, "Sumitomo Bakelite Co.,Ltd"의 SUMIRESIN EXCELR CRC-8600 시리즈 감광성 유전 물질, "FujiFilm"의 AP2210, AN-3310, Durimide 7000 시리즈 감광성 폴리이미드 물질, "Toray"의 PhotoneeceTM 감광성 폴리이미드 물질, "Asahi Kasei EMD"의 PimelTM 감광성 폴리이미드 물질, "HD Microsystems"의 감광성 폴리이미드 물질, "Tokyo Ohka Kogyo Co. Ltd.,"의 TMMR S2000 감광성 유전 물질, "JSR Micro, Inc."의 WPR 시리즈 감광성 유전 물질이 있다.
도 2d 및 도 2e는 본 발명의 땜납 제한 층의 일 실시예를 이용하여 형성된 플립-칩 접속이 IC 다이(100)에서 응력을 어떻게 완화시키는지를 예시한다. 도 2d는 IC 패키지(150)가 IC 다이(100)보다 더 큰 속도로 확장하는 비교적 높은 온도에서 일어나는 일을 예시한다. 도 2e는 IC패키지(150)가 IC 다이(100)보다 더 큰 속도로 수축하는 비교적 낮은 온도에서 일어나는 일을 예시한다. 화살표(162)는 일반적으로 발생된 압축과 인장 응력을 예시한다.
도 1b 및 도 1c에 도시된 것과 달리, 본 발명의 실시예에 따르면, IC 다이(100)의 상부 표면과 평행한 방향으로 응력이 초기에 전파되므로 응력은 부분적으로 경감된다. 응력은 IC 다이(100)로 전파되기 전에 금속 범프(112)의 상부 표면의 일부분을 가로질러 땜납 제한 층(200)으로 가해진다. 이것은 IC 다이(100)로 전달되는 압축 및 인장 응력을 줄여주고, 유전층의 균열 및/또는 박리 같은 문제를 적어도 부분적으로 완화시킨다. 몇몇 경우에는 균열 및/또는 박리가 완전히 없어질 수도 있다.
도 2f는 넓은 금속 범프(112)가 땜납 제한 층(200)과 연계하여 이용되는 본 발명의 다른 실시예를 예시한다. 다시 말해서, 넓은 금속 범프(112)는 응력을 더 큰 영역에 전반으로 분산할 수 있다. 여기에서, 금속 범프(112) 사이의 공간이 최소화될 때, 땜납 제한 층(200)은 땜납 볼(154)이 서로 접촉하는 것을 막아주어, 도 1d에 도시된 종래 기술에서 발생할 수 있는 단락 회로를 막아준다.
도 3은 본 발명의 실시예에 따라 땜납 제한 층(200)을 형성하는 방법이다. 다수의 금속 범프(112)를 포함하는 IC다이가 주어지면, 본 방법(300)은 IC 다이(100)와 금속 범프(112) 위에 땜납 제한 물질로 이루어진 블랭킷 층(a blanket layer)를 디포지션함으로써 시작된다(도 3의 프로세스(302)), 땜납 제한 물질은 금속 범프(112)를 전체적으로 덮어도 된다. 이 실시예에서, 땜납 제한 물질은 전술한 감광성 고분자 유전 물질중 하나일 것이다. 감광성 고분자 유전 물질은, 한정하는 것은 아니지만,물리 증착법, 스퍼터링, 스핀 온 증착법, 원자층 증착법 혹은 화학 증착법 등을 포함하는 종래의 디포지션 방법을 이용해 디포지트될 것이다. 감광성 고분자 유전 물질을 갖는 사용자에 대해 이용가능한 다른 디포지션 프로세스도 마찬가지로 이용될 수 있다.
다음, 땜납 제한 물질은 각 금속 범프(112)의 상부 표면의 일부분을 노출하는 개구를 형성하도록 패턴 처리된다(프로세스(304)). 땜납 제한 물질은 감광성 고분자 유전 물질에 적합한 공지의 포토리소그래피 프로세스를 이용해 패턴 처리된다. 본 발명의 일 실시예에 따르면, 패터닝 프로세스는, 금속 범프(112)의 외곽 에지를 사실상 노출하지 않으면서 각각의 금속 범프(112)의 상부 표면의 일부분으로부터 땜납 제한 물질을 제거한다.
패터닝 프로세스, 다시 말해서 포토리소그래피 프로세스는 종래에 공지된 기술이다. 포토리소그래피 프로세스는 일반적으로 금속 범프(112) 상부의 땜납 제한 물질 내에 개구부를 정의하는 노출 단계를 포함할 것이다(프로세스(304a)). 개구부는 이 단계에서 단순히 정의만 되는 것으로, 아직 형성되지는 않았다. 본 발명에 따르면, 정의된 개구부는 금속 범프(112)의 에지까지 뻗어있지는 않다. 오히려 개구부들은 각각의 범프(112)의 상부 표면의 중심 부분을 사실상 덮고 있다. 노출 단계는 광학 마스크와 몇몇 형태의 복사, 예컨대 자외 복사(ultraviolet radiation) 혹은 극자외 복사(extreme ultraviolet radiation)를 이용한다.
다음, 현상 단계에서, 금속 범프(112) 위의 개구부를 정의하고 있는 감광성 유전 물질의 부분들을 제거하기 위해 현상 용액이 제공된다(프로세스(304b)). 제거되는 이 부분들은 감광성 고분자 유전 물질이 포지티브형(positive-tone)인지 혹은 네거티브형(negative-tone)인지에 따라 노출되거나 혹은 노출되지 않는 영역일 것이다. 이 부분들이 제거되면, 그 최종 결과는 금속 범프(112)의 에지를 가리면서 금속 범프(112)의 상부 표면의 일부분을 노출시키는 땜납 제한 층(200)이 만들어진다. 몇몇 실시예에서는, 최종 땜납 제한 층(200)을 굽거나 보존 처리하여 이 층을 단단하게 만들 수도 있다(프로세스(304c)).
본 발명의 다른 실시예에서, 감광성 고분자 유전 물질이 아닌 다른 물질이 땜납 제한 물질로 이용될 수 있다. 예를 들어, 땜납에 대해 비습윤성이고 적절한 호환성과 절연 특성을 갖는다면 특정한 다른 유전 물질, 에폭시, 실리콘, 폴리이미드 및 질화물이 이용될 수도 있다. 도 4는 이러한 다른 선택적인 방법(400)을 설명한다.
도 4는 땜납 제한 물질에 개구부를 패턴 처리하기 위해 포토레지스트를 이용하는 방법(400)이다. 땜납 제한 물질이 감광성이 아닐 때에는, 종래의 패터닝 프로세스가 금속 범프(112) 상부의 개구부를 형성하는데 이용될 것이다. 예를 들어, 다수의 금속 범프(112)를 포함하는 IC 다이(100)가 주어지면, 이 방법(400)은 IC 다이(100)와 금속 범프(112) 위에 땜납 제한 물질의 블랭킷 층을 디포지트함으로써 시작한다(도 4의 프로세스(402)). 땜납 제한 물질은 금속 범프(112)를 전체적으로 덮고 있을 것이다.
다음, 포토레지스트 물질로 이루어진 층이 땜납 제한 물질 위에 디포지트된다(프로세스(404)). 포토레지스트 물질은 공지의 포토리소그래피 프로세스를 이용해 패턴 처리되어, 각각의 금속 범프(112) 상부에 정렬되었지만 각각의 금속 범프(112)의 에지까지 사실상 뻗어 있지는 않은 개구부를 포토레지스트 내에 형성한다(프로세스(406)). 포토레지스트에 대한 패터닝 프로세스는 공지의 노출, 굽기 및 현상 단계들을 포함한다.
포토레지스트 내의 이 개구부들은 이후에 하부의 땜납 제한 물질을 에치하여 개구부를 포토레지스트 층에서 땜납 제한 물질로 이동시키기 위해 마스크처럼 이용된다(프로세스(408)). 땜납 제한 물질의 개구부는 금속 범프(112)의 에지를 사실상 노출시키지 않으면서 각각의 금속 범프(112)의 상부 표면의 일부분을 노출시킨다. 에칭 프로세스는 선정된 땜납 제한 물질에 적합한 에칭용액을 이용하여 수행된다.
마지막으로, 포토레지스트 물질이 제거되고(프로세스(410)), 그 최종 결과로 금속 범프(112)의 외곽 에지를 가리지만 금속 범프(112)의 상부 표면의 일부분을 노출시키는 땜납 제한 층(200)이 만들어진다. 몇몇 실시예에서, 형성된 최종 땜납 제한 층(200)은 더 단단하게 만들기 위해 구워지기도 한다.
도 5a는 본 발명의 다른 실시예에 따른 땜납 제한 층을 예시한다. 여기에서, 땜납 제한 층(200)은 비교적 박막의 콘포멀(conformal) 층이다. 예컨대 CVD와 ALD처럼 콘포멀 층을 디포지트하는 공지된 프로세스가 이용될 것이다. 금속 범프(112) 사이의 공간은 땜납 제한 층(200)과는 다른 예컨대 에폭시 같은 언더필 물질로 채워질 것이다. 도 5b 및 도 5c는 콘포멀 땜납 제한 층(200)의 다른 변형을 예시한다. 여기에서, 금속 범프(112) 사이 지역 위의 층(200)의 부분들이 제거된다. 도 5a에서, 땜납 제한 층(200)의 립 부분(a lip portion)(202)은 각각의 금속 범프(112)의 베이스(base)에 유지된다. 도 5b에서는, 이 립 부분조차도 제거된다. 그러므로 땜납 제한 층(200)은 도 5b 및 도 5c의 실시예에서 불연속적인 층이다.
도 6a 내지 도 6d는 땜납 제한 층(200)의 또다른 실시예를 예시한다. 이 실시예에서, 땜납 볼(154)은 IC 패키지(150)의 일부인 대신에 IC 다이(100)에 사전 부착된다. 도 6a는 본 발명의 땜납 제한 층(200)과 이용되는 사전 부착된 땜납 볼(154)을 예시한다. 도 6b는 본 발명의 콘포말한 땜납 제한 층(200)과 함께 이용되는 사전 부착된 땜납 볼(154)을 예시한다. 도 6c는 본 발명의 불연속적인 콘포말한 땜납 제한 층(200)과 함께 이용되는 사전 부착된 땜납 볼(154)을 예시하는데, 여기에서 땜납 제한 층은 립 부분(202)을 포함한다. 도 6d는 본 발명의 불연속적인 콘포말한 땜납 제한 층(200)과 함께 이용되는 사전 부착된 땜납 볼(154)을 예시하는데, 여기에서 땜납 제한 층은 립 부분(202)을 포함하지 않는다.
도 7a 및 도 7b는 IC 다이(100)로부터 응력을 더 제거하기 위해 추가의 금속 범프(700)가 이용되는 또다른 실시예를 예시한다. 도 7a에서, 추가의 금속 범프(700)는 땜납 제한 층(200) 내의 개구부에 형성된다. 그리고 도 7b에서, 추가의 금속 범프(700)는 땜납 제한 층(200) 상부에 형성된다. 땜납 제한 층(200) 내의 개구부는 이 실시예에서 금속 범프(112)를 추가의 금속 범프(700)로 접속시키는 비아(702)로 대체될 수 있다
그러므로, 금속 범프(112)의 표면이 땜납 볼(154)에 의해 많이 적셔지지 않게 하는 땜납 제한 층이 설명되었다. 본 발명의 실시예에 따르면, 땜납 제한 층은 금속 범프의 에지가 땜납 볼에 의해 적셔지지 않도록 함으로써, 금속 범프의 상부 표면의 일부분에 땜납 볼을 한정한다. 또한 땜납 제한 층은 IC 패키지가 IC 다이에 부착될 때 응력을 분산시는 것을 도와준다. 본 원에 개시된 본 발명의 실시예는 추가의 저 유전율 ILD 보호막을 제공하여, 범프 피치를 줄이고, 비교적 약한 저 유전율 ILD 물질과 예컨대 에어 갭 구조를 포함한 약한 금속 층 구조의 이용을 가능하게 한다.
본 발명의 예시된 실시예들에 대한 전술한 설명은, 요약서에 설명된 것들도 포함해서, 개시된 그 형태 그대로만 발명을 한정하려는 것은 아니다. 본 발명의 특정 실시예와 예들이 예시를 목적으로 본 원에서 설명된 것에 반하여, 다양한 등가의 변형들이 본 발명의 범주 내에서 가능함을 본 기술 분야에 통상의 지식을 가진 사람이라면 이해할 것이다.
이러한 변형들은 전술한 상세한 설명의 견지에서 본 발명에 행해질 것이다. 다음 특허청구범위에서 사용하는 용어들이 본 발명을 본 명세서와 특허청구범위에 개시된 특정 실시예로 한정하는 것으로 이해되어서는 안 될 것이다. 오히려, 본 발명의 범주는 전적으로 첨부된 특허청구의 범위에 의해 결정될 것이며, 특허청구범위는 청구항 해석과 관련해 설정된 원칙에 따라 이해되어야 할 것이다.

Claims (22)

  1. 금속 범프(a metal bump)가 집적 회로 다이의 상부 표면에 형성되어 있는 집적 회로 다이(an IC die)와,
    상기 집적 회로 다이 위에 형성된 땜납 제한 층(a solder limiting layer)으로서, 상기 땜납 제한 층은 상기 금속 범프의 상부 표면의 일부분을 가림으로써, 땜납이 상기 금속 범프의 가려진 상기 일부분을 적시는 것을 막아주는 땜납 제한 층을 포함하는
    장치.
  2. 제 1 항에 있어서,
    상기 땜납 제한 층이 감광성 고분자 유전 물질(a photodefinable polymeric dielectric material)을 포함하는
    장치.
  3. 제 1 항에 있어서,
    상기 땜납 제한 층이 유전 물질, 에폭시(epoxies), 실리콘, 폴리이미드(polyimides). 비습윤성 금속(non-wettable metals) 및 질화물로 구성된 그룹으로부터 선택된 물질을 포함하는
    장치.
  4. 제 1 항에 있어서,
    상기 땜납 제한 층이 상기 금속 범프들 사이의 공간을 채우고, 상기 금속 범프들을 서로에 대해 전기적으로 절연시키는
    장치.
  5. 제 1 항에 있어서,
    가려진 상기 일부분이 상기 금속 범프의 상기 상부 표면의 외곽 에지를 포함하는
    장치.
  6. 제 1 항에 있어서,
    상기 금속 범프가 구리, 니켈(nickel), 팔라듐(palladium), 코발트(cobalt), 철, 은, 금 및 백금(platinum)으로 구성된 그룹으로부터 선정된 금속을 포함하는
    장치.
  7. 제 1 항에 있어서,
    상기 땜납 제한 층이 상기 금속 범프의 상기 상부 표면의 30% 내지 50%를 가리는
    장치.
  8. 디바이스 층과, 다수의 금속피복 층(a plurality of metallization layers)과, 패시베이션 층(a passivation layer)과, 적어도 하나의 상기 금속피복 층에 전기적으로 접속된 상기 패시베이션 층 위에 형성된 금속 범프(a metal bump)를 구비하는 반도체 기판과,
    상기 금속 범프의 상부 표면의 외곽 에지(an outer edge)를 가리도록 상기 패시베이션 층상에 형성되어, 상기 상부 표면의 상기 외곽 에지를 땜납 물질에 대해 젖지 않게 하는 땜납 제한 층(a solder limiting layer)을 포함하는
    장치.
  9. 제 8 항에 있어서,
    상기 땜납 제한 층은 감광성 고분자 절연 물질(a photodefinable polymeric dielectric material)을 포함하는
    장치.
  10. 제 8 항에 있어서,
    상기 땜납 제한 층이 유전 물질, 에폭시(epoxies), 실리콘, 폴리이미드(polyimides). 비습윤성 금속(non-wettable metals) 및 질화물로 구성된 그룹으로부터 선택된 물질을 포함하는
    장치.
  11. 제 8 항에 있어서,
    상기 땜납 제한 층이 상기 금속 범프의 상기 상부 표면의 30% 내지 50%를 가리는
    장치.
  12. 금속 범프(a metal bump)가 집적 회로 다이의 상부 표면에 형성되어 있는 집적 회로 다이(an IC die)와,
    상기 집적 회로 다이 위에 형성된 땜납 제한 층(a solder limiting layer)으로서, 상기 땜납 제한 층은 상기 금속 범프의 상부 표면의 외곽 에지를 사실상 가려서, 땜납이 상기 외곽 에지를 적시지 않게 하는 땜납 제한 층과,
    상기 금속 범프에 장착된 땜납 볼(a solder ball)로서, 상기 땜납 볼은 상기 땜납 제한 층으로 인해 상기 금속 범프의 상기 상부 표면의 상기 외곽 에지를 적시지 않는 땜납 볼을 포함하는
    장치.
  13. 제 12 항에 있어서,
    상기 땜납 제한 층이 감광성 고분자 유전 물질(a photodefinable polymeric dielectric material)을 포함하는
    장치.
  14. 제 12 항에 있어서
    상기 땜납 제한 층이 유전 물질, 에폭시(epoxies), 실리콘, 폴리이미드(polyimides). 비습윤성 금속(non-wettable metals) 및 질화물로 구성된 그룹으로부터 선택된 물질을 포함하는
    장치.
  15. 제 12 항에 있어서,
    상기 땜납 제한 층이 상기 금속 범프의 상기 상부 표면의 30% 내지 50%를 가리는
    장치.
  16. 제 12 항에 있어서,
    상기 금속 범프가 구리, 니켈(nickel), 팔라듐(palladium), 코발트(cobalt), 철, 은, 금 및 백금(platinum)으로 구성된 그룹으로부터 선정된 금속을 포함하는
    장치.
  17. 제 1 금속 범프(a metal bump)가 집적 회로 다이의 상부 표면에 형성되어 있는 집적 회로 다이(an IC die)와,
    상기 집적 회로 다이 위에 형성된 땜납 제한 층(a solder limiting layer)으로서, 상기 땜납 제한 층은 상기 금속 범프의 상부 표면의 외곽 에지를 사실상 가림으로써(masks), 상기 외곽 에지가 땜납에 젖지 않게 하는 땜납 제한 층과,
    상기 제 1 금속 범프 상에 장착된 제 2 금속 범프로서, 상기 제 2 금속 범프의 볼은 상기 땜납 제한 층 때문에 상기 제 1 금속 범프의 상기 상부 표면의 상기 외곽 에지에 접촉하지 않는 제 2 금속 범프를 포함하는
    장치.
  18. 제 17 항에 있어서,
    상기 땜납 제한 층이 감광성 고분자 유전 물질(a photodefinable polymeric dielectric material)을 포함하는
    장치.
  19. 제 17 항에 있어서,
    상기 땜납 제한 층이 유전 물질, 에폭시(epoxies), 실리콘, 폴리이미드(polyimides). 비습윤성 금속(non-wettable metals) 및 질화물로 구성된 그룹으로부터 선택된 물질을 포함하는
    장치.
  20. 제 17 항에 있어서,
    상기 땜납 제한 층이 상기 금속 범프의 상기 상부 표면의 30% 내지 50%를 가리는
    장치.
  21. 제 17 항에 있어서,
    상기 제 1 금속 범프가 구리, 니켈(nickel), 팔라듐(palladium), 코발트(cobalt), 철, 은, 금 및 백금(platinum)으로 구성된 그룹으로부터 선정된 금속을 포함하는
    장치.
  22. 제 17 항에 있어서,
    상기 제 2 금속 범프가 구리, 니켈(nickel), 팔라듐(palladium), 코발트(cobalt), 철, 은, 금 및 백금(platinum)으로 구성된 그룹으로부터 선정된 금속을 포함하는
    장치.
KR1020117007718A 2008-12-19 2009-12-07 집적 회로용 범프 응력 완화 층 KR101242998B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/317,227 US7982311B2 (en) 2008-12-19 2008-12-19 Solder limiting layer for integrated circuit die copper bumps
US12/317,227 2008-12-19
PCT/US2009/066933 WO2010080275A2 (en) 2008-12-19 2009-12-07 Bump stress mitigation layer for integrated circuits

Publications (2)

Publication Number Publication Date
KR20110063811A true KR20110063811A (ko) 2011-06-14
KR101242998B1 KR101242998B1 (ko) 2013-03-12

Family

ID=42264836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117007718A KR101242998B1 (ko) 2008-12-19 2009-12-07 집적 회로용 범프 응력 완화 층

Country Status (7)

Country Link
US (1) US7982311B2 (ko)
EP (1) EP2359396A4 (ko)
JP (1) JP2012505555A (ko)
KR (1) KR101242998B1 (ko)
CN (1) CN102171805B (ko)
TW (1) TWI476880B (ko)
WO (1) WO2010080275A2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7964965B2 (en) * 2008-03-31 2011-06-21 Intel Corporation Forming thick metal interconnect structures for integrated circuits
US7982311B2 (en) * 2008-12-19 2011-07-19 Intel Corporation Solder limiting layer for integrated circuit die copper bumps
TWI445147B (zh) * 2009-10-14 2014-07-11 Advanced Semiconductor Eng 半導體元件
TWI478303B (zh) 2010-09-27 2015-03-21 Advanced Semiconductor Eng 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
US8934052B2 (en) * 2010-11-02 2015-01-13 Stmicroelectronics Pte Ltd Camera module including an image sensor and a laterally adjacent surface mount device coupled at a lower surface of a dielectric material layer
US8975741B2 (en) * 2011-10-17 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Process for forming package-on-package structures
US9224674B2 (en) * 2011-12-15 2015-12-29 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (BBUL) packages
US8866311B2 (en) * 2012-09-21 2014-10-21 Advanced Semiconductor Engineering, Inc. Semiconductor package substrates having pillars and related methods
US9520350B2 (en) * 2013-03-13 2016-12-13 Intel Corporation Bumpless build-up layer (BBUL) semiconductor package with ultra-thin dielectric layer
US9607863B1 (en) * 2013-08-09 2017-03-28 Altera Corporation Integrated circuit package with vacant cavity
JP2017532804A (ja) 2014-08-07 2017-11-02 インテル・コーポレーション 裏側ダイプレーナデバイスおよびｓａｗフィルタを形成するための方法および装置
CN111146170A (zh) * 2019-12-30 2020-05-12 颀中科技（苏州）有限公司 封装结构及其成型方法
JP7468828B2 (ja) 2020-05-11 2024-04-16 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3429040A (en) * 1965-06-18 1969-02-25 Ibm Method of joining a component to a substrate
JP2653179B2 (ja) 1989-08-21 1997-09-10 富士電機株式会社 集積回路装置用バンプ電極の製造方法
US5220200A (en) * 1990-12-10 1993-06-15 Delco Electronics Corporation Provision of substrate pillars to maintain chip standoff
US5282565A (en) * 1992-12-29 1994-02-01 Motorola, Inc. Solder bump interconnection formed using spaced solder deposit and consumable path
JPH07240434A (ja) * 1994-03-02 1995-09-12 Oki Electric Ind Co Ltd バンプ電極、およびその製造方法
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
US6232563B1 (en) * 1995-11-25 2001-05-15 Lg Electronics Inc. Bump electrode and method for fabricating the same
JP3751587B2 (ja) * 1996-07-12 2006-03-01 富士通株式会社 半導体装置の製造方法
EP1099247B1 (en) * 1998-07-15 2004-03-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for transferring solder to a device and/or testing the device
KR100269540B1 (ko) * 1998-08-28 2000-10-16 윤종용 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
US6583515B1 (en) * 1999-09-03 2003-06-24 Texas Instruments Incorporated Ball grid array package for enhanced stress tolerance
JP2001217340A (ja) * 2000-02-01 2001-08-10 Nec Corp 半導体装置及びその製造方法
US6444561B1 (en) * 2000-10-02 2002-09-03 Industrial Technology Research Institute Method for forming solder bumps for flip-chip bonding by using perpendicularly laid masking strips
US6800815B1 (en) * 2001-01-16 2004-10-05 National Semiconductor Corporation Materials and structure for a high reliability bga connection between LTCC and PB boards
JP3767398B2 (ja) 2001-03-19 2006-04-19 カシオ計算機株式会社 半導体装置およびその製造方法
JP2003100808A (ja) * 2001-09-27 2003-04-04 Matsushita Electric Ind Co Ltd 電子部品とその製造方法とその電子部品を実装した回路基板
JP3808365B2 (ja) * 2001-12-25 2006-08-09 シャープ株式会社 半導体装置およびその製造方法
US6541366B1 (en) * 2002-01-08 2003-04-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method for improving a solder bump adhesion bond to a UBM contact layer
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
US7059512B2 (en) * 2002-11-06 2006-06-13 Ricoh Company, Ltd. Solder alloy material layer composition, electroconductive and adhesive composition, flux material layer composition, solder ball transferring sheet, bump and bump forming process, and semiconductor device
US6878633B2 (en) * 2002-12-23 2005-04-12 Freescale Semiconductor, Inc. Flip-chip structure and method for high quality inductors and transformers
JP4115832B2 (ja) * 2002-12-27 2008-07-09 東芝松下ディスプレイテクノロジー株式会社 半導体素子及び液晶表示パネル
JP2004288785A (ja) * 2003-03-20 2004-10-14 Sony Corp 導電突起の接合構造及び接合方法
US6835580B1 (en) * 2003-06-26 2004-12-28 Semiconductor Components Industries, L.L.C. Direct chip attach structure and method
US8129841B2 (en) * 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US7329951B2 (en) 2005-04-27 2008-02-12 International Business Machines Corporation Solder bumps in flip-chip technologies
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
JP2007073681A (ja) * 2005-09-06 2007-03-22 Renesas Technology Corp 半導体装置およびその製造方法
CN100452377C (zh) * 2005-12-01 2009-01-14 联华电子股份有限公司 芯片与封装结构
US7723225B2 (en) 2006-02-07 2010-05-25 Stats Chippac Ltd. Solder bump confinement system for an integrated circuit package
CN100438008C (zh) * 2006-03-01 2008-11-26 南茂科技股份有限公司 高频集成电路封装构造及其制造方法
TWI302812B (en) * 2006-07-20 2008-11-01 Phoenix Prec Technology Corp Pcb electrical connection terminal structure and manufacturing method thereof
US20080054461A1 (en) 2006-08-30 2008-03-06 Dennis Lang Reliable wafer-level chip-scale package solder bump structure in a packaged semiconductor device
US20080122078A1 (en) * 2006-11-08 2008-05-29 Jun He Systems and methods to passivate on-die redistribution interconnects
US7601628B2 (en) * 2006-11-20 2009-10-13 International Business Machines Corporation Wire and solder bond forming methods
US7682959B2 (en) * 2007-03-21 2010-03-23 Stats Chippac, Ltd. Method of forming solder bump on high topography plated Cu
US7982311B2 (en) 2008-12-19 2011-07-19 Intel Corporation Solder limiting layer for integrated circuit die copper bumps

Also Published As

Publication number Publication date
JP2012505555A (ja) 2012-03-01
EP2359396A4 (en) 2018-01-10
CN102171805A (zh) 2011-08-31
WO2010080275A3 (en) 2010-09-10
TWI476880B (zh) 2015-03-11
US7982311B2 (en) 2011-07-19
US20100155946A1 (en) 2010-06-24
EP2359396A2 (en) 2011-08-24
KR101242998B1 (ko) 2013-03-12
WO2010080275A2 (en) 2010-07-15
TW201030918A (en) 2010-08-16
CN102171805B (zh) 2013-09-11

Similar Documents

Publication Publication Date Title
KR101242998B1 (ko) 집적 회로용 범프 응력 완화 층
KR100376357B1 (ko) 반도체장치
JP3651597B2 (ja) 半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法
US7316063B2 (en) Methods of fabricating substrates including at least one conductive via
US6512298B2 (en) Semiconductor device and method for producing the same
US8492896B2 (en) Semiconductor apparatus and semiconductor apparatus unit
US10600709B2 (en) Bump-on-trace packaging structure and method for forming the same
US9035455B2 (en) Semiconductor device
US20030173678A1 (en) Semiconductor device and method for fabricating the same
US8872040B2 (en) Wiring structure and manufacturing method thereof, and electronic apparatus and manufacturing method thereof
JP4061506B2 (ja) 半導体装置の製造方法
US20230108516A1 (en) Semiconductor device
JP2004281898A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US11876064B2 (en) Semiconductor structure and manufacturing method thereof
JP2008218494A (ja) 半導体装置およびその製造方法
JP2010157544A (ja) 半導体装置及びその製造方法、並びに電子機器
JP2004140116A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007103855A (ja) 半導体装置用基板および半導体装置
JP2020047775A (ja) 半導体装置の製造方法および半導体装置
JP4871572B2 (ja) 半導体装置及び半導体装置の製造方法
JP2005129665A (ja) 半導体装置およびその製造方法
JP2008066369A (ja) 半導体装置
JP4903123B2 (ja) 半導体装置の製造方法
JP3726694B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004281897A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160303

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 7