KR20110047863A - 칩온필름형 반도체 패키지 - Google Patents

칩온필름형 반도체 패키지 Download PDF

Info

Publication number
KR20110047863A
KR20110047863A KR1020090104653A KR20090104653A KR20110047863A KR 20110047863 A KR20110047863 A KR 20110047863A KR 1020090104653 A KR1020090104653 A KR 1020090104653A KR 20090104653 A KR20090104653 A KR 20090104653A KR 20110047863 A KR20110047863 A KR 20110047863A
Authority
KR
South Korea
Prior art keywords
chip
film
heat dissipation
semiconductor package
type semiconductor
Prior art date
Application number
KR1020090104653A
Other languages
English (en)
Other versions
KR101189255B1 (ko
Inventor
김도영
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020090104653A priority Critical patent/KR101189255B1/ko
Priority to TW099104210A priority patent/TWI438874B/zh
Priority to US12/710,804 priority patent/US8283774B2/en
Priority to JP2010088689A priority patent/JP2011097006A/ja
Priority to CN201010219206.5A priority patent/CN102054807B/zh
Publication of KR20110047863A publication Critical patent/KR20110047863A/ko
Application granted granted Critical
Publication of KR101189255B1 publication Critical patent/KR101189255B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 별도의 절연테이프없이도 드라이버집적회로칩의 높은 방열효과를 얻을 수 있고 리드깨짐을 방지할 수 있는 칩온필름형 반도체 패키지를 제공하기 위한 것으로, 본 발명의 칩온필름형 반도체 패키지는 필름; 상기 필름 상에 형성된 복수개의 리드; 상기 리드들의 끝단 상에 접착되는 칩; 상기 칩과 리드들 사이의 공간을 매립하는 언더필층 및 상기 필름의 하부면 상에 부착된 절연성 방열시트를 포함하고, 상술한 본 발명은 절연성 방열시트를 사용하므로써 별도의 절연처리가 불필요하여 비용을 절감할 수 있다. 아울러, 절연성 방열시트가 유연성을 가지므로 플렉서블 장치에 적용이 가능하다. 또한, 본 발명은 유리섬유를 기반으로 하는 화합물로 이루어진 절연성 방열시트를 사용하므로써 인장력(Tensile force)이 뛰어나 금속류의 방열패드에서 구현되지 않는 인장성 및 플렉서블 형태의 제품군에 보다 폭 넓게 적용이 가능하다.
칩온필름형 반도체 패키지, 방열시트, 실리콘페이스, 유리섬유, 인장성

Description

칩온필름형 반도체 패키지{CHIP ON FILM TYPE SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지에 관한 것으로서, 특히 칩이 필름상에 부착된 칩온필름형(Chip On Film) 반도체 패키지에 관한 것이다.
액정표시장치(Liquid Crystal Display; LCD) 등의 디스플레이장치(Display device)가 시장 영역을 확대하기 위해 저가화, 대형화 및 고성능화를 추진함에 따라 작은 영역 안에 갈수록 더 많은 픽셀들이 자리잡아야 한다.
이러한 상황 때문에 디스플레이장치 내에서 개개의 픽셀들을 제어하는 드라이버집적회로(Driver IC)의 리드 피치가 점점 미세화 되어감에 따라 패키징 방법도 다양하게 개발되어 왔다.
디스플레이장치 분야에서 주로 사용되는 패키징 방법은, TCP(Tape Carrier Package), 칩온글래스(Chip On Glass; COG), 칩온필름(Chip On Film; COF) 등이 있다. 미세 피치화에 따른 공정가 저감 및 수율 향상을 도모하기 위해 1990년대 말부터 칩온필름(COF) 기술이 패키지 시장에서 차지하는 비율이 점차 증가하게 되었다.
칩온필름(COF) 기술은 통신기기의 경박단소화 추세와 함께 디스플레이 드라이버집적회로(Driver IC)에서 이에 대응하기 위해 개발된 새로운 형태의 패키지이다. 칩온필름(COF) 기술에서는 고해상도를 갖는 디스플레이 장치를 실현하기 위하여, TV 및 모니터의 구동 주파수가 60Hz에서 120Hz로 증가하면서 드라이버집적회로의 구동 부하가 상승하였고, 이로 인하여 집적회로의 발열 문제가 심각하게 대두되고 있다.
이와 같은 발열 문제를 해결하기 위한 방법이 특허등록번호 10-0771890호(출원인: 삼성전자)에 의해 출원된 바 있다.
도 1은 종래기술에 따른 칩온필름형 반도체 패키지를 도시한 도면이다.
도 1을 참조하면, 칩온필름형 반도체 패키지는 유연성을 갖는 필름(101) 상에 드라이버집적회로칩(Driver IC Chip, 103)이 접착제(미도시)에 의해 부착되어 있다. 필름(101) 상에는 복수개의 리드들(102)이 서로 분리되도록 배치되며, 리드들(12)의 내부 끝단들이 중앙에 집중되도록 배치된다.
끝단의 일부가 노출된 리드(102)들의 상부면상에는 드라이버집적회로(103)이 부착되며, 드라이버집적회로칩(103)이 부착된 주변에는 언더필층(107)이 매립되어 드라이버집적회로칩(103)을 필름(101) 상에 안정적으로 고정한다. 도면부호 106은 범프를 나타낸다.
한편, 필름(101)의 하부면 상에는 방열 패드(104)가 접착제(미도시)에 의해 부착된다. 방열 패드(104)는 드라이버집적회로칩(103)의 동작에 의해 발생되는 열이 언더필층(107) 및 리드(102)를 통하여 하측 방향으로 전달된 후 외측으로 방열 하기 위한 것으로서, 알루미늄 등의 금속류로 구성할 수 있다.
위와 같이, 종래기술은 금소류의 방열패드(104)를 사용하고 있다.
그러나, 종래기술은 방열패드(104)가 알루미늄 등의 금속류이기 때문에 방열패드(104)에 접착테이프 부착 및 노출되는 외부에는 반드시 절연처리를 위해 별도의 절연테이프(105)를 사용할 수 밖에 없다. 이와 같이, 절연테이프(105)를 부착하는 구조로 구성됨에 따라 제작의 번거로움이 있다.
또한, 금속류의 방열패드(104)는 두께가 두꺼워지면 필름(101) 상의 리드 깨짐(Lead broken)과 같은 손상이 발생하는 문제가 있다.
본 발명은 상기한 종래기술에 따른 문제점을 해결하기 위해 제안된 것으로서, 별도의 절연테이프없이도 드라이버집적회로칩의 높은 방열효과를 얻을 수 있고 리드깨짐을 방지할 수 있는 칩온필름형 반도체 패키지를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 칩온필름형 반도체 패키지는 필름; 상기 필름 상에 형성된 복수개의 리드; 상기 리드들의 끝단 상에 접착되는 칩; 상기 칩과 리드들 사이의 공간을 매립하는 언더필층; 및 상기 필름의 하부면 상에 부착된 절연성 방열시트를 포함하는 것을 특징으로 한다. 상기 절연성 방열시트는 유리섬유(Fiber glass) 기반의 화합물이다. 또한, 상기 방열시트는 실리콘페이스(Si face)와 유리섬유(Fiber glass)를 적층한 구조이다. 또한, 상기 방열시트는 실리콘고무(Silicon rubber), 질화붕소(Boron Nitride) 및 유리섬유(Fiber glass)로 이루어진 화합물이며, 상기 실리콘고무의 함량은 19∼24vol%, 상기 질화붕소의 함량은 65∼71vol%, 상기 유리섬유의 함량은 10vol%보다 작다. 상기 절연성 방열시트는 100∼200㎛의 두께를 갖는다. 상기 절연성 방열시트는 액상수지를 이용한 접착제에 의해 상기 필름 상에 부착된다. 상기 칩은 드라이버집적회로칩(Driver IC Chip)을 포함한다.
상술한 본 발명은 절연성 방열시트를 사용하므로써 별도의 절연처리가 불필요하여 비용을 절감할 수 있다. 아울러, 절연성 방열시트가 유연성을 가지므로 플렉서블 장치에 적용이 가능하다.
또한, 본 발명은 유리섬유 기반의 화합물로 이루어진 절연성 방열시트를 사용하므로써 인장력(Tensile force)이 뛰어나 금속류의 방열패드에서 구현되지 않는 인장성 및 플렉서블 형태의 제품군에 보다 폭 넓게 적용이 가능하다.
또한, 본 발명은 드라이버집적회로칩과 필름간의 온도 갭(Temperature Gap)을 완충하는 스프레드(Spread) 효과와 온도변화에 따른 필름의 수축팽창을 억제하는 역할을 하여 리드 깨짐을 감소시킬 수 있는 효과가 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 칩온필름형 반도체 패키지를 도시한 도면이고, 도 3a는 절연성 방열시트의 일예를 도시한 단면도이다. 도 3b는 도 3a에 따른절연성 방열시트의 상세도면이다.
도 2를 참조하면, 칩온필름형 반도체 패키지는 필름(201), 필름 상에 형성된 복수개의 리드(202), 리드(202)들의 끝단 상에 접착되는 드라이버집적회로칩(203), 필름(201)의 하부면 상에 부착된 절연성 방열시트(204)를 포함한다.
먼저, 필름(201)은 절연층을 포함하며, 바람직하게는 폴리이미드(PI)로 구성된다. 리드(202)는 구리로 구성된다. 리드(202)와 드라이버집적회로칩(203)은 범프(205)를 통해 접속된다. 여기서, 범프(205)은 Au 범프를 사용할 수 있다.
리드(202) 들의 상부면 상에는 드라이버집적회로칩(203)이 부착되며, 드라이버집적회로칩(203)이 부착된 주변에는 언더필층(206)이 매립되어 드라이버집적회로칩(203)을 필름(201) 상에 안정적으로 고정한다. 즉, 언더필층(206)은 드라이버집적회로칩(203)과 리드(202)들 사이의 공간을 매립한다. 언더필층(206)은 예를 들어 액상수지(Liquid resin) 등이 사용될 수 있다.
필름(201)의 하부면 상에는 절연성 방열시트(204)가 접착제(207)에 의해 부착된다. 여기서, 절연성 방열시트(204)는 전도성입자가 포함된 접착제(207), 예를 들어 아크릴계 접착제에 의해 필름(201)에 부착될 수 있다.
절연성 방열시트(204)는 드라이버집적회로칩(203)의 동작에 의해 발생되는 열이 언더필층(206) 및 리드(202)를 통하여 하측 방향으로 전달된 후 외측으로 방열하기 위한 것이다.
바람직하게, 절연성 방열시트(204)는 금속물질이 아닌 유리섬유(Fiber glass)를 기반으로 하는 화합물을 포함한다. 예를 들어, 절연성 방열시트(204)는 실리콘페이스(Si face) 기반에 유리섬유(Fiber glass)를 적층한 구조일 수 있다. 또한, 절연성 방열시트(204)는 실리콘고무(Silicon rubber), 질화붕소(Boron Nitride) 및 유리섬유(Fiber glass)로 이루어진 화합물일 수 있으며, 실리콘고무의 함량은 19∼24vol%, 질화붕소의 함량은 65∼71vol%, 유리섬유의 함량은 10vol%보다 작을 수 있다.
일예로, 도 3a에 도시된 것처럼, 절연성 방열시트는 두 장의 실리콘페이스(Si face, 204A, 204B) 사이에 유리섬유(204C)가 삽입된 구조를 가질 수 있다. 이와 같이, 실리콘페이스(204A, 204B)와 유리섬유(204C)가 적층된 구조이므로 열전도율을 향상시키고 열저항치를 낮춘다. 도 3b에 도시된 것처럼, 유리섬유(204C)는 격자무늬 형태를 가질 수 있다.
절연성 방열시트(204)는 유연성(Flexible)을 갖는 유리섬유를 기반으로 하는 화합물이므로 유연성이 좋다. 또한, 실리콘페이스, 실리콘고무, 질화붕소 및 유리섬유가 절연성을 가지므로 절연성 방열시트(204)를 절연처리하기 위한 별도의 절연테이프를 사용하지 않아도 된다. 이처럼, 별도의 절연테이프를 사용하지 않기 때문에 비용을 절감할 수 있다.
바람직하게, 절연성 방열시트(204)는 100∼200㎛의 두께를 갖는다. 두께가 두꺼울수록 방열효과가 증대된다.
위와 같은 절연성 방열시트(204)는 유리섬유를 기반으로 하기 때문에 유연성을 갖고, 이에 따라 라미네이팅 장비에 별도 개조 등 변경없이 롤(Roll) 형태로 공급할 수 있다. 즉, 릴투릴(Reel to reel)로 라미네이터 작업을 행함으로써 절연성 방열시트(204)를 필름 상에 용이하게 부착할 수 있다. 종래기술의 방열패드는 알루미늄 등의 금속막을 사용함에 따라 유연성이 떨어질 수 밖에 없다.
또한, 유리섬유를 기반으로 하는 절연성 방열시트(204)는 인장력(Tensile force)이 뛰어나 금속류의 방열패드에서 구현되지 않는 인장성 및 플렉서블 형태의 제품군에 보다 폭 넓게 적용이 가능하다.
예컨대, 차량용 전장부품, LED, 형광램프 등의 방열 목적에 사용가능하고, 드라이버집적회로칩, 온도제어기, 중앙처리장치, 메모리, 기타 전자제품의 박막형태에 의해 히트싱크 장착을 할 수 없는 제품에 적용할 수 있다. 또한, 플렉서블 타입의 인쇄회로기판(Flexible PCB)에 절연성이 필요한 방열시트로 사용할 수 있고, 드라이버집적회로칩과 각종 반도체제품군 및 히트블록(Heat block)등의 히트싱크 (Heat sink) 대용으로 적용 가능하다.
아래 표1은 알루미늄 재질의 방열패드와 절연성 방열시트의 열전도율 및 열저항치를 비교한 표이다.
알루미늄방열패드 절연성방열시트1 절연성방열시트2 절연성방열시트3
두께 110㎛ 200㎛ 200㎛ 200㎛
열전도율 4.5W/mk 5.0W/mk 4.1W/mk 3.9W/mk
열저항치 0.25℃/W 0.12℃/W 0.18℃/W 0.19℃/W
표1에서 절연성방열시트1은 BFG20A, 절연성방열시트2는 BFG20, 절연성방열시트3은 BS20이다. BFG20A, BFG20, BS20은 NISSO SHO JI사의 상표명이다.
위 표에 따르면, 절연성방열시트들은 알루미늄방열패드와 유사하게 열전도율 (평균치 약 4.5W/mk)을 얻을 수 있음을 알 수 있다. 아울러, 열저항치를 0.2℃/W 이하로 현저히 낮출 수 있다.
이와 더불어 본 발명의 절연성 방열시트는 알루미늄재질의 방열패드보다 비용측면 및 유연성이 우수하여 적용 분야가 매우 폭넓다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 종래기술에 따른 칩온필름형 반도체 패키지를 도시한 도면이다.
도 2는 본 발명의 실시예에 따른 칩온필름형 반도체 패키지를 도시한 도면.
도 3a는 절연성 방열시트의 일예를 도시한 단면도.
도 3b는 도 3a에 따른 절연성 방열시트의 상세도면.
* 도면의 주요 부분에 대한 부호의 설명
201 : 필름 202 : 리드
203 : 드라이버집적회로칩 204 : 절연성 방열시트
205 : 범프 206 : 언더필층
207 : 접착제

Claims (9)

  1. 필름;
    상기 필름 상에 형성된 복수개의 리드;
    상기 리드들의 끝단 상에 접착되는 칩;
    상기 칩과 리드들 사이의 공간을 매립하는 언더필층; 및
    상기 필름의 하부면 상에 부착된 절연성 방열시트
    를 포함하는 칩온필름형 반도체 패키지.
  2. 제1항에 있어서,
    상기 방열시트는 유리섬유(Fiber glass) 기반의 화합물인 칩온필름형 반도체 패키지.
  3. 제1항에 있어서,
    상기 방열시트는 실리콘페이스(Si face)와 유리섬유(Fiber glass)를 적층한 구조인 칩온필름형 반도체 패키지.
  4. 제1항에 있어서,
    상기 방열시트는 실리콘고무(Silicon rubber), 질화붕소(Boron Nitride) 및 유리섬유(Fiber glass)로 이루어진 화합물인 칩온필름형 반도체 패키지.
  5. 제4항에 있어서,
    상기 실리콘고무의 함량은 19∼24vol%, 상기 질화붕소의 함량은 65∼71vol%, 상기 유리섬유의 함량은 10vol%보다 작은 칩온필름형 반도체 패키지.
  6. 제1항에 있어서,
    상기 절연성 방열시트는 100∼200㎛의 두께를 갖는 칩온필름형 반도체 패키지.
  7. 제1항에 있어서,
    상기 절연성 방열시트는 접착제에 의해 상기 필름 상에 부착되는 칩온필름형 반도체 패키지.
  8. 제1항에 있어서,
    상기 칩은 드라이버집적회로칩(Driver IC Chip)을 포함하는 칩온필름형 반도체 패키지.
  9. 제1항에 있어서,
    상기 언더필층은 액상수지(Liquid resin)를 이용하는 칩온필름형 반도체 패키지.
KR1020090104653A 2009-10-30 2009-10-30 칩온필름형 반도체 패키지 KR101189255B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090104653A KR101189255B1 (ko) 2009-10-30 2009-10-30 칩온필름형 반도체 패키지
TW099104210A TWI438874B (zh) 2009-10-30 2010-02-10 薄膜覆晶型半導體封裝
US12/710,804 US8283774B2 (en) 2009-10-30 2010-02-23 Chip on film type semiconductor package
JP2010088689A JP2011097006A (ja) 2009-10-30 2010-04-07 チップオンフィルム型半導体パッケージ
CN201010219206.5A CN102054807B (zh) 2009-10-30 2010-06-30 膜上芯片型半导体封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090104653A KR101189255B1 (ko) 2009-10-30 2009-10-30 칩온필름형 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20110047863A true KR20110047863A (ko) 2011-05-09
KR101189255B1 KR101189255B1 (ko) 2012-10-09

Family

ID=43924495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090104653A KR101189255B1 (ko) 2009-10-30 2009-10-30 칩온필름형 반도체 패키지

Country Status (5)

Country Link
US (1) US8283774B2 (ko)
JP (1) JP2011097006A (ko)
KR (1) KR101189255B1 (ko)
CN (1) CN102054807B (ko)
TW (1) TWI438874B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120122266A (ko) * 2011-04-28 2012-11-07 매그나칩 반도체 유한회사 칩온필름형 반도체 패키지
TWI441293B (zh) * 2011-06-29 2014-06-11 Au Optronics Corp 緩衝元件及應用此緩衝元件之覆晶軟膜接合方法
CN209845575U (zh) * 2018-08-29 2019-12-24 惠科股份有限公司 一种显示面板和显示装置
CN109300879B (zh) * 2018-09-18 2020-12-29 惠科股份有限公司 驱动芯片封装结构及其分离方法、分离设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56161140A (en) * 1980-05-16 1981-12-11 Denki Kagaku Kogyo Kk Manufacture of insulating heat radiating sheet
JPH0721308Y2 (ja) * 1990-10-30 1995-05-17 信越化学工業株式会社 熱伝導性シート
JP2906953B2 (ja) 1993-11-05 1999-06-21 信越化学工業株式会社 絶縁性放熱シート及びその製造方法
JP3581268B2 (ja) * 1999-03-05 2004-10-27 株式会社東芝 ヒートシンク付半導体装置およびその製造方法
US6855578B2 (en) * 2002-08-16 2005-02-15 Texas Instruments Incorporated Vibration-assisted method for underfilling flip-chip electronic devices
JP3908671B2 (ja) * 2003-01-29 2007-04-25 松下電器産業株式会社 半導体装置およびそれを用いたディスプレイ装置
JP2005116668A (ja) 2003-10-06 2005-04-28 Oki Electric Ind Co Ltd 放熱シール
KR100771890B1 (ko) 2006-07-20 2007-11-01 삼성전자주식회사 씨오에프(ｃｏｆ)형 반도체 패키지
KR101493869B1 (ko) 2008-04-17 2015-02-23 삼성전자주식회사 방열 부재 테이프, 방열부재를 구비한 씨오에프(ｃｏｆ)형 반도체 패키지 및 이를 적용한 전자장치

Also Published As

Publication number Publication date
TW201115690A (en) 2011-05-01
KR101189255B1 (ko) 2012-10-09
TWI438874B (zh) 2014-05-21
CN102054807B (zh) 2015-07-08
JP2011097006A (ja) 2011-05-12
US20110101513A1 (en) 2011-05-05
US8283774B2 (en) 2012-10-09
CN102054807A (zh) 2011-05-11

Similar Documents

Publication Publication Date Title
US9070680B2 (en) Chip on film type semiconductor package
CN109844944B (zh) 改善视觉外观性及加工性的层压石墨的膜上芯片型半导体封装
US7915727B2 (en) Tape for heat dissipating member, chip on film type semiconductor package including heat dissipating member, and electronic apparatus including the same
US8017959B2 (en) Light source and liquid crystal display device using the same
WO2010010743A1 (ja) 電子回路装置、その製造方法及び表示装置
US6299053B1 (en) Isolated flip chip or BGA to minimize interconnect stress due to thermal mismatch
CN101692443B (zh) 薄膜覆晶型半导体封装及显示装置
JP2004235353A (ja) 半導体装置およびそれを用いたディスプレイ装置
KR101189255B1 (ko) 칩온필름형 반도체 패키지
US20060208365A1 (en) Flip-chip-on-film package structure
KR102026561B1 (ko) 칩온필름형 반도체 패키지
KR20100029629A (ko) 방열용 접착층을 구비하는 테이프 패키지 및 이를 구비하는디스플레이 장치
TW201513276A (zh) 薄膜覆晶封裝結構
US11569162B2 (en) Chip on film package with reinforcing sheet and manufacturing method of chip on film package with reinforcing sheet
US8050049B2 (en) Semiconductor device
KR200414763Y1 (ko) 이방전도성필름 압착용 일체형 복합쉬트
KR101279469B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
US11842945B2 (en) Chip on film package and display apparatus including the same
US9439326B1 (en) Electronic components
KR102475400B1 (ko) 칩 온 필름용 하이브리드 단열부재
JP2011253859A (ja) 接着層付き基板、放熱性実装基板、接着層付き基板の製造方法、および放熱性実装基板の製造方法
JP6546739B2 (ja) 半導体集積回路装置およびその製造方法、および電子機器
US20080237850A1 (en) Compliant bump structure and bonding structure
CN101840894B (zh) 半导体器件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150923

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160926

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 7