JP6546739B2 - 半導体集積回路装置およびその製造方法、および電子機器 - Google Patents
半導体集積回路装置およびその製造方法、および電子機器 Download PDFInfo
- Publication number
- JP6546739B2 JP6546739B2 JP2014231254A JP2014231254A JP6546739B2 JP 6546739 B2 JP6546739 B2 JP 6546739B2 JP 2014231254 A JP2014231254 A JP 2014231254A JP 2014231254 A JP2014231254 A JP 2014231254A JP 6546739 B2 JP6546739 B2 JP 6546739B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- metal layer
- layer
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Wire Bonding (AREA)
Description
(半導体集積回路装置)
実施の形態に係る半導体集積回路装置8(81・82・83…)が複数搭載されたフィルム100の模式的平面構成は、図1に示すように表される。また、実施の形態に係る半導体集積回路装置8の模式的平面構成は、図2に示すように表される。図2のI−I線に沿う模式的断面構造は、図3に示すように表される。
比較例に係る半導体集積回路装置において、半導体集積回路(LSI)とCOF基板との圧着工程を説明する模式的断面構造は、図4(a)に示すように表され、COF基板上の金属層部分の模式的断面構造は、図4(b)に示すように表される。金属層221は、COF基板10上に形成された銅配線層22Cと、銅配線層22C上に形成された金属層(Sn)22Sとを備える。
実施の形態に係る半導体集積回路装置8において、LSI12とCOF基板10との圧着工程を説明する模式的断面構造は、図5に示すように表される。なお、図5に示す例では、VDD電力用配線層に接続されるバンプ341・342を示しているが、他のバンプ30・32・37・38にも同様に適用できる。接合層(Sn−Au合金層)351・352は、図示を省略している。
L2=L+L×α×(T−Ta) (1)
ここで、Taは、周囲温度であり、例えば約27℃である。
W=√[(L2/2)2−(L1/2)2] (2)
バンプ341・342・343・…・34nの高さをバンプ高さHとした場合、次の(3)式を満たすバンプピッチL3で、Auからなるバンプ341・342・343・…・34nを金属層22(22S・22C)上に配置すれば良い。
H>W (3)
すなわち、(3)式のバンプ高さH>湾曲高さWを満たすバンプピッチL3が、熱膨張した銅配線層22CのLSI12への接触を回避するための条件となる。なお、バンプ高さHは、LSI12と金属層22(22S・22C)との間の距離(間隔)でもある。
実施の形態に係る半導体集積回路装置8の製造方法であって、LSI12上にバンプ341・…・34nを形成する工程を説明する模式的断面構造は、図7(a)に示すように表され、COF基板10を準備する工程を説明する模式的断面構造は、図7(b)に示すように表される。また、LSI12とCOF基板10との圧着工程を説明する模式的断面構造は、図8(a)に示すように表され、COF基板10とLSI12とを樹脂層13で封止する工程を説明する模式的断面構造は、図8(b)に示すように表される。
実施の形態の変形例1に係る半導体集積回路装置8において、LSI12に配置される接地用バンプGBMPおよびダミーバンプDB1・DB2・DB3・DB4・…・DBnの配置構成とバンプと金属層223の接続・非接続関係を説明する模式的平面構造は、図9に示すように表され、図9のII−II線に沿う模式的断面構造は、図10に示すように表される。
実施の形態の変形例2に係る半導体集積回路装置8において、LSI12に配置されるバンプBMP1・BMP2・BMP3・BMPn−1・BMPnおよびダミーバンプDBの配置構成説明する模式的平面構造は、図11に示すように表される。
実施の形態およびその変形例1・2に係る半導体集積回路装置は、様々な電子機器に適用可能である。実施の形態に係る半導体集積回路装置は、例えば、携帯電話、デジタルカメラ、ビデオカメラ、タブレット端末、デスクトップコンピュータ、プリンタ、テレビ受像機、ノートブックコンピュータ、電子玩具、各種表示装置などの電子機器に内蔵されていてもよい。
上記のように、実施の形態について記載したが、この開示の一部をなす論述および図面は例示的なものであり、この実施の形態を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
10、101、102、103…COF基板
12、121、122、123…半導体集積回路(LSI)
13…樹脂層
151、152…電力端子
161、162…電力用配線層
17…入力用信号配線群
18…入力用信号端子群
19…出力用信号配線群
20…出力用信号端子群
22…金属層(22S・22C)
22S…金属層(Sn)
22C…銅配線層
221…VDD電力用金属層
222…VCC電力用金属層
223…GND電力用金属層
30、301、302、303、…、30n、32、321、322、323、…、32n、34、341、342、343、…、34n、BMP、BMP1、BMP2、BMP3、BMPn−1、BMPn…バンプ
35、351、352、…、35n…接合層(Sn−Au合金層)
37、38…微小バンプ
40…ヒータ
50…LSI内蔵電極層(Al層)
50C…コンタクト層
60…絶縁層
100…フィルム
100H…フィルムホール
GBMP…接地用バンプ
DB、DB1、DB2、DB3、DB4、…、DBn…ダミーバンプ
L1、L2…配線長
L3…バンプピッチ
Claims (17)
- COF基板と、
前記COF基板上に形成されると共に、外部に接続された金属層と、
前記金属層上に実装された半導体集積回路と、
前記半導体集積回路と前記金属層との間に配置されると共に、前記半導体集積回路と前記金属層とを接続するバンプと
を備え、
前記金属層の熱膨張係数をα、前記金属層に加わる温度をT、周囲温度をTaとすると、
前記バンプ間の長さがL1である前記金属層の前記温度Tによる前記熱膨張後の長さL2は、
L2=L1+L1×α×(T−Ta)
により求められ、
前記金属層の前記熱膨張後の湾曲高さWは、
W=√[(L2/2)2−(L1/2)2]
により求められ、
前記バンプの高さをHとすると、前記バンプは、H>Wの関係を満たす前記バンプ間の長さL1で配置されることにより、前記金属層が熱変形した際に、前記金属層が前記半導体集積回路に接触しないバンプピッチとしたことを特徴とする半導体集積回路装置。 - 前記金属層は、前記COF基板上に形成された銅配線層と、前記銅配線層上に形成されたSn層とを備えることを特徴とする請求項1に記載の半導体集積回路装置。
- 前記金属層は、前記半導体集積回路と電力端子との間を接続する電力用配線を備えることを特徴とする請求項1または2に記載の半導体集積回路装置。
- 前記金属層は、前記半導体集積回路と出力用信号端子との間を接続する出力用信号配線を備えることを特徴とする請求項1または2に記載の半導体集積回路装置。
- 前記金属層は、前記半導体集積回路と入力用信号端子との間を接続する入力用信号配線を備えることを特徴とする請求項1または2に記載の半導体集積回路装置。
- 前記バンプは、Auを備えることを特徴とする請求項1に記載の半導体集積回路装置。
- 前記Sn層と前記バンプのAuの合金化により前記半導体集積回路と前記金属層との間を接続することを特徴とする請求項6に記載の半導体集積回路装置。
- 前記半導体集積回路内にLSI内蔵電極層を備え、
前記バンプは、前記金属層と接続されると共に、前記LSI内蔵電極層と接続して配置されることを特徴とする請求項1に記載の半導体集積回路装置。 - 前記バンプは、コンタクト層を介して、前記LSI内蔵電極層と接続することを特徴とする請求項8に記載の半導体集積回路装置。
- 前記バンプは、前記半導体集積回路上に形成された絶縁層の開口部を介して、前記LSI内蔵電極層に接続されることを特徴とする請求項8または9に記載の半導体集積回路装置。
- 前記半導体集積回路と前記金属層との間に配置されると共に、前記LSI内蔵電極層とは接続せずに前記半導体集積回路と前記金属層とを接続するダミーバンプをさらに備え、
前記ダミーバンプおよび前記バンプは、前記H>Wの関係を満たす前記バンプ間の長さL1で配置されることを特徴とする請求項8〜10のいずれか1項に記載の半導体集積回路装置。 - 前記バンプは、電気的接続と放熱経路とを兼ねることを特徴とする請求項1に記載の半導体集積回路装置。
- 前記ダミーバンプは、放熱経路であることを特徴とする請求項11に記載の半導体集積回路装置。
- 前記COF基板と前記半導体集積回路とを封止する樹脂層をさらに備えることを特徴とする請求項1〜13のいずれか1項に記載の半導体集積回路装置。
- 半導体集積回路上にAuからなるバンプを形成する工程と、
COF基板上に、Sn層と銅配線層とから構成される金属層を形成する工程と、
前記半導体集積回路を介して前記金属層に対して熱を加え、前記Sn層のSnを溶融させて、前記バンプの前記Auと前記Sn層のSnとを合金化することにより、前記半導体集積回路と前記COF基板とを熱圧着する工程と
を有し、
前記金属層の熱膨張係数をα、前記金属層に加わる温度をT、周囲温度をTaとすると、
前記バンプ間の長さがL1である前記金属層の前記温度Tによる前記熱膨張後の長さL2は、
L2=L1+L1×α×(T−Ta)
により求められ、
前記金属層の前記熱膨張後の湾曲高さWは、
W=√[(L2/2)2−(L1/2)2]
により求められ、
前記バンプの高さをHとすると、前記バンプは、H>Wの関係を満たす前記バンプ間の長さL1で配置されることにより、前記金属層が熱変形した際に、前記金属層が前記半導体集積回路に接触しないバンプピッチとしたことを特徴とする半導体集積回路装置の製造方法。 - 前記COF基板と前記半導体集積回路とを樹脂層で封止する工程をさらに有することを特徴とする請求項15に記載の半導体集積回路装置の製造方法。
- 請求項1〜14のいずれか1項に記載の半導体集積回路装置を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014231254A JP6546739B2 (ja) | 2014-11-14 | 2014-11-14 | 半導体集積回路装置およびその製造方法、および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014231254A JP6546739B2 (ja) | 2014-11-14 | 2014-11-14 | 半導体集積回路装置およびその製造方法、および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016096232A JP2016096232A (ja) | 2016-05-26 |
JP6546739B2 true JP6546739B2 (ja) | 2019-07-17 |
Family
ID=56071498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014231254A Active JP6546739B2 (ja) | 2014-11-14 | 2014-11-14 | 半導体集積回路装置およびその製造方法、および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6546739B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004119474A (ja) * | 2002-09-24 | 2004-04-15 | Nec Kansai Ltd | 半導体装置 |
JP4322558B2 (ja) * | 2003-05-30 | 2009-09-02 | 株式会社ルネサステクノロジ | 電子タグ用インレットの製造方法 |
JP2005109254A (ja) * | 2003-09-30 | 2005-04-21 | Optrex Corp | 集積回路搭載基板およびこれを備えた表示装置 |
-
2014
- 2014-11-14 JP JP2014231254A patent/JP6546739B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016096232A (ja) | 2016-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8123965B2 (en) | Interconnect structure with stress buffering ability and the manufacturing method thereof | |
KR101566593B1 (ko) | 반도체 패키지 | |
CN101692443B (zh) | 薄膜覆晶型半导体封装及显示装置 | |
JP2008205142A (ja) | Cof用配線基板とその製造方法、並びに半導体装置 | |
JP2012164846A (ja) | 半導体装置、半導体装置の製造方法、及び表示装置 | |
JP6129355B2 (ja) | 電力半導体装置 | |
JP2012191002A (ja) | 半導体装置 | |
TWI559826B (zh) | 接合結構及可撓式裝置 | |
JPWO2007138771A1 (ja) | 半導体装置、電子部品モジュールおよび半導体装置の製造方法 | |
US20160233148A1 (en) | Semiconductor package structure including heat dissipation elements | |
TWI509756B (zh) | 薄膜覆晶封裝結構 | |
JP4975584B2 (ja) | 半導体装置及び半導体装置の製造方法。 | |
KR101369300B1 (ko) | 방열성을 향상시킨 칩 온 필름 패키지 | |
JP6406996B2 (ja) | 半導体装置 | |
JP6546739B2 (ja) | 半導体集積回路装置およびその製造方法、および電子機器 | |
US11728261B2 (en) | Chip on film package and display apparatus including the same | |
US10269583B2 (en) | Semiconductor die attachment with embedded stud bumps in attachment material | |
JP2008131017A (ja) | 半導体装置 | |
KR101279469B1 (ko) | 방열성을 향상시킨 칩 온 필름 패키지 | |
JP6323672B2 (ja) | 半導体装置及びその製造方法 | |
US10211118B2 (en) | Semiconductor module | |
JP2005123464A (ja) | 半導体装置及びその製造方法、電子モジュール並びに電子機器 | |
KR102039791B1 (ko) | 반도체칩 실장방법 및 반도체칩 패키지 | |
US11842945B2 (en) | Chip on film package and display apparatus including the same | |
US9439326B1 (en) | Electronic components |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171003 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190624 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6546739 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |