KR20100101172A

KR20100101172A - 전치 보상기

Info

Publication number: KR20100101172A
Application number: KR1020107017507A
Authority: KR
Inventors: 겐이치 호리구치; 나오코 마츠나가; 료지 하야시
Original assignee: 미쓰비시덴키 가부시키가이샤
Priority date: 2008-01-15
Filing date: 2008-12-17
Publication date: 2010-09-16
Also published as: JPWO2009090825A1; US20100277236A1; US8040182B2; EP2244380A4; KR101109861B1; EP2244380B1; JP5137973B2; CN101911477A; WO2009090825A1; EP2244380A1; CN101911477B

Abstract

통신 장치에 사용되는 증폭기에서 발생하는 메모리 효과, 특히 전기적 메모리 효과도 보상하는 전치 보상기를 제공한다. 증폭기(3)에 의해서 발생하는 비선형 왜곡을 보상하기 위한 왜곡 보상 회로(8)를 갖고, 상기 왜곡 보상 회로로부터 출력되는 전치 보상 신호를 증폭기에 입력하는 전치 보상기로서, 상기 왜곡 보상 회로와 상기 증폭기 사이에 증폭기를 포함하는 아날로그 회로 전체에서 발생하는 신호 성분에 나타나는 주파수 특성을 보상하기 위한 제 1 필터 수단(21)을 접속하고, 상기 왜곡 보상 회로와 상기 제 1 필터 수단 사이 또는 상기 제 1 필터 수단과 상기 증폭기 사이에 증폭기에서 발생하는 왜곡 성분에 나타나는 주파수 특성을 보상하기 위한 제 2 필터 수단(22)을 접속하였다.

Description

전치 보상기{PREDISTORTER}

본 발명은 통신에 사용되는 증폭기에서 발생하는 비선형 왜곡, 선형 왜곡(신호 성분에 나타나는 주파수 특성), 및 메모리 효과(왜곡 성분에 나타나는 주파수 특성) 등의 열화 요소를 보상하기 위한 전치 보상기(predistorter)에 관한 것이다.

종래의 이러한 종류의 장치로서, 예컨대 전력 증폭기에 있어서 선형 왜곡과 병존하는 비선형 왜곡을 적응형의 선형기(linearizer)에 의해서 보상하는 변조 신호 송신 시스템이 있다(예컨대, 하기 특허 문헌 1 참조).

특허 문헌 1: 일본 특허 공개 평6-21990호 공보

통신 장치에 사용되는 증폭기에서 발생하는 왜곡으로서, 비선형 왜곡과 선형 왜곡 외에 메모리 효과가 있어, 메모리 효과를 보상하는 것도 요구되고 있다.

본 발명은 통신 장치에 사용되는 증폭기에서 발생하는 메모리 효과, 특히 전기적 메모리 효과도 보상하는 전치 보상기를 제공하는 것을 목적으로 한다.

본 발명은 증폭기에 의해서 발생하는 비선형 왜곡을 보상하기 위한 왜곡 보상 회로를 갖고, 상기 왜곡 보상 회로로부터 출력되는 전치 보상(predistortion) 신호를 증폭기에 입력하는 전치 보상기로서, 상기 왜곡 보상 회로와 상기 증폭기 사이에 증폭기를 포함하는 아날로그 회로 전체에서 발생하는 신호 성분에 나타나는 주파수 특성을 보상하기 위한 제 1 필터 수단을 접속하고, 상기 왜곡 보상 회로와 상기 제 1 필터 수단 사이 또는 상기 제 1 필터 수단과 상기 증폭기 사이에 증폭기에서 발생하는 왜곡 성분에 나타나는 주파수 특성을 보상하기 위한 제 2 필터 수단을 접속한 것을 특징으로 하는 전치 보상기에 있다.

본 발명에서는, 예컨대, 비선형 왜곡을 보상하는 왜곡 보상 회로의 후단에 디지털 필터를 접속하고, 증폭기로부터 출력되는 상호 변조 왜곡 성분이 최소로 되 도록 디지털 필터의 계수를 산출함으로써, 증폭기에서 발생하는 비선형 왜곡, 선형 왜곡, 및 메모리 효과의 3개의 열화 요소를 보상할 수 있다.

도 1은 본 발명의 실시형태 1에 따른 디지털 전치 보상기의 구성을 나타내는 도면,
도 2는 실시형태 1에 있어서의 증폭기 출력과 전치 보상 신호의 관계를 나타내는 도면,
도 3은 실시형태 1에 있어서의 왜곡 보상의 실험 결과를 나타내는 도면,
도 4는 실시형태 1에 있어서의 왜곡 보상 회로와 필터의 처리의 흐름을 나타내는 흐름도,
도 5는 본 발명의 실시형태 2에 따른 디지털 전치 보상기의 구성을 나타내는 도면,
도 6은 본 발명의 실시형태 3에 따른 디지털 전치 보상기의 구성을 나타내는 도면,
도 7은 본 발명의 실시형태 4에 따른 디지털 전치 보상기의 구성을 나타내는 도면,
도 8은 본 발명의 실시형태 4에 있어서의 외부 계산 장치의 구성의 일례를 나타내는 도면,
도 9는 증폭기에서 발생하는 출력 스펙트럼을 나타내는 도면,
도 10은 비선형 왜곡만을 보상하는 전치 보상기에 있어서의 증폭기 출력과 전치 보상 신호의 관계를 나타내는 도면,
도 11은 비선형 왜곡에 부가하여 선형 왜곡을 보상하는 일반적인 디지털 전치 보상기의 구성도.

본 발명에 따른 디지털 전치 보상기를 설명하기 전에, 통신 장치의 증폭기에서 발생하는 왜곡의 문제에 대해서 설명한다.

위성 통신, 지상 마이크로파 통신, 이동체 통신, 방송에 사용하는 증폭기에서는, 무선 주파수(RF) 신호를 높은 효율로 선형적으로 증폭하는 것이 요구되고 있다. 그러나, 일반적으로 증폭기에서는 효율을 높게 하는 것과 선형성을 높게 하는 것은 양립하지 않는다. 또한, 최근의 통신 용량의 증대에 따라, 신호 대역폭이 확대되어, 증폭기에는 광대역의 특성이 요구되고 있다.

비교적 높은 효율을 달성할 수 있는 왜곡 보상 방식으로서 전치 보상 방식이 있다. 전치 보상 방식은, 입력 신호에 미리 증폭기에서 발생하는 비선형 왜곡과는 반대의 특성을 부여함으로써, 전치 보상 회로(전치 보상기)와 증폭기를 조합했을 때의 전체적인 결과가 선형으로 되도록 하는 방식이다. 전치 보상 방식에는, 전치 보상 회로를 아날로그 회로에서 실현하는 아날로그 전치 보상 방식과, 디지털 회로에서 실현하는 디지털 전치 보상 방식이 있다. 디지털 전치 보상 방식은, 선형성의 점에서 아날로그 전치 보상 방식보다 우수하지만, 다룰 수 있는 신호의 대역폭이 디지털 회로의 동작 속도에 의해서 제한되는 문제가 있었다. 그러나, 최근의 디지털 기술의 급속한 진전에 의해서 디지털 회로의 고속 동작이 비교적 저비용으로 실현가능해져 온 것을 배경으로 상황이 변화를 보이기 시작하여, 현재에는 디지털 전치 보상 방식이 실용화의 국면에 들어가고 있다.

송신 시스템의 증폭기에서 발생하는 주된 열화 요소로서는, 비선형 왜곡, 선형 왜곡 및 메모리 효과의 3개의 요소가 있다. 비선형 왜곡이란 AM(진폭 변조)-AM, AM-PM(위상 변조) 특성과 같은 입력 진폭에 대한 회로의 비선형 특성에 의해서 발생하는 파형 왜곡을 가리키고, 선형 왜곡이란 회로의 선형의 주파수 특성에 의해서 발생하는 파형 왜곡(신호 성분에 나타나는 주파수 특성)을 가리키며, 메모리 효과란 회로의 비선형 특성과 회로의 다양한 주파수 특성이 서로 관계하고 있어서 발생하는 파형 왜곡(왜곡 성분에 나타나는 주파수 특성)을 가리킨다.

종래부터 이용되는 단순한 비선형 왜곡(AM-AM, AM-PM 특성)만을 이용하는 증폭기 모델에서는, 증폭기의 출력은 현재의 입력에 의해서 고유하게 결정된다. 그러나, 선형 왜곡 또는 메모리 효과가 존재하면, 시간 영역에서 본 경우에는, 증폭기의 출력은 현재의 입력뿐만 아니라 증폭기로의 과거의 입력값에도 관계되어 있다. 한편, 주파수 영역에서 본 경우에는, 증폭기에서 발생하는 왜곡의 주파수 스펙트럼에는 반송파 주파수를 중심으로 한 좌우의 비대칭성이 생긴다. 출력 파형을 관측한 것만으로는 선형 왜곡과 메모리 효과는 매우 유사한 현상을 나타내지만, 비선형 회로와의 상호 작용의 유무가 결정적으로 상이하다. 즉, 선형 왜곡은 회로가 선형인 것을 전제로 하고 있기 때문에, 비선형 왜곡과의 상호 작용의 개념이 없고, 신호 주파수대에서의 회로의 주파수 특성만이 영향을 준다. 한편, 메모리 효과는 회로가 비선형인 것이 전제로 하고 있기 때문에, 비선형 왜곡 성분을 포함하는 출력 신호와 입력 신호가 재차 믹싱(mixing)하는 효과나 회로의 열적인 응답 특성 등을 고려할 필요가 있어, 파형 왜곡의 발생 메커니즘이 본질적으로 상이하다. 선형 왜곡은 신호와 왜곡에서 동일한 주파수 특성으로서 나타나지만, 메모리 효과는 신호와 왜곡에서 일반적으로는 상이한 주파수 특성으로서 나타난다.

도 9의 (a)에 비선형 왜곡만이 존재하는 경우, (b)에 선형 왜곡이 존재하는 경우, (c)에 선형 왜곡과 메모리 효과의 양쪽이 존재하는 경우에, 정현파 2파 입력시의 증폭기로부터의 출력 스펙트럼을 나타낸다. 여기서는 간단화를 위해서, 선형 왜곡에는 이득 성분만이 1차 경사의 주파수 특성을 갖는 경우를 가정하고, 메모리 효과에는 위상 성분만이 곡선 형상의 주파수 특성을 갖는 경우를 가정하여 설명한다. 도 9의 (a)에 나타내는 비선형 왜곡만이 존재하는 경우에는, 증폭기의 출력 스펙트럼은 반송파 주파수를 중심으로 한 좌우 대칭형으로 되어, 정현파 2파 입력시의 상호 변조 왜곡(IM 왜곡)의 상측 주파수 IM3H와 하측 주파수 IM3L의 진폭 및 위상은 같게 된다. 이에 대하여, 도 9의 (b)에 나타내는 선형 왜곡이 존재하는 경우에는, 선형 왜곡의 경사에 따라서 상측 주파수 IM3H와 하측 주파수 IM3L이 영향을 받아서 좌우 비대칭의 출력 스펙트럼이 발생한다. 또한, 도 9의 (c)에 나타내는 선형 왜곡과 메모리 효과의 양쪽이 존재하는 경우에는, 선형 왜곡에 부가하여 메모리 효과의 주파수 특성이 중첩되어, 보다 복잡한 형상의 좌우 비대칭의 출력 스펙트럼이 발생한다.

가장 기본적인 전치 보상기인 비선형 왜곡만을 보상하는 디지털 전치 보상기에서는, 미리 계산된 증폭기의 비선형 왜곡과는 반대의 특성을 갖는 계산식 또는 테이블을 이용하여, 입력 신호의 순간 진폭 레벨에 따른 복소 이득 계수를 산출하여 전치 보상 신호를 생성한다. 도 10에 비선형 왜곡만을 보상하는 디지털 전치 보상기에 의한, 증폭기 출력(실선, 왜곡 보상이 없는 경우)과 전치 보상 신호(파선)의 관계를 나타낸다. 비선형 왜곡만을 보상하는 디지털 전치 보상기에서는 좌우 대칭의 스펙트럼밖에 생성할 수 없다. 이 때문에, 도 10의 (a)에 도시되는 바와 같은 비선형 왜곡만을 갖는 증폭기(좌우 대칭의 출력 스펙트럼)에 대한 왜곡 보상은 가능하지만, 도 10의 (b)에 도시되는 바와 같은 파형 왜곡과 메모리 효과 중 적어도 하나를 갖는 증폭기(좌우 비대칭의 출력 스펙트럼)에 대해서는 잔류 왜곡의 영향에 의해 왜곡 보상을 완전하게는 할 수 없다.

이 문제에 대하여 검토를 실시한 디지털 전치 보상기의 일례로서, 도 11의 (a)에 비선형 왜곡에 부가하여 선형 왜곡의 보상을 행하는 디지털 전치 보상기의 구성도를 나타낸다. 도 11의 (a)에 있어서, 디지털 전치 보상기는 증폭기(3), 베이스밴드 신호를 RF 신호로 변환하는 주파수 변환 회로(UP CONVERTER)(4), RF 신호를 베이스밴드 신호로 변환하기 위한 주파수 변환 회로(DOWN CONVERTER)(5), 디지털 아날로그 변환 회로(DAC)(6), 아날로그 디지털 변환 회로(ADC)(7), 메모리리스(memoryless) 왜곡 보상 회로(8), 필터(10), 그리고 고속 푸리에 변환 회로(FFT)(11, 12), 차분 검출부(13), 역고속 푸리에 변환 회로(IFFT)(14)를 포함하는 필터 계수 산출부(15)를, 베이스밴드 신호의 입력 단자(BB IN)(1)와 RF 신호의 출력 단자(RF OUT)(2) 사이에 구비한다. 9는 메모리리스 전치 보상 신호 출력 단자이다. 또한, 도 11의 (b)는, 증폭기에 비선형 왜곡과 선형 왜곡의 2개의 열화가 있는 경우에, 증폭기 출력과 전치 보상 신호의 관계, 및 왜곡 보상 후의 증폭기 출력을 나타낸다. 도 11의 (c)는, 선형 왜곡과 메모리 효과의 양쪽이 존재하는 경우에, 증폭기 출력과 전치 보상 신호의 관계, 및 왜곡 보상 후의 증폭기 출력을 나타낸다.

도 11의 (a)에서는, 증폭기(3)에서 발생하는 비선형 왜곡을 없애는 역왜곡 신호를 왜곡 보상 회로(8)에서 생성함으로써, 증폭기(3)에서 발생하는 비선형 왜곡을 보상한다. 또한, 디지털 회로 내에 필터(10)를 구비함으로써, 증폭기(3)에서 발생하는 비선형 왜곡 외에, 증폭기(3) 및 주파수 변환 회로(4, 5)를 포함하는 아날로그 회로 전체에서 발생하는 선형 왜곡의 보정도 행한다. 또한, 증폭기(3)로부터의 출력 신호와 베이스밴드 입력 신호를 이용하여 선형 왜곡을 보상하기 위한 필터의 계수 추정을 행한다. 이에 의해 비선형 왜곡과 선형 왜곡의 2개의 열화가 존재하는 경우에 왜곡 보상을 가능하게 한다(도 11의 (b) 참조).

이러한 전치 보상기에서는, 메모리리스 왜곡 보상 회로(8)와 선형 왜곡을 보정하기 위한 필터(10)를 조합함으로써, 증폭기에서 발생하는 비선형 왜곡과 아날로그 회로 전체에서 발생하는 선형 왜곡의 2개의 열화 요소에 대한 보상을 행하고 있다. 그러나, 증폭기에서 발생하는 열화에는 또 하나, 메모리 효과에 의한 열화가 존재한다.

메모리 효과의 주된 발생 메커니즘은, (1) 트랜지스터의 온도 특성, (2) 트랜지스터의 트랩(trap) 현상, (3) 트랜지스터에서 발생하는 짝수차 왜곡(even-order distortion)이 회로의 대역외 주파수 특성의 영향을 받아서 입력 신호와 재차 믹싱하는 현상으로 크게 나누어지고, 신호 주파수 근방의 주파수 특성에 의해서 발생하는 선형 왜곡과는 발생 메커니즘이 크게 상이하다. 특히 (3)은 전기적 메모리 효과라고도 불리고 있으며, 시스템에서 다루는 신호의 대역폭이 넓을수록, 그 영향은 심각해진다.

도 11의 (c)에, 증폭기에 선형 왜곡과 메모리 효과의 양쪽이 존재하는 경우에 증폭기 출력(왜곡 보상이 없는 경우)과 전치 보상 신호의 관계를 나타낸다. 상기와 같은 전치 보상기에서는 선형 왜곡에 대해서는 보상할 수 있지만, 전치 보상 신호에는 신호의 주파수 특성과는 상이한 왜곡의 주파수 특성인 메모리 효과를 보상하는 성분이 들어가 있지 않기 때문에 잔류 왜곡이 생겨서, 메모리 효과를 보상할 수 없다.

본 발명에 따른 디지털 전치 보상기에서는, 증폭기에서 발생하는 메모리 효과, 특히 전기적 메모리 효과도 보상한다.

(실시형태 1)

도 1의 (a)는 본 발명의 실시형태 1에 따른 디지털 전치 보상기의 구성도를 나타낸다. 도 1의 (a)에서, 베이스밴드 신호의 입력 단자(BB IN)(1)와 RF 신호의 출력 단자(RF OUT)(2) 사이에, 메모리리스 왜곡 보상 회로(8), 메모리리스 전치 보상 신호 출력 단자(9), 복소 계수를 갖는 유한 임펄스 응답 필터(복소 FIR 필터)(21, 22), 디지털 아날로그 변환 회로(DAC)(6), 베이스밴드 신호를 RF 신호로 변환하는 주파수 변환 회로(UP CONVERTER)(4), 증폭기(3)가 접속되어 있다. 입력 단자(BB IN)(1)에는 별도로 지연 회로(31)가 접속되고, 한편, 출력 단자(RF OUT)(2)측에서는 RF 신호를 베이스밴드 신호로 변환하기 위한 주파수 변환 회로(DOWN CONVERTER)(5), 아날로그 디지털 변환 회로(ADC)(7), 스위치(SW)(27)가 차례로 접속되고, 지연 회로(31)와 스위치(27)의 한쪽의 출력이 모두 비교 회로(28)에 접속되어 있다. 비교 회로(28)의 출력은 왜곡 보상 계수 산출부(29)를 사이에 두고 왜곡 보상 회로(8)에 접속되어 있다.

필터 계수 산출부(24)는, 메모리리스 전치 보상 신호 출력 단자(9)에 접속된 지연 회로(30)의 출력을 받는 고속 푸리에 변환 회로(FFT)(11), 스위치(27)의다른쪽의 출력을 받는 고속 푸리에 변환 회로(FFT)(12), 고속 푸리에 변환 회로(FFT)(11, 12)의 출력을 받는 최소 평균 자승 알고리즘 회로(LMS 알고리즘)(25), 그리고 최소 평균 자승 알고리즘 회로(LMS 알고리즘)(25)의 출력을 받는 역고속 푸리에 변환 회로(IFFT)(14)를 포함한다. 역고속 푸리에 변환 회로(IFFT)(14)의 출력은 유한 임펄스 응답 필터(복소 FIR 필터)(22)에 접속되어 있다. 또한, 유한 임펄스 응답 필터(복소 FIR 필터)(21)에는 필터 계수 메모리(23)가 접속되어 있다.

또한, 상기의 디지털 전치 보상기와 동일 또는 상당 부분은 동일 부호를 붙이고 있다.

또한, 이하의 각 실시형태에 있어서, 디지털 아날로그 변환기(DAC)(6)의 입력측, 아날로그 디지털 변환기(ADC)(7)의 출력측이 디지털 회로, 디지털 아날로그 변환기(DAC)(6)의 출력측, 아날로그 디지털 변환기(ADC)(7)의 입력측이 아날로그 회로로 된다. 복소 FIR 필터(21) 등은 제 1 필터 수단, 복소 FIR 필터(22) 등은 제 2 필터 수단 또는 필터 수단을 구성하고, 각각 디지털 필터로 이루어진다. 필터 계수 산출부는 필터 계수 산출 수단을 구성하고, 왜곡 보상 계수 산출부는 왜곡 보상 계수 산출 수단을 구성한다.

다음에, 동작에 대해서 설명한다. 회로에 입력 단자(1)로부터 입력한 베이스밴드 신호에는, 왜곡 보상 회로(8)에 있어서 증폭기(3)에서 발생하는 비선형 왜곡을 없애는 역왜곡 신호가 인가된다. 그 후, 복소 FIR 필터(22)에 있어서 메모리 효과를 보상하기 위한 주파수 특성이 인가되고, 또한 복소 FIR 필터(21)에 있어서 아날로그 회로 전체에서 발생하는 선형 왜곡을 보상하기 위한 주파수 특성이 인가되어, 비선형 왜곡, 메모리 효과, 선형 왜곡의 3개의 열화 요소를 보상하는 전치 보상 신호가 생성된다. 디지털 회로에서 생성된 전치 보상 신호는, 디지털 아날로그 변환기(DAC)(6)에 의해 아날로그 신호로 변환되어, 주파수 변환 회로(4)에 의해서 RF 주파수대로 변환되고, 그 후, 증폭기(3)에서 신호가 증폭되어 출력된다.

왜곡 보상 회로(8)에서는, 증폭기(3)의 비선형 왜곡과는 반대의 특성을 갖는 계산식 또는 테이블을 이용하여, 입력 신호의 순간 진폭 레벨에 따른 복소 이득 계수를 산출하여 전치 보상 신호를 생성한다. 도 1의 (b)에 룩업 테이블을 이용한 왜곡 보상 회로(8)의 구성을 나타낸다. 왜곡 보상 테이블(33)에는 신호의 진폭 레벨에 대하여 증폭기(3)와는 반대의 비선형 특성을 갖는 복소 이득의 값을 저장한다. 왜곡 보상 회로(8)에서는, 진폭 계산부(32)에서 구해진 신호의 진폭 레벨에 따라 왜곡 보상 테이블(33)로부터 증폭기(3)와는 반대의 비선형 특성을 갖는 복소 이득의 값을 판독하고, 승산기(34)에 있어서 입력 신호에 복소 승산함으로써 전치 보상 신호를 작성한다. 왜곡 보상 테이블(33)에 저장하는 데이터는, 왜곡 보상 계수 산출부(29)에 있어서, 베이스밴드 입력 신호 및 증폭기(3)로부터의 출력 신호의 차이가 최소로 되는 동작 규범(operational paradigm)을 갖는 적응 신호 처리 알고리즘을 이용하여 구한다. 적응 신호 처리 알고리즘으로서, 예컨대, 최소 평균 자승 알고리즘(LMS 알고리즘), 또는, 재귀 최소 자승 알고리즘(RLS 알고리즘) 등을 사용할 수 있다.

입력 단자(1)로부터 지연 회로(31)를 통해서 입력된 베이스밴드 입력 신호와, 주파수 변환 회로(5), 아날로그 디지털 변환 회로(ADC)(7), 스위치(27)를 통해서 입력된 증폭기(3)의 출력 신호의 차이가 비교 회로(28)에서 구해져서, 왜곡 보상 계수 산출부(29)에 공급된다.

복소 FIR 필터(21)에 입력하는 선형 왜곡을 보정하기 위한 필터 계수는, 예컨대, 별도 측정한 주파수 변환 회로(4) 및 증폭기(3)를 포함하는 아날로그 회로 전체의 주파수 특성 데이터를 역고속 푸리에 변환함으로써 구할 수 있다. 이 필터 계수는 필터 계수 메모리(23)에 저장되어 있다.

복소 FIR 필터(22)에 인가되는 계수는, 필터 계수 산출부(24)에 있어서, 왜곡 보상 동작시에 증폭기(3)로부터 출력되는 상호 변조 왜곡 성분을 최소로 하는 동작 규범을 갖는 적응 신호 처리 알고리즘을 이용하여 구한다. 적응 신호 처리 알고리즘으로서, 예컨대, 최소 평균 자승 알고리즘(LMS 알고리즘), 또는, 재귀 최소 자승 알고리즘(RLS 알고리즘) 등을 사용할 수 있다. 도 1의 (a)는 적응 신호 처리 알고리즘으로서 LMS 알고리즘을 이용했을 때의 구성예를 나타낸다. 필터 계수 산출부(24)에서는, 왜곡 보상 회로(8)의 출력 신호 및 증폭기(3)의 출력 신호를 고속 푸리에 변환 회로(11, 12)에 의해서 각각 주파수 영역 신호로 변환하고, 주파수 영역에서 정의된 LMS 알고리즘 회로(25)로 입력한다. LMS 알고리즘 회로(25)에는, 증폭기(3)의 출력 신호에 포함되는 상호 변조 왜곡 성분을 최소로 하는 동작 규범을 부여함으로써 메모리 효과가 최소로 되는 주파수 특성을 갖는 복소 이득 데이터를 적응적으로 구할 수 있다. 그 후, 역고속 푸리에 변환 회로(14)를 실시함으로써 복소 FIR 필터(22)의 계수를 작성한다. 복소 FIR 필터의 복소 이득을 W_n(ω), 왜곡 보상 회로(8)의 출력 신호를 V_PD(ω), 증폭기(3)로부터의 출력 신호를 V_FB(ω)로 하여 LMS 알고리즘을 적용하면, 메모리 효과를 보상하기 위한 적응 알고리즘은 다음식으로 표시된다.

여기서, n은 갱신 횟수, ω는 각주파수, μ는 스텝 사이즈 파라미터

필터 계수 산출부(24)에 있어서, 왜곡 보상 회로(8)의 출력 신호는 메모리리스 전치 보상 신호 출력 단자(9), 지연 회로(30)를 통해서 얻어지고, 증폭기(3)의 출력 신호는 주파수 변환 회로(5), 아날로그 디지털 변환 회로(ADC)(7), 스위치(27)를 통해서 얻어진다.

도 2에 증폭기(3)로부터 출력되는 상호 변조 왜곡 성분을 최소로 하도록 동작시켰을 때의 증폭기 출력과 전치 보상 신호의 관계를 나타낸다. 왜곡 보상 동작 후에 증폭기(3)로부터 출력되는 상호 변조 왜곡 성분을 없애기 위해서는, 좌우 비대칭인 증폭기 출력 스펙트럼에 대응하여 역위상, 동진폭으로 되도록, 전치 보상 신호도 좌우 비대칭인 형상으로 생성할 필요가 있다. 본 실시형태에서는 증폭기(3)로부터 출력되는 상호 변조 왜곡 성분을 최소로 하는 동작 규범을 갖는 적응 신호 처리 알고리즘을 적용함으로써, 전치 보상 신호가 상기 메모리 효과 보상 신호와 일치하도록 서서히 복소 FIR 필터(22)의 계수를 차차 수정해 가고, 최종적으로는 메모리 효과 보상 신호를 작성하기 위한 필터 계수값을 도출한다.

도 3에 선형 왜곡 보상만을 행한 전치 보상기(A)와, 선형 왜곡 보상에 부가하여 메모리 효과 보상을 했을 때의 전치 보상기(B)에 의한 왜곡 보상 결과의 비교 실험 결과를 나타낸다. 20MHz 이조(detuning)의 왜곡 레벨에서 보면, 선형 왜곡 보상만을 행한 경우(왜곡 제거량 17dB)와 비교하여, 메모리 효과 보상을 부가함으로써 왜곡 제거량이 8dB 개선(왜곡 제거량 25dB)되어 있다. 선형 왜곡 보상만을 행한 경우에는, 메모리 효과를 완벽히 제거하지 못해서 잔류 왜곡이 생기지만, 선형 왜곡 보상에 부가하여 메모리 효과 보상을 부가하는 것에 의해 왜곡 보상 특성이 크게 개선되어 있음을 알 수 있다.

또한, 본 실시형태에서는 왜곡 보상 회로(8) 및 복소 FIR 필터(22)의 계수의 잘못된 수속(收束)을 피하기 위해서, 왜곡 보상 회로(8)의 계수를 구하는 적응 알고리즘과 복소 FIR 필터(22)의 계수를 구하는 적응 신호 처리 알고리즘은 동시에는 동작시키지 않도록, 피드백 신호를 스위치(27)에 의해 시간적으로 전환하여 양자의 처리를 반복 실시한다.

도 4에 적응 신호 처리 알고리즘의 동작 흐름을 나타낸다. 복소 FIR 필터(22)의 계수를 구하는 적응 알고리즘의 순차적인 수정 처리를 M회 실시한 후(단계 S2), 메모리리스 왜곡 보상 회로(8)의 적응 알고리즘의 순차적인 수정 처리를 N회 실시하고(단계 S3), 다시 복소 FIR 필터(22)의 수정으로 되돌아가는 반복 처리를 실시한다. 기동시에는 왜곡 보상 처리 회로(8)의 적응 알고리즘의 순차적인 수정 처리를 통상보다 많은 L회(L>N) 실시한다(단계 S1).

이상으로부터, 본 실시형태에서는 복소 FIR 필터(21) 및 복소 FIR 필터(22)에 의해서 선형 왜곡 및 메모리 효과를 보정하기 위한 계수가 개별적으로 주어지고, 각각의 필터에 의해 선형 왜곡 및 메모리 효과를 개별적으로 보정하기 때문에, 전치 보상기에서는 비선형 왜곡, 메모리 효과, 선형 왜곡의 3개의 열화 요소를 모두 보상하는 것이 가능해진다.

부가하여, 메모리리스 왜곡 보상 회로(8) 및 복소 FIR 필터(22)의 계수 도출을 위해서 적응 신호 처리 알고리즘을 이용하기 때문에, 증폭기 등의 아날로그 회로의 경년 변화에 상관없이, 항상 안정한 비선형 왜곡 및 메모리 효과의 보상 동작을 실현할 수 있다.

또한, 도 1의 복소 FIR 필터(22)는 복소 FIR 필터(21)와 증폭기(3) 사이에 삽입되어 있어도 좋다.

(실시형태 2)

도 5는 본 발명의 실시형태 2에 따른 디지털 전치 보상기의 구성도를 나타낸다. 상기의 실시형태와 동일 또는 상당 부분은 동일 부호로 나타낸다. 도 5에서는, 복소 FIR 필터(21)와 필터 계수 메모리(23)는 마련되어 있지 않고, 한편 메모리 효과 보상을 위한 복소 FIR 필터(22)에 필터 계수 메모리(20)가 접속되고, 또는 필터 계수 산출부(24)에 있어서, LMS 알고리즘 회로(25)와 역고속 푸리에 변환 회로(14) 사이에 대역 제한 필터(26)가 마련되어 있다.

필터 계수 산출부(24)에서는, LMS 알고리즘 회로(25)에 의해서 도출된, 메모리 효과가 최소로 되는 주파수 특성을 갖는 복소 이득 데이터에 대하여, 자신의 채널인 신호 대역 내를 저지 대역으로 하고, 신호 대역 밖의 상호 변조 왜곡 대역을 통과 대역으로 하는 대역 제한 필터(26)를 적용하며, 그 후, 역고속 푸리에 변환을 실시함으로써 복소 FIR 필터(22)의 계수를 작성한다.

또한, LMS 알고리즘 회로(25)의 초기값으로서, 아날로그 회로 전체에서 생기는 선형 왜곡을 보정하는 필터 계수를 필터 계수 메모리(20)에 저장하여, 복소 FIR 필터(22)에 인가된다. 이 데이터는, 예컨대, 별도 측정한 주파수 변환 회로(4) 및 증폭기(3)의 주파수 특성 데이터를 역고속 푸리에 변환함으로써 구할 수 있다.

본 실시형태에서는, LMS 알고리즘 회로(25)의 출력 결과에 대역 제한 필터(26)를 적용함으로써, 신호 대역 내에 대해서는 복소 FIR 필터(22)의 계수 갱신은 행하지 않고서 선형 왜곡을 보정하기 위한 초기값을 유지하고, 복소 FIR 필터(22)의 계수 갱신은 신호 대역 밖으로 한정한다. 복소 FIR 필터(22)가 신호 대역 밖에 발생하는 메모리 효과에 한정하여 보상을 수행함으로써, 신호 대역 내의 선형 왜곡을 열화시키지 않고 신호 대역 밖에 발생하는 메모리 효과만을 보상한다.

또한, LMS 알고리즘 회로(25)의 초기값으로서 아날로그 회로 전체에서 생기는 선형 왜곡을 보정하는 필터 계수를 이용함으로써, LMS 알고리즘 회로(25)가 잘못 수속하는 것을 피하고, 선형 왜곡과 메모리 효과의 양자에 대해 최적으로 되는 점으로 유도하는 것이 가능해진다. 그 밖의 동작 및 효과는 실시형태 1과 마찬가지이다.

(실시형태 3)

도 6은 본 발명의 실시형태 3에 따른 디지털 전치 보상기의 구성도를 나타낸다. 상기의 실시형태와 동일 또는 상당 부분은 동일 부호로 나타낸다. 도 6에서, 입력 단자(BB IN)(1)와 출력 단자(RF OUT)(2) 사이에, 메모리리스 왜곡 보상 회로(8), 메모리리스 전치 보상 신호 출력 단자(9), 복소 FIR 필터(22), 디지털 아날로그 변환 회로(DAC)(6), 주파수 변환 회로(UP CONVERTER)(4), 증폭기(3)가 접속되어 있다. 복소 FIR 필터(22)에는 필터 계수 메모리(20)가 접속되어 있다. 입력 단자(BB IN)(1)로부터는 별도로 지연 회로(42, 43)가 차례로 접속(직렬 접속)되고, 출력 단자(RF OUT)(2)측에서는 주파수 변환 회로(DOWN CONVERTER)(5), 아날로그 디지털 변환 회로(ADC)(7)가 차례로 접속되고, 지연 회로(43)와 아날로그 디지털 변환 회로(ADC)(7)의 출력이 모두 비교 회로(28)에 접속되어 있다. 비교 회로(28)의 출력은 스위치(SW)(44)를 통해서 선택적으로 왜곡 보상 계수 산출부(29) 및 필터 계수 산출부(46)의 최소 평균 자승 알고리즘 회로(LMS 알고리즘)(47)에 접속되어 있다. 왜곡 보상 계수 산출부(29)의 출력은 메모리리스 왜곡 보상 회로(8)에 접속되어 있다.

또한, 메모리리스 전치 보상 신호 출력 단자(9)에는 지연 회로(41)가 접속되고, 이 지연 회로(41)의 출력과 지연 회로(42)의 출력이 비교 회로(45)에 입력되고, 비교 회로(45)의 출력이 필터 계수 산출부(46)의 LMS 알고리즘 회로(47)에 접속되고, LMS 알고리즘 회로(47)의 출력은 복소 FIR 필터(22)에 접속되어 있다.

복소 FIR 필터(22)에 부여되는 계수는, 필터 계수 산출부(46)에 있어서, 왜곡 보상 동작시에 증폭기(3)로부터 출력되는 상호 변조 왜곡 성분을 최소로 하는 동작 규범을 갖는 적응 신호 처리 알고리즘을 이용하여 구한다. 적응 신호 처리 알고리즘으로서, 예컨대, 최소 평균 자승 알고리즘(LMS 알고리즘), 또는, 재귀 최소 자승 알고리즘(RLS 알고리즘) 등을 사용할 수 있다. 도 6에는 적응 신호 처리 알고리즘으로서 LMS 알고리즘을 이용했을 때의 구성예를 나타낸다. 비교 회로(45)에서는 왜곡 보상 회로(8)로부터의 출력 신호와 왜곡 보상 회로(8)로의 입력 신호의 차이로 정의되는 전치 보상 왜곡 신호를 구하고(동시에 지연 회로(41, 42)에서 지연된 출력 신호를 비교 회로(45)에서 비교), 비교 회로(28)에서는 증폭기(3)로부터의 출력 신호와 상기 왜곡 보상 회로(8)로의 입력 신호의 차이에 의해 정의되는 피드백 왜곡 신호를 구한다(왜곡 보상 회로(8)로의 입력 신호는 지연 회로(42, 43)를 통해서 얻고, 증폭기(3)로부터의 출력 신호는 주파수 변환 회로(5), 아날로그 디지털 변환 회로(ADC)(7)를 통해서 얻어서 비교 회로(28)에서 비교). 필터 계수 산출부(46)에서는, 상기 전치 보상 왜곡 신호와 상기 피드백 왜곡 신호를, 시간 영역에서 정의된 LMS 알고리즘 회로(47)로 입력한다. LMS 알고리즘 회로(47)에는, 증폭기(3)의 출력 신호에 포함되는 상호 변조 왜곡 성분을 최소로 하는 동작 규범을 부여함으로써, 메모리 효과가 최소로 되는 주파수 특성을 갖는 복소 FIR 필터(22)의 계수를 적응적으로 구할 수 있다.

본 실시형태에서는, 왜곡 보상 회로(8)로부터의 출력 신호와 왜곡 보상 회로(8)로의 입력 신호의 차이에 의해 정의되는 전치 보상 왜곡 신호, 및, 증폭기(3)로부터의 출력 신호와 상기 왜곡 보상 회로(8)로의 입력 신호의 차이에 의해 정의되는 피드백 왜곡 신호의 2개의 신호를 이용하여, 시간 영역에서 LMS 알고리즘 회로(47)를 이용하여 복소 FIR 필터(22)의 계수를 추정한다. 이 때문에, 종래예와 비교해서 고속 푸리에 변환 회로 및 역고속 푸리에 변환 회로가 불필요하게 되어 디지털 회로의 규모를 삭감할 수 있다. 그 밖의 동작 및 효과는 실시형태 1과 마찬가지이다.

(실시형태 4)

도 7은 본 발명의 실시형태 4에 따른 디지털 전치 보상기의 구성도를 나타낸다. 상기의 실시형태와 동일 또는 상당 부분은 동일 부호로 나타낸다. 도 7에서, 입력 단자(BB IN)(1)와 출력 단자(RF OUT)(2) 사이에, 메모리리스 왜곡 보상 회로(8), 메모리리스 전치 보상 신호 출력 단자(9), 복소 FIR 필터(22), 디지털 아날로그 변환 회로(DAC)(6), 주파수 변환 회로(UP CONVERTER)(4), 전계 효과 트랜지스터(FET)(54)와 입력 정합 회로(55)와 출력 정합 회로(56)를 포함하는 증폭기(3)가 접속되어 있다. 입력 단자(1)로부터는 별도, 지연 회로(59), 메모리(60)가 차례로 접속(직렬 접속)되고, 메모리(60)가 입력 신호 출력 단자(51)에 접속되어 있다. 또한, 출력 단자(2)측으로부터는 주파수 변환 회로(DOWN CONVERTER)(5), 아날로그 디지털 변환 회로(ADC)(7), 메모리(61)가 차례로 접속되고, 메모리(61)에는 피드백 신호 출력 단자(52)가 접속되어 있다. 필터 계수 메모리(58)에는 필터 계수 입력 단자(53)와 온도 계측부(57)가 접속됨과 아울러, 필터 계수 메모리(58)는 복소 FIR 필터(22)에 접속되어 있다.

다음에, 동작에 대해서 설명한다. 입력 단자(1)로부터 회로에 입력한 베이스밴드 신호에는, 왜곡 보상 회로(8)에 있어서 증폭기(3)에서 발생하는 비선형 왜곡을 없애는 역왜곡 신호가 인가되고, 그 후, 복소 FIR 필터(22)에 있어서 메모리 효과를 보정하기 위한 주파수 특성이 인가되고, 또한 전계 효과 트랜지스터(FET)(54)의 입력 정합 회로(55) 또는 출력 정합 회로(56)에 있어서 아날로그 회로 전체에서 발생하는 선형 왜곡을 보정하기 위한 주파수 특성이 인가되어(증폭기(3)를 포함하는 송신기(도시 생략) 전체에서 발생하는 신호 성분에 나타나는 주파수 특성과는 반대의 주파수 특성을 정합 회로가 갖음) 비선형 왜곡, 메모리 효과, 선형 왜곡의 3개의 열화 요소를 보정하는 전치 보상 신호가 생성된다.

디지털 회로에서 생성된 전치 보상 신호는, 디지털 아날로그 변환기(DAC)(6)에 의해 아날로그 신호로 변환되어, 주파수 변환 회로(4)에 의해서 RF 주파수대로 변환되고, 그 후, 증폭기(3)에 의해 신호가 증폭되어 출력된다.

왜곡 보상 회로(8)에서는, 증폭기의 비선형 왜곡과는 반대의 특성을 갖는 계산식 또는 테이블을 이용하여, 입력 신호의 순간 진폭 레벨에 따른 복소 이득 계수를 산출하여 전치 보상 신호를 생성한다. 도 1의 (b)에 룩업 테이블을 이용한 왜곡 보상 회로(8)의 구성의 일례를 나타낸다. 왜곡 보상 테이블(33)에는 신호의 진폭 레벨에 대하여 증폭기(3)와는 반대의 비선형 특성을 갖는 복소 이득의 값을 저장한다. 왜곡 보상 회로(8)에서는, 진폭 계산부(32)에서 구해진 신호의 진폭 레벨에 따라 왜곡 보상 테이블(33)로부터 증폭기(3)와는 반대의 비선형 특성을 갖는 복소 이득의 값을 판독하여, 승산기(34)에 있어서 입력 신호에 복소 승산함으로써 전치 보상 신호를 작성한다.

복소 FIR 필터(22)에 부여되는 계수는, 예컨대 도 8에 예시한 전치 보상기 외부의 외부 계산 장치(65)를 이용하여 산출된다. 이 외부 계산 장치(65)는 전용의 디지털 신호 처리 회로이더라도 좋고, 일반 사무용의 퍼스널 컴퓨터이더라도 좋고, 계산할 수 있는 장치이면 형태는 상관없다. 도 8의 외부 계산 장치(65)에 있어서, 왜곡 보상 회로(66)에는, 도 7의 입력 신호 출력 단자(51)에 접속된 입력 신호 입력 단자(62)가 접속되고, 필터 계수 산출부(67)에는, 왜곡 보상 회로(66)의 출력과, 도 7의 피드백 신호 출력 단자(52)에 접속된 피드백 신호 입력 단자(63)가 접속되며, 필터 계수 산출부(67)의 출력은, 도 7의 필터 계수 입력 단자(53)에 접속된 필터 계수 출력 단자(64)에 접속된다. 입력 신호 출력 단자(51), 피드백 신호 출력 단자(52)가 전치 보상기의 외부 출력 단자, 필터 계수 입력 단자(53)가 전치 보상기의 외부 입력 단자로 된다.

전치 보상기에서는, 외부 계산 장치(65)로 전달하기 위해서, 왜곡 보상 회로(8)로의 입력 신호 및 증폭기(3)로부터의 출력 신호를, 어떤 일정 시간분만큼 메모리(60, 61)에 기억하여, 입력 신호 출력 단자(51) 및 피드백 신호 출력 단자(52)로부터 꺼낸다. 외부 계산 장치(65)에서 산출된 필터 계수는, 필터 계수 출력 단자(64)를 통해서 필터 계수 입력 단자(53)로부터 전치 보상기로 받아들여져서, 필터 계수 메모리(58)에 저장된다.

본 실시형태에서는, 필터 계수 변경 수단인 필터 계수 메모리(58)에서는, 증폭기(3)의 온도마다 상이한 필터 계수를 저장하고, 온도 계측부(57)에 있어서 계측한 증폭기(3)의 온도에 따라 필터 계수 메모리(58)로부터 계수를 판독하여 복소 FIR 필터(22)로 입력한다.

이상으로부터, 본 실시형태에서는 트랜지스터의 정합 회로(55, 56) 및 복소 FIR 필터(22)에 의해서 선형 왜곡 및 메모리 효과를 개별적으로 보정하기 때문에, 전치 보상기에서는 비선형 왜곡, 메모리 효과, 선형 왜곡의 3개의 열화 요소를 모두 보상하는 것이 가능해진다.

또한, 도 7의 지연 회로(59), 메모리(60)를 메모리리스 전치 보상 신호 출력 단자(9)에 접속하여, 왜곡 보상 회로(8)의 출력 신호를 입력 신호 출력 단자(51)로부터 외부에 출력하도록 해도 좋다.

또한, 디지털 필터로 이루어지는 도 1, 5, 6, 7의 복소 FIR 필터(21, 22)는, 입력 신호의 진폭에 따라 상이한 복소 계수를 갖는 비선형 필터로 구성해도 좋다.

또한, 본 발명은 상기 각 실시형태의 가능한 조합도 포함하는 것은 말할 필요도 없다.

산업상의 이용의 가능성

본 발명의 전치 보상기는 많은 분야에서 이용가능하다.

Claims

증폭기에 의해서 발생하는 비선형 왜곡을 보상하기 위한 왜곡 보상 회로를 갖고, 상기 왜곡 보상 회로로부터 출력되는 전치 보상(predistortion) 신호를 상기 증폭기에 입력하여, 상기 증폭기에서 발생하는 메모리 효과를 보상하는 것을 특징으로 하는 전치 보상기(predistorter).
제 1 항에 있어서,
상기 왜곡 보상 회로와 상기 증폭기 사이에, 상기 증폭기를 포함하는 아날로그 회로 전체에서 발생하는 신호 성분에 나타나는 주파수 특성을 보상하기 위한 제 1 필터 수단을 접속하고,
상기 왜곡 보상 회로와 상기 제 1 필터 수단 사이 또는 상기 제 1 필터 수단과 상기 증폭기 사이에, 상기 증폭기에서 발생하는 왜곡 성분에 나타나는 주파수 특성을 보상하기 위한 제 2 필터 수단을 접속한 것
을 특징으로 하는 전치 보상기.
제 1 항에 있어서,
상기 증폭기를 포함하는 송신기 전체에서 발생하는 신호 성분에 나타나는 주파수 특성과는 반대의 주파수 특성을 갖는 정합 회로를, 상기 증폭기의 정합 회로로서 포함하고,
상기 왜곡 보상 회로와 상기 증폭기 사이에, 상기 증폭기에서 발생하는 왜곡 성분에 나타나는 주파수 특성을 보상하기 위한 필터 수단을 접속한 것
을 특징으로 하는 전치 보상기.
제 1 항에 있어서,
상기 왜곡 보상 회로와 상기 증폭기 사이에 디지털 필터를 접속하고,
상기 왜곡 보상 회로로부터의 출력 신호와 상기 증폭기로부터의 출력 신호를 이용하여 상기 디지털 필터의 필터 계수를 산출해서 출력하는 필터 계수 산출 수단을 갖고,
상기 필터 계수 산출 수단은, 상기 증폭기로부터 출력되는 상호 변조 왜곡을 최소로 하도록 동작하는 적응 신호 처리 알고리즘을 이용하여 필터 계수의 산출 처리를 행하는 것
을 특징으로 하는 전치 보상기.
제 1 항에 있어서,
상기 왜곡 보상 회로와 상기 증폭기 사이에 디지털 필터를 접속하고,
상기 왜곡 보상 회로로부터의 출력 신호와 상기 왜곡 보상 회로로의 입력 신호의 차이로 정의되는 전치 보상 왜곡 신호, 상기 증폭기로부터의 출력 신호와 상기 왜곡 보상 회로로의 입력 신호의 차이로 정의되는 피드백 왜곡 신호를 각각 구하고, 상기 전치 보상 왜곡 신호와 상기 피드백 왜곡 신호를 이용하여 상기 디지털 필터의 필터 계수를 산출해서 출력하는 필터 계수 산출 수단을 갖고,
상기 필터 계수 산출 수단에서는, 상기 증폭기로부터 출력되는 상호 변조 왜곡을 최소로 하도록 동작하는 적응 신호 처리 알고리즘을 이용하여 필터 계수의 산출 처리를 행하는 것
을 특징으로 하는 전치 보상기.
제 1 항에 있어서,
상기 왜곡 보상 회로와 상기 증폭기 사이에 디지털 필터를 접속하고,
푸리에 변환을 실시하여 주파수 영역으로 변환한 상기 왜곡 보상 회로로부터의 출력 신호, 및 푸리에 변환을 실시하여 주파수 영역으로 변환한 상기 증폭기로부터의 출력 신호를 이용하여, 상기 디지털 필터의 필터 계수를 산출해서 출력하는 필터 계수 산출 수단을 갖고,
상기 필터 계수 산출 수단에서는, 상기 증폭기로부터 출력되는 상호 변조 왜곡의 주파수 영역에서 계산한 전력을 최소로 하도록 동작하는 적응 신호 처리 알고리즘을 이용하여 필터 계수의 산출 처리를 행하는 것
을 특징으로 하는 전치 보상기.
제 4 항 내지 제 6 항 중 어느 한 항에 있어서,
상기 디지털 필터는 복소 계수를 갖는 유한 임펄스 응답 필터로 구성되는 것을 특징으로 하는 전치 보상기.
제 4 항 내지 제 6 항 중 어느 한 항에 있어서,
상기 디지털 필터의 필터 계수 산출을 행하는 적응 신호 처리 알고리즘의 초기값을 아날로그 회로의 선형 왜곡과는 반대의 특성으로 부여하는 것을 특징으로 하는 전치 보상기.
제 4 항 내지 제 6 항 중 어느 한 항에 있어서,
상기 필터 계수 산출 수단에서는 적응 신호 처리 알고리즘으로서 최소 평균 자승 알고리즘을 주파수 영역 또는 시간 영역에서 사용하는 것을 특징으로 하는 전치 보상기.
제 4 항 내지 제 6 항 중 어느 한 항에 있어서,
상기 왜곡 보상 회로에서는 상기 증폭기에 의해서 발생하는 비선형 왜곡과는 반대의 비선형 특성을 기억한 테이블을 갖고, 상기 왜곡 보상 회로로의 입력 신호의 진폭 레벨에 따라 상기 테이블로부터 계수를 판독하여 입력 신호에 승산함으로써 전치 보상 신호를 작성하는 것을 특징으로 하는 전치 보상기.
제 6 항에 있어서,
상기 필터 계수 산출 수단에서는, 상기 적응 신호 처리 알고리즘에서 추정된 주파수 특성에 대하여, 자신의 채널인 신호 대역 내를 저지 대역으로 하고, 신호 대역 밖의 상호 변조 왜곡 대역을 통과 대역으로 하는 대역 제한 필터를 구비하되, 상기 대역 제한 필터의 출력을 시간 영역으로 변환하여 상기 디지털 필터의 계수를 산출하는 것을 특징으로 하는 전치 보상기.
제 1 항에 있어서,
상기 왜곡 보상 회로로의 입력 신호 및 상기 증폭기로부터의 출력 신호의 차이가 최소로 되도록 동작하는 제 1 적응 신호 처리 알고리즘을 이용하여 상기 왜곡 보상 회로의 계수 산출을 행하는 왜곡 보상 계수 산출 수단과,
상기 왜곡 보상 회로와 상기 증폭기 사이에 접속된 디지털 필터와,
상기 왜곡 보상 회로로부터의 출력 신호와 상기 증폭기로부터의 출력 신호를 이용하여 상기 디지털 필터의 필터 계수를 산출해서 출력하는 필터 계수 산출 수단
을 구비하고,
상기 필터 계수 산출 수단에서는, 상기 증폭기로부터 출력되는 상호 변조 왜곡을 최소로 하도록 동작하는 제 2 적응 신호 처리 알고리즘을 이용하여 필터 계수의 산출 처리를 행하는 것
을 특징으로 하는 전치 보상기.
제 12 항에 있어서,
상기 왜곡 보상 계수 산출 수단 및 상기 필터 계수 산출 수단의 계수 산출 처리를 동시에 행하지 않고, 각각 소정 횟수마다 구분하여 양자를 반복해서 실시시키는 전환 수단을 더 구비한 것을 특징으로 하는 전치 보상기.
제 1 항에 있어서,
상기 왜곡 보상 회로와 상기 증폭기 사이에 접속되어, 상기 증폭기에서 발생하는 왜곡 성분에 나타나는 주파수 특성을 보상하기 위한 디지털 필터와,
상기 증폭기의 온도 계측 수단과,
상기 디지털 필터의 계수를 복수 기억하고, 상기 증폭기의 온도에 따라 상기 디지털 필터의 필터 계수를 전환하여 상기 디지털 필터에 입력하는 필터 계수 변경 수단
을 구비한 것을 특징으로 하는 전치 보상기.
제 1 항에 있어서,
상기 왜곡 보상 회로와 상기 증폭기 사이에 접속되어, 상기 증폭기에서 발생하는 왜곡 성분에 나타나는 주파수 특성을 보상하기 위한 디지털 필터와,
외부로부터 상기 디지털 필터의 필터 계수를 리라이팅하기 위한 외부 입력 단자와,
상기 왜곡 보상 회로로의 입력 신호 및 상기 왜곡 보상 회로로부터의 출력 신호 중 적어도 하나를 기억하는 제 1 메모리와,
상기 제 1 메모리 내에 기억된 데이터를 출력하기 위한 제 1 외부 출력 단자와,
상기 증폭기로부터의 출력 신호를 기억하는 제 2 메모리와,
상기 제 2 메모리에 기억된 데이터를 출력하기 위한 제 2 외부 출력 단자
를 구비하는 것을 특징으로 하는 전치 보상기.
제 4, 5, 6, 12, 14, 15 항 중 어느 한 항에 있어서,
상기 디지털 필터는 입력 신호의 진폭에 따라 상이한 복소 계수를 갖는 비선형 필터로 구성되는 것을 특징으로 하는 전치 보상기.