KR20100099060A - 왜곡 보상 장치 및 방법 - Google Patents

왜곡 보상 장치 및 방법 Download PDF

Info

Publication number
KR20100099060A
KR20100099060A KR1020100017784A KR20100017784A KR20100099060A KR 20100099060 A KR20100099060 A KR 20100099060A KR 1020100017784 A KR1020100017784 A KR 1020100017784A KR 20100017784 A KR20100017784 A KR 20100017784A KR 20100099060 A KR20100099060 A KR 20100099060A
Authority
KR
South Korea
Prior art keywords
distortion compensation
signal
power
output
compensation signal
Prior art date
Application number
KR1020100017784A
Other languages
English (en)
Other versions
KR101129143B1 (ko
Inventor
가즈오 나가따니
유이찌 우쯔노미야
하지메 하마다
히로요시 이시까와
노부까즈 후다바
쇼헤이 이시까와
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20100099060A publication Critical patent/KR20100099060A/ko
Application granted granted Critical
Publication of KR101129143B1 publication Critical patent/KR101129143B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W28/00—Network traffic management; Network resource management
    • H04W28/02—Traffic management, e.g. flow control or congestion control
    • H04W28/04—Error control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Algebra (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Analysis (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

디지털 무선 통신에서, 송신 앰프에의 입력 신호를 미리 디지털 처리함으로써, 송신 앰프 출력의 비선형 왜곡을 억압하는 프리디스토션형 왜곡 보상 기술에 관한 것으로, 소전력 출력 동작으로부터 전력 변동에 의해 대전력의 송신 신호가 입력된 경우라도, 전력 증폭 시의 비선형 왜곡을 최적으로 캔슬 가능하게 한다. 계수 갱신부(105)는, 계수 갱신 처리의 제1 소정 범위에서는, 복조기(119)로부터 입력되는 프리디스토션 신호와, 프리디스토션 신호 생성부(102)가 출력하고 있는 왜곡 보상 신호에 기초하여, 계수 갱신 동작을 실행한다. 또한, 계수 갱신부(105)는, 계수 갱신 처리의 제2 소정 범위에서는, 메모리(110)가 기억하고 있는 프리디스토션 신호와, 메모리(111)가 기억하고 있는 왜곡 보상 신호에 기초하여, 계수 갱신 동작을 실행한다. 소전력 출력 시의 계수 갱신 동작과 아울러, 대전력 출력 시에 상당하는 계수 갱신 동작도 실행되어, 소전력 출력 시에 전력 변동에 의해 대전력의 송신 신호가 입력된 경우라도, 전력 증폭 시의 비선형 왜곡을 최적으로 캔슬할 수 있는 급수 연산 계수의 조가 생성된다.

Description

왜곡 보상 장치 및 방법{DISTORTION COMPENSATION APPARATUS AND METHOD}
개시하는 기술은, 디지털 무선 통신에서, 송신 앰프에의 입력 신호를 미리 디지털 처리하여, 송신 앰프 출력의 비선형 왜곡을 억압하는 프리디스토션형 왜곡 보상 기술에 관한 것이다.
일반적으로, 이동체 기지국 등의 무선 송신 장치에 이용하는 고효율의 송신 앰프는 비선형 특성이 강하다. 이 때문에, 고속 무선 통신용의 변조 신호가 송신될 때에는, 이와 같은 송신 앰프에서의 비선형 왜곡이 송신 변조 신호에 대역외 복사 전력을 발생시켜, 인접 송신 채널에 영향을 미친다.
통상적으로, 송신 앰프는, 입력 전력이 커짐에 따라서 출력이 포화하여, 입력 신호에 대하여 선형의 신호를 출력할 수 없게 된다(도 14의 참조 부호 1401과 1402 참조). 이 송신 앰프의 비선형 특성은, 앰프 입력에 대하여, 신호 대역외에, 불필요한 스펙트럼을 방사시킨다. 이 대역외 복사 전력은, 대역외의 주파수를 이용하고 있는 다른 시스템의 특성을 열화시킨다. 또한, 신호 대역 내에도 불필요한 스펙트럼을 방사하고 있다. 이것은 신호 자체의 특성 열화의 원인으로 된다.
또한, 현재의 디지털 변조 방식의 대부분은 선형 변조이고, 상기한 바와 같은 비선형 특성을 갖는 앰프의 사용에서는, 선형 증폭시키기 위해서 전력 효율이 낮은 선형 영역에서 동작시킨다.
송신 앰프에 의한 대역외 복사를 억압하는 방식으로서, 송신 앰프 특성의 역특성을 미리 입력 신호에 부가하여 앰프에 입력하여, 송신 앰프의 비선형 왜곡을 보상하는 프리디스토션 방식이 알려져 있다. 이 기술에서는, 입력 신호를 앰프 특성으로부터 생성한 보상 신호에 의해 미리 왜곡시켜 앰프를 통과시켜, 왜곡을 캔슬 하고 있다. 그 결과, 송신 앰프의 출력 신호는 선형성을 얻을 수 있다(도 14의 참조 부호 1401).
또한, 송신 앰프의 출력을 피드백시킴으로써, 왜곡 보상을 적응적으로 행하는 어댑티브 프리디스토션 방식은, 디바이스의 개체차, 주파수, 동작 온도 등에 따라 상이한 앰프 특성에 대하여 최적의 보상이 가능하다.
도 11은 어댑티브 프리디스토션 기술을 이용한 종래의 왜곡 보상 장치의 구성도이다.
왜곡 보상부(1101) 내의 프리디스토션 신호 생성부(1102)는, 송신 신호에, 송신 앰프의 역특성을 갖는 보상 신호를 부가한다.
프리디스토션 신호 생성부(1102)의 출력은, 특별히는 도시하지 않은 D/A 컨버터에서 아날로그 신호로 변환된 후, 직교 변조기(1107)에서, 로컬 발진기(1108)로부터 출력된 신호에 의해 반송 주파수로 업 컨버트된다.
변조기 출력 신호는, 송신 앰프인 전력 증폭기(1109)에서 증폭되고, 그 출력이 커플러(1110)를 통하여, 특별히는 도시하지 않은 송신 안테나로부터 송신된다.
또한, 전력 증폭기(1109)의 출력은 커플러(1110)로부터 피드백된다.
즉, 커플러(1110)의 출력은, 다운 컨버터(1111)에서, 로컬 발진기(1112)로부터 출력된 신호에 의해 다운 컨버트된다. 또한 그 출력은, 필터(1113)를 통과하고, 특별히는 도시하지 않은 A/D 컨버터에 의해 디지털 신호로 되돌려진다.
이 결과 얻어지는 피드백 신호는, 프리디스토션 신호 생성부(1104), 오차 연산부(1105), 및 계수 갱신부(1106)를 포함하는 적응 제어부(1103)에 입력된다.
적응 제어부(1103)에서는, 프리디스토션 신호 생성부(1102)와 동일한 구성을 갖는 프리디스토션 신호 생성부(1104)가, 상기 피드백 신호에, 송신 앰프의 비선형 왜곡 특성을 보상하기 위한 신호를 부가하고 있다.
오차 연산부(1105)는, 프리디스토션 신호 생성부(1102)의 출력과 프리디스토션 신호 생성부(1104)의 출력의 차분을 산출하고, 그것을 오차로서 출력한다.
계수 갱신부(1106)는, 오차 연산부(1105)로부터 출력되는 오차 신호가 최소 로 되도록, 최소 제곱 오차(LMS : Least Mean Square) 연산 등의 수속 알고리즘에 기초하여, 프리디스토션 신호 생성부(1102 및 1104)에 세트하는 급수 연산 계수를 갱신한다.
이와 같이 하여, 급수 연산 계수가 서서히 소정값에 수속시켜지고, 그 소정값에 수속한 급수 연산 계수를 이용하여, 프리디스토션 신호 생성부(1102)에서, 입력 신호 x에 대하여 왜곡 보상이 실행된다. 이에 의해, 정상 상태에서는, 높은 전력 효율을 유지하면서 아날로그 회로부의 비선형 왜곡 특성을 정밀도 좋게 억압할 수 있다. 그리고, 이 비선형 왜곡 특성이 온도나 주파수의 영향에 의해 변동된 경우에서도, 피드백 신호를 이용하여 계수 갱신부(1106)에서 그 변동량을 보충하는 방향으로 급수 연산계 수치가 갱신되어, 특성의 변동을 동적으로 보상할 수 있다.
프리디스토션 신호 생성부(1102 및 1104)에서의 왜곡 보상의 일 방식으로서, 종래, 멱급수를 이용한 프리디스토션 방식이 제안되어 있다. 이것은, 도 12에 도시된 바와 같이, 왜곡 보상 동작이, 송신 신호 x(t)에 대한 멱급수 연산에 의해 행해지는 방식이다.
복수의 멱승 연산부(1201)는 각각, 송신 신호 x(t)에 대하여, 1승(X1), 2승(X2), 3승(X3), …, n승(Xn)이라고 하는 각 차수의 멱승을 연산한다.
복수의 계수 승산부(1202)는, 각 멱승의 연산 결과에 대하여 각 급수 연산 계수를 승산한다.
그리고, 가산부(1203)는, 급수 연산 계수 승산부(1202)의 출력을 가산하여, 프리디스토션 신호 생성부(1102 또는 1104)가 출력하는 프리디스토션 신호 y(t)로 한다.
전술한 멱급수 연산은, 디지털 신호 처리로서는, 하기 수학식 1로 표현되는 연산 처리로서 실행된다.
Figure pat00001
수학식 1에서, x(n)는 송신 신호, h는 급수 연산 계수, y(n)는 프리디스토션 신호이다. 또한, 전술한 연산 처리는 실제로는, 복소 신호에 대한 처리로서 실행된다.
프리디스토션 신호 생성부(1102 및 1104)에서의 왜곡 보상 처리가, 전술한 바와 같이 멱급수 연산에 의해 실행되는 경우, 도 11의 계수 갱신부(1106)는, 다음과 같은 계수 갱신 처리를 실행한다. 즉, 계수 갱신부(1106)는, 상기 멱급수 연산이 전력 증폭기(1109)의 비선형 왜곡 증폭 특성의 역특성을 최적으로 근사하도록, 프리디스토션 신호 생성부(1102 및 1104)에서 사용되는 각 급수 연산 계수 h(=보정 계수)를 갱신한다.
이 경우, 계수 갱신부(1106)는, 오차 연산부(1105)가 출력하는 오차 신호 e(t)를 이용하여 구성되는 예를 들면 도 13에 도시된 바와 같은 계수 갱신식에 대하여, 오차 신호 e(t)를 최소로 하는 최소 제곱 오차 연산(LMS) 알고리즘을 실행함으로써, 각 급수 연산 계수 hi(i=1, 2, …, n)를 갱신한다. 여기서, μ는 스텝 사이즈 파라미터, x(n), x2(n), …, x3(n)은 각각, 프리디스토션 신호 생성부(1102 또는 1104) 내의 도 12에 도시되는 각 멱승 연산부(1201)의 출력이다.
[특허문헌1]일본특허공개2005-217714호공보 [특허문헌2]일본특허공개2007-19782호공보
도 14는, 상기 멱급수 연산을 이용한 어댑티브 프리디스토션 방식의 왜곡 보상 장치의 종래 기술에서의, 전력 증폭기(1109)에서의 앰프 특성과, 프리디스토션 신호 생성부(1102 및 1104)에서의 왜곡 보정 특성의 관계를 도시한 도면이다.
도 11의 계수 갱신부(1106)에서의 계수 갱신 처리는, 각 계수 갱신 시점에서의 송신 신호의 출력 전력이 최적으로 되도록 실행된다.
지금, 도 14에 도시된 바와 같이, 전력 증폭기(1109)에서의 이상적 앰프 특성이 참조 부호 1401로 나타내어지는 선형 특성을 갖고, 현실의 앰프 특성이 참조 부호 1402로 나타내어지는 비선형 특성을 갖는 것으로 한다. 즉, 앰프 특성(1402)은 일반적으로, 입력 전력이 큰 영역에서 증폭율이 이상적 앰프 특성(1401)과 비교하여 저하되는 특성을 갖는다.
여기서, 도 14의 참조 부호 1406으로서 나타내어지는 바와 같이, 송신 신호의 입력 전력(Ave-Peak 전력)이 클 때에 계수 갱신 동작이 실행된 경우를 생각한다. 이 동작에 의해 얻어지는 각 급수 연산 계수를 이용한 멱급수 연산에 대응하는 왜곡 보정 곡선은, 예를 들면 참조 부호 1403으로서 나타내어지는 특성을 나타낸다. 이 특성은, 입력 전력이 큰 범위(1406)에서의 앰프 특성(1402)을 최적으로 보상하는 곡선으로 되어 있다.
한편, 송신 신호의 입력 전력(Ave-Peak 전력)이 작은 참조 부호 1407로서 나타내어지는 범위에서 계수 갱신 동작이 실행된 경우를 생각한다. 이 동작에 의해 얻어지는 각 급수 연산 계수를 이용한 멱급수 연산에 대응하는 왜곡 보정 곡선은, 예를 들면 참조 부호 1404-1로서 나타내어지는 특성을 나타낸다. 이 특성은, 입력 전력이 작은 범위(1407)에서의 앰프 특성(1402)을 최적으로 보상하는 역특성으로 되어 있다.
여기서, 송신 신호의 입력 전력이 큰 범위(1406)에서 시스템이 동작하고 있는 상태에서, 그 범위(1406)에서의 평균 전력(Ave)을 하회하는 작은 입력 전력의 송신 신호가 입력된 경우를 생각한다. 이와 같은 범위에서는, 대전력 시 보정 곡선(1403)과 소전력 시 보정 곡선(1404-1)은 그다지 차가 없기 때문에, 프리디스토션 신호 생성부(1102)가 송신 신호에 대하여 부가하는 왜곡 보상 특성은, 최적의 것에 가깝다.
반대로, 송신 신호의 입력 전력이 작은 범위(1407)에서 시스템이 동작하고 있는 상태로부터 그 범위(1407)를 상회하는 큰 전력의 송신 신호가 돌발적으로 일어난 경우를 생각한다. 입력 범위(1407)의 상태에서는, 계수 갱신부(1106)(도 11)는, 범위(1407)보다 큰 전력을 상정하지 않고 계수 갱신 처리를 실행하고 있다. 따라서, 범위(1407)의 피크 전력을 상회하는 입력 전력 범위(1405)에서의 보정 특성은, 예를 들면 도 14의 참조 부호 1404-2로 나타내어지는 바와 같이, 앰프 특성(1402)의 역특성으로부터는 크게 어긋난 것으로 될 가능성이 높다. 따라서, 이와 같은 상태에서는, 송신 신호에 부가되는 왜곡 보상 특성은 최적의 것으로부터 동떨어진 특성으로 되게 되어, 전력 증폭기(1109)의 출력에서, 큰 왜곡 전력이 발생하여, 대역외 복사 전력 특성이 열화된다.
이와 같이 종래 기술에서는, 송신 신호가 소전력 동작으로부터 전력 변동에 의해 대전력으로 된 경우에, 그 시점에서 생성되고 있는 급수 연산 계수에서는, 왜곡을 최적으로 캔슬할 수 없다고 하는 문제점을 갖고 있었다.
개시하는 기술은, 소전력 출력 동작으로부터 전력 변동에 의해 대전력 출력으로 변화한 경우라도, 전력 증폭기의 비선형 왜곡을 캔슬하는 것이 가능하다.
상기 과제를 해결하기 위해서, 개시하는 기술은, 송신 신호에 대하여 급수 연산 처리에 의한 왜곡 보상 처리를 실행하는 왜곡 보상 신호 생성부와, 그 왜곡 보상 신호 생성부로부터 출력되는 왜곡 보상 신호에 전력 증폭 처리를 행하여 출력되는 전력 증폭 출력의 피드백 신호와 그 왜곡 보상 신호를 비교하여, 급수 연산 처리에 이용되는 급수 연산 계수조를 갱신하는 계수 갱신부를 포함하는 왜곡 보상 장치를 전제로 한다.
구속 정보 메모리부는, 소정의 전력값의 송신 신호에 대한 왜곡 보상 신호와 전력 증폭 출력의 피드백 신호를 구속 정보로서 기억한다.
구속 정보 제어부는, 송신 신호의 전력값에 따라서, 구속 정보 메모리부로부터 그 전력값과 상위하는 전력값에 대응하는 구속 정보를 읽어내어, 계수 갱신부가 급수 연산 계수조를 갱신할 때에 그 구속 정보를 이용하도록 제어한다.
개시하는 기술에 따르면, 계수 갱신부는, 소전력 출력 시의 계수 갱신 동작과 아울러, 대전력 출력 시에 상당하는 계수 갱신 동작도 실행할 수 있어, 소전력 출력 시에 전력 변동에 의해 대전력의 송신 신호가 입력된 경우라도, 전력 증폭기의 비선형 왜곡을 캔슬하는 급수 연산 계수의 조를 생성하는 것이 가능하게 된다. 이에 의해, 출력 변동 시에도 대역외 복사 전력을 규격 내로 억제하는 것이 가능하게 된다.
도 1은 멱급수를 이용한 프리디스토션 방식에 의한 왜곡 보상 장치의 제1 실시 형태의 구성도.
도 2는 제1 실시 형태의 설명도(그 1).
도 3은 제1 실시 형태의 설명도(그 2).
도 4는 제1 실시 형태의 설명도(그 3).
도 5는 제1 실시 형태에서의 도 1의 계수 갱신부(105)가 일정 시간마다 실행하는 계수 갱신 동작을 설명하는 동작 플로우차트.
도 6은 제1 실시 형태에서의 도 1의 계수 갱신부(105)가 일정 시간마다 실행하는 계수 갱신 동작의 설명도.
도 7은 멱급수를 이용한 프리디스토션 방식에 의한 왜곡 보상 장치의 제2 실시 형태의 구성도.
도 8은 제2 실시 형태에서의 도 7의 계수 갱신부(105)가 일정 시간마다 실행하는 계수 갱신 동작을 설명하는 동작 플로우차트.
도 9는 제2 실시 형태에서의 도 7의 계수 갱신부(105)가 일정 시간마다 실행하는 계수 갱신 동작의 설명도.
도 10은 멱급수를 이용한 프리디스토션 방식에 의한 왜곡 보상 장치의 제3 실시 형태의 구성도.
도 11은 어댑티브 프리디스토션 기술을 이용한 종래의 왜곡 보상 장치의 구성도.
도 12는 멱급수를 이용한 프리디스토션 방식의 설명도.
도 13은 급수 연산 계수의 갱신 처리의 설명도.
도 14는 종래 기술의 문제점의 설명도.
이하, 실시 형태에 대하여 상세하게 설명한다.
도 1은 멱급수를 이용한 프리디스토션 방식에 의한 왜곡 보상 장치의 제1 실시 형태의 구성도이다.
왜곡 보상부(101)는, 프리디스토션 신호 생성부(102 및 103), 오차 연산부(104), 계수 갱신부(105), 데이터 절환 제어부(106), 전력 변환부(107), 셀렉터(108 및 109), 메모리(110 및 111), 데이터 보존 제어부(112)를 포함한다.
왜곡 보상부(101) 내의 프리디스토션 신호 생성부(102)는, 송신 신호에, 송신 앰프의 역특성을 갖는 보상 신호를 입력 신호에 부가하여, 왜곡 보상 신호(프리디스토션 신호)를 출력한다.
프리디스토션 신호 생성부(왜곡 보상 신호 생성부)(102)로부터 출력되는 왜곡 보상 신호는, 특별히는 도시하지 않은 D/A 컨버터에서 아날로그 신호로 변환된 후, 직교 변조기(113)에서, 로컬 발진기(114)로부터 출력된 신호에 의해 반송 주파수로 업 컨버트된다.
변조기 출력 신호는, 송신 앰프인 전력 증폭기(115)에서 전력 증폭되고, 그 출력(전력 증폭 출력)이, 커플러(116)를 통하여, 특별히는 도시하지 않은 송신 안테나에 공급되어, 거기로부터 송신된다.
또한, 전력 증폭기(115)의 출력은 커플러(116)로부터 입력측에 피드백된다.
즉, 커플러(116)의 출력은, 다운 컨버터(117)에서, 로컬 발진기(118)로부터 출력된 신호에 의해 다운 컨버트된다. 또한 그 출력은, 필터(119)를 통과하고, 특별히는 도시하지 않은 A/D 컨버터에 의해 디지털 신호로 되돌려진다.
이 결과 얻어지는 피드백 신호는, 셀렉터(108)를 통하여 프리디스토션 신호 생성부(103)에 입력된다.
프리디스토션 신호 생성부(102)와 동일한 구성을 갖는 프리디스토션 신호 생성부(제2 왜곡 보상 신호 생성부)(103)는, 셀렉터(108)를 통하여 입력되는 디지털 신호로 되돌려진 피드백 신호 또는 메모리(110)로부터 출력되는 신호에, 송신 앰프의 비선형 왜곡 특성의 역특성을 갖는 보상 신호를 부가한다. 이 결과, 제2 왜곡 보상 신호(프리디스토션 신호)가 출력된다.
오차 연산부(104)는, 셀렉터(109)를 통하여 입력되는 프리디스토션 신호 생성부(102) 또는 메모리(111)로부터의 왜곡 보상 신호와, 프리디스토션 신호 생성부(103)로부터의 왜곡 보상 신호와의 차분을 산출하고, 그것을 오차로서 출력한다.
계수 갱신부(105)는, 오차 연산부(104)로부터 출력되는 오차 신호가 최소로 되도록, 최소 제곱 오차(LMS : Least Mean Square) 연산에 기초하여, 프리디스토션 신호 생성부(102 및 103)에 세트하는 급수 연산 계수의 조를 갱신한다.
프리디스토션 신호 생성부(102 및 103)에서는, 멱급수를 이용한 프리디스토션 왜곡 보상 방식이 실행된다. 이 방식은, 전술한 도 12 및 도 13에 도시되는 방식과 동일하다.
계수 갱신부(105)에서는, 급수 연산 계수의 조가 서서히 소정값에 수속시켜지고, 그 소정값에 수속한 급수 연산 계수의 조를 이용하여, 프리디스토션 신호 생성부(102 및 103)에서, 입력 신호에 대하여 왜곡 보상 처리가 실행된다.
전력 변환부(107)는, 송신 신호의 입력 전력을 검출한다.
데이터 절환 제어부(106)는, 전력 변환부(107)가 검출하는 송신 신호의 입력 전력의 범위, 즉, 평균 전력부터 피크 전력까지의 범위가, 소정의 소전력 범위에 있는 경우에 이하의 제어 동작을 실행한다. 즉, 데이터 절환 제어부(106)는, 계수 갱신 처리 내의 제1 소정 기간에서는, 셀렉터(108)에 디지털 신호로 되돌려진 피드백 신호를 선택 출력시키고, 셀렉터(109)에 프리디스토션 신호 생성부(102)가 출력하는 왜곡 보상 신호를 선택 출력시킨다. 또한, 데이터 절환 제어부(106)는, 계수 갱신 처리 내의 제2 소정 기간에서는, 셀렉터(108)에 메모리(110)가 기억하는 피드백 신호를 읽어내게 하여 선택 출력시키고, 셀렉터(109)에 메모리(111)가 기억하는 왜곡 보상 신호를 읽어내게 하여 선택 출력시킨다.
이에 의해, 계수 갱신부(105)는, 계수 갱신 처리의 제1 소정 범위에서는, 피드백 신호로부터 생성되는 프리디스토션 신호와, 프리디스토션 신호 생성부(102)가 출력하고 있는 왜곡 보상 신호에 기초하여, 계수 갱신 동작을 실행한다. 또한, 계수 갱신부(105)는, 계수 갱신 처리의 제2 소정 범위에서는, 메모리(110)가 기억하고 있는 피드백 신호와, 메모리(111)가 기억하고 있는 왜곡 보상 신호에 기초하여, 계수 갱신 동작을 실행한다.
데이터 보존 제어부(112)는, 피드백 신호를 선택적으로 메모리(110)에 기억시키고, 그 피드백 신호에 대응하여 프리디스토션 신호 생성부(102)로부터 출력되고 있는 왜곡 보상 신호를 메모리(111)에 기억시킨다.
도 1의 구성을 갖는 왜곡 보상 장치의 제1 실시 형태의 동작에 대하여, 이하에 설명한다.
지금, 도 2에 도시된 바와 같이, 전력 증폭기(115)에서의 이상적 앰프 특성이 참조 부호 201로 표시되는 선형 특성을 갖고, 현실의 앰프 특성이 참조 부호 202로 표시되는 비선형 특성을 갖는 것으로 한다.
여기서, 도 2의 참조 부호 204로서 표시되는 바와 같이, 송신 신호의 입력 전력(Ave-Peak 전력)이 큰 범위에서, 계수 갱신부(105)에 의해 계수 갱신 동작이 실행된 경우를 생각한다. 이 동작에 의해 얻어지는 각 급수 연산 계수를 이용한 멱급수 연산에 대응하는 왜곡 보정 곡선은, 예를 들면 참조 부호 203으로서 표시되는 특성을 나타낸다. 이 특성은, 입력 전력이 큰 범위(204)에서의 앰프 특성(202)을 최적으로 보상하는 역특성으로 되고, 특히 입력 전력이 큰 영역에서, 비선형의 앰프 특성을 현저하게 보상할 수 있다.
제1 실시 형태에서는, 도 3의 참조 부호 301로서 표시되는 바와 같이, 송신 신호의 입력 전력(Ave-Peak 전력)이 작은 범위에 대하여, 그 범위를 상회하는 전력에 대한 정보는, 구속 정보(302)로서 메모리(110 및 111)에 기억된 것을 사용한다. 이 구속 정보(302)는, 전력 증폭 출력의 피드백 신호와, 그 피드백 신호에 대응한 프리디스토션 신호 생성부(102)로부터 출력되고 있는 왜곡 보상 신호이며, 각각 데이터 보존 제어부(112)에 의해, 메모리(110) 및 메모리(111)에 기억된다. 제1 실시 형태에서는, 이 기억 동작은 예를 들면, 공장 출하 시의 시험 과정 등에서 실행된다. 이 구속 정보(302)는, 입력 전력이 큰 영역에서, 비선형의 앰프 특성(202)을 정밀도 좋게 보상하는 왜곡 보정 특성을 생성할 수 있는 피드백 신호와 왜곡 보상 신호의 조합이다.
데이터 절환 제어부(106)는, 전력 변환부(107)가 검출하는 송신 신호의 입력 전력의 범위, 즉, 평균 전력으로부터 피크 전력까지의 범위가, 도 4의 참조 부호 301로서 표시되는 소전력 범위에 있는 경우에, 이하의 제어 동작을 실행한다.
즉, 데이터 절환 제어부(106)는, 계수 갱신 처리 내의 제1 소정 기간에서는, 셀렉터(108)에 피드백 신호를 선택 출력시키고, 셀렉터(109)에 프리디스토션 신호 생성부(102)가 출력하는 왜곡 보상 신호를 선택 출력시킨다. 이 결과, 계수 갱신부(105)는, 피드백 신호를 참조 부호 103에 통과시킴으로써 생성된 프리디스토션 신호와, 프리디스토션 신호 생성부(102)가 출력하고 있는 왜곡 보상 신호에 기초하여, 계수 갱신 동작을 실행한다. 이 계수 갱신 조작에서 갱신되는 급수 연산 계수의 조에 의해, 소전력 범위(301)에서 양호하게 왜곡 보상을 행할 수 있는 소전력 시 보정 곡선(401)이 실현된다.
또한, 데이터 절환 제어부(106)는, 계수 갱신 처리 내의 제2 소정 기간에서는, 셀렉터(108)에 메모리(110)가 기억하는 피드백 신호를 읽어내게 하여 선택 출력시키고, 셀렉터(109)에 메모리(111)가 기억하는 왜곡 보상 신호를 읽어내게 하여 선택 출력시킨다. 이 결과, 계수 갱신부(105)는, 계수 갱신 처리의 제2 소정 범위에서는, 메모리(110)가 기억하고 있는 피드백 신호로부터 생성되는 프리디스토션 신호와, 메모리(111)가 기억하고 있는 왜곡 보상 신호에 기초하여, 계수 갱신 동작을 실행한다. 이 계수 갱신 조작에서 갱신되는 급수 연산 계수의 조에 의해, 소전력 범위(301)뿐만 아니라, 그 범위를 초과하는 대전력 범위에서도 양호한 왜곡 보정 특성을 갖는 소전력 시 보정 곡선(402)이 실현된다.
즉, 송신 신호의 입력 전력이 작은 범위(301)(도 4)에서 시스템이 동작하고 있는 상태에서, 그 범위(301)에서의 피크 전력(Peak)을 상회하는 큰 입력 전력의 송신 신호가 돌발적으로 입력된 경우를 생각한다. 이 경우라도, 프리디스토션 신호 생성부(102)는, 보정 곡선 특성(401 및 402)의 양방을 동시에 만족시키는 급수 연산 계수의 조를 사용하여, 왜곡 보상을 실행할 수 있다.
도 5는 제1 실시 형태에서의 도 1의 계수 갱신부(105)가 일정 시간마다 실행하는 계수 갱신 동작을 설명하는 동작 플로우차트, 도 6은 그 동작 설명도이다.
우선, 계수 갱신부(105)는, 전력 변환부(107)의 출력을 감시함으로써, 송신 신호의 전력값의 크기를 판정한다(스텝 S501).
계수 갱신부(105)는, 스텝 S501에서 송신 신호의 전력값이 소정값보다도 작다고 판정한 경우에는, LMS 알고리즘 등에 의한 급수 연산 계수의 갱신 처리를 실행한다(스텝 S503).
그 후, 계수 갱신부(105)는, 예를 들면 도 6의 참조 부호 603으로서 표시되는 계수 갱신 기간의 범위를 초과하였는지의 여부를 판정한다(스텝 S504).
상기 범위를 초과하지 않았으면, 계수 갱신부(105)는, 스텝 S501의 처리로 제어를 되돌려서, 계수 갱신 처리를 속행한다. 이 범위(603)는, 전술한 계수 갱신 처리 내의 제1 소정 기간에 대응한다.
계수 갱신부(105)는, 스텝 S501에서 송신 신호의 전력값이 소정값 이상이라고 판정한 경우에는, 또한, 순시 대전력이 발생하고 있는지의 여부를 판정한다(스텝 S502). 즉, 계수 갱신부(105)는, 현재의 송신 신호의 상태가, 도 2의 참조 부호 204로서 표시되는 대전력 입력 상태인지, 도 4의 참조 부호 301로서 표시되는 소전력 입력 상태인지를 판정한다. 즉, 계수 갱신부(105)는, 도 6에 도시된 바와 같이, 송신 신호(601)가, 참조 부호 602의 범위에 있는지, 참조 부호 602보다도 아래의 범위에 있는지를 판정한다.
계속해서, LMS 알고리즘 등에 의한 급수 연산 계수의 갱신 처리를 실행한다(스텝 S503). 그 후, 예를 들면 도 6의 참조 부호 603으로서 표시되는 계수 갱신 기간의 범위를 초과하지 않았으면, 계수 갱신부(105)는, 스텝 S501의 처리로 제어를 되돌려서, 계수 갱신 처리를 속행한다.
처리 기간이 도 6의 참조 부호 603으로서 표시되는 계수 갱신 기간을 초과한 범위(604)로 되면, 계수 갱신부(105)는, 스텝 S502에서의 판정 결과에 의해, 계수 갱신이 송신 신호의 대전력 입력 상태와 소전력 입력 상태 중 어느 쪽에서 행하여졌는지를 판정한다(스텝 S504→S505). 이 범위(604)는, 전술한 계수 갱신 처리 내의 제2 소정 기간에 대응한다.
계수 갱신이 송신 신호의 대전력 입력 상태에서 행하여진 경우에는, 계수 갱신부(105)는, 금회의 계수 갱신 처리를 종료한다.
계수 갱신이 송신 신호의 소전력 입력 상태에서 행하여진 경우에는, 계수 갱신부(105)는, 도 6의 범위(604)에서 나타내어지는 처리를 실행한다. 즉, 이 기간에서는, 전술한 바와 같이, 데이터 절환 제어부(106)는, 셀렉터(108)에 메모리(110)가 기억하는 피드백 신호를 읽어내게 하여 선택 출력시키고, 셀렉터(109)에 메모리(111)가 기억하는 왜곡 보상 신호를 읽어내게 하여 선택 출력시킨다. 이 결과, 프리디스토션 신호 생성부(103)는, 메모리(110)로부터 읽어내어진, 대전력 구간의 피드백 신호에 대응하는 왜곡 보상 신호를 생성하여, 오차 연산부(104)에 입력시킨다. 또한, 오차 연산부(104)에는, 메모리(111)로부터 읽어내어진, 상기 대전력 구간의 피드백 신호에 대응하는 프리디스토션 신호 생성부(102)가 생성한 왜곡 보상 신호가 입력된다. 이 결과, 오차 연산부(104)로부터는, 대전력 구간에서의 왜곡 보상 신호의 오차 신호가 출력되게 된다. 그리고, 계수 갱신부(105)는, 이 오차 신호를 이용하여, 계수 갱신 동작을 실행한다(스텝 S506).
그 후, 계수 갱신부(105)는, 금회의 계수 갱신 처리를 종료한다.
이상의 제어 동작에 기초하여, 계수 갱신부(105)는, 소전력 출력 시의 계수 갱신 동작과 아울러, 대전력 출력 시에 상당하는 계수 갱신 동작도 실행할 수 있어, 소전력 출력 시에 전력 변동에 의해 대전력의 송신 신호가 입력된 경우라도, 전력 증폭 시의 비선형 왜곡을 최적으로 캔슬할 수 있는 급수 연산 계수의 조를 생성하는 것이 가능하게 된다.
도 7은 멱급수를 이용한 프리디스토션 방식에 의한 왜곡 보상 장치의 제2 실시 형태의 구성도이다. 도 1에 도시되는 제1 실시 형태의 경우와 동일한 처리를 실행하는 부분에는, 도 1의 경우와 동일한 번호가 붙여져 있다.
도 7의 구성이 도 1의 구성과 상이한 부분은, 피드백 신호의 대역외 복사 전력을 측정하는 대역외 복사 전력 측정부(701)가 설치되어 있는 점이다. 제1 실시 형태에서는, 데이터 보존 제어부(112)는, 공장 출하 시 등에서만 메모리(110 및 111)에 구속 정보를 기억시켰다. 이에 대하여 제2 실시 형태에서는, 전력 변환부(107)가 대전력의 송신 신호의 입력을 검출하고, 또한 대역외 복사 전력 측정부(701)가 소정값 이하의 대역외 복사 전력을 측정한 경우에, 데이터 보존 제어부(112)는, 메모리(110 및 111) 내의 구속 정보를 갱신할 수 있다.
도 8은 제2 실시 형태에서의 도 7의 계수 갱신부(105)가 일정 시간마다 실행하는 계수 갱신 동작을 설명하는 동작 플로우차트, 도 9는 그 동작 설명도이다.
우선, 계수 갱신부(105)는, 전력 변환부(107)의 출력을 감시함으로써, 송신 신호의 전력값의 크기를 판정한다(스텝 S801).
계수 갱신부(105)는, 스텝 S801에서 송신 신호의 전력값이 소정값보다도 작다고 판정한 경우에는, LMS 알고리즘 등에 의한 급수 연산 계수의 갱신 처리를 실행한다(스텝 S804).
그 후, 계수 갱신부(105)는, 예를 들면 도 9의 참조 부호 903으로서 표시되는 계수 갱신 기간의 범위를 초과하였는지의 여부를 판정한다(스텝 S805).
상기 범위를 초과하지 않았으면, 계수 갱신부(105)는, 스텝 S801의 처리로 제어를 되돌려서, 계수 갱신 처리를 속행한다. 이 범위(903)는, 전술한 제1 실시 형태에서 설명한 계수 갱신 처리 내의 제1 소정 기간에 대응한다.
계수 갱신부(105)는, 스텝 S801에서 송신 신호의 전력값이 소정값 이상이라고 판정한 경우에는, 또한, 대역외 복사 전력 측정부(701)가 측정하는 대역외 복사전력의 크기를 판정한다.
계수 갱신부(105)는, 대역외 복사 전력이 소정값 이상이라고 판정한 경우에는, 전술한 스텝 S804의 계수 갱신 처리를 실행한다.
계수 갱신부(105)는, 대역외 복사 전력이 소정값보다도 작다고 판정한 경우에는, 정밀도가 높은 왜곡 보상 신호가 얻어지고 있다고 판단하고, 데이터 보존 제어부(112)에 대하여 구속 정보의 갱신 지시를 내린다(스텝 S803). 이 결과, 데이터 보존 제어부(112)는, 피드백 신호를 메모리(110)에 기억시킴과 함께, 그것에 대응하여 프리디스토션 신호 생성부(102)로부터 출력되고 있는 왜곡 보상 신호를 메모리(111)에 기억시킨다. 이에 의해, 메모리(110 및 111) 내의 구속 정보가 갱신된다.
그 후, 계수 갱신부(105)는, 전술한 스텝 S804의 계수 갱신 처리를 실행한다.
이상과 같이 하여, 데이터 보존 제어부(112)는, 시스템의 최신 상태에 대응하는 구속 정보를 갱신할 수 있어, 시스템의 경년 변화에 의한 대전력 시 왜곡 보상 특성의 변화 등에 대응할 수 있다.
계수 갱신의 처리 기간이 도 9의 계수 갱신 기간(903)을 초과한 범위(904)로 되면, 계수 갱신부(105)는, 전력 변환부(107)의 출력에 기초하여, 계수 갱신이 송신 신호의 대전력 입력 상태와 소전력 입력 상태 중 어느 쪽에서 행하여졌는지를 판정한다(스텝 S805→S806). 이 범위(604)는, 전술한 제1 실시 형태에서 설명한 계수 갱신 처리 내의 제2 소정 기간에 대응한다.
계수 갱신이 송신 신호의 대전력 입력 상태에서 행하여진 경우에는, 계수 갱신부(105)는, 금회의 계수 갱신 처리를 종료한다.
계수 갱신이 송신 신호의 소전력 입력 상태에서 행하여진 경우에는, 계수 갱신부(105)는, 도 9의 범위(904)에서 나타내어지는 처리를 실행한다. 즉, 이 기간에서는, 제1 실시 형태에서 전술한 바와 같이, 데이터 절환 제어부(106)는, 셀렉터(108)에 메모리(110)가 기억하는 피드백 신호를 읽어내게 하여 선택 출력시키고, 셀렉터(109)에 메모리(111)가 기억하는 왜곡 보상 신호를 읽어내게 하여 선택 출력시킨다. 이 결과, 프리디스토션 신호 생성부(103)는, 메모리(110)로부터 읽어내어진, 대전력 구간의 피드백 신호에 대응하는 왜곡 보상 신호를 생성하여, 오차 연산부(104)에 입력시킨다. 또한, 오차 연산부(104)에는, 메모리(111)로부터 읽어내어진, 상기 대전력 구간의 피드백 신호에 대응하는 프리디스토션 신호 생성부(102)가 생성한 왜곡 보상 신호가 입력된다. 이 결과, 오차 연산부(104)로부터는, 대전력 구간에서의 왜곡 보상 신호의 오차 신호가 출력되게 된다. 그리고, 계수 갱신부(105)는, 이 오차 신호를 이용하여, 계수 갱신 동작을 실행한다(스텝 S807).
그 후, 계수 갱신부(105)는, 금회의 계수 갱신 처리를 종료한다.
이상의 제어 동작에 기초하여, 제2 실시 형태에서는, 제1 실시 형태에서의 효과 외에, 소전력 송신 시에서 레퍼런스로 되는 대전력 송신용의 구속 정보를 적절하게 갱신하는 것이 가능하게 된다.
전술한 제2 실시 형태에서, 도 9에 도시된 바와 같이, 송신 신호(901)의 전력값이 소정값을 초과한 경우에서, 또한 대역외 복사 전력이 작은 경우에, 이하의 구성을 취하는 것이 가능하다. 즉, 도 9의 참조 부호 902로 표시되는 바와 같이, 전력 구간이 복수로 분할되고, 각 전력 구간마다 구별되어 구속 정보(피드백 신호와 왜곡 보상 신호)가 메모리(110 및 111)에 기억되도록 구성되어도 된다. 이 경우, 데이터 절환 제어부(106)는, 현재의 전력 구간에 대응하는 구속 정보를 셀렉터(109 및 110)에 선택 출력시킨다.
도 10은 멱급수를 이용한 프리디스토션 방식에 의한 왜곡 보상 장치의 제3 실시 형태의 구성도이다. 도 1에 도시되는 제1 실시 형태의 경우와 동일한 처리를 실행하는 부분에는, 도 1의 경우와 동일한 번호가 붙여져 있다.
도 10의 구성이 도 1의 구성과 상이한 부분은, 오차 연산부(104)로부터 출력되는 오차 신호의 전력을 측정하는 오차 전력 측정부(1001)가 설치되어 있는 점이다. 전술한 제2 실시 형태에서는, 전력 변환부(107)가 대전력의 송신 신호의 입력을 검출하고, 또한 대역외 복사 전력 측정부(701)가 소정값 이하의 대역외 복사 전력을 측정한 경우에, 데이터 보존 제어부(112)가, 메모리(110 및 111) 내의 구속 정보를 갱신한다. 이에 대하여, 제3 실시 형태에서는, 전력 변환부(107)가 대전력의 송신 신호의 입력을 검출하고, 또한 오차 전력 측정부(1001)가 소정값 이하의 오차 전력을 측정한 경우에, 데이터 보존 제어부(112)가, 메모리(110 및 111) 내의 구속 정보를 갱신한다.
즉, 제2 실시 형태에서의 대역외 복사 전력 측정부(701)가 오차 전력 측정부(1001)로 치환된 구성을 갖는다.
제3 실시 형태의 동작은, 대역외 복사 전력 측정부(701)가 오차 전력 측정부(1001)로 치환된 것 이외는, 제2 실시 형태의 경우와 마찬가지이다. 이 경우, 오차 전력 측정부(1001)의 구성은, 대역외 복사 전력 측정부(701)의 구성보다도 단순한 구성으로 할 수 있다.
개시하는 기술은, 디지털 무선 기지국 등에서의 디지털 무선 송신 설비 등에 이용할 수 있다.
101 : 왜곡 보상부
102, 103, 1102, 1104 : 프리디스토션 신호 생성부
104, 1105 : 오차 연산부
105, 1106 : 계수 갱신부
106 : 데이터 절환 제어부
107 : 전력 변환부
108, 109 : 셀렉터
110, 111 : 메모리
112 : 데이터 보존 제어부
113, 1107 : 직교 변조기
114, 118, 1108, 1112 : 로컬 발진기
115, 1109 : 전력 증폭기
116, 1110 : 커플러
117, 1111 : 다운 컨버터
119, 1113 : 복조기
701 : 대역외 복사 전력 측정부
1001 : 오차 전력 측정부

Claims (6)

  1. 송신 신호에 대하여 급수 연산 처리에 의한 왜곡 보상 처리를 실행하는 왜곡 보상 신호 생성부와, 그 왜곡 보상 신호 생성부로부터 출력되는 왜곡 보상 신호에 전력 증폭 처리를 행하여 출력되는 전력 증폭 출력의 피드백 신호와 그 왜곡 보상 신호를 비교하여, 상기 급수 연산 처리에 이용되는 급수 연산 계수조를 갱신하는 계수 갱신부를 포함하는 왜곡 보상 장치로서,
    소정의 전력값의 송신 신호에 대한 상기 왜곡 보상 신호와 상기 전력 증폭 출력의 피드백 신호를 구속 정보로서 기억하는 구속 정보 메모리부와,
    상기 송신 신호의 전력값에 따라서, 상기 구속 정보 메모리부로부터 그 전력값과 상위하는 전력값에 대응하는 구속 정보를 읽어내어, 상기 계수 갱신부가 상기 급수 연산 계수조를 갱신할 때에 그 구속 정보를 이용하도록 제어하는 구속 정보 제어부
    를 포함하는 것을 특징으로 하는 왜곡 보상 장치.
  2. 송신 신호에 대하여 급수 연산 처리에 의한 왜곡 보상 처리를 실행하는 왜곡 보상 신호 생성부를 포함하고, 그 왜곡 보상 신호 생성부로부터 출력되는 왜곡 보상 신호에 전력 증폭 처리를 행하여 출력되는 전력 증폭 출력의 피드백 신호와 그 왜곡 보상 신호를 비교하여, 상기 급수 연산 처리에 이용되는 급수 연산 계수조를 갱신하는 왜곡 보상 장치로서,
    상기 전력 증폭 출력의 피드백 신호에 대하여 상기 급수 연산 처리에 의한 왜곡 보상 처리를 실행하는 상기 왜곡 보상 신호 생성부와는 상이한 제2 왜곡 보상 신호 생성부와,
    상기 제2 왜곡 보상 신호 생성부로부터 출력되는 제2 왜곡 보상 신호와 상기 왜곡 보상 신호 생성부로부터 출력되는 왜곡 보상 신호의 오차를 연산하는 오차 연산부와,
    상기 오차 연산부가 출력하는 오차에 따라서, 상기 왜곡 보상 신호 생성부 및 상기 제2 왜곡 보상 신호 생성부에서의 각 급수 연산 처리에 이용되는 각 급수 연산 계수조를 갱신하는 계수 갱신부와,
    소정의 전력값의 송신 신호에 대한 상기 왜곡 보상 신호와 상기 전력 증폭 출력의 피드백 신호를 구속 정보로서 기억하는 구속 정보 메모리부와,
    상기 송신 신호의 전력값에 따라서, 상기 구속 정보 메모리부로부터 그 전력값과 상위하는 전력값에 대응하는 구속 정보를 읽어내고, 그 구속 정보에 포함되는 피드백 신호를 상기 제2 왜곡 보상 신호 생성부에 입력시키고, 그 구속 정보에 포함되는 왜곡 보상 신호를 상기 오차 연산부에 입력시키고, 그 결과 상기 오차 연산 부로부터 출력되는 오차에 기초하여 상기 계수 갱신부를 동작시키는 구속 정보 제어부
    를 포함하는 것을 특징으로 하는 왜곡 보상 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 구속 정보 메모리부는, 상기 송신 신호의 전력값이 소정값 이상일 때의 상기 왜곡 보상 신호와 상기 전력 증폭 출력의 피드백 신호를, 상기 구속 정보로서 기억하고,
    상기 구속 정보 제어부는, 상기 송신 신호의 전력값이 그 소정값 미만일 때, 상기 구속 정보 메모리부로부터 상기 구속 정보를 읽어내어 상기 계수 갱신부에 제공하는 것을 특징으로 하는 왜곡 보상 장치.
  4. 제1항 또는 제2항에 있어서,
    상기 구속 정보 메모리부는, 상기 송신 신호의 전력 범위를 소정수로 분할한 각 부분 전력 범위마다, 상기 송신 신호의 전력값이 각 부분 전력 범위에 포함될 때의 상기 왜곡 보상 신호와 상기 전력 증폭 출력의 피드백 신호를, 상기 구속 정보로서 각각 기억하고,
    상기 구속 정보 제어부는, 상기 송신 신호의 전력값이 소정값 미만일 때, 상기 구속 정보 메모리부로부터 그 소정값 이상의 각 부분 전력 범위의 상기 구속 정보를 읽어내어 상기 계수 갱신부에 제공하는 것을 특징으로 하는 왜곡 보상 장치.
  5. 제1항 또는 제2항에 있어서,
    상기 전력 증폭 출력의 대역외 전력값이 소정값 미만일 때, 또는 상기 전력 증폭 출력의 피드백 신호로부터 생성되는 제2 왜곡 보상 신호와 상기 왜곡 보상 신호의 오차가 소정값 미만일 때에, 상기 구속 정보 메모리부 내의 구속 정보를 갱신하는 구속 정보 갱신부를 더 포함하는 것을 특징으로 하는 왜곡 보상 장치.
  6. 송신 신호에 대하여 급수 연산 처리에 의한 왜곡 보상 처리를 실행하는 왜곡 보상 신호 생성 스텝과, 그 왜곡 보상 신호 생성 스텝에서 출력되는 왜곡 보상 신호의 출력에 전력 증폭 처리를 행하여 출력되는 전력 증폭 신호의 피드백 신호와 상기 왜곡 보상 신호를 비교하여, 상기 급수 연산 처리에 이용되는 급수 연산 계수조를 갱신하는 계수 갱신 스텝을 포함하는 왜곡 보상 방법으로서,
    소정의 전력값의 송신 신호에 대한 상기 왜곡 보상 신호와 상기 전력 증폭 신호의 피드백 신호를 구속 정보로서 기억하는 구속 정보 메모리 스텝과,
    상기 송신 신호의 전력값에 따라서, 상기 기억한 구속 정보로부터 그 전력값과 상위하는 전력값에 대응하는 구속 정보를 읽어내어, 상기 계수 갱신 스텝에서 상기 급수 연산 계수조를 갱신할 때에 그 구속 정보를 이용하도록 제어하는 구속 정보 제어 스텝
    을 포함하는 것을 특징으로 하는 왜곡 보상 방법.
KR1020100017784A 2009-03-02 2010-02-26 왜곡 보상 장치 및 방법 KR101129143B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-047911 2009-03-02
JP2009047911A JP5338378B2 (ja) 2009-03-02 2009-03-02 歪補償装置及び方法

Publications (2)

Publication Number Publication Date
KR20100099060A true KR20100099060A (ko) 2010-09-10
KR101129143B1 KR101129143B1 (ko) 2012-03-27

Family

ID=42269336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100017784A KR101129143B1 (ko) 2009-03-02 2010-02-26 왜곡 보상 장치 및 방법

Country Status (5)

Country Link
US (1) US8571495B2 (ko)
EP (1) EP2226984A3 (ko)
JP (1) JP5338378B2 (ko)
KR (1) KR101129143B1 (ko)
CN (1) CN101902418B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107967B (zh) * 2013-01-25 2016-02-03 大唐移动通信设备有限公司 一种预失真系数的更新方法和系统
US9379744B2 (en) 2014-09-16 2016-06-28 Honeywell International Inc. System and method for digital predistortion
US9509350B1 (en) 2015-06-11 2016-11-29 Infineon Technologies Ag Devices and methods for adaptive crest factor reduction in dynamic predistortion
CN108988935B (zh) * 2018-08-21 2020-09-25 清华大学 非线性功放约束下的星地协同信号传输方法及装置
US11799710B2 (en) * 2020-12-10 2023-10-24 Qualcomm Incorporated Techniques for signaling a source of dominant noise at a user equipment

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903823A (en) * 1995-09-19 1999-05-11 Fujitsu Limited Radio apparatus with distortion compensating function
JP3451947B2 (ja) * 1998-07-03 2003-09-29 住友電気工業株式会社 Ｏｆｄｍ変調器
WO2001008319A1 (fr) 1999-07-28 2001-02-01 Fujitsu Limited Dispositif radio avec compensation de distorsion
US6246286B1 (en) * 1999-10-26 2001-06-12 Telefonaktiebolaget Lm Ericsson Adaptive linearization of power amplifiers
JP4183364B2 (ja) 1999-12-28 2008-11-19 富士通株式会社 歪補償装置
JP4014343B2 (ja) * 1999-12-28 2007-11-28 富士通株式会社 歪補償装置
JP4015455B2 (ja) * 2002-03-29 2007-11-28 富士通株式会社 歪補償装置
JP4071526B2 (ja) 2002-04-10 2008-04-02 松下電器産業株式会社 非線形歪補償装置および送信装置
JP3872726B2 (ja) * 2002-06-12 2007-01-24 富士通株式会社 送信増幅器
US7289773B2 (en) * 2003-01-23 2007-10-30 Powerwave Technologies, Inc. Digital transmitter system employing self-generating predistortion parameter lists and adaptive controller
JP4255361B2 (ja) 2003-11-07 2009-04-15 富士通株式会社 歪み補償増幅器
JP4255849B2 (ja) 2004-01-29 2009-04-15 株式会社エヌ・ティ・ティ・ドコモ べき級数型ディジタルプリディストータ
JP4505238B2 (ja) 2004-02-25 2010-07-21 株式会社日立国際電気 歪補償回路
JP4574471B2 (ja) * 2004-09-17 2010-11-04 株式会社日立国際電気 歪補償直交変調器及び無線送信機
US7514996B2 (en) 2004-09-21 2009-04-07 Hitachi Kokusai Electric Inc. Distortion compensation amplifying apparatus
JP4619827B2 (ja) * 2005-03-07 2011-01-26 富士通株式会社 歪補償装置
JP4786644B2 (ja) * 2005-03-09 2011-10-05 富士通株式会社 歪補償装置
JP4308163B2 (ja) * 2005-03-22 2009-08-05 富士通株式会社 歪補償装置
JP4701024B2 (ja) 2005-07-07 2011-06-15 株式会社日立国際電気 プリディストーション歪補償付き増幅器
JP4933940B2 (ja) * 2007-04-02 2012-05-16 株式会社日立国際電気 電力増幅装置

Also Published As

Publication number Publication date
EP2226984A2 (en) 2010-09-08
EP2226984A3 (en) 2012-10-17
JP2010206370A (ja) 2010-09-16
US8571495B2 (en) 2013-10-29
US20100219889A1 (en) 2010-09-02
JP5338378B2 (ja) 2013-11-13
KR101129143B1 (ko) 2012-03-27
CN101902418B (zh) 2013-08-07
CN101902418A (zh) 2010-12-01

Similar Documents

Publication Publication Date Title
US7742748B2 (en) Signal predistortion in radio transmitter
KR101067099B1 (ko) 왜곡 보상 장치 및 방법
US7418056B2 (en) Digital predistorter using power series model
JP5811929B2 (ja) 無線装置、歪補償方法、及び歪補償プログラム
KR101129143B1 (ko) 왜곡 보상 장치 및 방법
KR101101596B1 (ko) 왜곡 보상 장치 및 방법
JP2009273110A (ja) ポーラ変調送信装置及びポーラ変調送信方法
JP2008078702A (ja) 増幅器故障検出装置
JP2009177668A (ja) 歪補償装置及びこれを備えた電力増幅装置
KR20090020659A (ko) 왜곡 보상 장치. 증폭 장치, 송신기 및 왜곡 보상 방법
JPWO2009016686A1 (ja) 歪補償装置および方法
JP4641715B2 (ja) 歪補償装置及び無線基地局
JP4230272B2 (ja) 歪補償装置
US7848455B2 (en) Transmission circuit comprising multistage amplifier, and communication device
KR101244548B1 (ko) 송신 장치 및 조정값 측정 방법
KR20130063774A (ko) 디지털 전치 왜곡 장치 그리고 그것의 전치 왜곡 방법
JP5228723B2 (ja) 歪補償装置及び方法
JP2007221613A (ja) 歪補償方法および装置
EP2367283B1 (en) Radio apparatus, distortion correction device, and distortion correction method
JP4784777B2 (ja) プリディストーション方式歪補償装置
US11424774B2 (en) Wireless communication apparatus and coefficient updating method
JP6190635B2 (ja) プリディストータ、プリディストータの制御方法
JP4123225B2 (ja) 歪補償増幅器
JP5464112B2 (ja) 非線形歪補償増幅装置及び非線形歪補償方法
JP2013012912A (ja) 利得制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee