KR20130063774A - 디지털 전치 왜곡 장치 그리고 그것의 전치 왜곡 방법 - Google Patents

디지털 전치 왜곡 장치 그리고 그것의 전치 왜곡 방법 Download PDF

Info

Publication number
KR20130063774A
KR20130063774A KR1020110130319A KR20110130319A KR20130063774A KR 20130063774 A KR20130063774 A KR 20130063774A KR 1020110130319 A KR1020110130319 A KR 1020110130319A KR 20110130319 A KR20110130319 A KR 20110130319A KR 20130063774 A KR20130063774 A KR 20130063774A
Authority
KR
South Korea
Prior art keywords
value
predistortion
input
lookup table
function
Prior art date
Application number
KR1020110130319A
Other languages
English (en)
Inventor
오정훈
김준형
정재호
정현규
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020110130319A priority Critical patent/KR20130063774A/ko
Priority to US13/560,040 priority patent/US20130147538A1/en
Publication of KR20130063774A publication Critical patent/KR20130063774A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up
    • G06F1/0307—Logarithmic or exponential functions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
    • H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3212—Using a control circuit to adjust amplitude and phase of a signal in a signal path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 실시 예에 따른 전력 증폭기의 비선형성을 보상하기 위한 디지털 전치 왜곡 장치는, 입력 신호에 각각 인접한 제 1 입력값과 제 2 입력값, 그리고 상기 제 1 입력값에 대응하는 제 1 왜곡값과 상기 제 2 입력값에 대응하는 제 2 왜곡값을 출력하는 전치 보상 룩업 테이블, 그리고 상기 제 1 내지 제 2 입력값, 그리고 상기 제 1 내지 제 2 왜곡값을 참조하여 전치 왜곡 함수를 생성하고, 상기 전치 왜곡 함수로부터 상기 입력 신호에 대응하는 전치 왜곡값을 생성하는 함수 발생기를 포함한다.

Description

디지털 전치 왜곡 장치 그리고 그것의 전치 왜곡 방법{DIGITAL PRE-DISTORTION DEVICE AND PRE-DISTORTION METHOD THEREOF}
본 발명은 통신 시스템에 관한 것으로, 좀더 구체적으로는 전력 증폭기의 비선형성을 보상하기 위한 디지털 전치 왜곡 장치 및 그것의 전치 왜곡 방법에 관한 것이다.
통신 시스템에서는 채널에서 감쇄 및 수신단에서의 용이한 수신을 위해서 송신 신호의 전력이 증폭되어 전송된다. 송신 신호의 전력 증폭은 전력 증폭기(Power Amplifier)에 의해서 수행된다. 하지만, 일반적으로 전력 증폭기는 비선형성(Non-linearity)을 가진다. 높은 증폭 효율을 위해서 전력 증폭기의 비선형성이 충분히 보상되어야 한다. 이러한 전력 증폭기의 비선형성을 보상하기 위한 방법 중 하나가 디지털 전치 왜곡(Digital Pre-Distortion: 이하, DPD)이다. 디지털 전치 왜곡(DPD)은 전력 증폭기의 비선형성을 보상하기 위해 전력 증폭기로 입력되는 신호를 미리 왜곡시키는 방식이다. 미리 왜곡된 신호가 전력 증폭기에 의해서 증폭되면, 결과적으로는 송신 신호는 선형에 가까운 응답 특성을 가지게 된다.
디지털 전치 왜곡 처리를 구현하기 위한 구체적인 예로서, 입력 신호의 진폭에 따라 전치 왜곡된 출력값을 제공하는 룩업 테이블 방식이 있다. 이러한 룩업 테이블 방식의 디지털 전치 왜곡을 위해서는 입력되는 신호의 이산값에 1:1 대응하는 전치 왜곡된 출력값이 룩업 테이블로서 구성되어야 한다. 이러한 전치 왜곡 방식에서는 입력 신호의 레벨이 세분화될수록 출력되는 전치 왜곡된 출력값의 정밀도(또는, 해상도)는 높아지게 된다. 높은 정밀도 전치 왜곡된 출력값에 따라 전력 증폭기의 비선형성에 대한 보상 효율은 증가될 것이다. 하지만, 높은 선형성을 제공하기 위해서 룩업 테이블의 사이즈를 증가시키면, 소요되는 메모리의 크기가 증가하고, 룩업 테이블의 갱신에 소요되는 시간이 증가하게 될 것이다.
따라서, 하드웨어 자원을 적게 소모하면서도 높은 비선형 보상 특성을 가지는 디지털 전치 왜곡 장치 및 방법에 대한 기술이 절실한 실정이다.
본 발명은 상술한 문제점들을 해결하기 위하여 하드웨어 자원을 적게 소모하면서도 높은 선형성을 제공하는 디지털 전치 왜곡 장치 및 디지털 전치 왜곡 방법을 제공하는데 있다.
본 발명의 실시 예에 따른 전력 증폭기의 비선형성을 보상하기 위한 디지털 전치 왜곡 장치는, 입력 신호에 각각 인접한 제 1 입력값과 제 2 입력값, 그리고 상기 제 1 입력값에 대응하는 제 1 왜곡값과 상기 제 2 입력값에 대응하는 제 2 왜곡값을 출력하는 전치 보상 룩업 테이블, 그리고 상기 제 1 내지 제 2 입력값, 그리고 상기 제 1 내지 제 2 왜곡값을 참조하여 전치 왜곡 함수를 생성하고, 상기 전치 왜곡 함수로부터 상기 입력 신호에 대응하는 전치 왜곡값을 생성하는 함수 발생기를 포함한다.
본 발명의 실시 예에 따른 전력 증폭기의 비선형성을 보상하기 위한 디지털 전치 왜곡 방법은, 입력 신호의 레벨과 동일한 입력값이 전치 보상 룩업 테이블에 존재하는지 검출하는 단계, 상기 입력 신호의 레벨과 동일한 입력값이 상기 전치 보상 룩업 테이블에 존재하지 않는 경우, 상기 입력 신호의 레벨의 근사값인 제 1 입력값과 제 2 입력값, 그리고 상기 제 1 입력값에 대응하는 제 1 왜곡값과 상기 제 2 입력값에 대응하는 제 2 왜곡값을 출력하는 단계, 상기 제 1 입력값, 상기 제 1 왜곡값이 구성하는 제 1 좌표점과, 상기 제 2 입력값과 상기 제 2 왜곡값이 구성하는 제 2 좌표점을 연결하는 전치 왜곡 함수를 생성하는 단계, 그리고 상기 전치 왜곡 함수 상에서 상기 입력 신호의 레벨에 대응하는 전치 왜곡값을 계산하는 단계를 포함한다.
본 발명의 실시 예에 따르면, 하드웨어 자원을 적게 소모하면서도 높은 선형성을 제공할 수 있는 룩업 테이블 방식의 디지털 전치 왜곡 장치 및 그것을 포함하는 송신 시스템을 제공할 수 있다.
도 1은 전치 왜곡 장치를 간략히 보여주는 블록도이다.
도 2는 본 발명의 실시 예에 따른 디지털 전치 왜곡 장치를 포함하는 송신기를 보여주는 블록도이다.
도 3은 도 2의 선형화 과정을 간략히 보여주기 위한 그래프이다.
도 4는 도 2의 디지털 전치 왜곡 처리부의 예시적인 동작을 보여주는 블록도이다.
도 5는 도 2의 디지털 전치 왜곡 처리부의 다른 예시적인 동작을 보여주는 블록도이다.
도 6은 본 발명의 함수 발생기의 특징을 보여주는 그래프이다.
도 7은 본 발명의 전치 왜곡 방법을 간략히 보여주는 순서도이다.
앞의 일반적인 설명 및 다음의 상세한 설명들은 모두 청구된 발명의 부가적인 설명을 제공하기 위한 예시적인 것이다. 그러므로 본 발명은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해 질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 부분이 어떤 구성요소를 포함한다고 언급되는 경우에, 이는 그 외의 다른 구성요소를 더 포함할 수도 있다는 것을 의미한다. 또한, 여기에서 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 전치 왜곡을 사용하는 송신기의 구조를 간략히 보여주는 블록도이다. 도 1을 참조하면, 송신기는 전치 왜곡부(10)와 전력 증폭기(20), 그리고 안테나(30)를 포함한다.
전치 왜곡부(10)는 입력 신호(Xn)를 전력 증폭기(20)의 역전달함수에 해당하는 응답 특성을 제공하도록 처리한다. 즉, 전치 왜곡부(10)는 전력 증폭기(20)에 의해서 왜곡될 신호를 미리 역전달함수를 곱하여 전치 왜곡된 출력 신호(Yn)로 성형한다.
전력 증폭기(20)는 전치 왜곡된 출력 신호(Yn)를 증폭하여 안테나(30)로 전달하게 될 것이다. 그러면, 전력 증폭기(20)가 가진 왜곡 특성은 전치 왜곡된 출력 신호(Yn)에 반영된다. 결과적으로 전력 증폭기(20)에서 출력되는 신호 S(t)는 입력 신호(Xn)에 대해서 선형성을 가지게 될 것이다.
본 발명의 전치 왜곡부(10)는 룩업 테이블 방식으로 입력 신호(Xn)에 대한 전치 왜곡을 위한 이득값을 제공할 수 있다. 따라서, 고속으로 입력 신호(Xn)에 대한 전치 왜곡을 위한 이득값을 제공할 수 있다. 더불어, 전치 왜곡부(10)는 입력 신호(Xn)의 레벨에 정확히 매칭되는 값이 룩업 테이블에 존재하지 않는 경우에는 입력 신호(Xn)에 대응하는 최적의 전치 왜곡 함수를 계산하여 정확한 전치 왜곡 특성을 제공할 수 있다.
도 2는 본 발명의 디지털 전치 왜곡 장치를 포함하는 송신기를 보여주는 블록도이다. 도 2를 참조하면, 본 발명의 송신기(100)는 전치 보상 룩업 테이블(110), 함수 발생기(120), 전치 왜곡 제어부(130), DAC(140), 전력 증폭기(150), 안테나(160), 그리고 ADC(170)를 포함한다. 여기서, 전치 보상 룩업 테이블(110), 함수 발생기(120), 전치 왜곡 제어부(130)는 디지털 전치 왜곡(DPD) 처리부를 구성한다.
전치 보상 룩업 테이블(110)은 입력 신호(Xn)의 레벨에 따라 전력 증폭기(140)의 전달 특성의 역함수가 적용된 출력 값을 제공한다. 즉, 전치 보상 룩업 테이블(110)은 입력 신호(Xn)를 이산적으로 전치 왜곡한 출력값을 제공한다. 이러한 동작을 위해서 전치 보상 룩업 테이블(110)은 입력 신호(Xn)의 레벨을 이산적인 값으로 양자화한다. 이산적인 값으로 검출된 입력 신호(Xn)의 레벨에 대응하는 전치 왜곡값은 함수 발생기(120)에 전달된다. 하지만, 경우에는 양자화된 입력 신호(Xn)의 레벨은 연속적인 값이 아니기 때문에 룩업 테이블로 구성하기 위해서는 이산화 과정에서 감수해야 할 에러가 존재할 수밖에 없다. 예를 들면, 입력 신호(Xn)의 레벨에 정확히 대응하는 전치 왜곡값을 모두 룩업 테이블의 리스트에 구비하기 위해서는 방대한 양의 메모리가 필요하다. 따라서, 룩업 테이블 상에서 존재하지 않는 입력 신호(Xn)에 대해서는 근사된 전치 왜곡값으로 출력할 수밖에 없으며, 소정의 에러는 불가피하다.
하지만, 본 발명의 전치 보상 룩업 테이블(110)은 룩업 테이블의 메모리 상에 존재하지 않는 입력 신호(Xn)의 레벨에 대해서는 입력 신호(Xn)에 근사한 적어도 두 개의 입력값(Xi, Xi+1)과 대응하는 전치 왜곡값(Yi, Yi+1)을 제공한다. 여기서, 입력값들(Xi, Xi+1)은 룩업 테이블에 존재하는 입력 신호(Xn)의 근사값들이다. 물론, 입력 신호(Xn)에 정확히 일치하는 입력 레벨(Xi, i=n)이 존재하는 경우에는 대응하는 전치 왜곡값(Yn)이 출력될 것이다. 그리고 전치 보상 룩업 테이블(110)은 DPD 제어부(130)에 의해서 지속적으로 갱신된다.
함수 발생기(120)는 전치 보상 룩업 테이블(110)로부터 제공되는 전치 왜곡값(Yn) 또는 두 쌍의 입출력 (Xi, Yi)와 (Xi+1, Yi+1)를 참조하여 정확도 높은 전치 왜곡값(Yn)을 제공한다. 만일, 전치 보상 룩업 테이블(110)로부터 하나의 전치 왜곡값(Yn)이 제공되면, 함수 발생기(120)의 맵핑은 생략되고, 전치 왜곡값(Yn)은 DAC(140)에 바이패스(Bypass) 될 것이다. 하지만, 함수 발생기(120)는 전치 보상 룩업 테이블(110)로부터 두 쌍의 입출력 (Xi, Yi), (Xi+1, Yi+1)이 제공되면, 전력 증폭기(150)의 전치 왜곡 함수를 두 쌍의 입출력 (Xi, Yi), (Xi+1, Yi+1)를 참조하여 생성한다. 그리고 생성된 전치 왜곡 함수를 참조하여, 함수 발생기(120)는 입력 신호(Xn)에 대한 정확한 전치 왜곡값(Yn)을 맵핑하여 출력할 수 있다.
DPD 제어부(130)는 함수 발생기(120)에 의해서 출력되는 전치 왜곡값(Yn)과 전력 증폭기(150)로부터 ADC(170)를 경유하여 피드백되는 피드백 신호(Zn)를 참조하여 적응적으로 전치 보상 룩업 테이블(110)을 업데이트한다. 여기서, 구체적으로 도시되지는 않았지만, 피드백 신호(Zn)는 전력 증폭기(150)의 출력단에서 감쇄되어 DPD 제어부(130)에 의해서 처리 가능한 레벨로 변경될 것이다. 그리고 전치 왜곡값(Yn)은 피드백 신호(Zn)와의 동기를 위해서 특정 시간 지연될 수 있다. DPD 제어부(130)는 전치 왜곡값(Yn)과 피드백 신호(Zn)를 비교하여 지속적으로 에러를 검출한다. 그리고 DPD 제어부(130)는 검출된 에러를 감소시키는 방향으로 전치 보상 룩업 테이블(110)을 업데이트할 것이다.
DAC(140)는 DPD 처리부(110, 120, 130)에 의해서 출력되는 입력 신호(Xn)에 대한 전치 왜곡값(Yn)을 아날로그 신호로 변환한다. 구체적으로 도시되지는 않았지만, 아날로그 신호로 변환된 전치 왜곡값(Yn)은 다양한 변조 방식에 의해서 RF 대역으로 상향 전환될 수 있다. 그리고 상향 전환된 전치 왜곡값(Yn)은 전력 증폭기(150)에 입력된다.
전력 증폭기(150)는 DAC(140)로부터 제공되는 신호의 전력을 증폭하여 안테나(160)로 제공한다. 전력 증폭기(150)는 상향 변환된 신호를 안테나(160)를 통해서 무선 방사가 가능한 레벨로 증폭한다. 전력 증폭기(150)는 입력 신호에 대비한 출력 신호의 선형화 범위에 따라 다양한 급(Class)으로 구분될 수 있다. 예를 들면, 최근에 차세대 이동통신 기지국용으로 주목받고 있는 S급(Class-S) 전력 증폭기로 제공될 수도 있을 것이다.
ADC(170)는 전력 증폭기(150)의 출력을 DPD 제어부(130)로 피드백시키기 위한 구성이다. 즉, RF 대역의 전력 증폭기(150)의 출력 신호는 전치 왜곡값(Yn)과의 비교를 위해서 ADC(170) 및 감쇄기(미도시됨) 등으로 처리될 수 있다. ADC(170)에 이해서 디지털 신호로 변환된 피드백 신호(Zn)는 DPD 제어부(130)로 전달된다.
이상에서 설명된 본 발명의 전치 왜곡 처리부를 포함하는 송신기에 따르면, 메모리 자원과 같은 하드웨어 자원의 추가없이도 전치 왜곡의 정밀도를 높일 수 있다. 따라서, 입력 신호(Xn)에 대한 전력 증폭기(150)에서 출력되는 신호의 선형성이 획기적으로 높아질 수 있다.
도 3은 본 발명의 효과를 간략히 보여주는 그래프이다. 도 3을 참조하면, 직각 좌표계에 예시적으로 도시한 각 구성들의 전달함수가 도시되어 있다.
먼저, 그래프 (a)에는 DPD 처리부(110, 120, 130)에서의 제공되는 입력 신호대 출력 신호의 전달 함수가 도시되어 있다. 즉, 전치 보상 룩업 테이블(110)과 함수 발생기(120)에 의해서 제공되는 입력 신호(Xn)와 전치 왜곡값(Yn) 사이의 전달 특성이 (a)에 예시적으로 나타나 있다.
그리고 그래프 (b)에는 전력 증폭기(150)의 입력 신호대 출력 신호의 전달 특성이 도시되어 있다. 일반적으로 전력 증폭기(150)의 비선형성은 입력 신호의 레벨에 대해서 또는 주파수 대역에 따라서도 발생할 수 있다. 도시된 그래프 (b)에는 입력 신호의 레벨에 대한 비선형성을 예시적으로 보여주고 있다.
그래프 (c)에는 전치 왜곡에 의해서 전력 증폭기(150)의 비선형성이 보상되는 형태를 보여준다. 결국, 전치 왜곡에 의해서 전력 증폭기(150)에 의해서 불가피하게 발생하는 비선형성이 상당히 개선됨을 알 수 있다. 본 발명의 DPD 처리부(110, 120, 130)에 의한 전치 왜곡 방식을 사용하면, 전치 보상 룩업 테이블(110)의 사이즈 증가없이도 에러가 최소화된 전치 왜곡값(Yn)의 제공이 가능하다. 따라서, 저비용으로도 높은 선형성을 가지는 송신기(100, 도 2 참조)의 구현이 가능하다.
도 4는 도 2의 DPD 처리부의 동작을 간략히 보여주는 블록도이다. 도 4를 참조하면, 입력 신호(Xn)의 레벨과 전치 보상 룩업 테이블(110)의 리스트에 일치값이 존재하는 경우를 보여준다.
전치 보상 룩업 테이블(110)은 입력 신호(Xn, n=i)의 레벨에 따라 전력 증폭기(140)의 전달 특성을 보상하기 위한 전치 왜곡값(Yi)을 제공한다. 즉, 전치 보상 룩업 테이블(110)은 입력 신호(Xi)를 전치 왜곡 처리된 전치 왜곡값(Yi)에 맵핑시킨다. 입력 신호에 대한 출력 신호의 제공이 룩업 테이블 방식으로 구성된다는 것은 어느 정도의 양자화 에러를 감수해야 함을 의미한다. 하지만, 입력된 신호(Xi)에 정확히 매칭되는 테이블 값(Yi)이 존재하는 경우에는 고속으로 전치 왜곡값(Yi)의 제공이 가능하다.
함수 발생기(120)는 입력된 신호(Xi)에 정확히 매칭되는 테이블 값(Yi)을 전치 보상 룩업 테이블(110)로부터 제공받는 경우, 전달된 전치 왜곡값(Yn)에 대한 별도의 연산 처리없이 바이패스 시킨다.
도 5는 도 2의 DPD 처리부의 다른 동작을 간략히 보여주는 블록도이다. 도 5를 참조하면, 입력 신호(Xn)의 레벨과 전치 보상 룩업 테이블(110)의 리스트에 일치값이 존재하지 않는 경우의 전치 보상 룩업 테이블(110)의 입출력 관계를 보여준다.
전치 보상 룩업 테이블(110)은 입력 신호(Xn, i<n<i+1)의 레벨에 따라 전력 증폭기(140)의 비선형성을 보상하기 위한 전치 왜곡값(Yn)을 제공해야 한다. 하지만, 룩업 테이블(110)의 메모리가 제한된 이상, 입력 신호(Xn)에 대응하는 모든 전치 왜곡값(Yn)을 테이블에서 제공할 수는 없다. 입력 신호(Xn)에 대응하는 전치 왜곡값(Yn)으로 테이블 상에 존재하는 근사값이 제공될 수는 있을 것이다. 그러나, 이 경우에는 전치 왜곡에 있어서 상대적으로 큰 에러를 감수해야 한다.
본 발명의 전치 보상 룩업 테이블(110)은, 입력 신호(Xn)에 대응하는 맵핑 값이 전치 보상 룩업 테이블(110)에 존재하지 않을 때에는 적어도 두 개의 입출력 쌍[(Xi, Yi), (Xi+1, Yi+1)]을 함수 발생기(120)에 제공한다. 출력되는 입력값들(Xi, Xi+1)은 룩업 테이블에 존재하는 값들 중에서 입력 신호(Xn)에 가장 인접한 크기에 대응한다. 예를 들면, 입력값(Xi)은 입력 신호(Xn)의 레벨보다 적고, 입력값(Xi+1)은 입력 신호(Xn)의 레벨보다 크다. 그리고 출력값들(Yi, Yi+1)은 각각 입력값들(Xi, Xi+1)에 맵핑되는 전치 왜곡값들이다.
함수 발생기(120)는 두 개의 입출력 쌍들[(Xi, Yi), (Xi+1, Yi+1)]을 제공받아 전력 증폭기(150, 도 2 참조)의 비선형성을 보상하기 위한 이득함수를 생성한다. 함수 발생기(120)는 입출력 쌍들[(Xi, Yi), (Xi+1, Yi+1)]을 참조하여 전력 증폭기(150)의 비선형성을 고려한 전치 왜곡 함수를 구성한다. 즉, 함수 발생기(120)는 직각 좌표계에서 입출력 쌍들[(Xi, Yi), (Xi+1, Yi+1)]을 잇는 전치 왜곡 함수를 생성한다. 전치 왜곡 함수의 형태는 전력 증폭기(150)의 비선형성의 고려될 수 있다.
룩업 테이블 상에서는 입력값들(Xi, Xi+1) 사이에는 데이터가 존재하지 않는다. 하지만, 입출력 쌍들[(Xi, Yi), (Xi+1, Yi+1)]에 의해서 생성된 전치 왜곡 함수는 입력값들(Xi, Xi+1) 사이에서 입력 신호(Xn)에 대한 연속값으로 전치 왜곡값(Yn)을 제공할 수 있다. 따라서, 전치 보상 룩업 테이블(110)의 메모리 사이즈를 충분히 확보하지 않고도 에러를 최소화할 수 있는 전치 왜곡값(Yn)의 제공이 가능하다. 함수 발생기(120)의 입출력 특성에 대해서는 후술하는 도 6에서 상세히 설명될 것이다.
이상에서 설명된 본 발명의 전치 보상 룩업 테이블(110)과 함수 발생기(120)에 따르면, 룩업 테이블을 구성하기 위한 메모리와 같은 하드웨어 자원의 추가적인 증가없이도 전력 증폭기(150)의 비선형성을 효율적으로 보상할 수 있다. 그리고, 전치 보상 룩업 테이블(110)을 구성하는 메모리 사이즈를 줄일 수 있어, 룩업 테이블의 업데이트에 소요되는 시간을 줄일 수 있다.
도 6은 본 발명의 함수 발생기의 기능을 보여주는 그래프이다. 도 6을 참조하면, 함수 발생기(120)는 전치 보상 룩업 테이블(110)에서 두 개의 입출력 쌍들[(Xi, Yi), (Xi+1, Yi+1)]이 제공되면, 전치 왜곡 함수 f(X)를 구성한다. 좀더 자세히 설명하면 다음과 같다.
함수 발생기(120)는 입력 신호(Xn)와 입출력 쌍들[(Xi, Yi), (Xi+1, Yi+1)]을 전치 보상 룩업 테이블(110)로부터 제공받는다. 함수 발생기(120)는 먼저, 입출력 쌍들[(Xi, Yi), (Xi+1, Yi+1)]이 구성하는 직각 좌표 상의 좌표점들을 잇는 함수를 생성한다. 함수 발생기(120)는 직각 좌표 상의 두 좌표들 (Xi, Yi), (Xi+1, Yi+1)을 연결하는 함수를 생성한다.
예를 들면, 함수 발생기(120)는 좌표(Xi, Yi)와 좌표(Xi+1, Yi+1)를 잇는 직선 형태의 함수를 생성할 수 있다. 이때, 직각 좌표계 상에 형성되는 전치 왜곡 함수 f(X)는 Y=aX+b로 구성될 수 있다. 이때, 기울기 a와 Y절편인 b는 좌표(Xi, Yi)와 좌표(Xi+1, Yi+1)를 함수 f(X)에 대입하면 구할 수 있다. 직선 형태의 함수 f(X)는 인용부호 (230)으로 표시되어 있다.
전치 왜곡 함수의 다른 예로, 함수 발생기(120)는 좌표(Xi, Yi)와 좌표(Xi+1, Yi+1)를 잇는 로그 함수를 생성할 수 있다. 이때, 직각 좌표계 상에 형성되는 전치 왜곡 함수 f(X)는 Y=a·log(X)+b로 구성될 수 있다. 이때, 변수들 a와 b는 좌표(Xi, Yi)와 좌표(Xi+1, Yi+1)를 함수 f(X)에 대입하면 구할 수 있다. 로그 함수 형태의 함수 f(X)는 인용부호 (210)으로 표시되어 있다.
전치 왜곡 함수의 또 다른 예로, 함수 발생기(120)는 좌표(Xi, Yi)와 좌표(Xi+1, Yi+1)를 잇는 지수 함수를 생성할 수 있다. 이때, 직각 좌표계 상에 형성되는 전치 왜곡 함수 f(X)는 Y=e(a·X)+b로 구성될 수 있다. 이때, 변수들 a와 b는 좌표(Xi, Yi)와 좌표(Xi+1, Yi+1)를 함수 f(X)에 대입하면 구할 수 있다. 로그 함수 형태의 함수 f(X)는 인용부호 (220)으로 표시되어 있다.
함수 발생기(120)에 의해서 선택될 수 있는 전치 왜곡 함수의 예는 상술한 형태 이외에도 다양한 값으로 설정될 수 있다. 게다가, 전력 증폭기(150)의 비선형성을 보다 효율적으로 보상하기 위하여 상술한 전치 왜곡 함수의 구성에서 전력 증폭기(150)의 전달 함수를 고려할 수도 있을 것이다.
도 7은 본 발명의 실시 예에 따른 전치 왜곡 방법을 보여주는 순서도이다. 도 7을 참조하면, 전치 보상 룩업 테이블(110)과 함수 발생기(120)에 의해서 적은 메모리 자원으로도 높은 정확도를 가지는 전치 왜곡값의 제공이 가능하다. 좀더 자세히 설명하면 다음과 같다.
단계 S110에서, DPD 처리부(110, 120, 130)의 전치 보상 룩업 테이블(110)은 입력 신호(Xn)를 수신한다. 도시되지는 않았지만, 연속파 형태의 아날로그 신호로 제공되는 입력 신호가 샘플링이나 양자화 과정을 경유하여 이산적인 입력 신호(Xn)로 제공될 수 있다.
단계 S120에서, 전치 보상 룩업 테이블(110)에서 입력 신호(Xn)에 대응하는 입력값(Xi)의 존재 여부가 판별된다. 입력 신호(Xn)는 연속파의 진폭을 양자화한 값이다. 따라서, 이산적인 입력값들의 맵핑 테이블로 구성되는 전치 보상 룩업 테이블(110)의 항목 중에는 입력 신호(Xn)와 매칭되는 값이 존재하지 않을 수도 있다. 만일, 전치 보상 룩업 테이블(110)에서 입력 신호(Xn)에 매칭되는 항목이 존재하지 않을 경우, 절차는 적어도 두 개의 입출력 쌍[(Xi, Yi), (Xi+1, Yi+1)]을 함수 발생기(120)에 제공하기 위한 단계 S130으로 이동한다. 반면, 전치 보상 룩업 테이블(110)에서 입력 신호(Xn)에 매칭되는 항목이 존재하는 경우, 절차는 입력 신호(Xn)에 맵핑되는 전치 왜곡값(Yn)을 출력하기 위한 단계 S160으로 이동한다.
단계 S130에서, 전치 보상 룩업 테이블(110)은 적어도 두 개의 입출력 쌍[(Xi, Yi), (Xi+1, Yi+1)]을 함수 발생기(120)에 제공한다. 여기서 입력값들(Xi, Xi+1)은 전치 보상 룩업 테이블(110)에 존재하는 값들 중에서 입력 신호(Xn)에 가장 인접한 레벨의 입력값들이다. 예를 들면, 입력값(Xi)는 입력 신호(Xn)의 레벨보다 적고, 입력값(Xi+1)은 입력 신호(Xn)의 레벨보다 크다. 그리고 출력값들(Yi, Yi+1)은 각각 입력값들(Xi, Xi+1)에 맵핑되는 전치 왜곡값들이다.
단계 S140에서, 함수 발생기(120)는 적어도 두 개의 입출력 쌍[(Xi, Yi), (Xi+1, Yi+1)]을 참조하여 함수를 생성한다. 함수 발생기(120)는 입출력 쌍들[(Xi, Yi), (Xi+1, Yi+1)]이 구성하는 좌표점들을 잇는 함수를 생성한다. 여기서, 함수는 직선 함수, 로그 함수, 지수 함수 등으로 나타낼 수 있다.
단계 S150에서, 함수 발생기(120)는 두 개의 입출력 쌍[(Xi, Yi), (Xi+1, Yi+1)]에 대응하는 2개의 좌표점을 연결하는 함수로부터, 전치 보상 룩업 테이블(110)에 존재하지 않는 전치 왜곡값(Yn)을 구할 수 있다. 따라서, 이산적인 값으로 제공되는 전치 보상 룩업 테이블(110)의 전치 왜곡값으로는 제공할 수 없는 정확도의 전치 왜곡값이 함수 발생기(120)에 의해서 제공될 수 있다.
단계 S160에서 함수 발생기(120)에서 출력된 입력 신호(Xn)에 대응하는 전치 왜곡값(Yn)은 DAC(140, 도 2 참조)를 경유하여 전력 증폭기(150)에 제공된다. 전력 증폭기(150)에 의해서 전치 왜곡된 신호(Yn)는 전력 증폭된다. 전력 증폭기(150)에 의해서 전력 증폭된 신호(Yn)는 결과적으로 전력 증폭기(150)의 비선형성이 보상된 값으로 출력될 것이다.
이상에서 설명된 본 발명의 전치 왜곡 방법에 따르면, 룩업 테이블을 구성하기 위한 메모리와 같은 하드웨어 자원의 증가없이도 전력 증폭기(150)의 비선형성을 효율적으로 보상할 수 있다. 그리고, 전치 보상 룩업 테이블(110)을 구성하는 메모리 사이즈를 줄일 수 있어, 룩업 테이블의 갱신에 소요되는 시간을 획기적으로 줄일 수 있다.
이제까지 본 발명에 대하여 그 바람직한 실시 예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시 예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
한편, 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.
10 : 전치 왜곡부
20 : 전력 증폭기
30 : 안테나
110 : 전치 보상 룩업 테이블
120 : 함수 발생기
130 : DPD 제어부
140 : DAC
150 : 전력 증폭기
160 : ADC

Claims (15)

  1. 전력 증폭기의 비선형성을 보상하기 위한 디지털 전치 왜곡 장치에 있어서:
    입력 신호에 각각 인접한 제 1 입력값과 제 2 입력값, 그리고 상기 제 1 입력값에 대응하는 제 1 왜곡값과 상기 제 2 입력값에 대응하는 제 2 왜곡값을 출력하는 전치 보상 룩업 테이블; 그리고
    상기 제 1 내지 제 2 입력값, 그리고 상기 제 1 내지 제 2 왜곡값을 참조하여 전치 왜곡 함수를 생성하고, 상기 전치 왜곡 함수로부터 상기 입력 신호에 대응하는 전치 왜곡값을 생성하는 함수 발생기를 포함하는 디지털 전치 왜곡 장치.
  2. 제 1 항에 있어서,
    상기 전치 보상 룩업 테이블은, 입력 신호의 레벨에 대응하는 입력값과, 상기 입력값에 대한 전치 왜곡값의 맵핑 테이블로 구성되며, 상기 입력 신호의 레벨과 일치하는 입력값이 존재하지 않는 경우에 상기 제 1 입력값, 상기 제 1 왜곡값, 상기 제 2 입력값, 그리고 상기 제 2 왜곡값을 출력하는 디지털 전치 왜곡 장치.
  3. 제 2 항에 있어서,
    상기 입력 신호의 레벨과 일치하는 입력값이 존재하는 경우, 상기 전치 보상 룩업 테이블은 상기 입력값에 맵핑되는 왜곡값을 상기 전치 왜곡값으로 출력하는 디지털 전치 왜곡 장치.
  4. 제 3 항에 있어서,
    상기 입력 신호의 레벨과 일치하는 입력값이 존재하는 경우, 상기 함수 발생기는 상기 전치 왜곡값을 상기 전력 증폭기에 바이패스시키는 디지털 전치 왜곡 장치.
  5. 제 1 항에 있어서,
    상기 함수 발생기는 상기 제 1 입력값, 상기 제 1 왜곡값이 구성하는 제 1 좌표점과, 상기 제 2 입력값과 상기 제 2 왜곡값이 구성하는 제 2 좌표점을 연결하는 상기 전치 왜곡 함수를 생성하는 디지털 전치 왜곡 장치.
  6. 제 5 항에 있어서,
    상기 전치 왜곡 함수는 상기 제 1 좌표점과 상기 제 2 좌표점을 연결하는 직선 함수, 지수 함수, 그리고 로그 함수들 중 적어도 하나에 대응하는 디지털 전치 왜곡 장치.
  7. 제 5 항에 있어서,
    상기 함수 발생기는 상기 전력 증폭기의 비선형성을 참조하여 상기 전치 왜곡 함수를 생성하는 디지털 전치 왜곡 장치.
  8. 제 1 항에 있어서,
    상기 전치 왜곡값과 상기 전치 왜곡값에 대한 상기 전력 증폭기의 피드백 신호를 비교하여 상기 전치 보상 룩업 테이블을 갱신하는 디지털 전치 보상 제어부를 더 포함하는 디지털 전치 왜곡 장치.
  9. 제 8 항에 있어서,
    상기 디지털 전치 보상 제어부는 상기 전치 왜곡값과 상기 피드백 신호 사이에 존재하는 에러를 감소시키는 값으로 상기 전치 보상 룩업 테이블을 갱신하는 디지털 전치 왜곡 장치.
  10. 전력 증폭기의 비선형성을 보상하기 위한 디지털 전치 왜곡 방법에 있어서:
    입력 신호의 레벨과 동일한 입력값이 전치 보상 룩업 테이블에 존재하는지 검출하는 단계;
    상기 입력 신호의 레벨과 동일한 입력값이 상기 전치 보상 룩업 테이블에 존재하지 않는 경우, 상기 입력 신호의 레벨의 근사값인 제 1 입력값과 제 2 입력값, 그리고 상기 제 1 입력값에 대응하는 제 1 왜곡값과 상기 제 2 입력값에 대응하는 제 2 왜곡값을 출력하는 단계;
    상기 제 1 입력값, 상기 제 1 왜곡값이 구성하는 제 1 좌표점과, 상기 제 2 입력값과 상기 제 2 왜곡값이 구성하는 제 2 좌표점을 연결하는 전치 왜곡 함수를 생성하는 단계; 그리고
    상기 전치 왜곡 함수 상에서 상기 입력 신호의 레벨에 대응하는 전치 왜곡값을 계산하는 단계를 포함하는 디지털 전치 왜곡 방법.
  11. 제 10 항에 있어서,
    상기 입력 신호의 레벨과 동일한 입력값이 상기 전치 보상 룩업 테이블에 존재하는 경우, 상기 전치 보상 룩업 테이블에 존재하는 상기 입력값에 대응하는 왜곡값을 상기 전치 왜곡값으로 제공하는 단계를 더 포함하는 디지털 전치 왜곡 방법.
  12. 제 10 항에 있어서,
    상기 입력 신호를 샘플링하고 양자화하여 상기 입력 신호의 레벨로 제공하는 단계를 더 포함하는 디지털 전치 왜곡 방법.
  13. 제 10 항에 있어서,
    상기 제 1 입력값은 상기 입력 신호의 레벨보다 낮고, 상기 제 2 입력값은 상기 제 2 입력값보다 높은 상기 입출력 맵핑 테이블 상에서의 입력값들인 것을 특징으로 하는 디지털 전치 왜곡 방법.
  14. 제 10 항에 있어서,
    상기 전치 왜곡값에 대한 상기 전력 증폭기의 출력을 피드백하는 단계;
    상기 피드백된 전치 왜곡값과 상기 전치 왜곡값을 비교하는 단계; 그리고
    상기 비교 결과를 참조하여 상기 전치 보상 룩업 테이블을 갱신하는 단계를 더 포함하는 디지털 전치 왜곡 방법.
  15. 제 10 항에 있어서,
    상기 전치 왜곡 함수는 상기 전력 증폭기의 비선형성을 더 고려하여 생성되는 상기 디지털 전치 왜곡 방법.
KR1020110130319A 2011-12-07 2011-12-07 디지털 전치 왜곡 장치 그리고 그것의 전치 왜곡 방법 KR20130063774A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110130319A KR20130063774A (ko) 2011-12-07 2011-12-07 디지털 전치 왜곡 장치 그리고 그것의 전치 왜곡 방법
US13/560,040 US20130147538A1 (en) 2011-12-07 2012-07-27 Digital pre-distortion device and pre-distortion method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110130319A KR20130063774A (ko) 2011-12-07 2011-12-07 디지털 전치 왜곡 장치 그리고 그것의 전치 왜곡 방법

Publications (1)

Publication Number Publication Date
KR20130063774A true KR20130063774A (ko) 2013-06-17

Family

ID=48571420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110130319A KR20130063774A (ko) 2011-12-07 2011-12-07 디지털 전치 왜곡 장치 그리고 그것의 전치 왜곡 방법

Country Status (2)

Country Link
US (1) US20130147538A1 (ko)
KR (1) KR20130063774A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180042597A (ko) * 2016-10-18 2018-04-26 연세대학교 산학협력단 광통신 시스템에서 광섬유의 분산 특성을 보상하기 위한 장치 및 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9300462B2 (en) 2013-05-18 2016-03-29 Bernd Schafferer Methods, devices, and algorithms for the linearization of nonlinear time variant systems and the synchronization of a plurality of such systems
CN104883477B (zh) * 2015-04-30 2018-05-15 北京小鸟看看科技有限公司 一种视频数据预畸变处理方法、装置及头戴显示器
US10187093B2 (en) * 2015-06-12 2019-01-22 Sony Mobile Communications Inc. Power amplification apparatus for massive MIMO base stations
EP3635874A4 (en) 2017-06-05 2020-11-18 Telefonaktiebolaget LM Ericsson (publ) METHOD AND CONTROL UNIT FOR CONTROLLING A POWER AMPLIFIER IN A RADIO TRANSMITTER AND RADIO UNIT AND RADIO DEVICE

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8385391B2 (en) * 2005-10-13 2013-02-26 Viasat, Inc. Closed-loop receiver feedback pre-distortion
JP5176692B2 (ja) * 2008-05-28 2013-04-03 日本電気株式会社 歪補償回路及び歪補償方法
US8306418B2 (en) * 2009-03-10 2012-11-06 Tyco Electronics Subsea Communications Llc Data pattern dependent distortion compensation in a coherent optical signal receiver
JP5488073B2 (ja) * 2010-03-12 2014-05-14 富士通株式会社 無線装置、歪補償装置及び歪補償方法
TWI407686B (zh) * 2010-06-11 2013-09-01 Realtek Semiconductor Corp 應用於功率放大器之補償裝置、決定功率放大器之預失真值的方法以及補償功率放大器之線性度的方法
JP5516378B2 (ja) * 2010-12-13 2014-06-11 富士通株式会社 歪補償装置、歪補償方法、及び無線装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180042597A (ko) * 2016-10-18 2018-04-26 연세대학교 산학협력단 광통신 시스템에서 광섬유의 분산 특성을 보상하기 위한 장치 및 방법

Also Published As

Publication number Publication date
US20130147538A1 (en) 2013-06-13

Similar Documents

Publication Publication Date Title
US20220115990A1 (en) Power amplifier time-delay invariant predistortion methods and apparatus
US11082013B2 (en) Method of reducing memory effect of power amplifier
US8022763B2 (en) Amplifier failure detection apparatus
KR100694788B1 (ko) 무선 통신 신호가 생성된 송신기의 진폭 및 위상 특성을기지국의 전송 전력 제어 신호 및 송신기의 알려진 증폭기특성에 응답하여 조정하는 방법 및 시스템
KR20050108024A (ko) 광대역 전력 증폭기를 위한 디지털 전치 왜곡 장치 및 방법
KR20120011281A (ko) 왜곡 보상 장치, 신호 송신 장치 및 그 방법
US8564368B1 (en) Digital Predistorter (DPD) structure based on dynamic deviation reduction (DDR)-based volterra series
US8018278B2 (en) Pre-distortion apparatus of power amplifier and method thereof
JP2013214826A (ja) 無線装置、歪補償方法、及び歪補償プログラム
KR20130063774A (ko) 디지털 전치 왜곡 장치 그리고 그것의 전치 왜곡 방법
US6937669B2 (en) Digital predistortion system for linearizing a power amplifier
KR20170054283A (ko) 아날로그 rf 전치 왜곡기 및 비선형 스플리터
US8478210B2 (en) Apparatus and method of digital predistortion for power amplifiers with dynamic nonlinearities
KR20120070047A (ko) 비선형 왜곡의 보상을 위한 전치 왜곡 장치 및 방법
KR101095183B1 (ko) 전치 왜곡 장치 및 이를 포함하는 증폭 장치, 전치 왜곡 방법
US8798197B2 (en) Distortion compensation amplifier device and distortion compensation method
JP5110165B2 (ja) 歪み補償装置
US8311493B2 (en) Radio apparatus, distortion correction device, and distortion correction method
KR20120054369A (ko) 메모리 다항식 모델을 이용하는 전치 왜곡 장치, 그것의 전치 왜곡 방법, 및 전치 왜곡 장치를 포함하는 시스템
US8538349B2 (en) Method and device for pre-distorting an exciter and predistortion exciter
KR100939882B1 (ko) 왜곡 보상 장치
KR101348275B1 (ko) 전력 증폭기의 전치 왜곡 장치와 방법
KR20120070143A (ko) 포락선 왜곡 감소 전력 증폭 장치
US20130076437A1 (en) Combined predistorter and feedforward corrector apparatus suitable for use in a transmitter
EP2846460A1 (en) Arrangement and method for radio frequency power amplification

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid