KR20100085655A - 반도체 소자의 콘택 플러그 형성 방법 - Google Patents

반도체 소자의 콘택 플러그 형성 방법 Download PDF

Info

Publication number
KR20100085655A
KR20100085655A KR1020090005066A KR20090005066A KR20100085655A KR 20100085655 A KR20100085655 A KR 20100085655A KR 1020090005066 A KR1020090005066 A KR 1020090005066A KR 20090005066 A KR20090005066 A KR 20090005066A KR 20100085655 A KR20100085655 A KR 20100085655A
Authority
KR
South Korea
Prior art keywords
film
forming
etch stop
layer
buffer
Prior art date
Application number
KR1020090005066A
Other languages
English (en)
Inventor
김정근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090005066A priority Critical patent/KR20100085655A/ko
Publication of KR20100085655A publication Critical patent/KR20100085655A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 콘택 플러그 형성 방법에 관한 것으로, 접합 영역이 형성된 반도체 기판상에 HTO(High Temperature Oxidation)막 또는 PE-TEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)막으로 버퍼막을 형성하는 단계와, 상기 버퍼막 상에 인장 응력이 있는 플라즈마 질화막(Plasma Enhanced Nitride)으로 식각 정지막을 형성하는 단계와, 상기 식각 정지막 상에 절연막을 형성하는 단계와, 상기 절연막, 상기 식각 정지막 및 상기 버퍼막을 식각하여 상기 접합 영역을 노출시키는 콘택홀을 형성하는 단계 및 상기 콘택홀을 내측벽에 금속 물질을 형성하여 콘택 플러그를 형성하는 단계를 포함하기 때문에, 리프팅이 발생하는 것을 억제할 수 있어 인접한 콘택 플러그가 브리지되는 결함을 방지할 수 있다.
인장응력, 압축응력, HTO막, PE-TEOS막, 플라즈마 질화막

Description

반도체 소자의 콘택 플러그 형성 방법{Method of forming contact plug in semiconductor device}
본 발명은 반도체 소자의 콘택 플러그 형성 방법에 관한 것으로, 특히 압축 응력을 갖는 막을 이용하는 반도체 소자의 콘택 플러그 형성 방법에 관한 것이다.
반도체 소자가 점차 고성능화되고 소형화됨에 따라 반도체 기판상에 절연막으로 구분되는 다층 구조를 형성함으로써 반도체 소자의 집적도를 향상시키고 있다. 이 경우, 반도체 기판에 형성된 접합 영역이나 게이트 전극 등은 콘택 플러그를 통하여 이들 상부의 절연막 상에 형성되는 금속 배선 등과 전기적으로 연결된다. 이러한 콘택 플러그는 반도체 기판상에 형성된 절연막에 대해 식각 공정을 실시하여 접합 영역이 노출되는 콘택홀을 형성한 뒤 콘택홀을 도전 물질로 채워서 형성한다.
통상적으로 콘택홀을 형성하고자 하는 절연막 하부에는 식각 정지막을 형성한다. 식각 정지막은 절연막과 식각 선택비가 다른 물질막으로 형성하여, 절연막을 식각하여 콘택홀 하부에 식각 정지막이 노출되었을 때 더 이상 식각이 진행되지 않도록 하여 균일한 깊이의 콘택홀을 형성할 수 있도록 한다. 또한, 절연막 하부에는 버퍼막을 형성할 수 있다. 버퍼막은 콘택홀을 형성하는 식각 공정중에 노출되는 반도체 기판의 표면이 손상되는 것을 방지하기 위하여 형성한다.
그런데, 식각 정지막이나 버퍼막이 가지고 있는 고유의 인장 응력으로 인하여 식각 정지막이나 버퍼막이 반도체 기판과 절연막 사이에서 안정적으로 형성되지 않고 들뜨게 되는 리프팅(lifting)이 발생할 수 있다. 이러한 리프팅은 반도체 기판과 절연막 사이에 공간을 형성하여 인접한 콘택홀이 공간을 통해 연결됨으로써 후속하는 콘택홀 매립 공정 중에 인접한 콘택홀 간의 브릿지 결함을 유발하여 반도체 소자의 특성을 열화시킬 수 있다.
본 발명은 콘택 플러그를 형성하기 위하여 절연막 하부에 버퍼막 또는 식각 정지막을 형성할 때, 버퍼막을 압축 응력이 있는 HTO막 또는 PE-TEOS막으로 형성하거나 식각 정지마을 압축 응력이 있는 플라즈마 질화막으로 형성함으로써, 버퍼막 또는 식각 정지막이 안정적으로 형성될 수 있다.
본 발명의 일측면에 따른 반도체 소자의 콘택 플러그 형성 방법은, 접합 영역이 형성된 반도체 기판상에 HTO(High Temperature Oxidation)막 또는 PE-TEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)막으로 버퍼막을 형성하는 단계와, 상기 버퍼막 상에 인장 응력이 있는 플라즈마 질화막(Plasma Enhanced Nitride)으로 식각 정지막을 형성하는 단계와, 상기 식각 정지막 상에 절연막을 형성하는 단계와, 상기 절연막, 상기 식각 정지막 및 상기 버퍼막을 식각하여 상기 접합 영역을 노출시키는 콘택홀을 형성하는 단계 및 상기 콘택홀을 내측벽에 금속 물질을 형성하여 콘택 플러그를 형성하는 단계를 포함한다.
상기 플라즈마 질화막은 80∼120sccm 유량의 SiH4 가스와, 80∼120sccm 유량의 NH3 가스와, 10∼15slm 유량의 N2 가스를 공급하면서 4∼4.5torr의 압력과 600℃의 온도에서 600∼800W의 소스 파워로 형성할 수 있다.
본 발명의 다른 측면에 따른 반도체 소자의 콘택 플러그 형성 방법은, 접합 영역이 형성된 반도체 기판상에 인장 응력이 있는 버퍼막을 형성하는 단계와, 상기 버퍼막 상에 인장 응력이 있는 인장 응력이 있는 식각 정지막을 형성하는 단계와, 상기 식각 정지막 상에 절연막을 형성하는 단계와, 상기 절연막, 상기 식각 정지막 및 상기 버퍼막을 식각하여 상기 접합 영역을 노출시키는 콘택홀을 형성하는 단계 및 상기 콘택홀을 내측벽에 수축 응력이 있는 도전막을 형성하여 콘택 플러그를 형성하는 단계를 포함한다.
상기 버퍼막은 HTO(High Temperature Oxidation)막 또는 PE-TEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)막으로 형성할 수 있다. 상기 식각 정지막은 인장 응력이 있는 플라즈마 질화막으로 형성할 수 있다.
본 발명의 다른 측면에 따른 반도체 소자의 콘택 플러그 형성 방법은, 접합 영역이 형성된 반도체 기판상에 인장 응력이 있는 플라즈마 질화막(Plasma Enhanced Nitride)으로 식각 정지막을 형성하는 단계와, 상기 식각 정지막 상에 절연막을 형성하는 단계와, 상기 절연막과 상기 식각 정지막을 식각하여 상기 접합 영역을 노출시키는 콘택홀을 형성하는 단계 및 상기 콘택홀을 내측벽에 금속 물질을 형성하여 콘택 플러그를 형성하는 단계를 포함한다.
본 발명에 따른 반도체 소자의 콘택 플러그 형성 방법은, 버퍼막 또는 식각 정지막을 인장응력이 있는 막으로 형성함으로써 리프팅이 발생하는 것을 억제할 수 있어 인접한 콘택 플러그가 브리지되는 결함을 방지할 수 있다. 따라서, 더욱 신뢰성있는 반도체 소자의 제조가 가능하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다.
그러나, 본 발명은 이하에서 설명하는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다. 또한, 임의의 막이 다른 막 또는 반도체 기판 '상'에 형성된다고 기재된 경우 상기 임의의 막은 상기 다른 막 또는 상기 반도체 기판에 직접 접하여 형성될 수도 있고, 그 사이에 제3의 막이 개재되어 형성될 수도 있다. 또한, 도면에 도시된 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장될 수 있다.
도 1a 내지 도 1d는 반도체 소자의 콘택 플러그 형성 방법을 설명하기 위하여 도시한 소자의 단면도이다.
도 1a를 참조하면, 반도체 기판(102)의 소자 분리 영역을 식각하여 트렌치를 형성한 뒤 트렌치에 절연막 등을 메워서 반도체 기판(102)의 소자 분리 영역에 소자 분리 구조(104)를 형성한다. 소자 분리 구조(104)는 반도체 기판(102)의 활성 영역을 한정한다. 그리고, 반도체 기판(102)의 활성 영역에는 터널 절연막(도시하 지 않음), 게이트(도시하지 않음), 접합 영역(105) 등을 형성한다.
도 1b를 참조하면, 소자 분리 구조(104)를 포함하는 반도체 기판(102) 상에 버퍼막(106) 및 식각 정지막(108)을 형성한다. 버퍼막(106)은 후속하는 콘택홀 식각 공정에서 노출되는 반도체 기판(102)의 표면이 손상되는 것을 방지하여 터널 절연막(도시하지 않음)이나 접합 영역(105)의 특성이 열화되는 것을 방지할 수 있고, 식각 정지막(108)은 후속하는 콘택홀 식각 공정에서 에치 스탑퍼(etch stopper) 역할을 할 수 있다.
이때, 버퍼막(106) 또는 식각 정지막(108)이 리프팅(lifting)이 발생하지 않도록 버퍼막(106) 또는 식각 정지막(108) 중 어느 하나를 압축 응력이 있는 막으로 형성할 수 있다. 이를 위하여, 먼저 버퍼막(106)을 압축 응력이 있는 막 예를 들면 HTO(High Temperature Oxidation)막 또는 PE-TEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)막으로 형성할 수 있다.
도 2a는 HTO막의 온도에 따른 스트레스를 나타낸 그래프이고, 도 2b는 PE-TEOS막의 온도에 따른 스트레스를 나타낸 그래프이다.
도 2a를 참조하면, HTO막을 약 20℃에서부터 약 900℃까지 가열한 뒤 다시 냉각시키는 과정 중에 HTO막의 스트레스는 변화되는데, 특히 700℃ 내지 900℃의 고온에서 HTO막은 음의 스트레스, 즉 압축 응력을 가진다. 그리고, HTO막은 저온 에서도 압축 응력을 가지는 등 모든 온도 구간에서 압축 응력을 가진다.
도 2b를 참조하면, PE-TEOS막을 약 20℃에서부터 약 800℃까지 가열한 뒤 다시 냉각시키는 과정 중에 PE-TEOS막의 스트레스는 변화되는데, 특히, 600℃ 내지 700℃의 온도에서 PE-TEOS막은 음의 스트레스, 즉 압축 응력을 가진다. 그리고, PE-TEOS막은 저온에서도 압축응력을 가지는 등 대부분의 온도 구간에서 압축 응력을 가진다.
이와 같이 압축 응력이 있는 HTO막 또는 PE-TEOS막을 버퍼막(106)으로 사용함으로써, 식각 정지막(108)을 인장 응력이 있는 막, 예를 들면 저압 질화막(Low Pressure Nitride)으로 형성하더라도 인장 응력을 상쇄시킬 수 있어 버퍼막(106)과 식각 정지막(108)이 안정적으로 반도체 기판(102)의 표면에 형성되고 리프팅이 발생하지 않을 수 있다.
다른 실시예로는, 식각 정지막(108)을 압축 응력이 있는 막, 예를 들면 플라즈마 질화막(Plasma Enhanced Nitride)으로 형성할 수 있다. 본 발명의 실시예에 의해 형성되는 플라즈마 질화막은, 통상적으로 형성되는 플라즈마 질화막을 형성하는 공정에 비해 공급하는 가스의 양을 줄여 증착 속도를 낮추고 소스 파워를 증가시켜 막질을 치밀하게 형성함으로써 압축 응력이 있도록 형성할 수 있다. 이를 위하여, 식각 정지막(108)은 80∼120sccm 유량의 SiH4 가스와, 80∼120sccm 유량의 NH3 가스와, 10∼15slm 유량의 N2 가스를 공급하면서 4∼4.5torr의 압력과 600℃의 온도에서 600∼800W의 소스 파워로 형성하는 것이 바람직하다.
도 3a는 본 발명의 일실시예에 따라 형성된 압축 응력이 있는 플라즈마 질화막의 온도에 따른 스트레스를 나타낸 그래프이고, 도 3b는 비교예로써 통상적으로 형성된 플라즈마 질화막의 온도에 따른 스트레스를 나타낸 그래프이다.
도 3a를 참조하면, 본 발명의 일실시예에 따라 형성된 플라즈마 질화막을 약 20℃부터 약 800℃까지 가열한 뒤 다시 냉각시키는 동안 플라즈마 질화막의 스트레스는 지속적으로 변화되는데, 모든 온도 영역에서 플라즈마 질화막은 음의 스트레스, 즉 압축 응력이 있다. 하지만, 도 3b를 참조하면, 통상적으로 형성된 플라즈마 질화막은 약 20℃부터 약 800℃까지 가열한 뒤 다시 냉각시키는 과정에서 양의 스트레스, 즉 수축 응력을 지닌다.
이와 같이 압축 응력이 있는 막을 식각 정지막(108)으로 사용함으로써, 인장 응력이 있는 막으로 버퍼막(106)을 형성하더라도 인장 응력으로 인한 효과를 상쇄시킬 수 있어 버퍼막(106)과 식각 정지막(108)이 안정적으로 반도체 기판(102)의 표면에 형성되어 리프팅이 발생하지 않을 수 있다.
또 다른 실시예로써, 본 발명에서는 버퍼막(106)을 인장 응력이 있는 막, 예를 들면 HTO막이나 PE-TEOS막으로 형성하고, 식각 정지막(108) 또한 인장 응력이 있는 막, 예를 들면 전술한 실시예와 같이 형성된 인장 응력이 있는 플라즈마 질화막으로 형성할 수도 있다. 이 경우, 버퍼막(106)과 식각 정지막(108)이 모두 인장 응력이 있더라도, 후속하는 공정에서 버퍼막(106)과 식각 정지막(108) 상에 형성되는 콘택 플러그용 물질, 예를 들면 텅스텐이 수축 응력이 있는 경우, 압축 응력과 인장 응력이 상쇄되어 버퍼막(106)과 식각 정지막(108)이 안정적으로 반도체 기판(102) 상에 형성될 수 있다.
또 다른 실시예로써, 본 발명에서는 버퍼막(106)을 생략하고 상기의 실시예와 같은 인장 응력이 있는 플라즈마 질화막 등을 이용하여 반도체 기판(102) 상에 식각 정지막(108)만을 형성할 수도 있다. 이 경우, 하부에 형성된 터널 절연막(도시하지 않음)의 특성이 열화되지 않기 때문에 반도체 소자의 특성이 열화되지 않을 수 있는데, 이를 하기에서 상세히 설명한다.
도 4a는 버퍼막(106)의 두께에 따른 터널 절연막의 플랫 밴드 전압(Vfb) 변동 특성을 나타낸 그래프이고, 도 4b는 버퍼막(106)의 두께에 따른 터널 절연막의 차지 트랩 특성을 나타낸 그래프이다. 이때, 터널 절연막은 반도체 기판(102)의 활성 영역 상에 형성되며 도면에는 도시하지 않는다. 또한, 제1 패턴은 제2 패턴보다 큰 패턴이고 제2 패턴은 제3 패턴보다 큰 패턴이다.
도 4a를 참조하면, 버퍼막(106)을 형성하지 않은 경우(즉, 0Å)에 제1 패턴 내지 제3 패턴의 플랫 밴드 전압 변동값이 가장 작다. 즉, 버퍼막(106)을 500Å 또는 300Å의 두께로 형성할 때에 비하여 버퍼막(106)을 형성하지 않는 경우에 모든 패턴에서 터널 절연막의 플랫 밴드 전압 변동이 가장 작다. 도 4b를 참조하면, 버퍼막(106)을 형성하지 않은 경우(즉, 0Å)에 제1 패턴 내지 제3 패턴의 차지 트랩양이 가장 작다. 즉, 버퍼막(106)을 500Å 또는 300Å의 두께로 형성할 때에 비하여 버퍼막(106)을 형성하지 않는 경우에 터널 절연막의 차지 트랩 양이 가장 작다.
이와 같이, 버퍼막(106)을 형성하지 않더라도 터널 절연막의 특성이 열화되지 않기 때문에, 본 발명의 일실시예에서는 버퍼막(106)을 생략하고 상기의 실시예와 같은 인장 응력이 있는 플라즈마 질화막 등을 이용하여 반도체 기판(102) 상에 식각 정지막(108)만을 형성할 수도 있다.
다시 도 1c를 참조하면, 식각 정지막(108) 상에 절연막(110)을 형성한다. 그 리고 식각 정지막(108)이 노출될 때까지 절연막(110)을 식각하여 콘택홀(h)을 형성한다. 그리고 콘택홀(h) 하부의 식각 정지막(108) 및 버퍼막(106)을 제거하여 반도체 기판(102)의 접합 영역(105)을 노출시킨다.
도 1d를 참조하면, 콘택홀(h)의 내측벽에 배리어 메탈막(112)을 형성하고 콘택홀을 도전막, 예를 들면 텅스텐막(114)을 형성한다. 이로써, 반도체 기판(102)의 접합 영역(105)과 연결되는 콘택 플러그가 형성된다.
도 5는 종래 기술에 따라 형성된 콘택 플러그의 단면을 나타낸 TEM(Transmission Electron Microscope) 사진이다.
도 5를 참조하면, 소자 분리 구조(504) 및 활성 영역을 포함하는 반도체 기판(502) 상에 콘택 플러그(514)를 형성하기 위하여 버퍼막(506), 식각 정지막(508) 을 형성한다. 이때, 버퍼막(506) 및 식각 정지막(508)을 인장 응력이 있는 막으로 형성하면 버퍼막(506)과 식각 정지막(508)은 리프팅이 발생할 수 있다.
도 6은 통상적인 LP-TEOS(Low Pressure-Tetra Ethyl Ortho Silicate)막의 온도에 따른 스트레스를 나타낸 그래프이고, 도 7은 통상적인 저압 질화막(Low Pressure Nitride)의 온도에 따른 스트레스를 나타낸 그래프이다.
도 6을 참조하면, LP-TEOS에 대해 약 20℃에서부터 약 900℃까지 가열한 뒤 다시 냉각시키는 과정 중에 LP-TEOS막의 스트레스는 변화되는데, 특히, 700℃ 내지 900℃의 온도에서 LP-TEOS막은 양의 스트레스, 즉 인장 응력을 가진다. 도 7을 참조하면, 저압 질화막에 대해 약 20℃에서부터 약 900℃까지 가열한 뒤 다시 냉각시키는 과정 중에 저압 질화막의 스트레스는 변화되는데, 특히, 모든 온도 범위에서 저압 질화막은 양의 스트레스, 즉 인장 응력을 가진다.
따라서, 버퍼막(506)을 LP-TEOS막으로 형성하고 식각 정지막(508)을 저압 질화막으로 형성할 경우, 버퍼막(506)과 식각 정지막(508)은 모두 인장 응력을 가지게 되어, 도 5의 A 영역과 같이 리프팅이 발생한다.
이와 같이 버퍼막(506)과 식각 정지막(508)에 리프팅이 발생한 상태에서 반도체 기판(502) 상에 절연막(510)을 형성하고 콘택홀을 형성한 뒤 콘택홀에 배리어메탈막(512)과 텅스텐막(514)을 형성하면 리프팅이 발생한 영역(A)에 배리어 메탈막(512)이 침투하여 인접한 콘택 플러그가 브리지되는 결함이 발생할 수 있다.
하지만, 본 발명의 일실시예에 따른 반도체 소자의 콘택 플러그 형성 방법은 버퍼막 또는 식각 정지막을 인장응력이 있는 막으로 형성함으로써 리프팅이 발생하는 것을 억제할 수 있어 인접한 콘택 플러그가 브리지되는 결함을 방지할 수 있다.
도 1a 내지 도 1d는 반도체 소자의 콘택 플러그 형성 방법을 설명하기 위하여 도시한 소자의 단면도이다.
도 2a는 HTO막의 온도에 따른 스트레스를 나타낸 그래프이다.
도 2b는 PE-TEOS막의 온도에 따른 스트레스를 나타낸 그래프이다.
도 3a는 본 발명의 일실시예에 따라 형성된 압축 응력이 있는 플라즈마 질화막의 온도에 따른 스트레스를 나타낸 그래프이다.
도 3b는 비교예로써 통상적으로 형성된 플라즈마 질화막의 온도에 따른 스트레스를 나타낸 그래프이다.
도 4a는 버퍼막의 두께에 따른 터널 절연막의 플랫 밴드 전압(Vfb) 변동 특성을 나타낸 그래프이다.
도 4b는 버퍼막의 두께에 따른 터널 절연막의 차지 트랩 특성을 나타낸 그래프이다.
도 5는 종래 기술에 따라 형성된 콘택 플러그의 단면을 나타낸 TEM(Transmission Electron Microscope) 사진이다.
도 6은 통상적인 LP-TEOS(Low Pressure-Tetra Ethyl Ortho Silicate)막의 온도에 따른 스트레스를 나타낸 그래프이다.
도 7은 통상적인 저압 질화막(Low Pressure Nitride)의 온도에 따른 스트레스를 나타낸 그래프이다.

Claims (6)

  1. 접합 영역이 형성된 반도체 기판상에 HTO(High Temperature Oxidation)막 또는 PE-TEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)막으로 버퍼막을 형성하는 단계;
    상기 버퍼막 상에 인장 응력이 있는 플라즈마 질화막(Plasma Enhanced Nitride)으로 식각 정지막을 형성하는 단계;
    상기 식각 정지막 상에 절연막을 형성하는 단계;
    상기 절연막, 상기 식각 정지막 및 상기 버퍼막을 식각하여 상기 접합 영역을 노출시키는 콘택홀을 형성하는 단계; 및
    상기 콘택홀을 내측벽에 금속 물질을 형성하여 콘택 플러그를 형성하는 단계를 포함하는 반도체 소자의 콘택 플러그 형성 방법.
  2. 제1항에 있어서,
    상기 플라즈마 질화막은 80∼120sccm 유량의 SiH4 가스와, 80∼120sccm 유량의 NH3 가스와, 10∼15slm 유량의 N2 가스를 공급하면서 4∼4.5torr의 압력과 600℃의 온도에서 600∼800W의 소스 파워로 형성하는 반도체 소자의 콘택 플러그 형성 방법.
  3. 접합 영역이 형성된 반도체 기판상에 인장 응력이 있는 버퍼막을 형성하는 단계;
    상기 버퍼막 상에 인장 응력이 있는 인장 응력이 있는 식각 정지막을 형성하는 단계;
    상기 식각 정지막 상에 절연막을 형성하는 단계;
    상기 절연막, 상기 식각 정지막 및 상기 버퍼막을 식각하여 상기 접합 영역을 노출시키는 콘택홀을 형성하는 단계; 및
    상기 콘택홀을 내측벽에 수축 응력이 있는 도전막을 형성하여 콘택 플러그를 형성하는 단계를 포함하는 반도체 소자의 콘택 플러그 형성 방법.
  4. 제3항에 있어서,
    상기 버퍼막은 HTO(High Temperature Oxidation)막 또는 PE-TEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)막으로 형성하는 반도체 소자의 콘택 플러그 형성 방법.
  5. 제3항에 있어서,
    상기 식각 정지막은 인장 응력이 있는 플라즈마 질화막으로 형성하는 반도체 소자의 콘택 플러그 형성 방법.
  6. 접합 영역이 형성된 반도체 기판상에 인장 응력이 있는 플라즈마 질화막(Plasma Enhanced Nitride)으로 식각 정지막을 형성하는 단계;
    상기 식각 정지막 상에 절연막을 형성하는 단계;
    상기 절연막과 상기 식각 정지막을 식각하여 상기 접합 영역을 노출시키는 콘택홀을 형성하는 단계; 및
    상기 콘택홀을 내측벽에 금속 물질을 형성하여 콘택 플러그를 형성하는 단계를 포함하는 반도체 소자의 콘택 플러그 형성 방법.
KR1020090005066A 2009-01-21 2009-01-21 반도체 소자의 콘택 플러그 형성 방법 KR20100085655A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090005066A KR20100085655A (ko) 2009-01-21 2009-01-21 반도체 소자의 콘택 플러그 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090005066A KR20100085655A (ko) 2009-01-21 2009-01-21 반도체 소자의 콘택 플러그 형성 방법

Publications (1)

Publication Number Publication Date
KR20100085655A true KR20100085655A (ko) 2010-07-29

Family

ID=42644541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090005066A KR20100085655A (ko) 2009-01-21 2009-01-21 반도체 소자의 콘택 플러그 형성 방법

Country Status (1)

Country Link
KR (1) KR20100085655A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220041139A (ko) * 2019-10-23 2022-03-31 미쓰비시덴키 가부시키가이샤 반도체 웨이퍼 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220041139A (ko) * 2019-10-23 2022-03-31 미쓰비시덴키 가부시키가이샤 반도체 웨이퍼 및 그 제조 방법

Similar Documents

Publication Publication Date Title
KR20090067269A (ko) 트렌치 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US7585727B2 (en) Method for fabricating semiconductor device having bulb-shaped recess gate
KR100780598B1 (ko) 벌브형 리세스 게이트를 갖는 반도체 소자의 제조 방법
KR20100085655A (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100632642B1 (ko) 플래쉬 메모리 소자의 게이트 전극 형성 방법
KR100705212B1 (ko) 플래쉬 메모리 소자의 제조방법
KR100811258B1 (ko) 텅스텐실리사이드 게이트구조를 갖는 반도체소자의제조방법
JP2008118100A (ja) フラッシュメモリ素子の製造方法
US20080242095A1 (en) Method for forming trench in semiconductor device
KR100929641B1 (ko) 반도체 소자의 제조방법
KR20010066326A (ko) 반도체소자의 트렌치 형성방법
CN115472615A (zh) 闪存存储器及其制造方法
KR100755073B1 (ko) 반도체 소자의 콘택 홀 형성 방법
KR100973280B1 (ko) 반도체 소자의 제조방법
JP3844239B2 (ja) 半導体装置の製造方法
KR100609045B1 (ko) 반도체 소자의 제조 방법
KR20100074634A (ko) 반도체 소자의 콘택홀 형성 방법
JP2010157729A (ja) 半導体素子の製造方法
KR20090097426A (ko) 반도체 소자의 콘택 형성 방법
KR20060134320A (ko) 반도체소자의 트랜치 소자분리막 및 그 제조방법
KR20050118489A (ko) 반도체 소자의 소자분리 방법
KR20030050947A (ko) 반도체 소자의 콘택 스페이서 형성방법
JP2005203471A (ja) 半導体装置の製造方法
KR20080084160A (ko) 반도체 소자의 제조 방법
KR20100138472A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination