KR20100062509A - 비오씨 인쇄회로기판의 제조방법 - Google Patents

Abstract

본 발명은 비오씨 인쇄회로기판의 제조방법에 관한 것으로,

동박적층 기판에 다수의 솔더볼 패드 및 본딩 핑거를 포함하는 회로패턴을 형성하는 단계;

상기 동박적층 기판의 표면에 솔더 레지스트를 형성하는 단계;

상기 솔더볼 패드 및 본딩 핑거를 포함한 일부 회로패턴 상에 금도금층을 형성하는 단계;

상기 동박적층 기판의 중앙부에 타원형의 슬롯을 형성하는 단계;

를 포함하되, 상기 금도금층은 도금인입선을 사용하지 않는 ENEPIG 공법에 의하여 형성하는 것을 특징으로 한다.

ENEPIG, 금속 버

Description

비오씨 인쇄회로기판의 제조방법 {MANUFACTURING METHOD OF BOC PRINTED CIRCUIT BOARD}

본 발명은 종래의 표면처리를 ENEPIG를 이용한 BOC 인쇄회로기판의 제조방법에 관한 것이다.

도 1에서는 종래 기술에 의한 인쇄회로기판의 제조방법을 설명한 평면도이며, 도 2에서는 종래 기술에 의한 제조방법으로 제조된 인쇄회로기판을 사용하여 만든 반도체패키지의 구성을 보인 단면도이다.

상기 도 1에 따르면,

인쇄회로기판(1)의 표면에는 와이어본딩패드(3)와 볼패드(5) 등이 노출되며, 상기 와이어본딩패드(3)는 도 2에서 도시된 바와 같이, 반도체칩(15)과의 전기적 연결을 위한 골드와이어(16)의 일단이 부착되며, 한편, 상기 볼패드(5)는 반도체패키지(sp)가 실장되는 별도의 인쇄회로기판과의 전기적 연결을 위한 솔더볼(19)이 안착되는 부분이다.

한편, 인쇄회로기판(1)의 내부 또는 표면에는 다층 혹은 단일의 층으로 회로패턴(7)이 형성되어, 상기 회로패턴(7)중 표면에 형성된 것은 솔더리지스트(8)에 의해 덮혀져 보호되어, 상기 회로패턴(7)은 상기 와이어본딩패드(3)나 볼패드(5)와 전기적으로 연결되도록 형성한다.

상기 인쇄회로기판(1)의 중앙을 가로질러 윈도우형성영역(10')이 형성되는데, 상기 윈도우형성영역(10')에는 인쇄회로기판(1)의 제조 공정 중에 상기 와이어본딩패드(3)와 볼패드(5)의 표면에 금도금을 하기 위한 전원을 공급하는 구성이 형성된다.

즉, 상기 윈도우형성영역(10')에는 주인입선(12)과 부인입선(14)이 형성된다. 상기 주인입선(12)은 외부의 전원공급원과 연결되고 상기 윈도우형성영역(10')을 일측에서 타측으로 가로질러 형성되는 것이고, 상기 부인입선(14)은 상기 주인입선(12)에서 와이어본딩패드(3) 사이를 전기적으로 연결한다. 여기서, 상기 부인입선(14)은 상기 주인입선(12)과 상기 와이어본딩패드(3)사이를 최단거리로 연결하도록 형성된다.

또한, 도 2에 도시된 바와 같이, 상기 윈도우형성영역(10')에는 인쇄회로기판(1)의 완성 후에 윈도우(10)가 형성된다. 상기 윈도우(10)를 통해 상기 와이어본딩패드(3)와 반도체칩(15)을 전기적으로 연결하는 골드와이어(16)가 통과하도록 형성한다.

상기와 같은 구성의 인쇄회로기판(1)을 제조하는 과정을 설명하면,

먼저 RCC등을 이용하여 내부 회로패턴을 형성한다.

여기서, 인쇄회로기판(10)이 단층으로 형성되는 경우에는 바로 표면 회로패턴(7), 와이어본딩패드(3), 볼패드(5) 및 인입선(12,14)을 형성한다.

그리고 인입선(12,14)을 포함한 윈도우형성영역(10')에 솔더리지스트(SR: Solder Resist) 를 도포하고, 와이어본딩패드(3)와 볼패드(5)에 금도금을 수행한다.

금도금은 와이어본딩패드(3)와 골드와이어(19),볼패드(5)와 솔더볼(19) 사이의 접착이 보다 확실하도록 해준다.

금도금을 마치면, 상기 윈도우형성영역(10')을 펀치나 라우터를 사용한 기계적 가공으로 제거하여 윈도우(10)를 형성한다. 여기서, 상기 주인입선(12)과 부인입선(14)도 함께 제거되어 상기 와이어본딩패드(3) 사이의 전기적 연결이 단절되도록 형성한다.

이로써, 인쇄회로기판(1)의 제조가 완성된다.

상기 도면에 도시된 인쇄회로기판(1)은 반도체칩(15)에 부착되는 CSP(Chip Scale PCB)이다. 이와 같은 인쇄회로기판(1)을 통상적으로 BOC(Board On Chip) 또는 Window BGA라고 통상 부른다.

또한, 상기 도 2에 나타난 바와 같이, 상기 인쇄회로기판(1)에 반도체칩(15)을 실장하여 패키징한 반도체패키지(sp)는 상기 인쇄회로기판(1)의 하면에 반도체칩(15)이 안착되고, 상기 반도체칩(5)와 와이어본딩패드(3) 사이를 골드와이어(19)로 연결한다.

여기서 상기 골드와이어(19)는 상기 와이어본딩패드(3)에서 상기 반도체칩(15)으로 상기 윈도우(10)를 통해 연장하도록 형성한다. 상기 와이어본딩패드(3)와 반도체칩(15)을 전기적으로 연결하는 골드와이어(19)는 몰딩재(17)에 의해 몰딩되어 외부의 환경과 차폐된다. 상기 도 2로부터 상기 몰딩재(17)는 상기 윈도우(10)와 상기 와이어본딩패드(3)를 덮게 된다.

여기서, 상기 볼패드(5)는 상기 몰딩재(17)에 의해 덮혀지지 않고, 상기 볼패드(5)에는 솔더볼(19)이 부착된다. 이때, 상기 솔더볼(19)은 상기 반도체패키지(sp)가 장착되는 별도의 인쇄회로기판과의 전기적 연결을 하도록 형성한다.

상기의 구성과 방법을 가진 종래 기술에서는 여러 가지 문제점이 존재한다.

먼저, 펀치를 사용하여 윈도우(10)를 형성한 인쇄회로기판(1)의 경우, 펀치를 사용하여 가공하는 경우에 펀치가 인쇄회로기판(1)의 상부에서 하부로 진행하면서 인쇄회로기판(1)을 관통하여 윈도우(10)를 형성하면서, 상기 주인입선(12)과 와이어본딩패드(3)를 연결하고 있는 부인입선(14)도 함께 잘리어 나간다.

또한, 상기 펀치가 상기 윈도우(10)를 형성하면서 상기 부인입선(14)을 자를 때, 상기 와이어본딩패드(3)측에 연결되어 남게 되는 부인입선(14)의 선단부가 윈도우(10)의 내측 가장자리 하부로 늘어져 있게 된다. 이와 같이 윈도우(10)의 내측 가장자리로 늘어져 존재하게 되는 부인입선(14)의 부분은 와이어본딩패드(3)와 반도체칩(15)과의 전기적 연결을 위한 골드와이어(16)의 중간부분과 접촉하게 된다.

이와 같이 골드와이어(16)가 부인입선(14)과 접촉하게 되면 상기 와이어본딩패드(3)와 연결되는 골드와이어(16)의 단부에 탄성력이 작용하게 하면서 와이어본딩패드(3)에 골드와이어(16)가 정확하게 부착되지 못하게 하는 문제점이 발생한다.

또 다른 문제점으로는, 라우터를 사용하여 윈도우(10)를 형성하는 경우로서, 라우터를 사용하는 경우에는 라우터의 톱날이 상기 인쇄회로기판(1)의 일측에서 타측으로, 보다 정확하게는 상기 주인입선(12)을 따라 이동하여 윈도우(10)를 형성한다.

이때, 상기 라우터의 톱날은 상기 부인입선(14)을 수직으로 가로질러 이동하면서 절단하는데, 상기 와이어본딩패드(3)에 연결된 부인입선(14)의 선단부가 톱날의 이동방향으로 밀리면서 절단 되는 현상이 발생된다. 이와 같은 경우에 부인입선(14)이 인접하는 부인입선(14)에 닿게 되어 서로 인접한 회로패턴(7)이나 와이어본딩패드(3)가 전기적으로 연결되는 문제점이 발생한다.

본 발명은 BOC 인쇄회로기판의 제조방법에 있어 ENEPIG를 이용함으로서, 작게는 금속 버의 불량을 억제하고 STACT-UP 수자를 늘릴 수 있으며, 크게는 생산성이나, 기판의 품질이 높아지며, 생산 비용이 절감되고, 유통이나 배송 면에서도 효과가 크다.

상기와 같은 인쇄회로기판 제조방법에 대한 종래 기술의 문제점을 해결하기 위한 것이다. 인쇄회로기판 제조방법 중 금도금 후, LPR, 노광, 박리 등의 공정을 진행하면서, 라우터 상 주요한 불량이 되고 있는 금속 버(Burr, 일명 쇠가시) 및 LPR(일반적으로 인입선에 금이나 은도금층이 형성되는 것을 방지하기 위해 금이나 은도금레지스트를 사용하는데, 이것을 액상포토솔더레지스트(LPR: Liquid Photo Solder Resist)라고 한다) 공정 추가에 따른 생산성 저하의 문제점 등을 제거하는 것이다.

구체적으로 도면을 통해 설명한다.

도 3에서 나타난 본 발명의 제조방법에 따르면,

본 발명은 동박적층 기판에 다수의 솔더볼 패드 및 본딩 핑거를 포함하는 회로패턴을 형성하는 단계;

상기 동박적층 기판의 표면에 솔더 레지스트를 형성하는 단계;

상기 솔더볼 패드 및 본딩 핑거를 포함한 일부 회로패턴 상에 금도금층을 형성하는 단계;

상기 동박적층 기판의 중앙부에 타원형의 슬롯을 형성하는 단계;

를 포함하되, 상기 금도금층은 도금인입선을 사용하지 않는 ENEPIG 공법에 의하여 형성하는 것을 특징으로 한다.

또한 본 발명의 일 측면에 따르면 상기 회로패턴을 형성하는 단계는,

상기 동박적층 기판의 표면에 동도금층을 형성하는 단계;

상기 동도금층의 상부에 드라이 필름을 적층하고, 소정의 패턴에 따라 현상하는 단계; 및

상기 소정의 패턴에 따라 동도금층을 에칭에 의해 제거하는 단계;

를 포함하는 것을 특징으로 한다.

본 발명의 인쇄회로기판의 제조방법을 채택하면, 제조 공정 상에 리드선이 없어지므로 금도금 이후 공정에서 LPR 공정이 없어도 무방하다. 이에 따른 효과로서 작게는 금속 버의 불량을 억제하고 STACT-UP 숫자를 늘릴 수 있으며, 크게는 생산성이나, 기판의 품질이 높아지며, 생산 비용이 절감되고, 유통이나 배송 면에서도 효율적인 면이 크다.

본 발명은 다양한 변환이나 치환을 가할 수 있고, 여러 가지 실시 예를 가질 수 있다.

특정 실시 예는 도면에 예시하고 상세한 설명에 상세하게 설명한다.

하지만, 본 발명을 특정한 실시 형태에 대해 한정하려는 의도가 아니라, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 상세한 설명을 생략하기로 한다.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다.

또한 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "구성한다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해 한다.

이하, 본 발명에 따른 인쇄회로기판의 제조방법의 바람직한 실시 예를 첨부 도면을 통하여 설명하기로 한다.

도 3은 본 발명에 따른 비오씨 인쇄회로기판의 제조방법에 따른 흐름도이다.

먼저, 동박적층 기판에 다수의 솔더볼 패드 및 본딩 핑거를 포함하는 회로패 턴을 형성한다. 동박적층 기판은 Resin 과 같은 절연층 양면 또는 일면에 동박이 적층되어 있는 기판으로, 용도에 따라 두께나 첨가물 등을 달리하여 사용한다. 절연층상에 전기적 접속을 위한 Trace, 솔더볼 패드, 본딩 핑거 등의 회로패턴을 형성하는데, 패키지 외부와의 접속을 위한 회로 패턴으로 솔더볼 패드가 있고, 반도체 칩과의 접속시 사용되는 Wire bonding 을 위하여 본딩 핑거(Bonding Finger, 본딩 패드)가 사용된다.

여기서, 회로패턴을 형성하는 공정은 동박적층 기판의 표면에 동도금층을 형성하는 단계, 동도금층의 상부에 드라이 필름을 적층하고, 소정의 패턴에 따라 현상하는 단계, 소정의 패턴에 따라 동도금층을 에칭에 의해 제거하는 단계를 포함하는 것이 일반적이다.

동도금층의 형성은 회로 패턴의 두께를 필요한 규격에 맞추기 위한 것으로 전해 동도금에 의하는 것이 일반적이며, 층간 연결을 위하여 비아홀을 형성하는 경우 홀벽의 도금을 위하여 무전해 동도금이 추가될 수 있다.

회로의 패턴형성을 위하여 추후에 진행되는 에칭 공정시 에칭액에 의한 에칭을 막아주는 에칭 레지스트(Etching resist) 로서 드라이 필름을 동도금층 상에 적층하게 된다. 드라이 필름은 감광성(Photo-sensitive)을 가진 필름으로, 회로패턴이 형성되는 부분을 제외한 나머지 영역이 노출될 수 있도록 노광 및 현상 공정을 수행하여 Resist 를 형성한다. 이후 염화동과 같은 에칭 용액을 사용하여 동도금층을 제거하게 되는데, 이 때 드라이 필름으로 보호되는 부분은 남고 나머지 부분의 동도금층이 제거 된다. 에칭 후 드라이 필름을 박리하면 회로패턴의 형성이 완성된다.

다음으로 회로패턴이 형성된 동박적층 기판의 표면에 솔더 레지스트층을 형성한다. 솔더 레지스트는 실장시 솔더링에 의한 패턴간 Bridging 을 막기 위하여 형성하는 것으로 감광성이있는잉크를사용하여기판에도포하게된다. 이후 노광 및 현상을 통하여 필요한 부분을 제외한 나머지 부분의 레지스트 층을 제거하게 된다.

솔더 레지스트층의 형성단계에서 솔더볼 패드 및 본딩 핑거를 포함한 일부 회로패턴 상에는 레지스트층을 제거하게 되는데, 레지스트가 덮이지 않은 솔더볼 패드 및 본딩 핑거를 포함한 일부 회로패턴 상에 금도금층을 형성하게 된다. 여기서, 금도금층의 형성은 무전해 도금의 방법을 사용하게 되는데, 소위 ENEPIG (Electroless Nickel Electroless Palladium Immersion Gold), 즉 (구리 상에 형성된) 무전해 니켈 도금 피막 상에 무전해 팔라듐 도금 피막을 사이에 두고 금도금 피막을 형성하는 방법으로서 적용되는 것이다.

여기서, 피도금면 (예컨대 구리 기체의 표면) 상에 촉매를 사이에 두고 무전해 니켈 피막을 형성할 때, 촉매가 되는 금속은 니켈, 코발트, 철, 은, 금, 루테 늄, 팔라듐, 백금 등이 있는데, 특히 팔라듐이 바람직하다. 또한 형성되는 무전해 니켈 도금 피막은 도금욕에 특별히 제한은 없으나, 환원제 및 착화제를 포함하는 도금욕에 S-S 황 결합을 갖는 화합물을 첨가하는 것이 바람직하다.

이 무전해 니켈 도금액에는 통상 안정제로서 수용성 납염의 아세트산납, 황 화합물의 티오디글리콜산 등을 더 첨가할 수 있다. 그 첨가량은 0.1∼100mg/L인 것이 바람직하다. 또한, 무전해 니켈 도금액의 pH는 4∼7, 특히 4∼6인 것이 바람직하다.

본 발명에서와 같이 금도금을 ENEPIG 공법에 의하여 수행할 경우 회로패턴 형성시 리드선이 불필요하게 되므로 이후 진행되는 슬롯 형성 공정시 리드선 절단으로 인한 금속버가 발생하지 않게 된다. 또한, 금속버의 발생을 막기 위하여 솔더 레지스트 층과 금속층간의 단차를 없애는LPR (Liquid Photo Resist) 도포가 필요하지 않게 된다.

다음으로, 동박적층 기판의 중앙부에 타원형의 슬롯을 형성한다. 슬롯은 BOC 패키지의 Wire Bonding 시 사용되는 것으로 BOC 가 Center Pad 방식을 사용하기 때문에 칩 패드와 기판이 본딩 핑거 간의 접속을 위하여 형성된다. 라우터 가공에 의하여 형성하는 것이 일반적이나, Punching 과 같은 공정을 사용하기도 한다.

이상으로 도면과 명세서에서 최적의 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이것은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해해야 한다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야 할 것이다.

도 1은 종래 기술에 의한 전형적인 인쇄회로기판의 제조방법을 설명한 평면도이다.

도 2는 종래 기술에 의한 제조방법으로 제조된 인쇄회로기판을 사용하여 만든 반도체패키지의 구성을 보인 단면도이다.

도 3은 본 발명에 따른 비오씨 인쇄회로기판의 제조방법에 따른 흐름도이다.

Claims (2)

1. 동박적층 기판에 다수의 솔더볼 패드 및 본딩 핑거를 포함하는 회로패턴을 형성하는 단계;

   상기 동박적층 기판의 표면에 솔더 레지스트를 형성하는 단계;

   상기 솔더볼 패드 및 본딩 핑거를 포함한 일부 회로패턴 상에 금도금층을 형성하는 단계;

   상기 동박적층 기판의 중앙부에 타원형의 슬롯을 형성하는 단계;

   를 포함하며, 상기 금도금층은 도금인입선을 사용하지 않는 ENEPIG 공법에 의하여 형성하는 것을 특징으로 하는 비오씨 인쇄회로기판의 제조방법.
2. 상기 회로패턴을 형성하는 단계는,

   상기 동박적층 기판의 표면에 동도금층을 형성하는 단계;

   상기 동도금층의 상부에 드라이 필름을 적층하고, 소정의 패턴에 따라 현상하는 단계; 및

   상기 회로패턴에 따라 동도금층을 에칭에 의해 제거하는 단계;

   를 포함하는 것을 특징으로 하는 비오씨 인쇄회로기판의 제조방법.

Images