KR20100056545A - 반도체 기판 이상들을 검출하기 위한 장치 및 방법 - Google Patents

반도체 기판 이상들을 검출하기 위한 장치 및 방법 Download PDF

Info

Publication number
KR20100056545A
KR20100056545A KR1020107006969A KR20107006969A KR20100056545A KR 20100056545 A KR20100056545 A KR 20100056545A KR 1020107006969 A KR1020107006969 A KR 1020107006969A KR 20107006969 A KR20107006969 A KR 20107006969A KR 20100056545 A KR20100056545 A KR 20100056545A
Authority
KR
South Korea
Prior art keywords
image
semiconductor substrate
substrate
detecting abnormalities
detecting
Prior art date
Application number
KR1020107006969A
Other languages
English (en)
Other versions
KR101192053B1 (ko
Inventor
도미니크 얀젠스
루크 반데르헤이트
요한 드 그리페
리에페 고바에르츠
Original Assignee
아이코스 비젼 시스템스 엔파우
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아이코스 비젼 시스템스 엔파우 filed Critical 아이코스 비젼 시스템스 엔파우
Publication of KR20100056545A publication Critical patent/KR20100056545A/ko
Application granted granted Critical
Publication of KR101192053B1 publication Critical patent/KR101192053B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • G01N21/9505Wafer internal defects, e.g. microcracks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67288Monitoring of warpage, curvature, damage, defects or the like
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/10Image acquisition modality
    • G06T2207/10141Special mode during image acquisition
    • G06T2207/10152Varying illumination
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Biochemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Processing (AREA)

Abstract

본 발명은 반도체 기판을 제공하는 단계, 상기 기판의 검사 이미지(I)를 만드는 단계, 이미지 프로세싱에 의해서 이미지(I)로부터 이미지(K)를 생성하는 단계, 이미지(K)를 이진화함으로써 이미지(B)를 생성하는 단계 및 이미지(B)를 이용하여 이미지(I)를 검사하는 단계를 포함하는 반도체 기판에서의 이상들을 검출하기 위한 방법에 지향되며, 여기서 상기 이미지(K)를 생성하는 단계는 이미지(I) 및 제1 가중 이미지(W1)로부터의 고역-통과 컨볼루션 필터링된 이미지(G(I))를 곱하는 단계를 포함한다. 본 발명은 또한 이러한 방법을 적용하는데에 적합한 장치에 지향된다.

Description

반도체 기판 이상들을 검출하기 위한 장치 및 방법{APPARATUS AND METHOD FOR DETECTING SEMICONDUCTOR SUBSTRATE ANOMALIES}
본 발명은 반도체 기판들에서의 이상(anomaly)들을 검출하기 위한 장치 및 방법에 관한 것이다.
반도체 프로세싱 및 반도체 컴포넌트들 및 집적회로들의 제조에 있어서, 제조 프로세스의 각 단계에서 품질 관리가 가장 중요하다. 이러한 품질 제어는 결함들, 특히 균열들 및 미세-균열들, 스크래치들, 먼지, 보이드(void)들 등과 같은 반도체 기판 이상들의 검출에 높은 정도로 지향된다. 심지어 상기 기판에서 관통하거나 또는 관통하지 않는 미세-균열들이 추가의 프로세싱 동안에 기판의 파괴를 야기할 수 있기 때문에, 프로세싱의 초기 단계에서 이러한 균열들을 검출할 수 있는 것이 매우 중요하다. 예컨대 태양 전지의 제조에 대해서, 매우 부서지기 쉬운 다결정질 실리콘 기판이 이용된다. 미세-균열들이 존재하면, 기판이 추가의 프로세싱 동안에 파괴될 것이다.
반도체 기판의 품질 제어는 광학 검사에 크게 의존하는데, 이는 이상들을 검출하기 위해서 광학 검사 방법들이 다른 검사 방법들과 비교하여 스루풋의 관점에서 더 이롭기 때문이다.
반도체 기판들 상의 이상들을 광학적으로 검출하는 보통의 방법은, 검사될 기판 부분의 이미지와, 검사될 종류의 적어도 임의의 이상들의 실질적으로 어떠한 이상들도 포함하지 않는 그러한 기판 부분의 이미지를 비교한다. 전자는 보통 검사 이미지로 불림에 반해, 후자는 보통 기준 이미지로 불린다. 양 이미지들을 비교하기 위해, 상기 기준 이미지가 상기 검사 이미지로부터 차감된다. 차감 이후에 고정된 임계값보다 더 큰 픽셀 값들이 표면 이상(surface anomaly)으로서 라벨링된다.
하지만, 이러한 방법은 상기 기준 이미지가 상기 검사 이미지와 실질적으로 동일한 그레이 값들, 즉 동일한 배경 이미지를 가지는 경우에만 적용될 수 있다. 추가로, 상기 검사 및 기준 이미지 사이에 어떠한 기하학적 변동(variation), 예컨대 스케일링 또는 왜곡이 존재하지 않는 경우, 또는 서로서로 정확하게 대응하는 기판 부분들로부터 이미지들을 차감하고 오정렬에 의한 오탐지(false positive)들을 야기시키지 않기 위해서 양 이미지들이 잘 정렬되어 있는 경우에만 상기 방법이 적용될 수 있다.
몇몇 경우들에서, 검사 이미지와 실질적으로 동일한 그레이 레벨들을 갖는 기준 이미지는 이용가능하지 않는데, 이는 단지 검사될 반도체 기판이 기준 표면으로서 이용될 수 있는 대응하는 기판과 절대 동일하지 않기 때문이다.
기준 검사 방법의 단점들을 보여주는 예가 태양 전지 생산에서 이용되는 다결정질 실리콘 기판들의 검사이다. 그 표면에서의 결정체 경계들의 패턴은 절대 동일하지 않다. 결과적으로, 검사 이미지와 동일한 그레이 값들을 갖는 기준 이미지가 절대 캡쳐될 수 없다.
상기의 문제들을 잠재적으로 완화하기 위한 방법들 및 장치들이 제안되어 왔다. 예컨대, Zhuang 등에 의한 "Solar Cell Crack Inspection by Image Processing"은 소위 비-기준 방법, 즉 어떠한 기준 이미지도 이용되지 않는 검사 방법을 제안한다. 상기 이미지를 선명하게(sharpen) 하기 위해 가우스-라플라시안(Gauss-Laplacian) 5×5 필터링이 이용되고, 이는 계산적으로 꽤 고가이다. 게다가, 다소 균일 패턴을 갖는 태양 전지들 상의 테스트 결과들만이 제공된다.
미세-균열들을 검출하기 위한 다른 방법 및 또한 장치가 DE-A1-10 2005 061 785에 기술되고, 적외선 백라이트 및 가시 확산 프론트 라이트(visible diffuse front light)를 이용해 상기 기판이 조명된다. 서로 다른 파장들에서 양 이미지들을 캡쳐하기 위해서 서로 다른 초점면들을 갖는 두 개의 카메라들이 이용되고, 이는 고가이고 양 카메라들의 매우 정확한 교정(calibration)을 필요로 한다.
미세-균열을 검출하기 위한 두 번째 예의 방법 및 장치가 EP-A1-0 985 924에 기술되고, 이는 특정한 각도에서 2 미크론 이상의 프론트 적외선 조명이 가해진다. 그러한 확장을 위해, 고가의 저 해상도 카메라가 이용된다.
종래 방법들 및 장치들의 상기한 결점들이 주어지면, 본 발명의 목적은, 결함이 있는 반도체 기판들을 선택할 수 있기 위해서 비-기준적(non-referential) 방식으로 상기 기판들에 포함된 균열들, 스크래치들, 보이드들, 피트(pit)들, 또는 외부 물질과 같은 반도체 기판 이상들을 검출하기 위한 방법 및 장치를 제공하는 것이다.
특히, 폴리-실리콘 기판들에 관통하거나 또는 관통하지 않는 미세-균열들을 검출하기 위한 방법 및 장치를 제공하는 것이 본 발명의 목적이다.
종래에 알려진 방법들 및 장치들과 비교하여 덜 고가의 방식으로 미세-균열들을 포함하는 반도체 기판 이상들을 검출하기 위한 방법 및 장치를 제공하는 것이 본 발명의 추가의 목적이다.
본 발명은 고역 통과 컨볼루션 필터링된 이미지 및 가중 이미지의 곱을 이용하는 이미지 프로세싱을 포함하는 방법을 제공함으로써 그리고 바람직하게 단일의 카메라를 이용하여 그러한 방법을 수행하기 위한 장치를 제공함으로써 상기의 목적들을 만족시킨다.
본 발명은 다음의 단계들을 포함하는 반도체 기판에서의 이상들을 검출하기 위한 방법에 대한 것이다:
a. 반도체 기판을 제공하는 단계
b. 상기 기판의 검사 이미지(I)를 만드는 단계
c. 이미지 프로세싱에 의해 이미지(I)로부터 이미지(K)를 생성하는 단계
d. 이미지(K)를 이진화함으로써 이미지(B)를 생성하는 단계
e. 이미지(B)를 이용하여 이미지(I)를 검사하는 단계
여기서, 단계 c는 이미지(I) 및 제1 가중 이미지(W1)로부터 고역 통과 컨볼루션 필터링된 이미지(G(I))를 곱하는 단계를 포함한다.
추가로, 본 발명은 다음의 것들을 포함하는 반도체 기판에서의 이상들을 검출하기 위한 장치에 대한 것이다:
a. 반도체 기판을 홀딩하기 위한 수단
b. 상기 기판의 후면을 조명하기 위한 백라이트
c. 상기 기판의 전면을 조명하기 위한 확산 프론트 라이트
d. 이미지 프로세싱 유닛
e. 카메라
여기서, 상기 백라이트 및 확산 프론트 라이트의 파장들은 동일한 범위들 내에 있다.
도 1은 본 발명에 따른 방법의 일 실시예를 도시한다.
도 2는 본 발명에 따른 방법의 다른 실시예를 도시한다.
도 3은 본 발명에 따른 장치의 일 실시예를 도시한다.
도 4는 본 발명에 따른 제1 실시예를 도시한다.
도 5는 본 발명에 따른 제2 실시예를 도시한다.
당업자는 이하 기술되는 실시예들이 본 발명에 따라서 단지 예시적인 것이며 본 발명의 범위를 제한하고자 하는 것이 아님을 이해할 것이다. 다른 실시예들이 또한 고려될 수 있다.
제1 실시예로서 그리고 도 1에 도시된 바와 같이, 본 발명은 다음의 단계들을 포함하는 반도체 기판에서의 이상들을 검출하기 위한 방법을 제공한다:
a. 반도체 기판을 제공하는 단계
b. 상기 기판의 검사 이미지(I)를 만드는 단계
c. 이미지 프로세싱에 의해 이미지(I)로부터 이미지(K)를 생성하는 단계
d. 이미지(K)를 이진화함으로써 이미지(B)를 생성하는 단계
e. 이미지(B)를 이용하여 이미지(I)를 검사하는 단계
여기서, 이미지(K)를 생성하는 단계는 이미지(I) 및 제1 가중 이미지(W1)로부터 고역 통과 컨볼루션 필터링된 이미지(G(I))를 곱하는 단계를 포함한다.
필터 커넬(filter kernel)에 의존하여, 컨볼루션 필터링은 저-주파수 이미지 컨텐트를 약하게 할 수 있는 반면에, 고 주파수들을 통과 또는 심지어 강조(accentuate)할 수 있다. 본 발명의 맥락에서, 결정체 경계들뿐만 아니라 미세-균열들 및 보이드들과 같은 G(I) 이상들을 강조하기 위해 고역 통과 컨볼루션 필터링이 이용된다. 이러한 컨볼루션 필터들은 더 작은,주로 반대 부호의(opposite signed) 가중들에 의해 둘러싸이는 픽셀 이웃의 중심에서의 큰 가중을 특징으로 한다. 중앙 픽셀의 값이 새로운 픽셀 값의 계산을 좌우함에 반해, 주변의 값들은 큰 가중의 효과를 감소시키는데에 도움이 된다. 이는 큰 영역들을 강조하는 효과, 픽셀 값에서의 신속한 변화를 제공하고, 일정한 픽셀 값의 영역들이 거의 영향을 받지 않도록 만든다.
이미지(I) 및 제1 가중 이미지(W1)로부터 고역-통과 컨볼루션 필터링된 이미지(G(I))를 곱함으로써, 표면 이상들 및 특히 미세-균열들이 결정체 경계들과 구별될 수 있으며, 그에 따라 폴리-실리콘과 같은 비-반복적 패턴을 갖는 반도체 기판들의 경우일지라도 이러한 이상들을 검출하고 결함 있는 기판들을 선택하는 것을 가능하게 한다.
고역-통과 컨볼루션 필터링된 이미지(G(I))는 라플라시안 필터에 의해 실현될 수 있다. 고역-통과 컨볼루션 필터링에 대한 대안으로서, 가보(Gabor) 필터와 같은 다중-방향 컨볼루션 필터링이 또한 이용될 수 있다.
본 발명에 따른 방법의 일 실시예에서, 상기 제1 가중 이미지(W1)가 이미지(I)의 퍼지 가중(fuzzy weighting)에 의해서 생성될 수 있다. 퍼지 가중 함수는 예컨대 가중 값 0과 1 사이의 특정한 범위 이내의 그레이 값을 갖는 픽셀들을 제공한다. 상기 범위 이하의 그레이 값들을 갖는 픽셀들은 가중 값 0을 가질 수 있고, 상기 범위 이상의 그레이 값들을 갖는 픽셀들은 가중 값 1을 가질 수 있으며, 임의의 다른 함수들은 검출될 기판 이상의 종류에 의존한다. 상기 퍼지 가중 함수는 룩업 테이블로서 구현될 수 있다.
본 발명에 따른 방법의 다른 실시예에서, 상기 제1 가중 이미지(W1)가 이미지(I)를 이진화하는 것을 의미하는, 임계 필터링에 의해 생성될 수 있다.
본 발명의 바람직한 실시예에서, G(I)가 3×3 라플라스 컨볼루션 필터에 의해서 생성될 수 있고, 상기 제1 가중 이미지(W1)가 임계 필터링 이미지(I)에 의해서 생성될 수 있다.
상기 검사 이미지(I)를 만드는 단계는, 상기 기판이 투명하거나 또는 반투명한 파장들을 갖는 백라이트를 이용하여 상기 기판을 조명하는 단계를 포함할 수 있다. 이상들은 상기 기판보다 덜 투명해야 하거나 또는 동일한 파장 범위 내에서 투명하지 않아야 한다. 실리콘 기판들의 경우에, 파장 범위가 근적외선 대역(NIR), 바람직하게는 약 950 나노미터 내지 약 1 마이크로미터 사이에 있어야 하는데, 이는 실리콘이 1 마이크로미터 이상에서는 투명하고 약 950 나노미터에서는 반투명하며 더 짧은 파장들에 대해서는 불투명하기 때문이다. 이러한 파장들에서, 표준 실리콘 기반 센서를 갖는 카메라가 이용될 수 있다.
본 발명에 따른 추가의 실시예에서 그리고 도 2에 도시된 바와 같이, 본 방법은 상기 기판의 이미지(J)를 만드는 단계 b'를 더 포함할 수 있고, 여기서 제1 가중 이미지(W1)가 퍼지 가중에 의해서 또는 이미지(J)로부터의 고역 통과 컨볼루션 필터링된 이미지(G(J))의 임계 필터링에 의해서 생성된다.
확산 프론트 라이트를 이용해 상기 기판을 조명하는 동안에 이미지(J)가 캡쳐될 수 있고, 여기서 상기 기판은 반투명하다. 이상들은 기판보다 덜 투명해야 하거나 또는 동일한 파장 범위 이내에서 투명하지 않아야 한다. 실리콘 기판들의 경우에, 파장 범위가 근적외선 대역(NIR), 바람직하게 약 950 나노미터 부근에 있어야 한다. 보다 바람직한 실시예에서, 이미지(I)를 캡쳐하기 위한 백라이트 및 이미지(J)를 캡쳐하기 위한 확산 프론트 라이트가 동일한 파장 범위를 가질 수 있는데, 이는 동일한 초점을 유지하는 단일 카메라가 두 그림들 모두를 캡쳐하는데에 이용될 수 있기 때문이다.
바람직한 실시예에서, G(I)가 3×3 라플라스 컨볼루션 필터에 의해서 생성될 수 있고, 상기 제1 가중 이미지(W1)가 3×3 라플라스 컨볼루션 필터에 의해서 생성될 수 있는 G(J)의 임계 필터링에 의해 생성될 수 있다.
추가의 실시예에서, 본 방법은 컨볼루션 필터링된 이미지(G(I))를 이미지(I)로부터의 제2 가중 이미지(W2)와 곱하는 단계를 더 포함할 수 있다. 제2 가중 이미지(W2)는 퍼지 가중 또는 이미지(I)의 임계 필터링에 의해 생성될 수 있다.
본 발명에 따른 실시예에서, 본 방법이 반도체 기판들에서의 관통하거나 그리고/또는 관통하지 않는 미세-균열들을 검출하기 위해 이용될 수 있다. 특히, 관통하거나 그리고/또는 관통하지 않는 미세-균열들이 다결정질 실리콘과 같은 비-반복적 패터닝된 기판들에서 검출될 수 있다.
본 발명에 따른 모든 방법들이 영역 성장의 단계에 의해 확장될 수 있고, 여기서 가장 쉬운 검출가능한 균열들이 발견된 후에 이러한 균열들에서의 시작 픽셀(즉, 시드 포인트)이 영역 성장(즉, 클러스터링)을 개시하기 위해 선택된다.
오직 백라이트만을 이용하는 본 발명에 따른 방법들은 발견된 균열들 주변의 영역을 검색함으로써 본 방법을 반복하여 확장될 수 있고, 그러므로 더 넓은 임계치 범위를 갖는 추가적인 가중 이미지를 생성한다. 이러한 확장을 이용함으로써, 균열의 중앙보다 일반적으로 더 얇고 덜 관통하는 균열의 단부들이 검출될 수 있다.
다른 실시예 그리고 도 3에 도시된 바와 같이, 본 발명은 다음들을 포함하는 반도체 기판에서의 이상들을 검출하기 위한 장치를 제공한다:
a. 반도체 기판을 홀딩하기 위한 수단 (a)
b. 상기 기판의 후면을 조명하기 위한 백라이트 (b)
c. 상기 기판의 전면을 조명하기 위한 확산 프론트 라이트 (c)
d. 이미지 프로세싱 유닛 (d)
e. 카메라 (e)
여기서, 상기 백라이트 및 확산 프론트 라이트의 파장들은 동일한 범위들 내에 있다.
백라이트 및 확산 프론트 라이트 조명에 대해 실질적으로 동일한 파장 범위를 이용함으로써, 백라이트를 이용하여 이미지들을 조명할 때에 또는 확산 프론트 라이트를 이용하여 이미지들을 조명할 때에 상기 이미지들을 캡쳐하기 위해서 동일한 초점을 유지하는 단일의 카메라가 바람직하게 이용될 수 있다. 두 이미지들은 기판 이상들, 특히 관통하고 그리고 관통하지 않는 미세-균열들을 검출하기 위해 상기 이미지 프로세싱 유닛에 의해서 프로세싱되는 이미지일 수 있다.
상기 장치는 가시광을 차단하는 광학 필터 (f)를 더 포함할 수 있다.
본 발명에 따른 실시예에서, 상기 장치는 상기 기판이 반투명한 파장들을 이용할 수 있다. 이상들은 상기 기판보다 덜 투명해야하거나 또는 동일한 파장 범위 이내에서 투명하지 않아야 한다. 실리콘 기판들의 경우, 파장 범위는 NIR 범위 이내, 바람직하게는 약 935 나노미터 및 약 965 나노미터 사이에, 보다 바람직하게는 약 950 나노미터 부근에 있어야 하는데, 이는 실리콘이 약 950 나노미터에서 반투명하고 더 짧은 파장들에 대해서는 불투명하기 때문이다. 이러한 파장들에서, 표준 실리콘 기반 센서를 갖는 카메라가 이용될 수 있다.
바람직한 실시예에서, 상기 백라이트 및/또는 상기 확산 프론트 라이트는 LED들을 포함하는데, 상기 LED들은 LED 각각의 광이 적어도 하나의 다른 LED의 광과 중첩하도록하는, 두 개의 LED들 사이의 거리를 이용하여 그리고 상기 반도체 기판으로부터의 거리에서 장착된다. 광 빔들을 중첩시킴으로써, 상기 광이 확산기의 추가적인 이용 없이도 LED들의 비-균일성에 대해 좀더 견고하고 확산된다.
예 1:
도 4에 도시된 바와 같이, 본 발명에 따른 제1 실시예가 이하에 기술된다.
반도체 기판이 반도체 기판을 홀딩하기 위한 수단 위에 제공된다. 상기 기판이 950 나노미터 백라이트를 이용해 조명되고, 검사 이미지(I)가 약 50 및 약 100 마이크로미터/픽셀 사이의 해상도를 갖는 카메라에 의해 캡쳐된다. 검사 이미지(I) 및 모든 유도된 이미지들은 8비트 그레이 값들, 즉 0부터 255의 값들을 갖는다.
이미지 G(I)는, 예컨대
1 1 1
1 -8 1
1 1 1
의 3×3 라플라스 컨볼루션 필터에 의해 생성되고, 이는 상기 기판에 포함된 균열들, 보이드들, 외부 물질과 같은 이상들, 및 이미지(I)로부터의 결정체 경계들을 강조한다.
추가로, 가중 이미지(W1)가 이미지(I)를 이진화(임계 필터링)함으로써 생성되고, 여기서,
T0 ≤ Ixy ≤ T1 이면, W1xy = 1
그렇지 않으면, W1xy = 0 (x 및 y는 픽셀 좌표들),
여기서 바람직하게, 관통하지 않는 균열들, 보이드들, 외부 물질에 대해서는 T0 = 0; T1 = 150이고, 관통하는 균열들에 대해서는 T0 = 205; T1 = 255이다.
그러므로, 결정체 경계들과 다른 이상들 사이를 구별하기 위해 G(I)와 W1이 픽셀 단위로(pixelwise) 곱해지고, 결과적인 이미지(K)가 이진화되며, 여기서
Kxy > T2이면, Bxy = 1
그렇지 않으면, Bxy = 0이며,
여기서 T2는 바람직하게 85이다.
상기 이미지(I)가 이미지(B)를 이용해 검사된다. 그러므로, 이미지(B)에서 클러스터링이 4개의 이웃(오직 2개의 수직 및 2개의 수평 이웃 픽셀들을 고려함) 또는 8개의 이웃(대각선의 이웃 픽셀들을 또한 고려함)을 이용해 수행된다. 이러한 클러스터들 중에서, 픽셀들의 수 > T3 이고 길이 > T4인 클러스터들만이 유지되고, 여기서 T3는 바람직하게 10이고 T4는 바람직하게 20이다. 그 후에, T5 픽셀들보다 더 작은 거리를 갖는 클러스터들이 그룹핑되고, 여기서 T5는 바람직하게 3이다. 이미지(B)에서의 클러스터들의 이러한 그룹에 기초하여, 이미지(I)에서의 픽셀들의 대응하는 클러스터들이 그들의 콘트라스트에 의해 분류되고, 가장 높은 콘트라스트를 갖는 클러스터들의 수(C1, 바람직하게 100)만이 유지된다. 그것으로부터, 가장 큰 클러스터들의 수(C2, 바람직하게 10)가 유지된다.
예 1에 기술된 바와 같은 방법이 발견된 균열들 주변의 영역을 검색하여 상기 방법을 반복함으로써 확장될 수 있고, 그러므로 이미지(W1)를 생성할 수 있으며, 여기서,
T0 ≤ Ixy ≤ T1 이면, W1xy = 1
그렇지 않으면, W1xy = 1
여기서 바람직하게 T0 = 0; T1 = 230이다.
이러한 확장을 이용함으로써, 균열의 중앙보다 일반적으로 더 얇고 덜 관통하는 균열의 단부들이 또한 검출될 수 있다.
예 2:
도 5에 도시된 바와 같이, 본 발명에 따른 제2 실시예가 이하에서 기술된다.
반도체 기판이 반도체 기판을 홀딩하기 위한 수단 위에 제공된다. 상기 기판이 950 나노미터 백라이트를 이용해 조명되고, 검사 이미지(I)가 약 50 및 약 100 마이크로미터/픽셀 사이의 해상도를 갖는 카메라에 의해 캡쳐된다. 그 후에, 상기 기판이 확산 950 나노미터 프론트 광을 이용해 조명되고 이미지(J)가 동일한 카메라에 의해 캡쳐된다. 검사 이미지(I), 이미지(J) 및 모든 유도된 이미지들은 8비트 그레이 값들, 즉 0부터 255의 값들을 갖는다.
이미지 G(I)는, 예컨대
1 1 1
1 -8 1
1 1 1
의 3×3 라플라스 컨볼루션 필터에 의해 생성되고, 이는 상기 기판에 포함된 균열들, 보이드들, 외부 물질과 같은 이상들, 및 이미지(I)로부터의 결정체 경계들을 강조한다.
추가로, 가중 이미지(W1)가 J로부터의 3×3 라플라스 컨볼루션 필터링 이미지인 이미지(G(J))를 이진화(임계 필터링)함으로써 생성되고, 여기서,
T6 ≤ Gxy(J) ≤ T7이면 W1xy = 0이고
그렇지 않으면, W1xy = 1이며,
여기서 바람직하게 T6 = 150, T7 = 255이다(관통하고 관통하지 않는 균열들 모두).
그러므로, 결정체 경계들과 다른 이상들 사이를 구별하기 위해 G(I)와 W1이 픽셀 단위로(pixelwise) 곱해지고, 결과적인 이미지(K)가 이진화되며, 여기서
Kxy > T2이면, Bxy = 1
그렇지 않으면, Bxy = 0이며,
여기서 T2는 바람직하게 85이다.
상기 이미지(I)가 이미지(B)를 이용해 검사된다. 그러므로, 이미지(B)에서 클러스터링이 4개의 이웃(오직 2개의 수직 및 2개의 수평 이웃 픽셀들을 고려함) 또는 8개의 이웃(대각선의 이웃 픽셀들을 또한 고려함)을 이용해 수행된다. 이러한 클러스터들 중에서, 픽셀들의 수 > T3 이고 길이 > T4인 클러스터들만이 유지되고, 여기서 T3는 바람직하게 10이고 T4는 바람직하게 20이다. 그 후에, T5 픽셀들보다 더 작은 거리를 갖는 클러스터들이 그룹핑되고, 여기서 T5는 바람직하게 3이다. 이미지(B)에서의 클러스터들의 이러한 그룹에 기초하여, 이미지(I)에서의 픽셀들의 대응하는 클러스터들이 그들의 콘트라스트에 의해 분류되고, 가장 높은 콘트라스트를 갖는 클러스터들의 수(C1, 바람직하게 100)만이 유지된다. 그것으로부터, 가장 큰 클러스터들의 수(C2, 바람직하게 10)가 유지된다.

Claims (16)

  1. 반도체 기판에서의 이상(anomaly)들을 검출하기 위한 방법으로서,
    a. 반도체 기판을 제공하는 단계
    b. 상기 기판의 검사 이미지(I)를 만드는 단계
    c. 이미지 프로세싱에 의해서 이미지(I)로부터 이미지(K)를 생성하는 단계
    d. 이미지(K)를 이진화함으로써 이미지(B)를 생성하는 단계
    e. 이미지(B)를 이용하여 이미지(I)를 검사하는 단계를 포함하며,
    상기 단계 c는 이미지(I) 및 제1 가중 이미지(W1)로부터의 고역-통과 컨볼루션 필터링된 이미지(G(I))를 곱하는 단계를 포함하는,
    반도체 기판에서의 이상들을 검출하기 위한 방법.
  2. 제1항에 있어서,
    제1 가중 이미지(W1)는 이미지(I)의 임계 필터링 또는 퍼지 가중에 의해 생성되는,
    반도체 기판에서의 이상들을 검출하기 위한 방법.
  3. 제1항에 있어서,
    상기 기판의 이미지(J)를 만드는 단계 b'를 더 포함하고,
    제1 가중 이미지(W1)는 이미지(J)로부터의 고역-통과 컨볼루션 필터링된 이미지(G(J))의 임계 필터링 또는 퍼지 가중에 의해서 생성되는,
    반도체 기판에서의 이상들을 검출하기 위한 방법.
  4. 제1항 내지 제3항에 있어서,
    상기 고역-통과 컨볼루션 필터링된 이미지(G(I))는 3×3 라플라시안 컨볼루션 필터링에 의해 실현되는,
    반도체 기판에서의 이상들을 검출하기 위한 방법.
  5. 제1항 내지 제4항에 있어서,
    컨볼루션 필터링된 이미지(G(I))를 이미지(I)의 임계 필터링 또는 퍼지 가중에 의해 생성된 제2 가중 이미지(W2)와 곱하는 단계를 더 포함하는,
    반도체 기판에서의 이상들을 검출하기 위한 방법.
  6. 제1항 내지 제5항에 있어서,
    단계 b는 NIR의 범위 이내의 파장들을 갖는 백라이트를 이용해 상기 기판을 조명하는 단계를 포함하는,
    반도체 기판에서의 이상들을 검출하기 위한 방법.
  7. 제3항에 있어서,
    단계 b는 NIR의 범위 이내의 파장들을 갖는 백라이트를 이용해 상기 기판을 조명하는 단계를 포함하고, 단계 b'는 상기 백라이트와 동일한 파장 범위를 갖는 확산 프론트 라이트를 이용해 상기 기판을 조명하는 단계를 포함하는,
    반도체 기판에서의 이상들을 검출하기 위한 방법.
  8. 제1항 내지 제7항에 있어서,
    상기 이상들은 관통하거나 그리고/또는 관통하지 않는 미세-균열들을 포함하는,
    반도체 기판에서의 이상들을 검출하기 위한 방법.
  9. 제1항 내지 제8항에 있어서,
    상기 반도체 기판은 다결정질 실리콘으로 만들어지는,
    반도체 기판에서의 이상들을 검출하기 위한 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 따른 방법을 이용하는 장치.
  11. 반도체 기판에서의 이상(anomaly)들을 검출하기 위한 장치로서,
    a. 반도체 기판을 홀딩하기 위한 수단
    b. 상기 기판의 후면을 조명하기 위한 백라이트
    c, 상기 기판의 전면을 조명하기 위한 확산 프론트 라이트
    d. 이미지 프로세싱 유닛
    e. 카메라를 포함하고,
    상기 백라이트 및 확산 프론트 라이트의 파장들은 동일한 범위들 내에 있는,
    반도체 기판에서의 이상들을 검출하기 위한 장치.
  12. 제11항에 있어서,
    단일의 카메라를 갖는,
    반도체 기판에서의 이상들을 검출하기 위한 장치.
  13. 제11항 및 제12항에 있어서,
    상기 파장은 NIR 범위 내에 있는,
    반도체 기판에서의 이상들을 검출하기 위한 장치.
  14. 제13항에 있어서,
    상기 파장은 약 950 나노미터의 부근인,
    반도체 기판에서의 이상들을 검출하기 위한 장치.
  15. 제11항 내지 제14항에 있어서,
    가시광을 차단하는 광학 필터를 더 포함하는,
    반도체 기판에서의 이상들을 검출하기 위한 장치.
  16. 제11항 내지 제15항에 있어서,
    상기 백라이트 및/또는 상기 확산 프론트 라이트는 각 LED의 광이 적어도 하나의 다른 LED의 광과 중첩하도록하는, 두 개의 LED들 사이의 거리를 이용하여 그리고 상기 반도체 기판으로부터의 거리에서 장착되는 LED들을 포함하는,
    반도체 기판에서의 이상들을 검출하기 위한 장치.
KR1020107006969A 2007-08-31 2008-08-29 반도체 기판 이상들을 검출하기 위한 장치 및 방법 KR101192053B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP07115449 2007-08-31
EP07115449.6 2007-08-31
PCT/EP2008/061414 WO2009027517A1 (en) 2007-08-31 2008-08-29 Apparatus and method for detecting semiconductor substrate anomalies

Publications (2)

Publication Number Publication Date
KR20100056545A true KR20100056545A (ko) 2010-05-27
KR101192053B1 KR101192053B1 (ko) 2012-10-17

Family

ID=38857946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107006969A KR101192053B1 (ko) 2007-08-31 2008-08-29 반도체 기판 이상들을 검출하기 위한 장치 및 방법

Country Status (8)

Country Link
US (1) US8379964B2 (ko)
EP (1) EP2198279B1 (ko)
JP (1) JP5192547B2 (ko)
KR (1) KR101192053B1 (ko)
CN (1) CN101796398B (ko)
AT (1) ATE533043T1 (ko)
ES (1) ES2376394T3 (ko)
WO (1) WO2009027517A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153769A (ja) * 2008-11-19 2010-07-08 Tokyo Electron Ltd 基板位置検出装置、基板位置検出方法、成膜装置、成膜方法、プログラム及びコンピュータ可読記憶媒体
DE102009017786B3 (de) * 2009-04-20 2010-10-14 Intego Gmbh Verfahren zur Detektion von Fehlstellen in einer dünnen Waferscheibe für ein Solarelement sowie Vorrichtung zur Durchführung des Verfahrens
US8766192B2 (en) * 2010-11-01 2014-07-01 Asm Assembly Automation Ltd Method for inspecting a photovoltaic substrate
US8866899B2 (en) 2011-06-07 2014-10-21 Photon Dynamics Inc. Systems and methods for defect detection using a whole raw image
JP5128699B1 (ja) * 2011-09-27 2013-01-23 シャープ株式会社 配線検査方法および配線検査装置
WO2014038012A1 (ja) * 2012-09-05 2014-03-13 株式会社島津製作所 太陽電池セルの検査装置
US10067072B2 (en) * 2015-07-10 2018-09-04 Kla-Tencor Corporation Methods and apparatus for speckle suppression in laser dark-field systems
US10360477B2 (en) * 2016-01-11 2019-07-23 Kla-Tencor Corp. Accelerating semiconductor-related computations using learning based models
WO2017186421A1 (en) * 2016-04-27 2017-11-02 Asml Holding N.V. Image processing convolution algorithm for defect detection
KR102492053B1 (ko) 2017-08-23 2023-01-25 삼성전자주식회사 반도체 제조 장치 및 이를 이용한 반도체 장치 제조 방법
CN107677679A (zh) * 2017-09-22 2018-02-09 武汉精测电子技术股份有限公司 一种aoi检测中l0画面的缺陷分类方法及装置
CN109086827A (zh) * 2018-08-10 2018-12-25 北京百度网讯科技有限公司 用于检测单晶硅太阳能电池缺陷的方法和装置
CN110726730B (zh) * 2019-11-05 2022-12-06 黑龙江瑞兴科技股份有限公司 一种自适应传输检测装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2796316B2 (ja) * 1988-10-24 1998-09-10 株式会社日立製作所 欠陥または異物の検査方法およびその装置
JP3006090B2 (ja) 1990-12-18 2000-02-07 株式会社日立製作所 グリーンシートの製造方法並びにグリーンシートの検査方法及びその装置
JPH05119468A (ja) 1991-10-29 1993-05-18 Nikon Corp マスク検査装置
JP3433333B2 (ja) 1994-05-09 2003-08-04 大日本印刷株式会社 欠陥検査方法
US5638465A (en) * 1994-06-14 1997-06-10 Nippon Telegraph And Telephone Corporation Image inspection/recognition method, method of generating reference data for use therein, and apparatuses therefor
JPH08220008A (ja) * 1995-02-15 1996-08-30 Mitsubishi Electric Corp 赤外検査装置
US6256091B1 (en) * 1997-08-25 2001-07-03 Nippon Maxis Co., Ltd. Transparent substrate mounting platform, transparent substrate scratch inspection device, transparent substrate bevelling inspection method and device, and transparent substrate inspection method
EP1001460B1 (en) * 1998-10-15 2001-05-02 Wacker Siltronic Gesellschaft für Halbleitermaterialien Aktiengesellschaft Method and apparatus for detecting, monitoring and characterizing edge defects on semiconductor wafers
US6809809B2 (en) * 2000-11-15 2004-10-26 Real Time Metrology, Inc. Optical method and apparatus for inspecting large area planar objects
US6630996B2 (en) * 2000-11-15 2003-10-07 Real Time Metrology, Inc. Optical method and apparatus for inspecting large area planar objects
JP3784711B2 (ja) * 2000-12-20 2006-06-14 株式会社日立ハイテクノロジーズ 欠陥検査方法及びその装置
US7142294B2 (en) * 2000-12-20 2006-11-28 Hitachi, Ltd. Method and apparatus for detecting defects
US7231080B2 (en) * 2001-02-13 2007-06-12 Orbotech Ltd. Multiple optical input inspection system
EP2009676B8 (en) * 2002-05-08 2012-11-21 Phoseon Technology, Inc. A semiconductor materials inspection system
WO2005100961A2 (en) 2004-04-19 2005-10-27 Phoseon Technology, Inc. Imaging semiconductor strucutures using solid state illumination
DE102004029212B4 (de) * 2004-06-16 2006-07-13 Leica Microsystems Semiconductor Gmbh Vorrichtung und Verfahren zur optischen Auf- und/oder Durchlichtinspektion von Mikrostrukturen im IR
KR100598381B1 (ko) * 2004-06-18 2006-07-07 삼성전자주식회사 인-라인 타입의 자동 웨이퍼결함 분류장치 및 그 제어방법
DE102005061785B4 (de) * 2005-12-23 2008-04-03 Basler Ag Verfahren und Vorrichtung zum Erkennen von Rissen in Silizium-Wafern
JP4575886B2 (ja) 2006-02-14 2010-11-04 シャープ株式会社 多結晶半導体ウエハの割れ検査装置および割れ検査方法

Also Published As

Publication number Publication date
EP2198279B1 (en) 2011-11-09
JP2010537217A (ja) 2010-12-02
EP2198279A1 (en) 2010-06-23
WO2009027517A1 (en) 2009-03-05
CN101796398A (zh) 2010-08-04
ES2376394T3 (es) 2012-03-13
US20110123091A1 (en) 2011-05-26
KR101192053B1 (ko) 2012-10-17
CN101796398B (zh) 2013-06-19
US8379964B2 (en) 2013-02-19
ATE533043T1 (de) 2011-11-15
JP5192547B2 (ja) 2013-05-08

Similar Documents

Publication Publication Date Title
KR101192053B1 (ko) 반도체 기판 이상들을 검출하기 위한 장치 및 방법
TWI648534B (zh) 磊晶晶圓之裏面檢查方法、磊晶晶圓裏面檢查裝置、磊晶成長裝置之升降銷管理方法以及磊晶晶圓之製造方法
JP2001013085A (ja) 欠陥検査装置
JP2022043365A (ja) 検査装置、検査方法、欠陥検出プログラム
US20090074285A1 (en) Surface inspection device
JP5245212B2 (ja) 端部検査装置
JP2001209798A (ja) 外観検査方法及び検査装置
JP6628185B2 (ja) 透明体の検査方法
JP4414533B2 (ja) 欠陥検査装置
JP6119784B2 (ja) 異物検査方法
JP2009236760A (ja) 画像検出装置および検査装置
JP4146678B2 (ja) 画像検査方法および装置
JP2001194322A (ja) 外観検査装置及び検査方法
JP4015436B2 (ja) 金めっき欠陥検査装置
JP6259634B2 (ja) 検査装置
JP5239275B2 (ja) 欠陥検出方法および欠陥検出装置
JP2003329428A (ja) 表面検査装置及び表面検査方法
JP6212843B2 (ja) 異物検査装置、異物検査方法
JPH09199560A (ja) 半導体基板表面欠陥の検査方法及びその自動検査装置
JP3803677B2 (ja) 欠陥分類装置及び欠陥分類方法
JP2005077272A (ja) 欠陥検査方法
JP2005223006A (ja) クリーム半田印刷検査方法
KR100564871B1 (ko) 초소형반복패턴의검사방법및장치
JP3284463B2 (ja) 壜胴部の欠陥検出方法
JP6119785B2 (ja) 異物検査装置、異物検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160927

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190926

Year of fee payment: 8