KR20100047268A - 임프린트 방법 및 임프린트 방법을 사용하는 기판의 가공 방법 - Google Patents

임프린트 방법 및 임프린트 방법을 사용하는 기판의 가공 방법 Download PDF

Info

Publication number
KR20100047268A
KR20100047268A KR1020107003787A KR20107003787A KR20100047268A KR 20100047268 A KR20100047268 A KR 20100047268A KR 1020107003787 A KR1020107003787 A KR 1020107003787A KR 20107003787 A KR20107003787 A KR 20107003787A KR 20100047268 A KR20100047268 A KR 20100047268A
Authority
KR
South Korea
Prior art keywords
resin material
processing
pattern
region
substrate
Prior art date
Application number
KR1020107003787A
Other languages
English (en)
Other versions
KR101155200B1 (ko
Inventor
신고 오꾸시마
주니찌 세끼
하루히또 오노
나오 나까쯔지
아쯔노리 데라사끼
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20100047268A publication Critical patent/KR20100047268A/ko
Application granted granted Critical
Publication of KR101155200B1 publication Critical patent/KR101155200B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C33/00—Moulds or cores; Details thereof or accessories therefor
    • B29C33/42—Moulds or cores; Details thereof or accessories therefor characterised by the shape of the moulding surface, e.g. ribs or grooves
    • B29C33/424—Moulding surfaces provided with means for marking or patterning
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Abstract

기판 상의 수지 재료 상에 몰드의 패턴을 임프린팅하는 임프린트 방법은 몰드의 패턴에 대응하는 임프린트 패턴이 형성되는 제1 가공 영역 및 몰드를 기판 상에 형성된 수지 재료와 접촉시킴으로써 제1 가공 영역의 둘레의 수지 재료의 외측 영역을 형성하는 단계와, 제1 가공 영역을 보호하기 위한 제1 보호층을 제1 가공 영역 상에 형성하는 단계와, 제1 가공 영역 내의 수지 재료층 상에 형성되는 임프린트 패턴이 제거되지 않도록 제1 보호층에 의해 보호되는 동안 외측 영역 내의 수지 재료층을 제거하는 단계를 포함한다.

Description

임프린트 방법 및 임프린트 방법을 사용하는 기판의 가공 방법{IMPRINT METHOD AND PROCESSING METHOD OF SUBSTRATE USING THE IMPRINT METHOD}
본 발명은 임프린트 방법 및 임프린트 방법을 사용하는 기판의 수지 재료에 관한 것이다. 구체적으로, 본 발명은 몰드의 패턴을 기판 상의 수지 재료 상에 임프린팅하기 위한 임프린트 방법 및 임프린트 방법을 사용하는 기판의 가공 방법에 관한 것이다.
최근에, 몰드 상의 미세 구조를 수지 재료, 금속 재료 등과 같은 가공될 부재 상에 전사하기 위한 미세 가공 기술이 발전하여 왔으며, 관심을 받아왔다[Stephan Y. Chou et al., Appl. Phys. Lett., Vol., 67, Issue 21, pp. 3114-3116 (1995)]. 이 기술은 나노임프린트 또는 나노엠보싱으로 불리며, 대략 수 나노미터의 해상도를 제공한다. 이러한 이유로, 이 기술은 스테퍼, 스캐너 등과 같은 노광 장치를 대신하여 차세대 반도체 제조 기술에 적용될 것으로 점차 기대되어 왔다. 또한, 이 기술은 웨이퍼 레벨의 3차원 구조를 집약적으로 가공할 수 있어, 광결정과 같은 광학 장치 및 μTAS(미세 종합 분석 시스템; Micro Total Analysis System)과 같은 바이오칩에 대한 제조 기술과 같은 여러 광범위한 분야에 적용될 것으로 기대되어 왔다.
이러한 가공 기술이 반도체 제조 기술에 적용되는 경우에, 가공 기술은 다음의 방식으로 수행된다.
기판(예를 들어, 반도체 웨이퍼) 및 기판 상에 배치되는 광경화성 수지 재료층을 포함하는 피가공물(작업편; workpiece)과, 원하는 임프린트(돌출부/요홈부) 패턴이 형성되어 있는 몰드가 서로 마주보고 배치되며, 피가공물과 몰드 사이에 수지 재료가 충전되며, 이어서 자외(UV)선의 조사로 수지 재료가 경화된다.
이에 의해, 전술한 패턴이 수지 재료층 상으로 전사되고, 그 후에 수지 재료층을 마스크로 사용함으로써 에칭 등이 실행되어, 기판 상의 패턴 형성이 수행된다.
반도체 제조 기술에 대해, (나노-) 임프린트가 리소그래피로서 사용되는 경우, 생산될 칩에 따라 몰드가 제조되고 몰드 상의 패턴이 기판 상에 반복적으로 전사되는 스텝-앤-리피트(step-and-repeat)법이 적합하다. 이는 웨이퍼의 크기 증가로 인한 몰드 패턴 자체 및 정렬의 불가결한 오차를 감소시킴으로써 정밀성을 향상하는 것이 가능하고, 웨이퍼의 크기 증가로 인해 증가되는 몰드의 생산비를 감소시키는 것이 가능하기 때문이다.
기판 상에 전사되는 수지 재료층에 있어서, 패턴의 기저부로서, 일반적으로 잔류 필름(residual film)으로 불리는 두께부가 존재한다. 잔류 필름을 제거함으로써, 기판을 가공하기 위한 몰드 층이 완성된다. 여기서, 이 몰드 층은 "에칭 배리어"(etching barrier)로 언급된다.
종래의 임프린트 방법으로서, 일본 특허 출원 공개 번호 제2000-194142호에서는 에칭 배리어가 단일층의 UV-경화성 수지 재료를 사용하여 이 층의 전체 표면을 에칭함으로써 형성되는 방법(가공)이 제안되어 있다. 여기서 이러한 가공은 "단일층 가공"으로 언급된다. 또한, 전체 표면을 에칭함으로써 두께가 균일하게 감소되는 이러한 가공은 여기서 "에치 백"(etch back)으로 언급된다.
미국 출원 공개 제2006/0060557호에서는 수지 재료층과 이 수지 재료층과 에칭 선택비(etching selection ratio)를 보장할 수 있는 재료를 사용함으로써 리버스 패턴(reverse pattern)을 형성하기 위한 방법(가공)이 제안되어 있다. 이 방법에 있어서, 수지 재료층과 에칭 선택비를 보장할 수 있는 재료의 리버스 층이 수지 재료층 상에 도포되고, 그 후에 수지 재료층의 돌출부가 노출될 때까지 에치 백이 수행된다. 결국, 수지 재료층의 요홈부에 매립된 리버스 층을 마스크로 사용함으로써 수지 재료층이 에칭된다. 여기서, 이러한 가공은 "리버스 가공"으로 언급된다. 리버스 가공에 있어서, 최종 에칭 배리어는 무브 퍼펜디큘러 가공 형상(move perpendicular processing shape)을 가지며, 이의 치수 정밀도 역시 향상된다.
전술된 종래의 임프린트 방법에 의해 패턴이 기판 상에 형성되는 경우에, 이하의 문제가 제기될 수 있다.
즉, 도 8에 도시된 바와 같이, 하나의 쇼트(shot)에 대한 임프린트가 수행되는 경우, 수지 재료가 쇼트 영역 밖으로 유출되어 몰드(1251)의 에지를 따라 기판(1253) 상에 연장되는 외부 영역(유출 영역)(1254)을 형성한다. 이러한 외부 영역(1254) 내의 수지 재료층은 많은 경우에 가공 영역(1255) 내의 수지 재료층의 두께보다 두꺼운 두께를 갖는다. 예를 들어, 가공 영역(1255) 내의 임프린트 패턴의 돌출부 또는 요홈부의 높이 또는 깊이, 또는 수지 재료층의 두께는 수십 나노미터 내지 수백 나노미터인 반면, 외부 영역(1254) 내의 수지 재료층의 두께는 수 마이크로미터일 수 있다.
반도체 리소그래피에 대해 임프린트를 사용하는 경우에, 전술된 바와 같이, 스텝-앤-리피트법이 적합하다. 그러나, 기판 상으로의 패턴 전사가 스텝-앤-리피트법에 의해 반복적으로 수행되는 경우, 각 쇼트에 대해 외측 영역(1254)이 형성된다.
이러한 외측 영역(1254)의 형성에 의해, 외측 영역의 근처 부분과 외측 영역으로부터 이격된 영역 사이에서 에칭 특성이 달라지는 문제가 야기될 수 있다. 예를 들어, 임프린트 패턴보다 현저하게 큰 돌출부 구조가 근처 부분에 존재하는 경우에, 에칭 동안 플라즈마의 전기장의 분포가 교란되거나, 에칭 가스의 유동이 방해받을 수 있다. 따라서, 에칭은 외측 영역으로부터 이격된 영역에 비해, 수지 재료층의 노출 영역이 매우 큰 외측 영역의 근처 부분에서, 에칭 가스의 대량 소비가 국부적으로 요구될 수 있도록 화학 반응을 포함한다. 결과적으로, 외측 영역의 근처 부분에서의 에칭 특성이 외측 영역으로부터 이격된 영역에서의 에칭 특성과 상이한 이러한 현상이 발생할 수 있다.
전술된 문제의 관점에서, 본 발명의 주요 목적은 가공 영역으로부터 유출된 외측 영역 내의 수지 재료의 층을 용이하게 제거할 수 있는 임프린트 방법을 제공하는 것이다.
본 발명의 다른 목적은 임프린트 방법을 사용하는 기판의 가공 방법을 제공하는 것이다.
본 발명에 따르면, 가공 영역으로부터 유출된 외측 영역 내의 수지 재료의 층을 용이하게 제거하는 임프린트 방법을 실현하는 것이 가능하다. 또한, 임프린트 방법을 사용하는 기판의 가공 방법을 실현하는 것이 가능하다.
본 발명의 이러한 목적, 특징 및 이점과, 다른 목적, 특징 및 이점이 첨부 도면과 함께 취해진 본 발명의 바람직한 실시예에 대한 이하의 설명을 참조할 때 더욱 명확해 질 것이다.
도 1은 본 발명의 실시예(1)의 임프린트 방법의 흐름도.
도 2의 (a) 내지 2의 (e)는 본 발명의 실시예(1)의 임프린트 단계를 나타내는 개략도.
도 3의 (a) 내지 3의 (c)는 본 발명의 실시예(1)의 외측 영역의 형성을 나타내는 개략도.
도 4는 본 발명의 실시예(1)의 외측 영역의 경계벽의 필수 높이를 나타내는 개략도.
도 5의 (a) 및 5의 (b)는 가공 영역 내에 보호층을 유지하기 위한 경계벽을 형성하는데 요구되는 수지 재료의 양을 나타내는 개략도.
도 6의 (a) 내지 6의 (d)는 본 발명의 실시예(2)의 단일층 가공에 의해 기판을 가공하기 위한 기판 가공 단계를 나타내는 개략도.
도 7의 (a) 내지 7의 (d)는 본 발명의 실시예(3)의 리버스 가공에 의해 기판을 가공하기 위한 기판 가공 단계를 나타내는 개략도.
도 8은 종래의 임프린트 방법을 나타내는 개략도.
도 9는 본 발명의 실시예(4)의 임프린트 방법의 흐름도.
도 10의 (a) 내지 10의 (e)는 본 발명의 실시예(4)의 제2 전사 단계 및 제2 제거 단계를 나타내는 개략도.
도 11의 (a) 내지 11의 (c)는 본 발명의 실시예(4)의 패턴 형성 단계를 반복하기 위한 임프린트 방법의 각 전사 단계에서의 가공 영역의 배열을 나타내는 개략도.
도 12의 (a) 및 12의 (b)는 본 발명의 실시예(4)의 가공 영역의 배열을 나타내는 개략도.
도 13의 (a) 내지 13의 (c), 및 도 14의 (a) 내지 14의 (d)는 본 발명의 실시예(4)의 기판 상의 패턴의 전사 방법을 나타내는 개략도.
도 15의 (a) 및 15의 (b)는 본 발명의 실시예(4)의 패턴의 연결을 나타내는 개략도.
도 16의 (a) 내지 16의 (d), 및 도 17의 (a) 및 17의 (b)는 본 발명의 실시예(5)의 가공 영역의 배열을 나타내는 개략도.
도 18의 (a) 내지 18의 (d)는 본 발명의 실시예(6) 기판 가공을 나타내는 개략도.
이하, 본 발명의 실시예가 도면을 참조하여 설명될 것이다. 각각의 도면에 있어서, 동일하거나 대응하는 부분은 동일한 도면 부호 또는 기호로 표시된다.
(실시예 1)
도 1 및 도 2의 (a) 내지 2의 (e)는 본 실시예의 임프린트 방법을 나타낸다.
도 1을 참조하면, 단계(101)에서, 기판 상에 형성되는 수지 재료층 상에 몰드의 패턴이 전사된다. 구체적으로, 도 2의 (a)에 도시되는 바와 같이, 수지 재료층(202)이 기판(203) 상에 형성된다. 그 후에, 도 2의 (b)에 도시된 바와 같이, 몰드(201)가 수지 재료층(202)과 접촉하게 되고, 이어서 수지 재료층이 경화된다. 이때, 몰드(201)에 의해 가공 영역(205) 외부로 가압되는 수지 재료층(202)의 일부가 외측 영역(유출 영역)(204)에 형성된다. 그 후, 도 2의 (c)에 도시되는 바와 같이, 몰드(201)가 수지 재료층(202)으로부터 분리되어, 몰드(201) 상의 패턴이 수지 재료층(202) 상에 전사된다. 이로써, 수지 재료의 제1 층이, 몰드의 패턴에 대응하는 임프린트 패턴이 형성되는 가공 영역(205)과 가공 영역(205)의 둘레 전체를 둘러싸는 외측 영역(204) 양자로 기판 상에 형성된다.
몰드(201)는 그 표면에 원하는 패턴을 가지며, 실리콘, 석영 또는 사파이어와 같은 재료로 형성된다. 패턴이 형성되는 표면은 불소계 시레인 결합제 등을 사용하는 통상의 분형 가공을 거치게 된다. 여기서, 분형 가공에 의해 형성되는 이러한 분형층을 갖는 몰드는 통칭하여 "몰드"로 언급된다.
수지 재료층(202)용 재료로서, 아크릴 또는 에폭시 광경화성 수지 재료, 열경화성 수지 재료, 열가소성 수지 재료 등을 사용하는 것이 가능하다.
다시 도 1을 참조하면, 단계(102)에서, 단계(101)에서 형성된 수지 재료층의 외측 영역이 가공 영역 내의 제1 층 또는 보호층을 형성하기 위한 측벽으로서 사용된다. 구체적으로, 도 2의 (d)에 도시된 바와 같이, 가공 영역(205)과 외측 영역(204) 사이의 경계에 형성된 수지 재료층(202)의 측벽이 경계벽으로서 사용되어 가공 영역(205) 내의 수지 재료층(202)을 보호하기 위한 보호층(301)을 형성한다.
보호층(301)은 수지 재료층(202)과 에칭 선택비를 보장할 수 있는 재료로 형성된다. 즉, 보호층(301)은 외측 영역 내의 수지 재료층이 제거되는 단계(103)에서 에칭시 가공 영역(205) 내의 수지 재료층을 보호할 수 있는 재료로 형성된다. 보호층(301)에 대한 재료는 SiO2 또는 SiN과 같은 실리콘계 재료; 실리콘-함유 수지 재료; TiO2, Al2O3 등의 절열 필름; 및 통상의 금속 재료로부터 선택될 수 있다.
다시 도 1을 참조하면, 단계(103)에서, 단계(102)에서 형성된 보호층(301)에 의해 가공 영역(205) 내의 수지 재료층이 보호되는 상태에서 외측 영역(104) 내의 수지 재료층이 제거된다. 구체적으로, 도 2의 (e)에 도시된 바와 같이, 마스크로서의 가공 영역(205) 내의 수지 재료층(202) 상에 형성된 보호층(301)을 통한 에칭에 의해 외측 영역(204) 내의 수지 재료층(202)이 제거된다.
이러한 제거 단계에서, 예를 들어 보호층(301)용으로 SiO2가 사용되는 경우, 수지 재료층을 에칭하기 위한 가스계로서 O2, O2/Ar, O2/N2 등과 같은 O2계 가스를 사용하는 것이 가능하다. N2, H2 및 NH3의 3가지의 가스의 혼합 가스계에도 가능하다. 또한, CF4, CHF3, C2F6, C3F8, C4F8, C5F8, 또는 C4F6와 같은 탄화불소계 가스를 사용하는 것 역시 가능하다.
예를 들어, 수지 재료층(202)이 아크릴 광경화성 수지 재료로 형성되고, 보호층(301)이 실리콘 산화 혼합물로 형성되는 경우, 에칭 가스로서 O2를 사용함으로써 에칭 선택비가 50 이상일 수 있다. 따라서, 보호층(301)을 마스크로 사용함으로써 수지 재료층(202)을 에칭하는 것이 가능하다.
마지막으로, 도 1에 도시된 단계(104)에서, 보호층(301)이 제거된 후에, 가공 영역(205)에 형성된 임프린트 패턴이 기판(203) 상에 전사된다. 보호층(301)을 제거하지 않고서 에치 백을 통해 수지 재료층의 돌출부를 노출시킴으로써 보호층(301)을 마스크로 하여 기판(203)을 가공하는 것도 가능하다.
본 실시예에서, 단계(103)에서 가공 영역(205) 내의 수지 재료층만이 보호층(301)에 의해 보호되도록, 수지 재료층(202) 및 보호층(301)이 단계(101, 102)에서 형성되는 것이 바람직하다. 즉, 단계(102)에서 보호층(301)이 형성될 때, 보호층(301)은 이 보호층(301)이 경계벽을 통과하여 외측 영역(204)으로 연장됨이 없이 전체 가공 영역(205)을 보호할 수 있도록 외측 영역(204) 내의 수지 재료층을 조정하여 형성된다.
기판(203) 상에 수지 재료층(202)을 형성하는 방법으로서, 잉크 젯법, 디스펜서를 사용하는 드롭와이즈 어플리케이션법(dropwise application method), 스핀 코팅법 등을 적용하는 것이 가능하다.
도 2의 (b)에 도시된 바와 같이 수지 재료층이 외측 영역(204)에 형성되는 경우, 수지 재료층(202)의 벽(가공 영역 내에서의 두께보다 두꺼운 두께를 갖는 부분)이 가공 영역(205) 전체를 둘러싸는 것이 바람직하다.
또한, 전술된 경계 벽은 가공 영역(205) 내의 수지 재료층 상에 보호층(301)을 유지하기에 충분한 높이로 형성되는 것이 바람직하다.
최소의 외측 영역으로 가공 영역(205) 내의 수지 재료층(202)을 둘러싸도록 외측 영역(204) 내의 수지 재료층(202)을 형성하기 위해, 이하의 방법이 적용될 수 있다. 예를 들어, 수지 재료가 몰드(201)와 수지 재료층(202) 사이에 충전되는 경우, 수지 재료가 균일한 양으로 몰드(201)의 둘레부로 유출되는 방법을 적용하는 것이 가능하다.
도 3의 (a) 내지 3의 (c)는 균일한 양으로 몰드(201)의 둘레부로 수지 재료를 유출시키는 방법을 나타내는 개략도이다. 간략한 설명을 위해, 평판 몰드가 기판에 대향하여 배치되고 임프린트가 기판 표면에 대해 평면으로 수행되는 경우가 예로서 설명될 것이다.
도 3의 (a)는 도포를 위한 수지 재료의 배열의 일 예를 나타낸다. 도 3의 (a)에 도시되는 바와 같이, 한 방울의 수지 재료가 기판 상의 가공 영역(205)의 중앙부에 도포된다.
다음으로, 도 3의 (b)에 도시된 바와 같이, 몰드(201)는 몰드(201)의 패턴 표면 및 기판(203)의 표면이 서로 대향하여 배치되는 상태로 수지 재료층(202)과 접촉하게 된다. 이러한 방법에 의해, 수지 재료가 가공 영역(205)의 중앙에 대해 대칭으로 유동할 수 있다.
결과적으로, 도 3의 (c)에 도시되는 바와 같이, 수지 재료층은 가공 영역(205) 전체를 둘러싸도록 외측 영역(204) 내에 형성될 수 있다.
부수적으로, 예를 들어, 평행 그루브 또는 수직 그루브가 상이한 피치로 형성되는 격자 배열에서 임의의 방향으로 가속되는 형태를 갖는 전사 패턴으로 인해 수지 재료의 유동은 일정하지 않다. 이러한 경우에, 예를 들어, 수지 재료가 덜 확장될 수 있는 방향으로 복수의 수지 재료 액적이 배열되는 배열 방식을 적용함으로써, 수지 재료 액적의 배열 방식 또는 수지 재료의 비균일 유동을 고려하여 수지 재료와 몰드(201)의 접촉을 적용하여 몰드(201)의 둘레로 균일한 양의 수지 재료가 유출되도록 할 수 있다. 또한, 가공 영역(205) 내의 수지 재료층 상에 보호층(301)을 유지하는데 필요한 높이로 벽을 형성하기 위해, 이하 설명되는 바와 같이 충분한 양의 수지 재료가 도포된다.
다음으로, 외측 영역의 경계 벽의 필요한 높이가 설명될 것이다.
도 4는 본 실시예에서 외측 영역 내의 경계 벽의 필요한 높이를 나타내는 개략도이다. 본 도면은 외측 영역(204) 내의 수지 재료층(202)의 벽의 필요한 높이를 설명하기 위해, 도 2의 (d)에 도시된 외측 영역(204)의 근방을 도시하는 확대도이다.
도 4에서, t1은 수지 재료층(202)의 잔류 필름의 두께를 나타내고, t2는 수지 재료층(202)의 패턴 높이를 나타내며, t3는 보호층(301)(제2 층)의 두께를 나타내고, t4는 외측 영역(204) 내의 수지 재료층(202)의 높이를 나타낸다.
보호층(301)이 가공 영역(205) 내의 수지 재료층만을 보호하고, 외측 영역(204) 내의 수지 재료층으로는 연장되지 않기 위해, 전술한 두께는 다음의 관계: t4>t1+t2+t3를 만족하도록 설정된다. 예를 들어, t1이 100 nm, t2가 100 nm, t3이 100 nm인 경우에, t4는 300 nm보다 크게 설정된다.
이러한 경우에, 보호층(301)의 말단부의 표면이 표면 장력으로 인해, 외측 영역(204) 내의 수지 재료층의 측벽을 따라 약 3 ㎛만큼 상승하는 경우, t4는 표면 장력으로 인한 상승을 고려하여, 예를 들어 약 4 ㎛로 설정된다.
또한, 예를 들어 t1=100 nm, t2=100 nm, 그리고 t3=1 ㎛인 경우에, t4는 1.2 ㎛보다 크게 설정된다. 또한, 이 경우에, 유사하게 표면 장력을 고려하여, t4는 약 5 ㎛인 것이 바람직할 수 있다. 그때, 필요한 높이는 보호층(301)의 물리적 특성에 따라 변경된다.
다음으로, 가공 영역 내의 수지 재료층 상에 보호층을 유지할 수 있는 높이로 전술한 경계 벽을 형성하는데 필요한 수지 재료의 양이 설명될 것이다.
도 5의 (a) 및 5의 (b)는 본 실시예의 가공 영역(205) 내의 수지 재료층 상에 보호층을 유지할 수 있는 경계 벽을 형성하는데 필요한 수지 재료의 양을 나타내는 개략도이다. 도 5의 (a)에서, d1은 가공 영역(205)의 폭을 나타내고, d2는 외측 영역(204)의 폭을 나타낸다. 도 5의 (a)는 단계(102)에서 형성되는 수지 재료층(202)의 평면도이다. 간략한 설명을 위해, 본 예에서, 외측 영역(204)의 정사각형의 외측 경계가 정사각형의 가공 영역(205)의 외부에 표시된다. 또한, 몰드의 임프린트 패턴의 형상은 도시되지 않았다. 도 5의 (b)는 도 5의 (a)에 도시된 A-A' 선을 따라 취해진 단면도이다.
본 경우에, 필요한 수지 재료의 양(V)은 다음의 방정식을 만족하도록 설정된다.
방정식
Figure pct00001
예를 들어, 전술된 방정식으로부터 계산된 양으로 기판 상에 수지 재료를 도포함으로써, 가공 영역(205) 내의 수지 재료층 상에 보호층을 유지하는데 필요한 높이로 경계 벽을 형성하는 것이 가능하다. 경계 벽의 필요한 높이를 보다 정밀하게 형성하기 위해, 몰드의 임프린트 패턴에 대응하는 수지 재료의 양을 양(V)에 추가할 필요가 있다.
다음으로, 보호층 형성 방법이 설명될 것이다.
전술한 바와 같이, 보호층이 오직 가공 영역(205) 내의 수지 재료층 상에만 형성되는 것이 바람직하다. 보호층 형성 방법으로서, 예를 들어 디스펜서에 의한 도포, 잉크 젯법에 의해 소량으로 실행되는 다중점 도포, 스프레이 코팅에 의한 도포, 및 가공 영역(205)만 노출하도록 설계된 마스크를 사용하는 증착을 채택하는 것이 가능하다. 마스크는 또한 스프레이 코팅에 의한 도포에 사용될 수 있다.
외측 영역 내의 수지 재료층이 후속하는 단계에서 제거된 후에, 보호층이 가공 영역으로부터 흘러 나와 유출되는 경우에, 도포 또는 증착에 의해 보호층이 형성된 후에 보호층이 유동할 수 없는 상태로 보호층을 배치할 필요가 있다. 예를 들어, 보호층을 형성하는 재료가 용액에 용해된 상태로 도포되는 경우, 용액은 가열 등으로 증발된다.
또한, 이하 설명되는 리버스 공정에서, 보호층의 에치 백에 의해 보호층을 마스크로 사용하기 위해, 보호층의 두께는 바람직하게는 균일할 수 있다. 이는 비-균일 두께의 경우에 패턴이 소멸될 가능성이 있기 때문이다. 균일한 두께로 보호층을 형성하기 위해, 예를 들어 수지 재료층(202)에 대해 쉽게 젖을 수 있고 낮은 점도를 갖는 재료가 보호층용으로 사용된다. 구체적으로, 재료가 수지 재료층에 대해 90° 이하의 접촉각 및 20 cp 이하의 점도를 갖는 상태로 보호층용 재료를 도포함으로써, 보호층은 자연스럽게 가공 영역(205) 전체로 유동하여 두께를 자연스럽게 균일화한다. 또한, 균일한 보호층을 형성하기 위해, 보호층은 평판에 의해 가압되어 확장될 수도 있다. 구체적으로, 보호층용 재료로서 광경화성 수지 재료를 사용하여, 임프린트 패턴이 없는 평판 몰드로 보호층의 임프린트를 실행하는 것도 가능하다.
이러한 경우에, 수지 재료층(202)과 수지 재료층 사이의 적합한 에칭 선택비를 보장하도록 각각의 재료를 선택할 필요가 있다.
전술한 바와 같이 수지 재료층(202)과 보호층을 형성함으로써, 단계(102)에서, 가공 영역(205)으로부터 유출됨이 없이, 가공 영역 전체 내의 수지 재료층(202)을 보호하도록 보호층을 형성하는 것이 가능하다.
(실시예 2)
실시예 2에서, 본 발명의 임프린트 방법을 사용함으로써, 패턴이 단일층 가공을 통해 기판 상에 형성되도록 기판을 가공하는 기판 가공 방법이 도 6의 (a) 내지 6의 (d)와 관련하여 설명될 것이다.
도 6의 (a)에 도시된 단계는 보호층인 제2 층을 제거하는 제2 층 제거 단계이다. 이 단계에서는, 도 4에 도시된 바와 같이, 보호층(301)이 수지 재료층(202) 상에 형성되는 상태로부터 보호층(301)만이 제거된다. 예를 들어 SiO2계 재료가 보호층(301)용 재료로서 사용되는 경우, 보호층(301)을 제거하기 위해, 플루오르화 수소산을 사용하는 습식 에칭(wet etching)이 적용된다.
다음으로, 도 6의 (b)에 도시된 바와 같이, 수지 재료층(202)의 잔류 필름이 수지 재료층(202)의 에치 백에 의해 제거된다. 그 후, 도 6의 (c)에 도시된 바와 같이, 기판이 마스크로서의 수지 재료층(202)을 통해 에칭된다.
마지막으로, 도 6의 (d)에 도시된 바와 같이, 마스크로서 사용된 수지 재료층(202)이 제거된다.
전술된 단계를 통해, 외측 영역 내의 수지 재료층이 제거된 상태로 원하는 임프린트 패턴을 갖도록 기판을 가공하는 것이 가능하다.
(실시예 3)
실시예 3에서, 본 발명의 임프린트 방법을 사용하여 리버스 가공을 통해 기판 상에 패턴이 형성되도록 기판을 가공하는 기판 가공 방법이 설명될 것이다. 도 7의 (a) 내지 7의 (d)는 본 실시예의 리버스 가공을 통해 패턴을 형성하도록 기판을 가공하는 기판 가공 단계를 나타내는 개략도이다. 본 실시예에서, 보호층(301)용 재료로서 수지 재료층(202)과 에칭 선택비를 보장할 수 있는 전술된 재료를 사용함으로써, 리버스 층으로서의 보호층(301)을 사용하는 것이 가능하다. 예를 들어, 아크릴 광경화성 수지 재료가 수지 재료층(202)용으로 사용되는 경우, 실리콘 산화 혼합물이 보호층(301)용으로 사용된다.
도 7의 (a)에 도시된 바와 같이, 수지 재료층(202)의 돌출부는 보호층(301)이 수지 재료층(202) 상에 형성되는 상태로부터 보호층(301)의 에치 백에 의해 노출된다.
다음으로, 도 9의 (b)에 도시되는 바와 같이, 수지 재료층(202)은 마스크로서의 보호층(301)을 통해 에칭된다.
다음으로, 도 9의 (c)에 도시되는 바와 같이, 기판(203)은 보호층(301) 및 보호층(301) 아래의 수지 재료층(202)을 마스크로 하여 에칭된다.
다음으로, 마스크로서의 수지 재료층(202) 및 보호층(301)이 제거된다.
전술된 단계를 통해, 외측 영역 내의 수지 재료층이 제거된 상태로, 원하는 임프린트 패턴이 본 실시예의 가공 방법에 의해 기판 상에 형성될 수 있다.
리버스 가공을 사용하는 가공 방법에 있어서, 수지 재료층의 잔류 필름은, 잔류 필름이 수지 재료층(202) 자체의 에치 백에 의해 제거되어 패턴의 상측부의 에지 형상을 유지하는 것이 가능한 단일층 가공의 경우와 달리 제거되지 않는다. 이로써, 단일층 가공에 비해, 전사 정밀도를 추가로 향상시키는 것이 가능하다.
(실시예 4)
반도체 리소그래피를 위해 임프린트를 사용하는 경우에, 기판 상의 패턴 전사가 기판의 크기보다 작은 크기의 몰드를 사용하여 반복되는 스텝-앤-리피트법이 적합하다. 이는 웨이퍼의 크기 증가로 인한 몰드 패턴 자체 및 정렬의 불가결한 오차를 줄임으로써 정밀도를 향상시키는 것이 가능하기 때문이다. 또한, 웨이퍼의 크기 증가에 의한 몰드의 생산비를 줄이는 것이 가능하다.
그러나, 전술된 임프린트 방법은 몰드의 크기보다 큰 디바이스를 생산하는 것이 곤란하다고 하는 문제를 수반한다.
즉, 도 8에 도시되는 바와 같이, 하나의 쇼트에 대한 임프린트가 기판(1253)을 가공함으로써 패턴이 기판(1253) 상에 형성되는 경우에 수행되면, 수지 재료(1252)는 쇼트 영역 외부로 가압되어 몰드(1251)의 에지를 따라 외측 영역(1254)을 형성할 수 있다. 이렇게 형성된 외측 영역(1254)은 패턴의 크기 또는 패턴의 주기보다 대체로 큰 폭을 갖는다. 또한, 외측 영역(1254) 내의 수지 재료층의 두께는 많은 경우에, 쇼트 영역(가공 영역)(1255) 내의 두께보다 크다. 예를 들어, 가공 영역(1255) 내의 수지 재료층의 두께 및 패턴의 요철부는 약 수십 nm 내지 약 수백 nm인 반면, 외측 영역(1254) 내의 수지 재료층의 두께는 수 ㎛ 이상일 수 있다.
이러한 외측 영역(1254)에서, 패턴을 형성하는 것이 곤란하며, 따라서 인접하는 쇼트 영역 사이에 적어도 외측 영역(1254)의 폭에 대응하는 간극이 생성된다. 결과적으로, 몰드의 패턴으로부터 전사되는 패턴을 연결함으로써 대형 디바이스를 생산하는 것이 곤란하게 된다. 또한, 대형 디바이스를 생산하는 경우가 아니더라도, 외측 영역(1254)의 존재에 의해 웨이퍼 하나로부터 제조되는 칩의 개수가 감소하여 생산비가 증가하게 되는 문제가 야기된다.
이하, 이러한 문제를 고려하여, 생산비를 절감하기 위해 서로 인접하는 가공 영역의 패턴을 연결할 수 있는 본 실시예의 임프린트 방법 및 가공 방법이 설명될 것이다.
도 9는 본 실시예의 임프린트 방법의 흐름도이다.
단계(1101)는 기판 상에 형성되는 수지 재료층 상으로 몰드의 패턴을 전사하기 위한 임프린트가 스텝-앤-리피트법으로 한번 또는 복수 회 수행되어 제1 가공 영역을 형성하는 제1 전사 단계이다.
단계(1102)는 단계(101)에서의 제1 가공 영역으로부터 외측 영역 내의 둘레부로 유출되는 수지 재료가 제거되는 제1 제거 단계이다. 이로써, 첫 번째 패턴이 형성된다.
이러한 방식에 있어서, 본 실시예의 패턴 형성 단계는 전술된 바와 같이, 일련의 전사 단계 및 전사 단계 후에 외측 영역 내의 수지 재료층을 제거하는 제거 단계로 구성된다.
단계(1103)는 제2 가공 영역을 형성하는 제2 전사 단계이다. 본 단계에서는, 단계(1102)에서 수지 재료층이 제거되는 외측 영역과 제2 가공 영역이 중첩되도록 임프린트 단계가 수행된다.
단계(1104)는 단계(1103)에서 제2 가공 영역으로부터 외측 영역 내의 둘레부로 유출되는 수지 재료가 제거되는 제2 제거 단계이다. 이로써, 두 번째 패턴이 형성된다.
이러한 방식으로, 일련의 전사 단계 및 제거 단계로 구성되는 패턴 형성 단계를 제3 패턴 형성 단계 또는 그 이후에서도 여러 번 반복함으로써, 외측 영역이 생성되는 경우에라도 수지 재료층 상에 패턴을 전사하는 것이 가능하다.
도 9에서, 단계(1105)는 N-번째 전사 단계이며, 단계(1106)는 N-번째 제거 단계이다.
본 실시예에서, 패턴 형성 단계를 세 번 수행하는 경우가 설명될 것이다.
도 10의 (a)는 제1 전사 단계가 도 2의 (a) 내지 2의 (e)에 도시된 단계를 통해 수행된 후의 상태를 도시하는 개략도이다. 제1 전사 단계에서 형성된 수지 재료층(401) 상에 보호층(301)(제1 보호층)이 형성된다. 영역(404)은 제1 전사 단계의 외측 영역이며, 영역(405)은 제1 전사 단계의 가공 영역이다.
도 10의 (a)에 도시되는 바와 같이, 수지 재료층(302)이 기판(203) 상에 형성된다. 이때, 제2 전사 단계의 임프린트 단계에서의 가공 영역(407)이 제1 전사 단계에서의 외측 영역(404)과 중첩하도록 몰드(201) 및 수지 재료층(402)이 배치된다.
도 10의 (b)에 도시되는 바와 같이, 몰드(201)는 몰드(201)와 기판(203) 사이에 수지 재료층(402)을 충전하도록 수지 재료층(402)과 접촉한다. 이때, 몰드(201)에 의해 가공 영역(407)으로부터 유출되는 수지 재료층(402)의 일부는 제1 전사 단계에서의 가공 영역(405) 내의 보호층(301) 상으로도 유출된다.
도 10의 (c)에 도시되는 바와 같이, 수지 재료층(402)이 경화된 후에, 몰드(201)는 몰드(201) 상의 패턴이 수지 재료층(403) 상에 전사되도록, 경화된 수지 재료층(403)으로부터 분리된다.
도 10의 (d) 및 10의 (e)에 도시되는 바와 같이, 제1 제거 단계에서와 유사하게, 가공 영역(407) 내의 수지 재료층(403) 및 가공 영역(405) 내의 수지 재료층(401)이 보호층(301)(제2 보호층)에 의해 보호되는 동안, 외측 영역(406) 내의 수지 재료층(403)만이 제거된다.
전술된 단계를 수행함으로써, 원래는 수지 재료층이 가공 영역으로부터 유출되어 패턴이 수지 재료층 상에 전사될 수 없는 영역에도 수지 재료층 상에 패턴을 전사하는 것이 가능하다.
이로써, 인접하는 가공 영역 사이의 간극을 감소시키는 것이 가능하고, 인접 가공 영역 내의 패턴을 서로 할 수 없다.
일반적으로, 간극 감소 및 패턴 연결을 실현하기 위해, 간극 감소 또는 패턴 연결의 정확성에 견줄만한 정확성으로 몰드(201)와 기판(203) 사이의 (위치) 정렬을 수행할 필요가 있다.
유사하게, 제3 패턴 형성 단계에서도, 제3 가공 영역이 선행 단계의 외측 영역 상에 중첩되는 상태로 패턴이 전사되고, 그 후에 외측 영역 내의 수지 재료층만이 제거된다.
다음으로, 패턴 형성 단계를 세 번 수행하는 임프린트 방법이 더욱 구체적으로 설명될 것이다.
도 11의 (a) 내지 11의 (c)는 패턴 형성 단계를 세 번 수행하기 위한 임프린트 방법의 전사 단계에서 가공 영역의 배열을 나타내는 평면도이다. 도면 부호(501)는 제1 전사 단계의 가공 영역(제1 가공 영역)을 나타내고, 도면 부호(502)는 제2 전사 단계의 가공 영역(제2 가공 영역)을 나타내며, 도면 부호(503)는 제3 전사 단계의 가공 영역(제3 가공 영역)을 나타낸다.
도 11의 (a)는 첫 번째 패턴 형성 단계에서의 제1 전사 단계의 가공 영역(제1 가공 영역)의 배열을 도시한다. 도 11의 (a)의 제1 방향(1ST)으로의 배열과 관련하여, 제1 방향에 대해 인접하는 가공 영역 사이의 간격은 제1 방향에 대한 가공 영역의 폭의 정수배, 예를 들어 2배이다. 가공 영역의 폭에 "2배"라는 것은 가공 영역의 폭에 몰드 가공 오차와 몰드 정렬 오차의 합의 조정량이 추가된 길이가 "2배"라는 의미이며, 이하의 설명에서 유사한 의미가 적용된다.
제1 방향에 수직하는 제2 방향의 배열에 대해, 각각의 가공 영역은 가공 영역 폭에 1배인 거리만큼 제1 방향으로 이동되고, 가공 영역 폭에 예를 들어, 1.5배인 거리만큼 제2 방향으로 이동된다. 제2 방향으로의 각각의 가공 영역의 이동 거리는 가공 영역 폭에 1.5배로 한정되지 않지만, 최소한, 가공 영역 폭과 외측 영역의 폭의 합인 거리이며, 최대로, 가공 영역 폭에 2배의 길이에서 외측 영역 폭을 뺌으로써 얻어지는 거리이다.
도 11의 (b)는 두 번째 패턴 형성 단계에서의 제2 전사 단계의 가공 영역(502)의 배열을 도시한다. 도 11의 (b)의 제1 방향에 대해, 가공 영역(502)은 제1 전사 단계에서 배열된 가공 영역(501)에 인접하게 배치된다.
도 11의 (c)는 제3 패턴 형성 단계에서의 제3 전사 단계의 제3 가공 영역(503)의 배열을 도시한다. 도 11의 (c)의 제1 방향에 대해, 제3 전사 단계에서의 제3 가공 영역(503)은 제1 및 제2 전사 단계에서의 제1 가공 영역(501) 및 제2 가공 영역(502) 사이에 배치된다.
가공 영역을 본 실시예에서와 같이 배열함으로써, 패턴 형성 단계를 세 번 반복하여 실질적으로 전체 기판(203) 상에 패턴을 전사하는 것이 가능하다.
또한, 패턴 형성 단계를 세 번 반복하는 경우에, 복수의 가공 영역 중 인접하는 가공 영역 사이의 간격은 가공 영역 폭의 길이에, 첫 번째 패턴 형성 단계의 완료 후에 수행되는 반복 패턴 형성 단계의 횟수를 곱하여 얻어지는 길이로 설정되며, 이로써 유사하게 실질적으로 전체 기판 상에 패턴이 전사될 수 있다. 그러나, 일반적으로, 패턴 형성 단계에서의 전사 단계 및 제거 단계에서 사용되는 장치가 변경될 필요가 있다. 이에 대해, 가공 방법의 가공량을 개선하기 위해, 반복적으로 수행되는 패턴 형성 단계의 횟수는 바람직하게 적어질 수 있다.
가공 영역을 본 실시예에서와 같이 배열함으로써, 인접하는 가공 영역 전체에 대해 인접하는 가공 영역 사이의 간극을 감소시키고, 모든 가공 영역의 패턴을 패턴 형성 단계의 세 번 반복만으로 서로에 연결하는 것이 가능하다.
도 11의 (a) 내지 11의 (c)는 단지 본 실시예의 예를 도시한다. 따라서, 각 전사 단계 등에 있어서의 임프린트 단계의 횟수는 몰드 및 기판의 크기 또는 형상에 따라 변경된다.
도 12의 (a)는 도 11의 (a) 내지 11의 (c)의 제1 방향에 대해 도 9의 단계(1106)의 완료 후의 단계를 도시하는 개략도이다. 도 12의 (a)에서, 기판(203) 상에, 제1 전사 단계에서 형성된 수지 재료층(601), 제2 전사 단계에서 형성된 수지 재료층(602) 및 제3 전사 단계에서 형성된 수지 재료층(603)이 배치된다. 도 12의 (a)에 도시된 바와 같이, 제1 가공 영역(501), 제2 가공 영역(502), 제3 가공 영역(503) 및 다른 제1 가공 영역(501)이 서로에 연결될 수 있다.
본 실시예에 있어서, 전술된 각각의 전사 단계에서, 도 11의 (a) 내지 11의 (c)의 제1 방향에 대해 인접하는 가공 영역 사이의 간격은 가공 영역 폭에 2배이다.
이로써, 패턴 형성 단계의 세 번 반복을 통해, 제1 방향에 대해 가공 영역을 서로 연결하는 것이 가능하다. 도 12의 (b)는 도 12의 (a)에 도시된 상태로부터 보호층(301)만이 제거된 상태를 도시한다. 보호층(301)은 일련의 전사 단계 및 제거 단계가 수행된 후에 제거된다.
전술된 단계를 통해, 원하는 패턴이 전사되는 수지 재료층을 형성하는 것이 가능하다.
전술된 바와 같은 본 실시예에서, 전사 단계 및 제거 단계는 번갈아가며 수행되고 세 번 반복된다. 또한, 각 전사 단계의 가공 영역은 도 11의 (a), 11의 (b) 또는 11의 (c)에 도시된 것과 같이 배열되어, 모든 인접하는 가공 영역에 대해 간극 감소 및 패턴 연결을 실현하는 것이 가능하다. 또한, 인접하는 가공 영역의 패턴이 서로 연결되지 않는 경우에도, 생산비는 감소될 수 있다.
본 실시예에서, 가공 영역 내의 수지 재료층이 균일한 두께를 갖고, 외측 영역 내의 기판 표면 상의 수지 재료층의 높이가 미리 결정된 높이가 되도록 기판 상에 도포되는 수지 재료의 양 및 분포가 제어되는 것이 바람직하다. 예를 들어, 도 10의 (a) 내지 10의 (c)에 도시된 바와 같은 제2 전사 단계의 임프린트 단계에서, 제1 전사 단계에서 형성되는 가공 영역(405) 내의 수지 재료층(401)이 외측 영역(404)에 위치된다. 이러한 이유로, 가공 영역(4-7)으로부터 유출되는 수지 재료가 영향을 받아, 가공 영역(407) 내의 수지 재료층(403)의 두께가 증가되거나, 외측 영역(406) 내의 수지 재료층의 벽의 높이가 부분적으로 증가될 수 있다. 이러한 이유로, 제2 전사 단계에서, 도포될 수지 재료의 총량은 제1 전사 단계에서보다 적도록 조절될 수 있다. 또한, 제1 전사 단계에서의 가공 영역의 인접부에서의 수지 재료의 양이 적도록 수지 재료가 분포될 수 있다.
이러한 방식으로, 외측 영역 내의 수지 재료층의 벽의 높이 및 가공 영역 내의 수지 재료층의 두께를 조절함으로써, 가공 영역(405) 내의 수지 재료층 상에만 보호층(301)을 형성할 뿐만 아니라, 이하 설명될 기판 상에의 패턴 전사 동안의 전사 정확도의 저하를 완화하는 것이 가능하다.
본 실시예에서, 패턴이 전사되는 수지 재료층을 마스크로 하여 기판(203) 상에 패턴을 전사하는 것 역시 가능하다. 도 13의 (a) 내지 13의 (c)는 이를 위한 방법을 나타내는 단면도이다.
기판 상에 전사되는 수지 재료층은 패턴에 대한 준비 작업으로서 잔류 필름으로 일반적으로 언급되는 부분을 갖는다.
도 13의 (a)는 수지 재료층(206)의 잔류 필름이 제거된 상태를 도시한다. 즉, 도 12의 (b)의 상태로부터 잔류 필름이 제거될 때까지 전체 기판 표면 상의 수지 재료층의 두께가 에칭에 의해 균일하게 감소된 상태이다. 다음으로, 남아 있는 수지 재료층(206)을 마스크로 사용함으로써, 기판은 도 13의 (b)에 도시된 상태를 형성하도록 에칭된다. 마지막으로, 남아 있는 수지 재료층(206)을 제거함으로써, 도 13의 (c)에 도시되는 바와 같이, 원하는 패턴을 기판 상에 전사하는 것이 가능하다.
본 실시예에서, 기판 상으로의 패턴 전사 방법은 전술된 방법에 한정되지 않고, 다른 기판 가공 방법일 수도 있다. 예를 들어, 도 14의 (a) 내지 14의 (d)는 기판(203) 상에 패턴을 전사하기 위한 다른 방법을 나타내는 단면도이다.
도면 부호(1001)는 리버스 층을 나타낸다. 본 방법에서, 수지 재료층 상에, 리버스 층이 수지 재료층과 에칭 선택비를 보장할 수 있는 재료로 형성된다. 리버스 층용 재료로서, 전술된 리버스 층용 재료와 유사한 재료를 도포하는 것이 가능하다. 리버스 층이 수지 재료층 상에 형성되는 경우, 최종 상태는 보호층이 리버스 층으로 간주되는 도 12의 (a)의 상태와 동일하다.
외측 영역에서의 수지 재료층 제거 단계가 전술한 보호층을 사용하여 수행되는 경우, 보호층이 수지 재료층 상에 형성되는 도 12의 (a)의 상태로부터 가공 단계를 지속하는 것이 가능하다. 이러한 경우에, 보호층은 리버스 층으로 간주된다.
도 14의 (a)는 수지 재료층(206)의 돌출부가 노출될 때까지 리버스 층(1001)의 전체 표면이 에칭되는 상태를 도시한다.
예를 들어, SiO2가 리버스 층용 재료로서 사용되는 경우, 리버스 층을 에칭하기 위한 가스계로서, CF4, CHF3, C2F6, C3F8, C4F8, C5F8, 또는 C4F6와 같은 탄화불소계 가스를 사용하는 것이 가능하다.
다음으로, 수지 재료층(206)이 마스크로서의 수지 재료층(206)의 요홈부에 매립된 리버스 층(1001)을 통해 에칭되는 경우, 도 14의 (b)에 도시된 상태가 생성된다. 다음으로, 기판이 마스크로서의 리버스 층(1001)을 통해 에칭되는 경우, 도 14의 (c)에 도시된 상태가 생성된다. 끝으로, 남아 있는 리버스 층(1001) 및 수지 재료층(206)이 제거되는 경우, 도 14의 (d)에 도시된 상태가 생성되어, 원하는 패턴이 기판 상에 전사되는 것이 가능하다.
리버스 층을 사용하는 기판 상의 패턴 전사 방법에 있어서, 수지 재료층의 잔류 필름은 수지 재료층(206) 자체의 전체 표면 에칭에 의해 제거되지 않으며, 이로써 패턴의 상측부의 에지 형상을 유지하는 것이 가능하다.
결과적으로, 수지 재료층(206)을 마스크로 하여 기판을 에칭하는 방법에 의해 전사 정확성을 향상시키는 것이 가능하다.
마지막으로, 본 발명의 각각의 가공 영역의 패턴의 연결이 설명될 것이다.
예를 들어, 피치(X)로 도트 패턴이 가공 영역(205)에 전사될 때, 본 발명이 적용되지 않는 경우에 도 15의 (a)의 상태가 생성된다. 즉, 외측 영역(204) 내의 인접하는 가공 영역 사이의 폭이 Y인 경우, 피치는 Y 이상이다. Y가 X보다 큰 경우 또는 이와 유사한 경우에, 인접하는 가공 영역 사이의 피치를 X인 것으로 설정하는 것은 곤란하다.
한편, 본 발명에서, 도 15의 (b)에 도시된 바와 같이, 인접하는 가공 영역 사이의 도트 패턴의 피치가 X로 설정될 수 있도록, 패턴이 외측 영역 내에만 형성되어 인접하는 가공 영역을 서로 가깝게 할 수 있다.
전술된 바와 같이, 본 실시예에서, 인접하는 가공 영역의 패턴을 서로 연결하는 것이 가능하다. 이러한 가공 방법은 굴절률의 분포가 면 내 방향(in-plane direction)에 대해 주기적으로 배열되는 광결정과 같은 구조에 적합하게 사용될 수 있다.
연결 가능한 패턴으로서, 도트 패턴에 더해, 선-및-공간 패턴, 구멍 패턴, 프리 패턴과 같은 다른 패턴을 적용하는 것 역시 가능하다.
또한, 본 실시예에서, 가공 영역 내의 몰드의 형상은 정사각형에 한정되지 않으며, 6각형과 같은 다양한 형상일 수도 있다.
(실시예 5)
실시예 5에서는, 실시예 4에서와 상이한 가공 영역의 배열 방법이 설명될 것이다.
실시예 4와 본 실시예의 차이점은 각각의 전사 단계에서의 가공 영역의 배열 방식이며, 이에 따라 그 차이만 설명될 것이다.
도 16의 (a) 내지 16의 (d)와 관련하여, 패턴 형성 단계를 네 번 반복하는 방법이 설명될 것이다.
도면 부호(1201)는 제1 전사 단계에서의 가공 영역을 나타내고, 도면 부호(1202)는 제2 전사 단계에서의 가공 영역을 나타내며, 도면 부호(1203)는 제3 전사 단계에서의 가공 영역을 나타내고, 도면 부호(1204)는 제4 전사 단계에서의 가공 영역을 나타낸다.
먼저, 도 16의 (a)에 도시되는 바와 같이, 제1 전사 단계에서, 가공 영역(1201)의 패턴 전사는 제1 방향 및 제2 방향 양자에 대해 가공 영역 폭에 2배인 가공 영역(1201)의 배열 주기로 수행되며, 그 후에 제거 단계가 수행된다.
다음으로, 도 16의 (b) 및 16의 (c)에 도시된 바와 같이, 제2 전사 단계 및 제3 전사 단계에서, 패턴은 수평하는 인접 가공 영역(1201) 사이의 가공 영역(1202) 및 수직하는 인접 가공 영역(1201) 사이의 가공 영역(1203) 각각에 전사되며, 이 후 대응하는 제거 단계가 수행된다.
마지막으로, 도 16의 (d)에 도시되는 바와 같이, 남아 있는 가공 영역(1204)에서, 패턴은 제4 전사 단계로 전사되고, 그 후에 제거 단계가 수행된다.
패턴 형성 단계가 세 번 반복되는 방법에 있어서는, 가공 영역의 에지가 제1 방향 및 제2 방향 중 어느 하나에 대해 정렬될 수 없다. 한편, 패턴 형성 단계가 네 번 반복되는 방법에 있어서는, 가공 영역의 에지가 제1 방향 및 제2 방향 양자에 대해 정렬될 수 있다.
즉, 제1 방향 및 제2 방향 양자에 대해 가공 영역의 에지를 정렬할 필요가 있는 경우, 예를 들어 메시형-형상(mesh-like shape) 내의 가공 영역의 에지를 따라 기판을 다이싱(dicing)하는 경우.
패턴 형성 단계를 두 번 반복하는 방법이 도 17의 (a) 및 17의 (b)와 관련하여 설명될 것이다.
도 17의 (a)에 도시되는 바와 같이, 제1 전사 단계에서, 패턴 전사는 제1 방향에 대해 가공 영역 폭에 두 배이며 제2 방향에 대해 인접하는 가공 영역 사이의 적합한 간격으로 가공 영역(1201)의 배열 주기로 수행되며, 그 후에 제거 단계가 수행된다. 적합한 간격은 각각의 외측 영역 내의 외측 영역이 인접하는 가공 영역과 중첩하지 않는 것이다.
다음으로, 도 17의 (b)에 도시되는 바와 같이, 제2 전사 단계에서, 패턴은 제1 전사 단계의 제1 방향에 대해 인접하는 가공 영역(1201) 사이의 가공 영역(1202)에 전사되며, 그 후에 제거 단계가 수행된다.
전술된 단계를 통해, 각각의 가공 영역의 전사 패턴을 한 방향에 대해서만 서로 연결하는 것이 필요한 경우에, 패턴 형성 단계를 세 번보다 적은 두 번만 반복하여 패턴을 전사하는 것이 가능하다.
본 발명에 있어서, 패턴 형성 단계의 반복 횟수, 가공 영역의 배열 방법, 배열의 순서, 및 가공 영역에서의 몰드의 형상은 전술된 것으로 한정되지 않는다.
(실시예 6)
실시예 5와 실시예 6의 차이는 전사 단계 각각에서 사용되는 몰드의 구성에 있으며, 따라서 이러한 차이만이 설명될 것이다.
본 발명에서, 각각의 전사 단계에서 동일한 몰드가 사용될 필요는 없다. 즉, 예를 들어 실시예 2의 패턴 형성 단계가 네 번 반복되는 방법에서, 제1 내지 제4 전사 단계에서 각각 상이한 몰드를 사용하는 것도 가능하다.
도 18의 (a)는 제1 전사 단계가 완료된 후의 상태를 도시한다.
도 18의 (b)는 제2 전사 단계가 완료된 후의 상태를 도시한다. 제2 전사 단계에서 사용된 몰드는 제1 전사 단계에서 사용된 몰드의 패턴과 상이한 패턴을 갖는다.
도 18의 (c)는 제3 전사 단계가 완료된 후의 상태를 도시한다. 제3 전사 단계에 사용된 몰드는 제1 및 제2 전사 단계에서 사용된 몰드의 패턴과 상이한 패턴을 갖는다.
도 18의 (d)는 제4 전사 단계가 완료된 후의 상태를 도시한다. 제4 전사 단계에 사용된 몰드는 제1 내지 제3 전사 단계에 사용된 몰드의 패턴과 상이한 패턴을 갖는다.
동일한 패턴을 갖는 몰드가 전체 전사 단계에서 사용되는 경우, 하나의 가공 영역에 대응하는 주기가 가장 큰 패턴만이 전사될 수 있다. 그러나, 본 실시예에서와 같이, 네 배의 주기적 구조를 갖는 패턴을 전사하는 것이 가능하도록 상이한 패턴을 갖는 몰드가 전사 단계 각각에 사용된다.
전술한 바와 같이, 본 실시예에서, 상이한 패턴을 갖는 몰드가 각각의 전사 단계에 사용되어, 큰 주기를 갖는 패턴을 전사하는 것이 가능하다.
본 발명에 따르면, 가공 영역으로부터 유출되는 외측 영역 내의 수지 재료층을 용이하게 제거할 수 있는 임프린트 방법을 제공하는 것이 가능하다. 또한 임프린트 방법을 사용하는 기판의 가공 방법을 제공하는 것도 가능하다.
비록, 본 발명이 본 명세서에 개시된 구조와 관련하여 설명되었지만, 개시된 상세로 한정되는 것은 아니며, 본 출원은 개선의 목적 또는 이하의 청구범위의 범주 내에 포함될 수 있는 한도의 변형 또는 변경을 포괄하고자 한다.
201: 몰드 202: 수지 재료층
203: 기판 204: 외측 영역
205: 가공 영역 301: 보호층

Claims (13)

  1. 기판 상의 수지 재료 상에 몰드의 패턴을 임프린팅하는 임프린트 방법이며,
    상기 몰드를 상기 기판 상에 형성된 상기 수지 재료와 접촉시킴으로써, 상기 몰드의 패턴에 대응하는 임프린트 패턴이 형성되는 제1 가공 영역과, 외측 영역 가공 영역을 형성하는 단계 -상기 수지 재료의 일부가 상기 제1 가공 영역의 둘레에서 상기 제1 가공 영역으로부터 외측 영역으로 유출됨- 와,
    상기 제1 가공 영역 가공 영역을 보호하기 위해 상기 제1 가공 영역 가공 영역 상에 제1 보호층을 형성하는 단계와,
    상기 제1 가공 영역 가공 영역 내의 수지 재료층 상에 형성되는 임프린트 패턴이 제거되지 않도록 상기 제1 보호층에 의해 보호되면서, 상기 외측 영역 내의 수지 재료층을 제거하는 단계를 포함하는 임프린트 방법.
  2. 제1항에 있어서, 보호층을 형성하는 상기 단계에서, 상기 제1 가공 영역과 상기 외측 영역 사이의 경계에 형성되는, 상기 외측 영역 내의 수지 재료층의 측벽이 경계 벽으로서 사용되는 임프린트 방법.
  3. 제1항에 있어서, 상기 보호층은 실리콘계 재료, 실리콘 함유 수지 재료, 절열 필름 및 금속 재료로 이루어지는 군으로부터 선택되는 재료로 형성되는 임프린트 방법.
  4. 제1항에 따른 임프린트 방법을 사용하는 기판 가공 방법이며,
    외측 영역 내의 몰드의 층을 제거하는 단계 이후에 보호층을 제거하는 단계와,
    보호층을 제거하는 단계 이후에, 가공 영역 내의 수지 재료층 상에 형성되는 임프린트 패턴의 돌출부를 마스크로 하여 기판을 에칭하는 단계를 포함하는 기판 가공 방법.
  5. 제1항에 따른 임프린트 방법을 사용하는 기판 가공 방법이며,
    외측 영역 내의 수지 재료층을 제거하는 단계 이후에 가공 영역 내의 수지 재료층 상에 형성되는 임프린트 패턴의 돌출부가 노출될 때까지 보호층을 제거하는 단계와,
    상기 보호층을 마스크로 하여 상기 기판을 에칭하는 단계를 포함하는 기판 가공 방법.
  6. 기판 상의 수지 재료 상에 몰드의 패턴을 임프린팅함으로써 패턴을 형성하는 단계가 복수 회 반복되는 임프린트 방법이며,
    제1항에 따른 임프린트 방법을 실행함으로써 첫 번째로 패턴을 형성하는 단계와,
    외측 영역을 포함하고 제1 가공 영역에 인접하는 영역에 형성되는 수지 재료에 몰드를 접촉시킴으로써 제2 가공 영역을 형성하는 단계, 상기 제2 가공 영역 내의 수지 재료층 상에 상기 제2 가공 영역을 보호하기 위한 제2 보호층을 형성하는 단계, 및 상기 제1 및 제2 가공 영역에 형성되는 패턴이 제거되지 않도록 상기 제1 및 제2 보호층에 의해 보호되면서, 상기 제2 가공 영역의 둘레의 과잉 수지 재료를 제거하는 단계를 포함하는 단계들을 통해 두 번째로 패턴을 형성하는 단계를 포함하는 임프린트 방법.
  7. 제6항에 있어서, 첫 번째로 패턴을 형성하는 상기 단계에서, 복수의 가공 영역이 제1 방향 및 상기 제1 방향에 직교하는 제2 방향 중 적어도 하나의 방향에 대해 상기 제1 가공 영역에 형성되는 경우, 상기 복수의 가공 영역 중 인접하는 가공 영역 사이의 간격이 각각의 가공 영역의 폭의 길이의 정수배인 임프린트 방법.
  8. 제7항에 있어서, 각각의 가공 영역의 폭의 길이는 상기 몰드의 가공 오차 및 상기 기판과 몰드 사이의 정렬 오차를 포함하는 조정량에 대응하는 길이를 포함하는 임프린트 방법.
  9. 제7항에 있어서, 패턴을 형성하는 상기 단계는 세 번 반복되며,
    상기 임프린트 방법은,
    상기 제1 방향에 대해 상기 제1 가공 영역에 형성되는 복수의 가공 영역 중 인접하는 가공 영역 사이의 간격이 상기 제1 가공 영역의 폭의 길이의 두 배이고, 상기 제2 방향에 대해 상기 가공 영역이 서로 인접하지 않게 배치되도록, 상기 가공 영역의 각각을 형성하는 단계와,
    두 번째로 패턴을 형성하는 상기 단계 이후에, 상기 제2 가공 영역에 인접하는 영역 내에 제3 가공 영역을 형성하는 단계를 포함하는 임프린트 방법.
  10. 제6항에 있어서, 패턴을 형성하는 상기 단계가 복수 회 반복되는 경우에, 패턴을 형성하는 상기 단계들에서 상이한 몰드가 사용되는 임프린트 방법.
  11. 제6항에 따른 임프린트 방법에 의해 기판 상의 수지 재료 상에 임프린트된 패턴을 마스크로 하여 기판을 가공하는 단계를 포함하는 기판 가공 방법.
  12. 제4항에 따른 기판 가공 방법을 사용하여 생산되는 구조체.
  13. 제11항에 따른 기판 가공 방법을 사용하여 생산되는 구조체.
KR1020107003787A 2007-08-03 2008-08-01 임프린트 방법 및 임프린트 방법을 사용하는 기판의 가공 방법 KR101155200B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JPJP-P-2007-203050 2007-08-03
JP2007203050 2007-08-03
JP2007203044 2007-08-03
JPJP-P-2007-203044 2007-08-03
JPJP-P-2008-182297 2008-07-14
JP2008182297A JP5473266B2 (ja) 2007-08-03 2008-07-14 インプリント方法および基板の加工方法、基板の加工方法による半導体デバイスの製造方法
PCT/JP2008/064265 WO2009020196A1 (en) 2007-08-03 2008-08-01 Imprint method and processing method of substrate using the imprint method

Publications (2)

Publication Number Publication Date
KR20100047268A true KR20100047268A (ko) 2010-05-07
KR101155200B1 KR101155200B1 (ko) 2012-06-13

Family

ID=39865438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107003787A KR101155200B1 (ko) 2007-08-03 2008-08-01 임프린트 방법 및 임프린트 방법을 사용하는 기판의 가공 방법

Country Status (6)

Country Link
US (1) US8361336B2 (ko)
EP (1) EP2176709B1 (ko)
JP (1) JP5473266B2 (ko)
KR (1) KR101155200B1 (ko)
CN (1) CN101765809B (ko)
WO (1) WO2009020196A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170131766A (ko) * 2016-05-19 2017-11-30 삼성디스플레이 주식회사 임프린트 리소그래피 방법, 임프린트용 마스터 템플릿, 이를 이용하여 제조된 와이어 그리드 편광소자 및 이를 포함하는 표시 기판
KR20190049854A (ko) * 2016-09-27 2019-05-09 일루미나, 인코포레이티드 임프린팅된 기판

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5258635B2 (ja) * 2008-03-18 2013-08-07 キヤノン株式会社 ナノインプリント方法、ナノインプリントに用いられるモールド及び構造体の製造方法
GB2468635B (en) * 2009-02-05 2014-05-14 Api Group Plc Production of a surface relief on a substrate
US20110031650A1 (en) * 2009-08-04 2011-02-10 Molecular Imprints, Inc. Adjacent Field Alignment
SG10201404686YA (en) * 2009-08-07 2014-10-30 Soken Kagaku Kk Resin mold for imprinting and method for producing same
JP4963718B2 (ja) * 2009-10-23 2012-06-27 キヤノン株式会社 インプリント方法及びインプリント装置、それを用いた物品の製造方法
JP5546893B2 (ja) 2010-02-16 2014-07-09 東京エレクトロン株式会社 インプリント方法
JP5850717B2 (ja) 2010-12-02 2016-02-03 キヤノン株式会社 インプリント装置、及びそれを用いた物品の製造方法
JP5558327B2 (ja) 2010-12-10 2014-07-23 株式会社東芝 パターン形成方法、半導体装置の製造方法およびテンプレートの製造方法
JP5863286B2 (ja) * 2011-06-16 2016-02-16 キヤノン株式会社 インプリント方法、インプリント装置及び物品の製造方法
JP6056294B2 (ja) * 2011-09-28 2017-01-11 大日本印刷株式会社 パターンの形成方法
US9452574B2 (en) 2011-12-19 2016-09-27 Canon Nanotechnologies, Inc. Fabrication of seamless large area master templates for imprint lithography using step and repeat tools
WO2014145036A1 (en) * 2013-03-15 2014-09-18 The Trustees Of Princeton University Rapid and sensitive analyte measurement assay
JP2015028978A (ja) * 2013-07-30 2015-02-12 大日本印刷株式会社 異物検出方法、インプリント方法及びインプリントシステム
US10026609B2 (en) * 2014-10-23 2018-07-17 Board Of Regents, The University Of Texas System Nanoshape patterning techniques that allow high-speed and low-cost fabrication of nanoshape structures
DE102015118991A1 (de) * 2015-11-05 2017-05-11 Ev Group E. Thallner Gmbh Verfahren zur Behandlung von Millimeter- und/oder Mikrometer- und/oder Nanometerstrukturen an einer Oberfläche eines Substrats
JP6655988B2 (ja) * 2015-12-25 2020-03-04 キヤノン株式会社 インプリント装置の調整方法、インプリント方法および物品製造方法
KR20180009825A (ko) * 2016-07-19 2018-01-30 삼성디스플레이 주식회사 롤 타입 임프린트 마스터 몰드, 이의 제조 방법 및 이를 이용한 임프린트 방법
KR20180039228A (ko) * 2016-10-07 2018-04-18 삼성디스플레이 주식회사 표시 장치의 제조 방법
JP7425602B2 (ja) * 2017-03-08 2024-01-31 キヤノン株式会社 パターン形成方法、ならびに加工基板、光学部品及び石英モールドレプリカの製造方法、ならびにインプリント前処理コーティング材料及びそれとインプリントレジストとのセット
US11366400B2 (en) * 2017-05-15 2022-06-21 Canon Kabushiki Kaisha Method of determining drop recipe, imprint apparatus, and article manufacturing method
TWI646389B (zh) 2017-09-12 2019-01-01 友達光電股份有限公司 壓印模具以及壓印模具製造方法
KR20200026407A (ko) * 2018-08-31 2020-03-11 삼성디스플레이 주식회사 나노 임프린트용 스탬프 및 이의 제조 방법
CN109188863B (zh) * 2018-11-05 2021-11-26 京东方科技集团股份有限公司 膜层图案化的方法
CN110764364B (zh) * 2019-11-01 2021-05-25 京东方科技集团股份有限公司 一种纳米图案的制作方法、纳米压印基板、显示基板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000194142A (ja) 1998-12-25 2000-07-14 Fujitsu Ltd パタ―ン形成方法及び半導体装置の製造方法
US6334960B1 (en) 1999-03-11 2002-01-01 Board Of Regents, The University Of Texas System Step and flash imprint lithography
US6932934B2 (en) * 2002-07-11 2005-08-23 Molecular Imprints, Inc. Formation of discontinuous films during an imprint lithography process
JP4002154B2 (ja) * 2002-08-13 2007-10-31 東芝松下ディスプレイテクノロジー株式会社 液晶表示素子の製造方法およびその装置
US7396475B2 (en) * 2003-04-25 2008-07-08 Molecular Imprints, Inc. Method of forming stepped structures employing imprint lithography
JP4190371B2 (ja) * 2003-08-26 2008-12-03 Ｔｄｋ株式会社 凹凸パターン形成用スタンパー、凹凸パターン形成方法および磁気記録媒体
US7435074B2 (en) * 2004-03-13 2008-10-14 International Business Machines Corporation Method for fabricating dual damascence structures using photo-imprint lithography, methods for fabricating imprint lithography molds for dual damascene structures, materials for imprintable dielectrics and equipment for photo-imprint lithography used in dual damascence patterning
US7241395B2 (en) 2004-09-21 2007-07-10 Molecular Imprints, Inc. Reverse tone patterning on surfaces having planarity perturbations
US7490547B2 (en) * 2004-12-30 2009-02-17 Asml Netherlands B.V. Imprint lithography
US20060177532A1 (en) * 2005-02-04 2006-08-10 Molecular Imprints, Inc. Imprint lithography method to control extrusion of a liquid from a desired region on a substrate
US8999218B2 (en) 2005-06-06 2015-04-07 Canon Kabushiki Kaisha Process for producing member having pattern, pattern transfer apparatus, and mold
JP3958344B2 (ja) 2005-06-07 2007-08-15 キヤノン株式会社 インプリント装置、インプリント方法及びチップの製造方法
US7927089B2 (en) 2005-06-08 2011-04-19 Canon Kabushiki Kaisha Mold, apparatus including mold, pattern transfer apparatus, and pattern forming method
CN1928711B (zh) * 2005-09-06 2010-05-12 佳能株式会社 模具、压印方法和用于生产芯片的工艺
US8011916B2 (en) * 2005-09-06 2011-09-06 Canon Kabushiki Kaisha Mold, imprint apparatus, and process for producing structure
JP4630795B2 (ja) * 2005-10-26 2011-02-09 株式会社東芝 パターン形成方法および磁気記録媒体の製造方法
JP4736821B2 (ja) * 2006-01-24 2011-07-27 株式会社日立製作所 パターン形成方法およびパターン形成装置
JP4861044B2 (ja) 2006-04-18 2012-01-25 キヤノン株式会社 基板の加工方法、パターン領域を有する部材の製造方法
KR20070105040A (ko) * 2006-04-25 2007-10-30 엘지.필립스 엘시디 주식회사 레지스트 조성물, 이를 이용한 레지스트 패턴 형성방법 및이를 이용하여 제조된 어레이 기판

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170131766A (ko) * 2016-05-19 2017-11-30 삼성디스플레이 주식회사 임프린트 리소그래피 방법, 임프린트용 마스터 템플릿, 이를 이용하여 제조된 와이어 그리드 편광소자 및 이를 포함하는 표시 기판
KR20190049854A (ko) * 2016-09-27 2019-05-09 일루미나, 인코포레이티드 임프린팅된 기판
US11878299B2 (en) 2016-09-27 2024-01-23 Illumina, Inc. Imprinted substrates

Also Published As

Publication number Publication date
US20110042352A1 (en) 2011-02-24
EP2176709B1 (en) 2012-07-18
US8361336B2 (en) 2013-01-29
CN101765809B (zh) 2012-05-16
KR101155200B1 (ko) 2012-06-13
JP5473266B2 (ja) 2014-04-16
WO2009020196A1 (en) 2009-02-12
CN101765809A (zh) 2010-06-30
JP2009060084A (ja) 2009-03-19
EP2176709A1 (en) 2010-04-21

Similar Documents

Publication Publication Date Title
KR101155200B1 (ko) 임프린트 방법 및 임프린트 방법을 사용하는 기판의 가공 방법
JP5197342B2 (ja) インプリントによる基板の加工方法
EP2185974B1 (en) Imprint method and processing method of substrate
US8138088B2 (en) Manufacturing method of structure by imprint
KR101357815B1 (ko) 임프린트 리소그래피 시스템
JP5377053B2 (ja) テンプレート及びその製造方法、並びにパターン形成方法
TWI391986B (zh) 於晶圓邊緣作局部區域之壓印
US8012394B2 (en) Template pattern density doubling
JP5480530B2 (ja) 微細構造転写方法及び微細構造転写装置
KR20100035130A (ko) 임프린트 방법
US20110277833A1 (en) Backside contact solar cell
JP2014209509A (ja) インプリントモールドの製造方法
JP4861044B2 (ja) 基板の加工方法、パターン領域を有する部材の製造方法
JP2016004840A (ja) テンプレートとその製造方法およびインプリント方法
JP6361238B2 (ja) インプリント用モールドおよびインプリント方法
KR20140076947A (ko) 몰드 구조체 및 이를 이용한 임프린트 리소그래피 방법
KR100897931B1 (ko) 나노스탬프 제조방법
JP2015032650A (ja) パターン形成方法及びインプリントモールドの製造方法
JP7481937B2 (ja) 平坦化方法、平坦化装置及び物品製造方法
US11294277B2 (en) Process of imprinting a substrate with fluid control features
JP6171424B2 (ja) インプリントモールドの製造方法及び設計方法
JP2024001577A (ja) テンプレート、パターン形成方法、および半導体装置の製造方法
Nealey Tuesday Morning, November 1, 2011

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150527

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160525

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180525

Year of fee payment: 7