KR20100014136A - 적층품 및 이의 제조 방법, 및 이를 사용한 회로 기판 - Google Patents

적층품 및 이의 제조 방법, 및 이를 사용한 회로 기판 Download PDF

Info

Publication number
KR20100014136A
KR20100014136A KR1020090068931A KR20090068931A KR20100014136A KR 20100014136 A KR20100014136 A KR 20100014136A KR 1020090068931 A KR1020090068931 A KR 1020090068931A KR 20090068931 A KR20090068931 A KR 20090068931A KR 20100014136 A KR20100014136 A KR 20100014136A
Authority
KR
South Korea
Prior art keywords
metal layer
liquid crystal
crystal polymer
group
layer
Prior art date
Application number
KR1020090068931A
Other languages
English (en)
Inventor
도요나리 이토
사토시 오카모토
Original Assignee
스미또모 가가꾸 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 가가꾸 가부시끼가이샤 filed Critical 스미또모 가가꾸 가부시끼가이샤
Publication of KR20100014136A publication Critical patent/KR20100014136A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0141Liquid crystal polymer [LCP]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0358Resin coated copper [RCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0759Forming a polymer layer by liquid coating, e.g. a non-metallic protective coating or an organic bonding layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495Thickness [relative or absolute]
    • Y10T428/24967Absolute thicknesses specified

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 하기 단계를 포함하는 적층품의 제조 방법을 제공한다: 액정 중합체 및 용매를 함유하는 용액을 제 1 금속 층에 적용하는 단계, 용액으로부터 용매를 제거하여 제 1 금속 층에 액정 중합체 층을 형성하는 단계, 제 1 및 제 2 금속 층 사이에 액정 중합체 층이 위치하도록 제 2 금속 층을 위치시키는 단계, 및 액정 중합체 층을 제 1 및 제 2 금속 층을 향하여 압축시키는 단계 (상기 제 2 금속 층의 두께는 제 1 금속 층의 두께보다 두꺼움). 상기 제조 방법에서, 제 1 금속 층은 바람직하게는 제 2 금속 층과 상이한 금속을 포함한다.

Description

적층품 및 이의 제조 방법, 및 이를 사용한 회로 기판 {LAMINATED PRODUCT AND PRODUCTION METHOD THEREOF, AND CIRCUIT SUBSTRATE USING THE SAME}
본 발명은 적층품, 제조 방법, 및 상기 적층품을 사용한 회로 기판에 관한 것이다.
최근, 흡수성이 낮고 전기적 특성이 우수한 액정 중합체가 인쇄 회로판용 기판에서 절연 중합체성 물질로서 연구되어 왔다. 예를 들어, 이러한 액정 중합체로 제조된 필름을 회로 (전도성 패턴) 를 구성할 수 있는 금속박 상에 적층시켜 수득된 적층 기판이 공지되어 있다. 적층 기판은 다층되어 다층 인쇄 회로판을 제공할 수 있고, 이는 고밀도 배선 (wiring) 에서 유리하고, 광범위하게 적용된다. 적층 기판은 공지된 방법 (일본 특허 출원 공개공보 (JP-A) 제 2008-73985 호 참조) 에 의해 제조될 수 있다.
앞서 기재된 적층 기판에 관해, 회로를 구성할 수 있는 금속 층의 반대 면에 배열된 금속 층이 예를 들어 방열 등을 위한 층으로 제조된 적층 기판을 평판 디스 플레이용 회로 기판 등으로서 사용하는 것을 연구해 왔다. 이 경우, 양면에 형성된 금속 층 중에서 회로를 구성할 수 있는 금속 층은 회로 (전도성) 패턴의 형성 시 미세 형태를 갖도록 처리되는 경향이 있다. 따라서, 회로를 구성할 수 있는 금속 층은, 미세 전도성 패턴이 형성될지라도 액정 중합체 층으로부터 박리되지 않도록 액정 중합체 층에 대한 강한 접착성을 갖는 것이 필요하다. 그러나, 일반적으로, 액정 중합체 층 및 액정 중합체 층의 한 면에 금속박을 갖는 적층품을 위해 또다른 금속 층이 반대 면에 추가로 열압축-결합되는 경우, 미리 적층된 금속 층과 액정 중합체 층의 접착성은 악화되는 경향이 있다. JP-A 제 2008-73985 호에 개시되어 있는 적층품은 구리박과 액정 폴리에스테르 필름의 높은 접착성을 갖지만, 상기 적층품이 평판 디스플레이용 회로 기판에 사용되는 경우, 회로 패턴이 형성되어야 하는 면에서 특히 구리박의 접착성이 더욱 향상될 필요가 있다.
본 발명은 상기 언급된 상황 하에서 작성된다. 따라서, 본 발명의 목적 중 하나는 특히 액정 중합체 층과 회로를 제공하기 위한 금속 층 간의 접착성이 우수한, 한 면에서 액정 중합체 층이 회로를 형성하기 위한 금속 층을 갖고 또한 반대 면에서 회로 형성과 상이한 목적을 위한 또다른 금속 층을 갖는 적층품을 제공하는 것이다.
본 발명자들은 상기 목적을 달성하기 위해 열심히 연구하였다. 그 결과, 본 발명자들은 액정 중합체 층과 회로를 형성하기 위한 금속 층 간의 접착성이 우수한 적층품이 특정 방법으로 층을 적층시킴으로써 수득될 수 있다는 것을 발견하 였고, 이로써 본 발명을 완성하였다.
즉, 본 발명은 하기 단계를 포함하는 적층품의 제조 방법을 제공한다:
액정 중합체 및 용매를 함유하는 용액을 제 1 금속 층에 적용하는 단계,
용액으로부터 용매를 제거하여 제 1 금속 층에 액정 중합체 층을 형성하는 단계,
제 1 및 제 2 금속 층 사이에 액정 중합체 층이 위치하도록 제 2 금속 층을 위치시키는 단계, 및
액정 중합체 층을 제 1 및 제 2 금속 층을 향하여 압축시키는 단계
(상기 제 2 금속 층의 두께는 제 1 금속 층의 두께보다 두꺼움).
본 발명의 적층품의 제조 방법에 따르면, 예를 들어, 제 1 금속 층, 액정 중합체 층 및 제 2 금속 층이 이러한 순서로 배치되는 경우, 제 1 금속 층은 특히 액정 중합체 층에 단단하게 부착된다. 본 발명의 이러한 효과가 제 1 금속 층과 액정 중합체 층의 더욱 넓어진 접촉 표면적으로 인한 것일 수 있는 가능성이 존재하고, 이는 (i) 액정 중합체가 용액의 상태로 (이로 인해 액정 중합체는 제 1 금속 층의 극히 매우 작은 볼록면 및 오목면에 침투할 수 있음) 제 1 금속 층에 적용되고/되거나 (ii) 압축을 제 2 금속 층이 배열된 후 수행하는 방법으로 인한 것일 수 있다.
본 발명의 효과는 특히 제 2 금속 층이 제 1 금속 층의 두께보다 두꺼운 두께를 갖는 경우에 달성된다. 따라서, 본 발명은 특히 제 1 금속 층이 회로 형 성을 위해 보다 얇은 전도성 층이고, 제 2 금속 층이 방열을 위해 두께가 보다 두꺼운 층이며, 회로용 패턴이 제 1 금속 층에서 형성되는 경우에 유리하다. 상기 제 1 및 제 2 층, 및 상기 두 금속 층 사이에 위치한 액정 중합체 층을 포함하는 적층품에서, 회로 패턴을 갖는 제 1 금속 층은 미세 패턴이 제 1 금속 층에 형성되는 경우에도 액정 중합체 층으로부터 박리되는 것이 어렵다.
본 발명에서, 제 1 금속 층 및 제 2 금속 층이 상이한 금속을 함유하는 것이 바람직하다. 예를 들어, 제 1 금속 층은 바람직하게는 제 2 금속 층과 상이한 금속을 포함한다. 이러한 경우, 회로 패턴이 에칭 처리와 같은 방법에 의해 제 1 금속 층에 형성될지라도, 제 2 금속 층에 에칭의 부작용을 거의 일으키지 않고, 따라서, 제 2 금속 층은 충분히 방열의 기능을 나타낼 수 있다.
본 발명에서, 2 이상의 금속 층 및 액정 중합체 포함 층을 포함하는 적층품이 제공된다. 상기 적층품은 하기 단계를 포함하는 방법으로 제조될 수 있다:
액정 중합체 및 용매를 함유하는 용액을 제 1 금속 층에 적용하는 단계,
용액으로부터 용매를 제거하여 제 1 금속 층에 액정 중합체 층을 형성하는 단계,
제 1 및 제 2 금속 층 사이에 액정 중합체 층이 위치하도록 제 2 금속 층을 위치시키는 단계, 및
액정 중합체 층을 제 1 및 제 2 금속 층을 향하여 압축시키는 단계
(상기 제 2 금속 층의 두께는 제 1 금속 층의 두께보다 두꺼움).
본 발명에서, 하기에 제시된 화학식 (1), (2) 및 (3) 으로 나타내는 구조 단위를 갖는 액정 중합체를 사용하는 것이 바람직하다:
-O-Ar1-CO- (1)
-CO-Ar2-CO- (2)
-X-Ar3-Y- (3)
(식 중, Ar1은 페닐렌기 또는 나프틸렌기를 나타내고; Ar2 는 페닐렌기, 나프틸렌기, 또는 하기에 제시된 화학식 (4) 로 나타내는 기를 나타내고:
-Ar41-Z-Ar42- (4),
Ar3 은 페닐렌기 또는 상기 화학식 (4) 로 나타내는 기를 나타내고; X 및 Y 는 각각 독립적으로 옥시기 또는 이미노기를 나타내고; Ar1, Ar2 및 Ar3 의 페닐렌기 또는 나프틸렌기 중 하나 이상의 수소 원자는 할로겐 원자, 알킬기 또는 아릴기로 치환될 수 있고; Ar41 및 Ar42 는 각각 독립적으로 페닐렌기 또는 나프틸렌기를 나타내고; Z 는 옥시기, 카르보닐기 또는 설포닐기를 나타내고; Ar41 및 Ar42 의 페닐렌기 또는 나프틸렌기 중 하나 이상의 수소 원자는 할로겐 원자, 알킬 또는 아릴로 치환될 수 있음). 사용되는 액정 중합체는 바람직하게는 화학식 (1), (2) 및 (3) 으로 나타내는 구조 단위의 총량에 대해 30 내지 60 몰%의 화학식 (1) 로 나타내는 구조 단위, 20 내지 35 몰%의 화학식 (2) 로 나타내는 구조 단위, 및 20 내지 35 몰%의 화학식 (3) 으로 나타내는 구조 단위를 가진다.
이러한 액정 중합체는 용매 중 용해도가 우수하다. 따라서, 본 발명에서, 액정 중합체는 용액의 상태로 금속 층에 적용되기에 용이하고, 따라서 본 발명의 제조 방법에 적합하다. 특히, 액정 중합체는 금속 층의 부식 등을 거의 일으키지 않는 용매에서도 가용성이다. 이러한 액정 중합체를 사용하여, 금속 층의 특성을 충분히 유지하면서 적층품을 제조할 수 있다.
또한, 본 발명에서 사용되는 액정 중합체는 바람직하게는 구조 단위의 전체량에 대해 20 내지 35 몰%의, 방향족 디아민 유도 구조 단위 및 히드록실기 함유 방향족 아민 유도 구조 단위로부터 선택된 하나 이상의 구조 단위를 가진다. 특히, 액정 중합체가 방향족 아민 유도 구조 단위 또는 히드록실기 함유 방향족 아민 유도 구조 단위로부터 선택된 구조 단위를 갖는 경우, 본 발명의 효과를 더욱 강력히 달성하는 경향이 있다.
추가로, 제 1 금속 층은 바람직하게는 구리를 함유하고, 더욱 바람직하게는 구리로 제조된다. 더욱이, 제 2 금속 층은 바람직하게는 알루미늄 또는 알루미늄 합금을 함유하고, 더욱 바람직하게는 알루미늄 또는 알루미늄 합금으로 제조된다. 전기 저항이 낮기 때문에, 구리는 회로 형성을 위한 금속 층을 제공하는 물질로서 특히 바람직하다. 또한, 알루미늄 또는 알루미늄 합금은 비교적 경량이기 때문에 방열용 금속 층을 제공하는 물질로서 바람직하다. 예를 들어, 방열용 금속 층이 두꺼운 두께를 가진 경우에서도, 생성된 회로 기판 (금속 층을 가 짐) 은 층이 알루미늄 또는 알루미늄 합금으로 제조된다면 과도하게 무겁게 되지 않는다.
바람직하게는, 본 발명의 제조 방법은 제 2 층을 위치시키기 전에 액정 중합체 층을 배향하는 단계를 추가로 포함한다. 상기 배향 단계에서, 액정 중합체의 분자는 바람직한 방향으로 배향될 수 있어서, 액정 중합체 층의 기계적 특성 (예, 인장 강도 등) 이 더욱 향상되는 경향이 있다.
제 2 금속 층을 위치시키는 단계 후 또는 임의의 배향 단계 후, 액정 중합체 층을 바람직하게는 제 1 및 제 2 금속 층을 향하여 압축시킨다. 압축 단계는 바람직하게는 배향 단계가 수행되는 온도보다 높은 온도에서 수행되어, 제 1 금속 층의 액정 중합체 층에 대한 접착성을 향상시킨다.
앞서 기재된 제조 방법에 의해, 향상된 적층품을 수득할 수 있다. 적층품은 다음과 같은 순서로 배치된 제 1 금속 층, 액정 중합체 층 및 제 2 금속 층을 포함할 수 있다. 바람직하게는, 제 1 금속 층은 두께가 12 내지 200 ㎛ 의 범위이고, 제 2 금속 층은 두께가 1 내지 5 mm 의 범위이다.
적층품에서, 액정 중합체 층은 바람직하게는 두께가 20 내지 200 ㎛ 의 범위이다. 액정 중합체 층의 두께가 상기 범위 내에 있는 경우, 액정 중합체 층의 제 1 금속 층 및 제 2 금속 층에 대한 접착성은 더욱 향상될 수 있고, 액정 중합체 층의 전기 절연 특성은 또한 유리하게 강화될 수 있다.
이러한 적층품에서, 제 1 금속 층은 바람직하게는 구리로 제조된다. 또한, 제 2 금속 층은 바람직하게는 알루미늄 또는 알루미늄 합금으로 제조된다. 제 1 및 제 2 층이 이러한 금속으로 제조된 경우, 제 1 금속 층은 회로 형성에 바람직한 특성을 효과적으로 달성하는 경향이 있고, 제 2 금속 층은 방열에 바람직한 특성을 효과적으로 달성하는 경향이 있다.
더욱이, 본 발명은 본 발명의 적층품의 제 1 금속 층에 전도성 패턴을 형성하여 수득될 수 있는 회로 기판을 제공한다. 이러한 회로 기판에 대해, 전도성 패턴은 액정 중합체 층으로부터 거의 박리되지 않는데, 적층품에서 제 1 금속 층의 액정 중합체 층에 대한 접착성 (전도성 패턴 형성 전) 이 전도성 패턴이 미세 패턴인 경우에도 향상되기 때문이다.
앞서 기재된 바와 같이, 본 발명에 따라, 향상된 적층품이 제조될 수 있다. 예를 들어, 본 발명은 회로 형성에 적합한 제 1 금속 층이 액정 중합체 층의 한 면에 위치하고, 회로 형성과 상이한 기능에 적합한 또다른 금속 층이 제 1 층이 위치한 면과 반대인 면에 위치한 (즉, 액정 중합체 층은 제 1 및 제 2 층 사이에 위치함) 적층품을 제공한다. 적층품은 회로용 금속 층과 액정 중합체 층 사이의 접착성이 특히 우수하고, 또한 바람직한 특성, 예를 들어 방열을 갖는 제 2 금속 층을 제공한다. 또한, 본 발명은 적층품을 사용하는 회로 기판을 제공할 수 있다.
이후, 본 발명의 바람직한 구현예를 기재할 것이다.
우선, 본 발명의 제조 방법에 바람직한 액정 중합체를 기재할 것이다.
바람직한 구현예에서 사용되는 액정 중합체는 광학 비등방성을 갖는 용융상을 형성할 수 있는 중합체이다. 액정 중합체의 예에는 에스테르 결합 (즉, -C(O)O- 또는 -OC(O)- 으로 나타내는 결합) 및 아미도 결합 (즉, -C(O)NH- 또는 -NHC(O)- 으로 나타내는 결합) 과 연결되는 방향족 기를 주쇄가 함유하는 구조를 주로 갖는 액정 폴리에스테르 아미드 및 액정 폴리에스테르가 포함된다. 방향족 기에는 모노시클릭 방향족 기, 축합 고리 방향족 고리, 및 모노시클릭 방향족 기 또는 축합 고리 방향족 기를 직접 결합하여 수득된 기, 및 또한 산소 원자, 황 원자, 및 탄소수 1 내지 6 의 알킬렌기, 설포닐 및 카르보닐기와 같은 결합 기를 통해 모노시클릭 방향족 기 또는 축합 고리 방향족 기를 결합하여 수득된 기가 포함된다.
액정 중합체는 바람직하게는 앞서 기재된 바와 같이 화학식 (1), (2) 및 (3) 으로 나타내는 구조 단위를 가진다. 더욱 바람직하게는, 액정 중합체는 화학식 (1), (2) 및 (3) 으로 나타내는 구조 단위의 총량에 대해 각각 30 내지 60 몰%의 화학식 (1) 로 나타내는 구조 단위, 20 내지 35 몰%의 화학식 (2) 로 나타내는 구조 단위, 및 20 내지 35 몰%의 화학식 (3) 으로 나타내는 구조 단위를 가진다. 이러한 조건을 충족시키는 구조 단위를 갖는 액정 중합체는 우수한 강도를 나타내고, 절연성 및 용매 중 용해도가 우수하며, 따라서 본 발명의 적층품 및 회로 기판 (또는 적층품을 사용하는 회로 기판용 부재) 을 제조하는데 적합하다.
화학식 (1), (2) 및 (3) 으로 나타내는 바람직한 구조 단위의 예에는 다음과 같은 단위가 포함된다:
화학식 (1) 로 나타내는 구조 단위는 바람직하게는 방향족 히드록시카르복실산 유도 구조 단위이다. 방향족 히드록시카르복실산의 특정 예에는 p-히드록시 벤조산, 2-히드록시-6-나프토산, 4-히드록시-4'-비페닐카르복실산 등이 포함된다.
화학식 (2) 로 나타내는 구조 단위는 바람직하게는 방향족 디카르복실산 유도 구조 단위이다. 방향족 디카르복실산의 특정 예에는 테레프탈산, 이소프탈산, 2,6-나프탈렌디카르복실산, 디페닐 에테르-4,4'-디카르복실산 등이 포함된다.
화학식 (3) 으로 나타내는 구조 단위는 바람직하게는 방향족 디올, 히드록실산 함유 방향족 아민 또는 방향족 디아민으로부터 유도된 구조 단위이다. 방향족 디올의 특정 예에는 히드로퀴논, 레소르신, 4,4'-디히드록시비페닐 등이 포함되고; 히드록실기 함유 방향족 아민의 예에는 3-아미노페놀, 4-아미노페놀 등이 포함되며; 방향족 디아민의 특정 예에는 1,4-페닐렌디아민, 1,3-페닐렌디아민 등이 포함된다.
이 중에서, 화학식 (3) 으로 나타내는 구조 단위는 더욱 바람직하게는 방향족 디아민 유도 구조 단위 및 히드록실기 함유 방향족 아민 유도 구조 단위로 이루어진 군으로부터 선택된 하나 이상의 구조 단위이다. 생성된 액정 중합체는 용매 중 용해도가 증가하는 경향이 있고, 이로 인해 액정 중합체 및 용매를 함유하는 용액을 사용하여 금속 층에 액정 중합체 층을 용이하게 제조한다.
바람직한 구현예에서, 액정 폴리에스테르 또는 액정 폴리에스테르 아미드와 같은 액정 중합체가 사용될 수 있다. 바람직한 액정 폴리에스테르 또는 액정 폴리에스테르 아미드의 예에는 하기 폴리에스테르 또는 폴리에스테르 아미드 (A), (B) 및 (C) 가 포함된다.
즉, 하기 (A), (B) 및 (C) 가 바람직하다:
(A) p-히드록시벤조산 유도 구조 단위 및/또는 2-히드록시-6-나프토산 유도 구조 단위 (화학식 (1) 의 구조 단위); 이소프탈산, 테레프탈산 및 디페닐 에테르-4,4'-디카르복실산으로 이루어진 군으로부터 선택된 한 종류 이상의 화합물로부터 유도된 구조 단위 (화학식 (2) 의 구조 단위); 및 4,4'-디히드록시비페닐 유도 구조 단위 (화학식 (3) 의 구조 단위) 를 조합하여 갖는 액정 폴리에스테르;
(B) p-히드록시벤조산 유도 구조 단위 및/또는 2-히드록시-6-나프토산 유도 구조 단위 (화학식 (1) 의 구조 단위); 이소프탈산, 테레프탈산 및 디페닐 에테르-4,4'-디카르복실산으로 이루어진 군으로부터 선택된 한 종류 이상의 화합물로부터 유도된 구조 단위 (화학식 (2) 의 구조 단위); 및 4-아미노페놀 유도 구조 단위 (화학식 (3) 의 구조 단위) 를 조합하여 갖는 액정 폴리에스테르 아미드; 및
(C) p-히드록시벤조산 유도 구조 단위 및/또는 2-히드록시-6-나프토산 유도 구조 단위 (화학식 (1) 의 구조 단위); 이소프탈산, 테레프탈산 및 디페닐 에테르-4,4'-디카르복실산으로 이루어진 군으로부터 선택된 한 종류 이상의 화합물로부터 유도된 구조 단위 (화학식 (2) 의 구조 단위); 및 4,4'-디옥시디페닐 에테르 유도 구조 단위 (화학식 (3) 의 구조 단위) 를 조합하여 갖는 액정 폴리에스테르.
상기 액정 폴리에스테르 및 액정 폴리에스테르 아미드는 예컨대 JP-A 제 2002-220444 호 및 제 2002-146003 호에 개시된 통상 공지된 방법에 따라 각 구조 단위가 유도되는 원료 화합물 (단량체) 을 중합시켜 제조될 수 있다.
상세하게는, 상기 방법의 예에는 화학식 (1) 의 구조 단위를 구성하는 단량체인 방향족 히드록시카르복실산의 히드록실기 및 화학식 (3) 의 구조 단위를 구성 하는 단량체인 방향족 디올, 방향족 디아민 및 히드록실기 함유 방향족 아민의 히드록시기 및 아미노기와 과량의 지방산 무수물의 아실화 반응으로 아실 화합물을 제조한 후 (아실화 반응), 용융 중합에 의한 화학식 (2) 의 구조 단위를 구성하는 단량체인 방향족 디카르복실산과 수득된 아실 화합물의 에스테르-교환/아미도-교환 (중축합) 반응이 포함된다.
상기 제조 방법 중 아실화 반응 후의 에스테르-교환/아미도-교환 반응에서, 아실 화합물 중 총 아실기가 방향족 디카르복실산 중 총 카르복실기의 0.8 내지 1.2 배 당량이 되도록 조절하는 것이 바람직하다. 또한, 바람직하게는 실온으로부터 400 ℃까지 0.1 내지 50 ℃/분의 속도, 더욱 바람직하게는 350 ℃까지 0.3 내지 5 ℃/분의 속도로 온도를 증가시켜 에스테르-교환/아미도-교환 반응을 수행한다. 또한, 반응 시, 평형을 이동시켜 액정 중합체를 유리하게 제조하기 위해, 증발 등에 의해 반응계로부터 부산물로서 생성된 지방산 및 미반응 지방산 무수물을 제거하는 것이 바람직하다.
또한, 용융 중합이 앞서 기재된 바와 같이 수행된 후, 고상 중합을 수행하여 중합체의 분자량을 추가로 증가시킬 수 있다. 고상 중합은, 용융 중합으로 수득된 중합체가 추가로 분말 또는 조각의 중합체로 분쇄된 후 질소 등의 비활성 대기 하에 150 내지 350 ℃에서 약 1 시간 내지 30 시간 동안 고상 상태로 중합을 수행하는 방법이다.
아실화 반응 및 에스테르-교환/아미도-교환 반응은 촉매의 존재 하에 수행될 수 있다. 폴리에스테르의 중합을 위한 촉매로서 통상 공지된 촉매를 적용할 수 있다. 이 중에서, 금속염 촉매, N-메틸이미다졸과 같은 유기 화합물 촉매 등이 바람직하고, 유기 화합물 촉매가 더욱 바람직하다. 유기 화합물 촉매 중에서 N-메틸이미다졸과 같은 질소 원자가 2 이상인 헤테로시클릭 화합물이 특히 바람직하다. 이러한 촉매를 사용하는 경우, 촉매는 일반적으로 아실화 반응 전에 충전되고, 또한 아실화 반응 후 제거되지 않고 그 자체로 에스테르-교환/아미도-교환 반응에 함유될 수 있다.
또한, 액정 중합체의 흐름 출발 온도는 바람직하게는 230 내지 350 ℃, 더욱 바람직하게는 250 내지 330 ℃이다. 흐름 출발 온도가 상기 범위 내에 있는 액정 중합체는 본 발명에서 사용되는 액정 폴리에스테르 함유 용액 제조 시 충분한 용해도를 가지는 경향이 있고, 또한 상기 배향 단계에 의해 기계적 특성에서 더욱 우수한 액정 중합체 층을 형성하는 것을 용이하게 하는 경향이 있다. 본원에서, 흐름 출발 온도는 내경이 1 mm 이고 길이가 10 mm 인 다이스 (dice) 를 장착한 모세관형 유량계를 사용하여 9.8 MPa (100 kg/㎠) 의 하중 하에 4 ℃/분의 온도 상승 속도로 액정 중합체가 노즐로부터 압출되는 경우에 용융 점도가 4,800 Paㆍs (48,000 poise) 가 되는 온도이고, 당업계에 잘 알려진 액정 폴리에스테르의 분자량을 나타내는 지수이다 (["Liquid-crystalline Polymer Synthesis, Molding, and Application", 편집 Naoyuki Koide, 페이지 95 - 105, 1987 년 6 월 5 일자 CMC 발행] 참조).
그 다음, 액정 중합체를 사용하는 바람직한 구현예의 적층품 및 회로 기판의 제조 방법을 기재할 것이다.
도 1a 내지 1d 는 본 발명의 회로 기판을 제조하는 방법의 한 구현예를 도식적으로 나타내는 공정 다이아그램이다.
상기 구현예에서, 도 1a 에서 나타낸 바와 같이, 제 1 금속 층 (10) 에, 액정 중합체 층 (20) 이 형성된다.
제 1 금속 층은 전도성 패턴 (회로) 을 제공하기 위한 금속 층이다. 제 1 금속 층은 공지된 금속박, 금속 필름 또는 금속 시트일 수 있고, 이는 패턴 형성과 유사한 목적에 대해 공지되어 있다. 특히, 액정 중합체의 금속 층에 대한 양호한 접착성을 수득하고 전기 저항이 충분히 낮은 회로 패턴을 제공하기 위해, Cu, Ni, Ag 또는 이들의 합금으로 제조된 금속 층을 사용하는 것이 바람직하다. 이 중에서, Cu 로 제조된 층이 더욱 바람직하다.
제 1 금속 층 (10) 의 두께는 바람직하게는 12 내지 200 ㎛ 의 범위이고, 더욱 바람직하게는 18 내지 100 ㎛ 의 범위이다. 두께가 상기 범위 내에 있는 제 1 금속 층 (10) 은 액정 중합체 층 (20) 에 대한 접착성을 수득할 수 있다. 전도성 패턴은 이러한 금속 층에 용이하게 형성되고, 상기 전도성 패턴은 전기적 특성이 양호하다.
액정 중합체 층 (20) 은 액정 중합체 함유 용액 (액정 중합체 용액) 을 제 1 금속 층 (10) 에 적용하여 형성된다. 상세하게는, 액정 중합체 층 (20) 은 액정 중합체 및 용매 (중합체를 용해시킬 수 있음) 를 함유하는 용액을 제 1 금속 층에 적용하고, 용액으로부터 용매를 제거하여 형성될 수 있다. 액정 폴리에스테르 및/또는 폴리에스테르 아미드와 같은 액정 중합체를 용해시킬 수 있는 용매의 예에는 페놀계 용매, 예컨대 p-클로로페놀 (PCP) 및 퍼플루오로페놀; 비양성자성 극성 용매, 예컨대 N-메틸-2-피롤리돈 (NMP), N,N-디메틸포름아미드 (DMF), 및 N,N-디메틸아세트아미드 (DMAc) 등이 포함된다. 상기 용매는 바람직하게는 액정 중합체를 용해시킬 수 있고, 또한 제 1 금속 층 (10) 의 부식 등을 거의 일으키지 않는 경향이 있다. 용매는 상기 예시된 2 이상의 용매를 혼합하여 수득된 용매, 및 또한 액정 중합체가 생성된 혼합 용매에서 높은 용해도를 유지하는 한 또다른 용매를 혼합하여 수득된 용매일 수 있다.
원하는 특성에 따라, 액정 중합체 용액은 본 발명의 효과를 제공하는데 필요한 액정 중합체 층 (20) 의 특성이 상당히 불리하게 악화되지 않는 한 유기 충전제, 무기 충전제 등을 함유할 수 있다. 충전제는 통상 공지된 충전제일 수 있다.
액정 중합체를 제 1 금속 층 (10) 에 적용하는 방법의 예에는 바 코트 방법 (예, 필름 어플리케이터를 사용하는 방법), 롤러 코트 방법, 그라비어 코트 방법, 나이프 코트 방법, 블레이드 코트 방법, 로드 코트 방법, 딥 코트 방법, 분사 코트 방법, 커튼 코트 방법, 슬롯 코트 방법 및 스크린 인쇄 방법이 포함된다. 상기 방법 중에서, 바 코트 방법 및 나이프 코트 방법이 바람직한데, 이들 방법이 이후에 기재되는 바람직하고 균일한 두께를 갖는 액정 중합체 층을 형성할 수 있기 때문이다.
액정 중합체 용액을 제 1 금속 층 (10) 에 적용한 후, 용액 중 용매를 예를 들어 용매를 증발시킴으로써 용액으로부터 제거할 수 있다. 용매는 가열, 감압 및 환기에 의해 증발될 수 있다. 이 중에서, 높은 효율성 및 유리한 작업 특성으로 인해, 가열 방법이 바람직하고, 공기를 취입하면서 가열하는 방법이 더욱 바람직하다. 앞서 기재된 적합한 용매는 이러한 방법으로 용이하게 제거될 수 있고, 액정 중합체 층 (20) 의 형성에 유리하다.
제 1 단계 후, 제 1 금속 층 (10) 에 형성된 액정 중합체 층 (20) 에 함유된 액정 중합체는 바람직하게는 배향된다 (배향 단계). 배향은 액정 중합체에 대해 통상 공지된 배향 방법에 의해 수행될 수 있고, 특히 바람직하게는 액정 중합체 층 (20) 을 가열하여 수행될 수 있다.
액정 폴리에스테르 및 액정 폴리에스테르 아미드가 가열에 의해 배향되어야 하는 경우, 가열은 바람직하게는 280 내지 380 ℃, 더욱 바람직하게는 250 내지 360 ℃에서 수행되고, 가열 시간은 바람직하게는 0.5 내지 50 시간, 더욱 바람직하게는 1 내지 20 시간이다. 이러한 조건 하에서, 액정 중합체 층 중 액정 중합체는 잘 배향된다. 액정 중합체 용액으로부터의 용매의 제거가 중합체 층을 형성하는 이전 단계에서 가열되어 수행되는 경우, 온도는 동시에 용매를 제거하고 배향을 수행하도록 적절히 설정될 수 있다. 이러한 경우, 배향 및 용매의 제거는 동시에 수행된다.
그 다음, 이 구현예에서, 제 1 금속 층의 두께보다 두꺼운 두께를 갖는 제 2 금속 층 (30) 은 제 1 금속 층이 위치한 면의 반대인 액정 중합체 층 (20) 의 면에 형성된다 (도 1b 참조). 본원에서, 제 2 금속 층 (30) 은 바람직하게는 제 1 금속 층 (10) 의 물질과 상이한 물질로 제조된다. 앞서 기재된 바와 같이, 제 1 금속 층은 적층품이 회로 기판으로서 (회로 기판용 부재로서) 사용되는 경우 회로 패턴을 형성하는데 적합하다. 회로 패턴은, 예를 들어, 제 1 금속 층 (10) 을 에칭시켜 형성된다. 이 때, 제 1 금속 층 및 제 2 금속 층이 거의 동일한 물질로 제조된다면, 제 2 금속 층 (30) 은 상당히 에칭되고, 가능하게는 제 1 금속 층이 에칭될 때 변성된다. 이렇게 변성된 제 2 금속 층을 이용하게 되면, 가능하게는 일부 경우에 방열 등의 의도된 기능이 악화되는 불편을 초래할 수 있다. 따라서, 제 1 금속 층 (10) 에서 회로 패턴을 형성할 때, 제 2 금속 층 (30) 에 상당한 영향을 초래하지 않기 위해서는, 서로 상이한 물질을 사용하여 제 1 금속 층 (10) 과 제 2 금속 층 (30) 을 형성하는 것이 바람직하다.
이후 기재되는 바와 같이 회로 기판 중 제 2 금속 층 (30) 이 방열 등의 기능을 갖는 경우, 제 2 금속 층 (30) 은 바람직하게는 열전도성이 높은 물질로 제조된다. 그러나, 열전도성이 높은 금속 층이 비교적 높은 비중을 갖는 경향이 있기 때문에, 적층품이 높은 중량을 갖는 것이 용이해진다. 이 구현예에서, 제 2 금속 층 (30) 이 제 1 금속 층 (10) 의 두께보다 두꺼운 두께를 갖기 때문에, 제 2 금속 층 (30) 은 열전도성이 제 1 금속 층의 열전도성보다 낮더라도 충분히 방열할 수 있다. 따라서, 제 2 금속 층 (30) 이 방열을 목표로 하더라도, 열전도성은 제 1 금속 층 (10) 의 열전도성보다 낮을 수 있다. 본원에서, 열전도성으로서, 예를 들어 레이저 플래시 방법으로 측정된 값을 사용한다. 제 2 금속 층 (30) 을 제조하는 물질은 바람직하게는 상기 언급된 방식으로 측정된 비중과 열전도성 간의 균형을 고려하여 선택된다.
제 2 금속 층 (30) 을 제조하는 물질은 Al 및 Al 합금 (예, Al-Mg 합금, Al-Cu-Mg 합금, Al-Zn 합금, 및 Al-Mg-Si 합금) 으로 이루어진 군으로부터 선택될 수 있고, 바람직하게는 제 1 금속 층 (10) 을 제조하는 물질보다 낮은 비중을 갖는 것이다. 이 중에서, Al, 또는 Mg 함유 Al 합금이 제 2 금속 층 (30) 을 위한 물질로서 더욱 바람직하다.
제 2 금속 층 (30) 의 두께는 바람직하게는 1 내지 5 mm 의 범위이고, 더욱 바람직하게는 1 내지 3 mm 의 범위이다. 제 2 금속 층 (30) 이 이러한 두께를 갖는 경우, 제 2 금속 층 (30) 은 적층품에서 방열과 같은 충분한 특성을 용이하게 나타낸다.
다음과 같은 순서로 배치된 제 1 금속 층 (10), 액정 중합체 층 (20) 및 제 2 금속 층 (30) 을 갖는 이와 같이 제조된 적층물은 제 1 및 제 2 금속 층을 향하여 압축되어 (도 1b 참조), 각 층이 서로 단단하게 부착되어 있는 적층품 (100) 을 제공한다 (도 1c 참조). 압축은 가압 전에 수득된 적층물을 가열하면서 적층 방향으로 압력을 가하여 수행될 수 있다. 이 때 가열 온도는 바람직하게는 배향 단계가 수행되는 온도보다 높다.
본 발명자들의 연구에 기초하여, 배향 단계보다 높은 온도에서 압축하여 수득된 적층품 (100) 에서, 제 1 금속 층 (10) 과 액정 중합체 층 (20) 간의 접착성이 악화되지 않으나, 이들 간의 접착성이 오히려 향상된다는 것을 발견하였다. 이러한 효과의 원인은 명확하지 않으나; 앞서 기재된 바와 같이, 액정 중합체가 용액 상태에서 적용되기 때문에, 액정 중합체가 제 1 금속 층의 매우 작은 볼록면 및 오목면에도 침투하고, 따라서 액정 중합체 층 (20) 과 제 1 금속 층 (10) 의 접촉 표면적이 더욱 넓어질 수 있다고 추정된다.
더욱 상세하게는, 압축 시 가열 온도는 바람직하게는 300 내지 400 ℃, 더욱 바람직하게는 300 내지 360 ℃로 설정된다. 압축 시 가압 조건은 바람직하게는 1 내지 30 MPa, 더욱 바람직하게는 3 내지 30 MPa 이다. 이러한 조건을 충족시켜 특히 제 1 금속 층 (10) 과 액정 중합체 층 (20) 간의 양호한 접착성을 수득할 수 있다.
상기 방법에 따르면, 제 1 금속 층 (10), 액정 중합체 층 (20) 및 제 2 금속 층 (30) 이 서로 단단하게 부착되어 있는 적층품 (100) 을 수득할 수 있다. 적층품 (100) 에서, 액정 중합체 층 (20) 의 두께는 바람직하게는 20 내지 200 ㎛, 더욱 바람직하게는 50 내지 150 ㎛이다. 두께가 앞서 기재된 바와 같은 액정 중합체 층 (20) 은, 얇은 절연 층이어도 우수한 강도 및 절연 특성을 가질 수 있어서, 이후 기재되는 바와 같은 회로 기판 등에서 절연 기재 물질로서 적합하다. 더욱이, 상기 배향 단계의 사용으로 적층품 (100) 은 인장 강도와 같은 기계적 특성이 매우 우수해진다. 추가적으로, 원하는 두께를 갖는 액정 중합체 층 (20) 을 형성하기 위해, 제 1 단계에서, 액정 중합체 용액의 농도 및 적용량 및/또는 적용 시간은 적절히 설정될 수 있다.
제 1 금속 층 (10) 을 전도성 패턴 (40) 의 형태로 처리하는 단계를 상기 언급된 방식으로 수득된 적층품 (100) 에 대해 수행하여 회로 기판 (200) 을 수득한다 (도 1d). 제 1 금속 층 (10) 을 전도성 패턴의 형태로 처리하는 방법에 대 해, 예를 들어, 공지된 리소그래피 방법 등이 사용될 수 있고, 이는 제 1 금속 층 (10) 에 레지스터 등의 원하는 패턴을 형성한 후, 마스크로서 원하는 레지스트 패턴을 사용하여 에칭 등으로 제 1 금속 층 (10) 의 부분을 제거하는 것을 포함한다.
상기 방식으로 수득된 회로 기판 (200) 은 절연 기재 물질로서 액정 중합체 층 (20), 및 액정 중합체 층의 한 면에 전도성 패턴 (40), 및 전도성 패턴 (40) 과 반대 면에 방열 등의 기능을 갖는 제 2 금속 층 (30) 을 포함하는 3-층 구조를 가진다.
회로 기판 (200) 에 대해, 적층품 (100) 을 제조하는 경우 액정 중합체 용액으로 코팅된 제 1 금속 층 (10) 을 사용하여 전도성 패턴 (40) 을 형성하여서, 액정 중합체 층 (20) 에 대한 접착성을 높일 수 있다. 따라서, 매우 미세한 패턴 형태를 갖기 때문에, 전도성 패턴 (40) 은 액정 중합체 층 (20) 으로부터 거의 박리되지 않는다.
본 발명이 이와 같이 기재되어 있기 때문에, 다수의 방법으로 변할 수 있다는 것은 자명할 것이다. 이러한 변화는 본 발명의 정신 및 범주 내에 있는 것으로 간주되어야 하고, 모든 이러한 변화는 당업자에게 자명할 것이기 때문에 하기 청구범위의 범주 내에 있는 것으로 의도된다.
실시예
본 발명은 하기 실시예로 더욱 상세히 기재되고, 본 발명의 범주를 제한하는 것으로 해석되어서는 안된다.
실시예 1
교반기, 토크계 (torque meter), 질소 기체 도입 파이프, 온도계 및 환류 응축기를 장착한 반응기를 1976 g (10.5 몰) 의 2-히드록시-6-나프토산, 1474 g (9.75 몰) 의 4-아세트아미노펜, 1620 g (9.75 몰) 의 이소프탈산 및 2374 g (23.25 몰) 의 아세트산 무수물로 충전하였다. 반응기 내부가 충분히 질소 기체로 대체된 후, 온도를 15 분 동안 질소 기체 흐름 하에서 150 ℃로 증가시키고, 일정하게 유지시키고, 내용물을 3 시간 동안 교반하였다.
그 다음, 부산물로서 생성된 증류 아세트산 및 미반응 아세트산 무수물을 제거하면서, 반응기 중 용액을 170 분 동안 320 ℃로 가열시키고, 토크 증가가 관찰되는 순간을 반응의 완료로 간주하고, 내용물을 취하였다. 수득된 고체 물질을 실온으로 냉각시키고, 조악한 분쇄 장치로 분쇄시켜 분말 액정 중합체를 수득하였다. 이후, 수득된 분말을 250 ℃에서 3 시간 동안 질소 대기 하에 유지하는 조건에서 고상 중합시키고, 냉각시켜 액정 중합체의 분말을 수득하였다. 액정 중합체의 분말의 흐름 출발 온도를 측정하였고, 이는 270 ℃였다.
그 다음, 22 g 의 수득된 액정 중합체 분말을 78 g 의 DMAc 에 첨가하고, 100 ℃에서 2 시간 동안 교반하여 갈색의 투명 용액을 수득하였다. 시각적 관찰에 기초하여, 액정 중합체의 분말은 완전히 용해되었다. 용액을 교반하고 거품을 없애 액정 중합체 용액을 수득하였다. 액정 중합체 용액의 용액 점도는 275 cp 였다. 용액 점도는 B 형 점도계 (Toki Sangyo Co., Ltd. 사제; TVL-20 model, rotor No. 21 (회전 속도: 5 rpm)) 를 사용하여 23 ℃의 측정 온도에서 측정된 값이었다.
그 다음, 필름 어플리케이터에 의해 제 1 금속 층인 전해질 구리박 (Fukuda Metal Foil & Powder Co., Ltd. 사제; CF-T8G-HTE, 두께 70 ㎛) 에 수득된 액정 중합체 용액을 적용하고 (코팅 두께 250 ㎛), 수득된 박을 80 ℃에서 6 시간 동안 핫 플레이트에서 건조시켜 용액으로부터 DMAc 를 제거하고, 액정 중합체 층을 형성하였다. 연속적으로, 열풍형 오븐에서 질소 대기 하에 온도를 3.2 ℃/분의 온도 증가 속도로 30 ℃에서 320 ℃로 증가시키고 320 ℃에서 3 시간 동안 유지하는 가열 처리를 수행하여 액정 중합체를 배향시켰다.
이후, 제 2 금속 층인 Al 합금 (Al-Mg 합금; Al 합금 표준 A5052, 두께 2 mm) 을 액정 중합체 층에 형성시키고, 압축 전 수득된 적층품을 가열하면서 적층 방향으로 압축하여 전해질 구리박, 액정 중합체 층 및 Al 합금 시트가 이 순서로 적층되고 서로 단단하게 부착되어 있는 적층품을 수득하였다. 진공 하에 60 분 동안 320 ℃로 가열한 후 동일 온도에서 20 분 동안 유지하는 가열 처리 조건 및 5 MPa 의 압축 압력의 조건에서 압축하였다.
실시예 2
압축 전 적층품의 압축 조건을 최종 도달 온도가 340 ℃인 것으로 변경하는 것을 제외하고, 실시예 1 과 동일한 방식으로 적층품을 수득하였다.
비교예 1
Al 합금 시트 (Al-Mg 합금; Al 합금 표준 A5052, 두께 2 mm) 를 제 1 금속 층으로 사용하고, 전해질 구리박 (Fukuda Metal Foil & Powder Co., Ltd. 사제; CF-T8G-HTE, 두께 70 ㎛) 을 제 2 금속 층으로 사용하는 것을 제외하고, 실시예 1 과 동일한 방식으로 적층품을 수득하였다. 즉, 우선 액정 중합체 층을 Al 합금 시트에 형성한 후, 전해질 구리박을 배열하고, 압축하여 비교예 1 의 적층품을 수득하였다.
비교예 2
압축 전 적층품의 압축 조건을 최종 도달 온도가 340 ℃인 것으로 변경하는 것을 제외하고, 비교예 1 과 동일한 방식으로 적층품을 수득하였다.
특성 평가
폭이 10 mm 인 박리 시편을 실시예 1 및 2 및 비교예 1 및 2 의 각 적층체를 절단하여 수득하였다. 이 박리 시편에 대해, 전해질 구리박을 박리할 때 (Autograph AG-5000D, Shimadzu Corporation 사제; 박리 속도 50 mm/분) 90°박리 강도를 측정하여 MD 방향 및 TD 방향으로 각 적층체 중 전해질 구리박의 액정 중합체 층에 대한 접착 강도를 측정하였다. 수득된 결과를 집합적으로 하기 표 1 에 나타낸다.
MD 방향은 필름 어플리케이터를 사용하여 액정 중합체 용액을 적용할 때 어플리케이터의 이동 방향을 의미하고, TD 방향은 수득된 액정 중합체 층의 평면 방향인, MD 방향의 직각 방향을 의미한다.
[표 1]
Figure 112009046269291-PAT00001
표 1 에 나타낸 바와 같이, 동일한 압축 조건에서 압축된 것을 비교해보면, 액정 중합체 용액을 전해질 구리박에 적용한 후 Al 합금 시트를 적층시키고 압축을 수행하여 수득된 실시예 1 및 2 의 적층체가, 액정 중합체 용액을 Al 합금 시트에 적용한 후 전해질 구리박을 적층시키고 수득된 적층체를 압축시켜 수득된 비교예 1 및 2 의 적층체와 비교하여 액정 중합체 층과 전해질 구리박 간에 향상된 접착성을 가진다는 것을 확인하였다. 실시예 1 및 2 및 비교예 1 및 2 에서, 박리 강도 측정 후 시편에서 전해질 구리박과 액정 중합체 층 간에 박리가 발생하였다.
압축 시 가열 온도를 배향을 위한 열 처리에서보다 높게 하여 수득된 실시예 2 의 적층품이 가열 온도를 동일하게 유지하여 수득된 실시예 1 의 적층품과 비교하여 전해질 구리박과 액정 중합체 층 간의 접착성이 현저히 높다는 것을 발견하였다.
도 1a 내지 1d 는 본 발명의 회로 기판을 제조하는 방법의 한 구현예를 도식적으로 나타내는 공정 다이아그램이다.

Claims (14)

  1. 하기 단계를 포함하는 적층품의 제조 방법:
    액정 중합체 및 용매를 함유하는 용액을 제 1 금속 층에 적용하는 단계,
    용액으로부터 용매를 제거하여 제 1 금속 층에 액정 중합체 층을 형성하는 단계,
    제 1 및 제 2 금속 층 사이에 액정 중합체 층이 위치하도록 제 2 금속 층을 위치시키는 단계, 및
    액정 중합체 층을 제 1 및 제 2 금속 층을 향하여 압축시키는 단계
    (상기 제 2 금속 층의 두께는 제 1 금속 층의 두께보다 두꺼움).
  2. 제 1 항에 있어서, 제 1 금속 층이 제 2 금속 층과 상이한 금속을 포함하는 방법.
  3. 제 1 항에 있어서, 액정 중합체가 하기에 제시된 화학식 (1), (2) 및 (3) 으로 나타내는 구조 단위의 총량에 대해 30 내지 60 몰%의 화학식 (1) 로 나타내는 구조 단위, 20 내지 35 몰%의 화학식 (2) 로 나타내는 구조 단위 및 20 내지 35 몰%의 화학식 (3) 으로 나타내는 구조 단위를 갖는 방법:
    -O-Ar1-CO- (1)
    -CO-Ar2-CO- (2)
    -X-Ar3-Y- (3)
    (식 중, Ar1 은 페닐렌기 또는 나프틸렌기를 나타내고;
    Ar2 는 페닐렌기, 나프틸렌기, 또는 하기에 제시된 화학식 (4) 로 나타내는 기를 나타내고:
    -Ar41-Z-Ar42- (4);
    Ar3 은 페닐렌기 또는 상기 화학식 (4) 로 나타내는 기를 나타내고; X 및 Y 는 각각 독립적으로 옥시기 또는 이미노기를 나타내고; Ar1, Ar2 및 Ar3 의 페닐렌기 또는 나프틸렌기 중 하나 이상의 수소 원자는 할로겐 원자, 알킬기, 또는 아릴기로 치환될 수 있고; Ar41 및 Ar42 는 각각 독립적으로 페닐렌기 또는 나프틸렌기를 나타내고; Z 는 옥시기, 카르보닐기 또는 설포닐기를 나타내고; Ar41 및 Ar42 의 페닐렌기 또는 나프틸렌기 중 하나 이상의 수소 원자는 할로겐 원자, 알킬 또는 아릴로 치환될 수 있음).
  4. 제 1 항에 있어서, 액정 중합체가 전체 구조 단위에 대해 20 내지 35 몰%의, 방향족 디아민 유도 구조 단위 및 히드록실기 함유 방향족 아민 유도 구조 단위로 이루어진 군으로부터 선택된 하나 이상의 구조 단위를 갖는 방법.
  5. 제 1 항에 있어서, 제 1 금속 층이 구리를 함유하는 방법.
  6. 제 1 항에 있어서, 제 2 금속 층이 알루미늄 또는 알루미늄 합금을 함유하는 방법.
  7. 제 1 항에 있어서, 제 2 층을 위치시키기 전에 액정 중합체 층을 배향시키는 단계를 추가로 포함하는 방법.
  8. 제 7 항에 있어서, 배향 단계가 수행되는 온도보다 높은 온도에서 압축 단계가 수행되는 방법.
  9. 제 1 항에 따른 방법으로 수득될 수 있는 적층품.
  10. 제 9 항에 있어서, 다음과 같은 순서로 배치된 제 1 금속 층, 액정 중합체 층 및 제 2 금속 층을 포함하고, 상기 제 1 금속 층이 12 내지 200 ㎛ 의 두께를 갖고, 상기 제 2 금속 층이 1 내지 5 mm 의 두께를 갖는 적층품.
  11. 제 10 항에 있어서, 액정 중합체 층이 20 내지 200 ㎛ 의 두께를 갖는 적층 품.
  12. 제 10 항에 있어서, 제 1 금속 층이 구리를 함유하는 적층품.
  13. 제 10 항에 있어서, 제 2 금속 층이 알루미늄 또는 알루미늄 합금을 함유하는 적층품.
  14. 제 9 항에 따른 적층품의 제 1 금속 층에 전도성 패턴을 형성하여 수득될 수 있는 회로 기판.
KR1020090068931A 2008-07-31 2009-07-28 적층품 및 이의 제조 방법, 및 이를 사용한 회로 기판 KR20100014136A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-198426 2008-07-31
JP2008198426A JP5355957B2 (ja) 2008-07-31 2008-07-31 積層体及びその製造方法並びに回路基板用部材

Publications (1)

Publication Number Publication Date
KR20100014136A true KR20100014136A (ko) 2010-02-10

Family

ID=41608661

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090068931A KR20100014136A (ko) 2008-07-31 2009-07-28 적층품 및 이의 제조 방법, 및 이를 사용한 회로 기판

Country Status (5)

Country Link
US (1) US20100028623A1 (ko)
JP (1) JP5355957B2 (ko)
KR (1) KR20100014136A (ko)
CN (1) CN101640977B (ko)
TW (1) TW201021655A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033869A (ja) * 2010-06-28 2012-02-16 Sumitomo Chemical Co Ltd 積層基材の製造方法、積層基材およびプリント配線板
JP6004659B2 (ja) * 2011-02-08 2016-10-12 住友化学株式会社 導電層付き樹脂シートの製造方法
JP5834367B2 (ja) * 2011-10-12 2015-12-16 住友化学株式会社 金属ベース回路基板の製造方法
KR101161735B1 (ko) * 2012-01-31 2012-07-03 (주)메인일렉콤 잠열을 이용한 지연 방열시트
JP5967524B2 (ja) * 2012-05-29 2016-08-10 住友化学株式会社 金属ベース基板の製造方法
JP5753143B2 (ja) * 2012-09-21 2015-07-22 ポリプラスチックス株式会社 全芳香族ポリエステル及びポリエステル樹脂組成物、並びにポリエステル成形品
TWI499834B (zh) * 2012-12-20 2015-09-11 Ind Tech Res Inst 電光調制器的製造方法及應用此方法製成的電光調制器
CN106536403B8 (zh) * 2014-05-28 2019-08-20 3M创新有限公司 柔性基底上的微机电系统装置
CN107791657B (zh) * 2017-11-24 2021-01-26 成都多吉昌新材料股份有限公司 一种可挠性覆铜液晶高分子基板的制备方法
KR20210030725A (ko) * 2019-09-10 2021-03-18 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267842A (ja) * 1992-03-18 1993-10-15 Hitachi Chem Co Ltd 金属ベース基板の製造方法
JPH06120657A (ja) * 1992-10-01 1994-04-28 Hitachi Chem Co Ltd 金属ベース基板の製造法
JP2001270032A (ja) * 2000-03-24 2001-10-02 Kuraray Co Ltd 易放熱性回路基板
US20040175583A1 (en) * 2001-03-16 2004-09-09 Kinji Saijo High polymer plate and conductive plate connecting body, and part using the connecting plate
JP2004285301A (ja) * 2003-03-25 2004-10-14 Sumitomo Chem Co Ltd 芳香族液晶ポリエステル溶液組成物
JP4470390B2 (ja) * 2003-04-17 2010-06-02 住友化学株式会社 液晶性ポリエステル溶液組成物
TW200714666A (en) * 2005-07-29 2007-04-16 Sumitomo Chemical Co Laminate of liquid crystalline polyester with copper foil
JP4760643B2 (ja) * 2006-09-22 2011-08-31 住友化学株式会社 両面基材付芳香族液晶ポリエステルフィルム

Also Published As

Publication number Publication date
JP2010036356A (ja) 2010-02-18
US20100028623A1 (en) 2010-02-04
CN101640977A (zh) 2010-02-03
CN101640977B (zh) 2013-04-24
JP5355957B2 (ja) 2013-11-27
TW201021655A (en) 2010-06-01

Similar Documents

Publication Publication Date Title
KR20100014136A (ko) 적층품 및 이의 제조 방법, 및 이를 사용한 회로 기판
TWI428241B (zh) 經浸漬樹脂之底板及其製造方法
JP5066861B2 (ja) 液晶ポリエステルおよびその溶液組成物
JP6850320B2 (ja) Lcptダイ押出未延伸フィルム、並びにこれを用いたフレキシブル積層体及びその製造方法
KR101805193B1 (ko) 적층 기재의 제조 방법, 적층 기재 및 프린트 배선판
JP4946065B2 (ja) 液晶ポリエステル及びそれを用いたフィルム
JP5353318B2 (ja) 銅張積層板の製造方法
KR101891939B1 (ko) 액상 조성물 및 금속 베이스 회로 기판
JP2007106107A (ja) 液晶ポリエステル銅張積層板
JP2008291168A (ja) 液晶ポリマーフィルムの製造方法、及びプリント配線板用基板
KR101102289B1 (ko) 수지-함침 기재
JP2010114427A (ja) チップ型ledパッケージ用基板
JP4760643B2 (ja) 両面基材付芳香族液晶ポリエステルフィルム
JP2010103339A (ja) 高周波回路基板
JPWO2021106764A1 (ja) 回路基板用lcpフィルムの製造方法、及び回路基板用tダイ溶融押出lcpフィルム
JP2012514067A (ja) 芳香族ポリエステルアミド共重合体、高分子フィルム、プリプレグ、プリプレグ積層体、金属箔積層板及びプリント配線板
JP2006278647A (ja) 回路基板用樹脂含浸基材
JP2010080479A (ja) プリント配線板用コア基板
JP2010114185A (ja) フレキシブルプリント基板用補強板
JP2010080480A (ja) 多層プリント配線板
JP6067782B2 (ja) 積層基材の製造方法、積層基材およびプリント配線板
JP6929555B2 (ja) 金属張積層板の製造方法
JP2011190382A (ja) 液晶ポリエステル含浸繊維シートの製造方法
JP2011190383A (ja) 液晶ポリエステル含浸繊維シートの製造方法
JP2013004952A (ja) Cof用積層板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2016101003603; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20160620

Effective date: 20170228