KR20090119779A

KR20090119779A - 온-채널 중계기에서 이용되는 자동 이득 제어 및 필터링 기술

Info

Publication number: KR20090119779A
Application number: KR1020097020687A
Authority: KR
Inventors: 제임스 에이 주니어 프록터; 케네스 엠 게이니; 제임스 씨 오토
Original assignee: 퀄컴 인코포레이티드
Priority date: 2007-03-02
Filing date: 2008-03-03
Publication date: 2009-11-19
Also published as: RU2009136450A; CN101641881B; TW200910850A; CN101689913B; CA2677917A1; CN101622799B; CN101682391A; US20080232241A1; RU2451412C2; RU2009136417A; US20080225931A1; BRPI0808529A2; WO2008109570A9; EP2130309A2; JP5290207B2; CN101622799A; BRPI0808538A2; CA2677916A1; US20080225930A1; KR101061753B1

Abstract

안테나 어레이에 커플링되어 동작하는 피드백 상쇄 루프를 이용하도록 동작하는 중계기 환경을 제공하며, 여기서, 신호를 빈 단위로 프로세싱하도록 동작하는 선택된 필터 뱅크를 이용함으로써 선택된 메트릭이 유도될 수 있고, 이 유도된 메트릭은 안테나 어레이 및 피드백 상쇄 루프 조합에 적용되어 신호 무결성 및 증폭을 개선시킬 수 있다. 예시적인 구현예에서, 예시적인 중계기 환경은, 안테나 어레이에 커플링되어 동작하는, 송신기, 수신기, 필터 뱅크를 포함하는 등화된 피드백 상쇄 루프 회로, 상쇄 루프를 포함한다. 예시적인 구현예에서, 피드백 상쇄 루프는 협력하는 안테나 어레이로부터의 입력으로서 신호를 수신할 수 있고, 원하는 송신 신호와 같은 출력 신호를 협력하는 송신 안테나 어레이에 제공할 수 있다.

중계기, 적응형 안테나, 신호 품질, 피드백 상쇄 루프

Description

온-채널 중계기에서 이용되는 자동 이득 제어 및 필터링 기술{AUTOMATIC GAIN CONTROL AND FILTERING TECHNIQUES FOR USE IN ON-CHANNEL REPEATER}

우선권 주장

본 출원은, 2007 년 3 월 2 일 출원되고 본 명세서에 그 전체가 참조로 통합되었으며 발명의 명칭이 "ADAPTIVE SAME FREQUENCY REPEATER TECHNIQUES" 인 미국 가특허 출원 제 60/904,368 호에 대해 우선권을 주장한다.

배경기술

통상적으로, 예를 들어, 시분할 듀플렉스 (TDD), 주파수 분할 듀플렉스 (FDD), 와이-파이 (Wi-Fi; Wireless-Fidelity), 와이-맥스 (Wi-max; Worldwide Interoperability for Microwave Access), 셀룰러, GSM (Global System for Mobile communications), 코드 분할 다중 접속 (CDMA), 또는 3G 기반 무선 네트워크와 같은 무선 통신 네트워크의 커버리지 영역은 중계기에 의해 증가될 수 있다. 예시적인 중계기로는, 예를 들어, OSI 모델 (Open Systems Interconnection Basic Reference Model) 에 의해 정의되는 물리층 또는 데이터 링크층에서 동작하는 주파수 변환 중계기 (frequency translating repeater) 또는 동일 주파수 중계기가 포함된다.

물리층 중계기는 "동일 주파수" 또는 "주파수 변환" 디바이스로 분류될 수 있다. 중계기가 이용될 상황과 연관된 네트워크 아키텍쳐가 이용될 중계기의 타입을 좌우할 것이다. 동일 주파수 중계기가 이용되면, 이 중계기는 동일한 주파수에서 동시에 송신 및 수신하도록 요구된다. 따라서, 이 중계기는 다양한 안테나 및 디지털/아날로그 상쇄 기술을 이용하여 수신기와 송신기 사이의 분리도 (isolation) 를 달성해야 한다. 주파수 변환 중계기가 이용되면, 이 중계기는 제 1 주파수 채널에서 신호를 수신하고, 그 후, 그 신호를 동시적 송신을 위해 제 2 주파수 채널로 변환한다. 이러한 방식에서, 송신기와 수신기 사이의 분리도는 주파수의 분리를 통해 특정 범위까지 달성된다. 바람직하게는, 제조 비용 절감, 용이한 인스톨 등을 달성하기 위해, 수신 및 송신 안테나와 중계기 회로가 동일한 패키징 내에 포함된다. 이것은 특히, 소비자에 의해 중계기가, 형태 요소 (form factor) 및 용이한 인스톨이 중요한 고려사항이 되는 주거용 디바이스 또는 작은 사무실용 디바이스로서 의도되는 경우에 특히 그러하다. 이러한 디바이스에서는, 통상적으로, 하나의 안테나 또는 안테나의 세트가, 예를 들어, 기지국, 액세스 포인트, 게이트웨이, 또는 가입자 디바이스로 향하는 또 다른 안테나 또는 안테나의 세트로 향한다.

동시에 수신 및 송신하는 임의의 중계기에 대해, 수신 및 송신 안테나들 사이의 분리도는 중계기의 전체 성능에서 결정적인 요소이며, 이것은 동일한 주파수로 중계하든 상이한 주파수로 중계하든 마찬가지이다. 더 상세하게는, 수신기 및 송신기 안테나들이 적절하게 분리되지 않으면, 중계기의 성능이 현저하게 열화될 수 있다. 일반적으로, 중계기의 공진 또는 초기 둔감화 (de-sensitization) 를 방지하기 위해, 중계기의 이득은 그 분리도보다 클 수 없다. 분리도는 일반 적으로 물리적 분리, 안테나 패턴, 또는 편파 (polarization) 에 의해 달성된다. 주파수 변환 중계기에 있어서, 대역 통과 필터링을 이용하여 추가적 분리가 달성될 수도 있지만, 안테나 분리는 일반적으로, 수신 안테나의 대역내 주파수 범위에서 수신중인 송신기로부터의 대역외 방사 및 원하지 않는 잡음에 기인하여 여전히 중계기의 성능을 제한하는 요소이다. 수신기와 송신기의 안테나 분리는, 대역 통과 필터링이 추가적 분리를 제공하지 않는, 동일한 주파수에서 동작하는 중계기에서 더욱 결정적인 문제이다.

종종 셀룰러 기반 시스템은 제한적으로 허가된 가용 스펙트럼을 가지며, 주파수 변환 중계 접근법을 이용할 수 없으므로, 동일한 수신 및 송신 주파수 채널을 사용하는 중계기를 이용해야 한다.

전술한 바와 같이, 소비자의 이용에 의도된 중계기에 있어서, 추가적인 비용 감소, 용이한 인스톨 등을 달성하기 위해 물리적으로 작은 형태 요소를 갖도록 중계기를 제조하는 것이 바람직하다. 그러나, 작은 형태는, 안테나들이 매우 근접하게 배치되어, 전술한 바와 같은 분리도 문제를 심화시킨다.

현재의 중계기는, 자신의 송신기로부터의 누설과 중계하려는 신호를 분리할 수 없다는 점에서 추가적인 심각한 결함을 갖는다. 그 결과, 종래의 중계기는 통상적으로 시스템 분리도 및 성능을 실시간으로 최적화할 수 없어서, 열악하게 동작하거나 전체 네트워크 성능에 부정적 영향을 준다. 더 상세하게는, 현재의 프랙티스는, 중계기가 통상적으로 동작하는 것을 허용하면서 중계기 환경에서 원하지 않는 신호의 적응형 상쇄를 허용하지 않는다. 대신에, 현재의 중계기의 이 용은 비용 및 복잡성 때문에 제한된 상쇄 루프를 제공하고, 이산적 구현이며, 일반적으로 하위 대역 필터링이 없는 단일 대역 시스템에서 이용된다. 또한, 현재 이용되는 간섭 상쇄 루프는 다중 경로 지연을 나타내고, 산란된 신호에서의 과도하거나 매칭되지 않는 지연, 신호에서의 변화하는 지연 (예를 들어, 도플러), 및 광대역 신호 (예를 들어, IC 대역폭) 에 대한 제한된 상쇄의 문제가 있다.

전술한 점으로부터, 기존의 프랙티스의 단점을 극복하기 위한 시스템 및 방법에 대한 요구가 존재함은 명백하다.

개요

이 개요는, 이하 상세한 설명에서 후술하는 개념의 선택을 단순화된 형태로 소개하기 위해 제공된다. 이 개요는 청구물의 주요 특성 또는 필수적 특성을 식별하려는 의도가 아니며, 청구물의 범주를 한정하는데 이용하려는 의도가 아니다.

현재의 프랙티스는 상쇄 동작의 일부로서 중계기 신호를 프로세싱하기 위해 자동 이득 제어를 갖는 필터 뱅크의 이용을 고려하지 않는다. 필터 뱅크의 이용에 있어서, 프로세싱된 신호의 주파수 대역은, 선형 대수 솔루션을 갖는 단일 탭 상쇄기를 이용하여 작은 채널들로서 병렬로 프로세싱될 수 있다. 중계기 신호의 병렬적 프로세싱은, 이 프로세싱에 의하지 않고는 활용될 수 없는 시간 및 비용 계수를 증진시킨다.

여기서 설명하는 시스템 및 방법은, 안테나 어레이에 커플링되어 동작하는 피드백 상쇄 루프를 이용하도록 동작하는 중계기 환경을 제공하며, 여기서, 신호를 빈 단위로 프로세싱하도록 동작하는 선택된 필터 뱅크를 이용함으로써 선택된 메트릭이 유도될 수 있고, 이 유도된 메트릭은 안테나 어레이 및 피드백 상쇄 루프 조합에 적용되어 신호 무결성 및 증폭을 개선시킬 수 있다. 예시적인 구현예에서, 예시적인 중계기 환경은, 안테나 어레이에 커플링되어 동작하는, 송신기, 수신기, 필터 뱅크를 포함하는 등화된 피드백 상쇄 루프 회로, 상쇄 루프를 포함한다. 예시적인 구현예에서, 피드백 상쇄 루프는 협력하는 안테나 어레이로부터의 입력으로서 신호를 수신할 수 있고, 원하는 송신 신호와 같은 출력 신호를 협력하는 송신 안테나 어레이에 제공할 수 있다.

예시적인 동작에서, 피드백 상쇄 루프는, 피드백 상쇄 루프에 가중치를 적용하는 메트릭에 의해 구성 또는 제어될 수 있으며, 이 메트릭은 수신기에 제공된 송신기 신호의 레벨을 나타낼 수 있고, 송신된 신호와 수신기 신호 사이의 상관의 수행에 기초하여 유도될 수 있다. 예시적인 구현예에서, 이 메트릭은 상쇄 전 (pre-cancellation) 상관 메트릭 및 상쇄 후 (post-cancellation) 상관 메트릭을 포함할 수 있다. 또한, 예시적인 중계기는, 송신된 신호가, 원하는 수신기 신호와 역상관되고, 시간 정렬되고, 피드백 누설 신호와 상관되는 것을 보장하기에 충분한 지연을 유지하도록 동작할 수 있다. 예시적인 동작에서, 메트릭에 의해 제공된 가중치는, 선택된 선형 대수 기술 (예를 들어, 최소 평균 제곱 에러 - MMSE) 을 수행하여, 일 접근법에서 클로드즈 폼 (closed form) 으로 가중치가 직접적으로 계산됨으로써 제공될 수 있다.

예시적인 동작에서, 예시적인 중계기 환경은 일 방법을 수행하도록 동작할 수 있으며, 이 방법에서는, 중계기 송신기 누설 신호 및 원하는 수신 신호가 M 개의 수신에서 수신되고; Ns 개의 샘플들이 각각의 수신기로부터의 M 개의 수신기 시간 블록으로서 다수의 수신기 각각에 저장되고; 선택된 수의 제로들이 그 수신기로부터의 Ns 개의 시간 샘플들의 세트 각각에 첨부되고; M 개의 제로가 첨부된 수신 시간 블록 각각에 대해 선택된 NFFT 포인트의 고속 푸리에 변환 (FFT) 이 수행되고; 선택된 길이 NFFT 의 M 개의 복소 공간 가중치 어레이를 M 개의 수신기 각각에 대한 NFFT 개의 FFT 빈에 적용하고; 그 수신기에 대한 가중된 주파수 빈들이 합성 가중된 수신기 주파수 빈으로 결합되고; 합성 가중된 수신기 주파수 빈인 모든 주파수 빈들을 병렬로 프로세싱하여 상쇄 후 수신 주파수 빈을 각각 생성하고; 합성 가중된 수신기 주파수 빈의 시간 시리즈, 상쇄 후 수신 주파수 빈의 시간 시리즈 및 지연된 송신기 주파수 빈의 시간 시리즈 중 하나 이상에 기초하여, 병렬적인 누설 상쇄 블록이 협력하는 피드백 루프에 대해 업데이트된 값을 병렬적인 누설 상쇄 블록에 의해 계산하고; NFFT 개의 자동 이득 제어 및 필터의 계수의 세트를 상쇄 후 수신 주파수 빈으로 각각 승산함으로써, 필터링된 자동 이득 제어 출력 주파수 빈을 생성하고; 주파수 도메인 필터 응답 어레이와 관련하여 빈 단위로 계산하여, 자동 이득 제어 및 필터 계수 어레이를 업데이트하고; M 개의 수신기 및 N 개의 송신기에 대해 새로운 수신기 및 송신기 복소 공간 가중치 어레이를 계산하고; 필터링된 자동 이득 제어 출력 주파수 빈의 N 개의 복사본에, N 개의 선택된 사이즈의 FFT 복소 공간 송신기 가중 어레이를 각각 적용하여, N 개의 가중된 송신 주파수 빈 어레이를 생성하고; 선택된 사이즈 (NFFT) 의 역 FFT 를 수행하는 단계가 N 개 의 가중된 송신 주파수 빈 어레이에 대해 수행되어 N 개의 시간 도메인 시리즈를 생성하고; N 개의 시간 도메인 시리즈에 대해 오버랩 가산 프로세스를 수행하여, 수가 Ns 개인 시간 샘플들의 N 개의 송신 시간 시리즈를 생성하고; N 개의 송신 시간 도메인 시리즈를 하나 이상의 협력하는 수신기에 송신하고; M 개의 수신기에서 N 개의 중계기 송신 신호를 수신하여, M 개의 원하는 수신 신호와 합산되는 M 개의 중계기 송신 누설 신호를 형성한다.

일 양태에 따르면, 무선 통신 네트워크용 중계기로서, 피드백 상쇄를 제공하도록 동작하는 중계기가: 하나 이상의 안테나 엘리먼트를 포함하는 안테나 어레이; 및 필터 뱅크를 포함하도록 동작하는 등화된 피드백 상쇄 루프를 포함하며, 안테나 어레이에 커플링된 상쇄 루프는 입력 신호에 대해 동작하여 메트릭을 유도 및 적용하여, 신호 분리 및 신호 이득을 증가시키고, 이 메트릭은, 수신기에 제공된 송신기 신호의 레벨을 나타내고, 송신된 신호와 수신기 신호 사이의 상관에 기초하여 유도되며, 상기 중계기는, 송신된 신호가 원하는 수신기 신호와 역상관되고, 그 송신된 신호가 시간 정렬되고, 그 송신된 신호가 피드백 누설 신호와 상관될 수 있게 하는 지연을 갖고, 필터 뱅크는, 대역폭 신호가, 상쇄기에서 선택된 피드백 가중치를 이용할 수 있는 선택된 수의 협대역 병렬 중계기 경로로 중계되도록 프로세싱하도록 동작한다.

또 다른 양태에 따르면, 중계기 환경에서 피드백 루프 상쇄를 용이하게 하는 방법은: M 개의 수신기에서의 수신 신호 및 중계기 송신기 누설 신호를 수신하는 단계; 그 수신된 신호를 Ns 개의 시간 샘플로서 저장하는 단계; 사이즈 NFFT 의 어 레이가 되도록 Ns 개의 시간 샘플들을 제로 값의 샘플들로 첨부하는 단계; 수신된 제로 첨부 블록에 대해 고속 푸리에 변환 (FFT) 를 수행하여 FFT 빈을 발생시키는 단계; M 개의 수신기에 대해 M 개의 복소 공간 수신 가중치를 적용하여, 그 FFT 빈에 대해 빈 단위의 가중된 수신기 신호를 발생시키는 단계; 그 가중된 수신기 신호들을 결합하여, 합성 가중된 신호를 발생시키는 단계; 자동 이득 제어 (AGC) 출력 주파수 빈을 발생시키는데 이용되는 상쇄 후 수신 주파수 빈을 생성하는 단계; AGC 출력 주파수 빈에 공간 가중치를 적용하여, 가중된 송신 주파수 빈 어레이를 생성하는 단계; 송신 주파수 빈에 대해 역 FFT 를 수행하여, M 개의 수신기에 송신되고 상쇄를 위해 그 M 개의 수신기에서 합산되는 시간 도메인을 생성하는 단계를 포함한다.

일 양태에 따르면, 컴퓨터 판독가능 매체가 적어도 다음의 동작들: M 개의 수신기에서의 수신 신호 및 중계기 송신기 누설 신호를 수신하는 동작; 그 수신된 신호를 Ns 개의 시간 샘플로서 저장하는 동작; 사이즈 NFFT 의 어레이가 되도록 Ns 개의 시간 샘플들을 제로 값의 샘플들로 첨부하는 동작; 수신된 제로 첨부 블록에 대해 고속 푸리에 변환 (FFT) 를 수행하여 FFT 빈을 발생시키는 동작; M 개의 수신기에 대해 M 개의 복소 공간 수신 가중치를 적용하여, 그 FFT 빈에 대해 빈 단위의 가중된 수신기 신호를 발생시키는 동작; 그 가중된 수신기 신호들을 결합하여, 합성 가중된 신호를 발생시키는 동작; 자동 이득 제어 (AGC) 출력 주파수 빈을 발생시키는데 이용되는 상쇄 후 수신 주파수 빈을 생성하는 동작; AGC 출력 주파수 빈에 공간 가중치를 적용하여, 가중된 송신 주파수 빈 어레이를 생성하는 동작; 송신 주파수 빈에 대해 역 FFT 를 수행하여, 송신되는 시간 도메인 시리즈를 생성하는 동작; 상쇄를 위해 M 개의 수신기에서 합산되는 그 송신된 시간 도메인 시리즈를 M 개의 수신기에서 수신하는 동작을 수행하기 위한 컴퓨터 실행가능 명령들을 저장한다.

또 다른 양태에서는, 프로세서가 컴퓨터 실행가능 명령들이 저장된 메모리를 포함하며, 이 컴퓨터 실행가능 명령들은 프로세서로 하여금 적어도 다음의 동작들: M 개의 수신기에서의 수신 신호 및 중계기 송신기 누설 신호를 수신하는 동작; 그 수신된 신호를 Ns 개의 시간 샘플로서 저장하는 동작; 사이즈 NFFT 의 어레이가 되도록 Ns 개의 시간 샘플들을 제로 값의 샘플들로 첨부하는 동작; 수신된 제로 첨부 블록에 대해 고속 푸리에 변환 (FFT) 를 수행하여 FFT 빈을 발생시키는 동작; M 개의 수신기에 대해 M 개의 복소 공간 수신 가중치를 적용하여, 그 FFT 빈에 대해 빈 단위의 가중된 수신기 신호를 발생시키는 동작; 그 가중된 수신기 신호들을 결합하여, 합성 가중된 신호를 발생시키는 동작; 자동 이득 제어 (AGC) 출력 주파수 빈을 발생시키는데 이용되는 상쇄 후 수신 주파수 빈을 생성하는 동작; AGC 출력 주파수 빈에 공간 가중치를 적용하여, 가중된 송신 주파수 빈 어레이를 생성하는 동작; 송신 주파수 빈에 대해 역 FFT 를 수행하여 시간 도메인 시리즈를 생성하고, 오버랩 가산 과정을 이용하여 Ns 개의 샘플을 생성하는 동작; 상쇄를 위해 M 개의 수신기에서 합산되는 송신된 시간 도메인 시리즈를 그 M 개의 수신기에서 수신하는 동작을 수행하게 한다.

또 다른 양태에서는, 중계기 환경에서 피드백 루프 상쇄를 용이하게 하는 시 스템이, M 개의 수신기에서의 수신 신호 및 중계기 송신기 누설 신호를 수신하는 수단; 그 수신된 신호를 Ns 개의 시간 샘플로서 저장하는 수단; 수신된 첨부 블록에 대해 고속 푸리에 변환 (FFT) 를 수행하여 FFT 빈을 발생시키는 수단; M 개의 수신기에 대해 M 개의 복소 공간 수신 가중치를 적용하여, 그 FFT 빈에 대해 빈 단위의 가중된 수신기 신호를 발생시키는 수단; 그 가중된 수신기 신호들을 결합하여, 합성 가중된 신호를 발생시키는 수단; 자동 이득 제어 (AGC) 출력 주파수 빈을 발생시키는데 이용되는 상쇄 후 수신 주파수 빈을 생성하는 수단; AGC 출력 주파수 빈에 공간 가중치를 적용하여, 가중된 송신 주파수 빈 어레이를 생성하는 수단; 송신 주파수 빈에 대해 역 FFT 를 수행하여, 시간 도메인 시리즈를 생성하는 수단; 상쇄를 위해 M 개의 수신기에서 합산되는 그 송신된 시간 도메인 시리즈를 M 개의 수신기에서 수신하는 수단을 포함한다.

다음의 설명 및 첨부된 도면들은 청구물의 특정한 예시적인 양태들을 상세히 기술한다. 그러나, 이 양태들은, 청구물이 이용될 수 있는 다양한 방식 중 일부만을 나타내며, 청구물은 모든 이러한 양태들 및 균등물을 포함하도록 의도된다.

도면의 간단한 설명

도 1 은 여기서 설명하는 시스템 및 방법에 따른 예시적인 중계기의 예시적인 인클로저의 블록도이다.

도 2 는 여기서 설명하는 시스템 및 방법에 따른 피드백 상쇄를 수행하는 예시적인 RF 중계기에 대한 예시적인 신호 전파의 블록도이다.

도 3 은 여기서 설명하는 시스템 및 방법에 따른 예시적인 안테나 중계기 컴 포넌트의 블록도이다.

도 4 는 여기서 설명하는 시스템 및 방법에 따른 예시적인 중계기 컴포넌트의 블록도이다.

도 5 는 여기서 설명하는 시스템 및 방법에 따른 예시적인 RF 중계기의 예시적인 컴포넌트들의 협력에 대한 블록도이다.

도 6 은 여기서 설명하는 시스템 및 방법에 따른 예시적인 RF 중계기의 예시적인 컴포넌트들의 협력에 대한 또 다른 블록도이다.

도 7 은 여기서 설명하는 시스템 및 방법에 따른 듀얼 밴드 어레이를 갖는 주파수 분할 듀플렉스 (FDD) 중계기의 블록도이다.

도 8 은 여기서 설명하는 시스템 및 방법에 따른 디지털 간섭 상쇄 시스템을 갖는 예시적인 FDD 단일 대역 중계기의 블록도이다.

도 9 는 여기서 설명하는 시스템 및 방법에 따른 디지털 간섭 상쇄 시스템 및 어레이를 갖는 예시적인 FDD 단일 대역 중계기의 블록도이다.

도 10 은, 여기서 설명하는 시스템 및 방법에 따른 필터 뱅크 접근법을 이용하는 피드백 상쇄 및 메트릭 적용 메커니즘을 갖는 예시적인 컴포넌트들의 상호작용을 도시하는 블록도이다.

도 11 은, 여기서 설명하는 시스템 및 방법에 따라, 적응적으로, 안테나 어레이와 협력하는 필터 뱅크 접근법을 이용하는 피드백 상쇄 및 메트릭 적용 메커니즘을 갖는 예시적인 컴포넌트들의 상호작용을 도시하는 블록도이다.

도 12 는 여기서 설명하는 시스템 및 방법에 따라 예시적으로 이용된 피드백 상쇄 및 메트릭 적용 메커니즘의 영향을 도시하는 그래프이다.

도 13 은 여기서 설명하는 시스템 및 방법에 따라 예시적으로 이용된 피드백 상쇄 및 메트릭 적용 메커니즘의 영향을 도시하는 또 다른 그래프이다.

도 14 는 여기서 설명하는 시스템 및 방법에 따라 예시적으로 이용된 피드백 상쇄 및 메트릭 적용 메커니즘의 영향을 도시하는 또 다른 그래프이다.

도 15 는 여기서 설명하는 시스템 및 방법에 따른 합성 메트릭을 이용하는 적응형 안테나 어레이에 대한 예시적인 신호 가중치의 계산에 이용되는 예시적인 수식의 블록도이다.

도 16 은 여기서 설명하는 시스템 및 방법에 따른 필터 뱅크를 이용하여 적응형 안테나 어레이에 대한 이득의 계산에 이용되는 예시적인 수식의 블록도이다.

도 17 은, 자동 이득 제어를 갖는 필터 뱅크 접근법을 이용하는 예시적인 통신 환경의 블록도이다.

도 18 은 중계기 환경에서 자동 이득 제어를 이용하는 경우 수행되는 프로세싱의 흐름도이다.

도 19 는 중계기 환경에서 자동 이득 제어를 이용하는 경우 수행되는 프로세싱의 다른 흐름도이다.

도 20 은 여기서 설명하는 시스템 및 방법에 따른 피드백 상쇄를 용이하게 하는 시스템 도면이다.

상세한 설명

본 출원은, 2008 년 3 월 3 일 출원되고 그 각각의 내용이 전체로서 본 명세 서에 참조로 통합된, 출원번호 XX/XXX,XXX, 대리인 참조번호 080603U1 인 PHYSICAL LAYER REPEATER UTILIZING REAL TIME MEASUREMENT METRICS AND ADAPTIVE ANTENNA ARRAY TO PROMOTE SIGNAL INTEGRITY AND AMPLIFICATION; 출원번호 XX/XXX,XXX, 대리인 참조번호 080603U2 인 CLOSED FORM CALCULATION OF TEMPORAL EQUALIZER WEIGHTS USED IN A REPEATER TRANSMITTER LEAKAGE CANCELLATION SYSTEM; 출원번호 XX/XXX,XXX, 대리인 참조번호 080603U3 인 USE OF A FILTERBANK IN AN ADAPTIVE ON- CHANNEL REPEATER UTILIZING ADAPTIVE ANTENNA ARRAYS; 출원번호 XX/XXX,XXX, 대리인 참조번호 080603U4 인 USE OF ADAPTIVE ANTENNA ARRAY IN CONJUNCTION WITH AN ON-CHANNEL REPEATER TO IMPROVE SIGNAL QUALITY; 출원번호 XX/XXX,XXX, 대리인 참조번호 080603U6 인 CONFIGURATION OF A REPEATER; 및 출원번호 XX/XXX,XXX, 대리인 참조번호 080603U7 인 SUPERIMPOSED COMPOSITE CHANNEL FILTER 와 관련된다.

다음으로, 다양한 실시형태들이 도면을 참조하여 설명되며, 도면에서, 동일한 참조부호들은 명세서 전반에 걸쳐 동일한 엘리먼트들을 지칭하는데 사용된다. 다음의 설명에서, 설명의 목적으로, 하나 이상의 실시형태들의 완전한 이해를 제공하기 위해 다수의 특정 세부사항들이 개시된다. 그러나, 그러한 실시형태들이 이들 특정한 세부사항들 없이도 실행될 수 있다는 것은 명백할 수도 있다. 다른 예시에서, 주지된 구조들 및 디바이스들은 하나 이상의 실시형태들의 설명을 용이하게 하기 위해 블록도 형태로 도시된다.

또한, 본 발명의 다양한 양태들이 아래에서 설명된다. 여기에서의 교시가 광범위하게 다양한 형태로 구현될 수도 있고, 여기에 개시된 임의의 특정 구조 및/또는 기능이 단지 예시일 뿐이라는 것이 명백할 것이다. 여기에서의 교시들에 기초하여, 여기에 개시된 양태가 임의의 다른 양태들과는 독립적으로 구현될 수도 있고 이들 양태들 중 2개 이상의 양태들이 다양한 방식들로 결합될 수도 있다는 것을 당업자는 인식할 것이다. 예를 들어, 여기에 개시된 임의의 수의 양태들을 사용하여, 장치가 구현되고/되거나 방법이 실행될 수도 있다. 또한, 여기에 개시된 양태들 중 하나 이상의 양태들에 부가하여 또는 그 양태들 이외에 다른 구조 및/또는 기능을 사용하여, 장치가 구현되고/되거나 방법이 실행될 수도 있다. 일 예로서, 여기에 설명된 많은 방법들, 디바이스들, 시스템들 및 장치들은, W-CDMA 통신 시스템에서 업링크 파일럿 신호들을 부스트하는 콘텍스트에서 설명된다. 유사한 기술들이 다른 통신 환경들에 적용될 수 있다는 것을 당업자는 인식할 것이다.

본 명세서에서 설명된 바와 같이, "컴포넌트", "모듈", "시스템" 등의 용어는, 하드웨어, 펌웨어, 하드웨어와 소프트웨어의 조합, 소프트웨어, 실행시의 소프트웨어, 펌웨어, 미들웨어, 마이크로코드, 및/또는 이들의 임의의 조합과 같은 컴퓨터 관련 엔터티를 지칭하도록 의도된다. 예를 들어, 컴포넌트는, 프로세서상에서 구동하는 프로세스, 프로세서, 오브젝트, 실행 가능 요소 (executable), 실행 스레드, 프로그램, 및/또는 컴퓨터일 수 있지만 이에 제한되지는 않는다. 제한이 아닌 예시로서, 컴퓨팅 디바이스상에서 구동하는 애플리케이션 및 컴퓨팅 디바이스 양자는 컴포넌트일 수 있다. 하나 이상의 컴포넌트들은 프로세스 및/또는 실행 스레드내에 상주할 수 있으며, 컴포넌트는 하나의 컴퓨터상에 로컬화될 수 있 고/있거나 2개 이상의 컴퓨터들 사이에 분산될 수 있다. 또한, 이들 컴포넌트들은, 다양한 데이터 구조들이 저장되어 있는 다양한 컴퓨터 판독가능 매체로부터 실행할 수 있다. 컴포넌트들은, 예를 들어, 하나 이상의 데이터 패킷들 (예를 들어, 로컬 시스템, 분산된 시스템 내의 일 컴포넌트와, 및/또는 신호에 의하여 다른 시스템들과 인터넷과 같은 네트워크를 통해 상호작용하는 또 다른 컴포넌트로부터의 데이터) 을 갖는 신호에 따라 로컬 및/또는 원격 프로세스들에 의해 통신할 수도 있다. 또한, 당업자에 의해 인식될 바와 같이, 여기에 설명된 시스템들의 컴포넌트들은, 그들에 관해 설명된 다양한 양태들, 목적들, 이점들 등의 달성을 용이하게 하기 위하여 부가적인 컴포넌트들에 의해 재배열되고/되거나 보완될 수도 있으며, 소정의 도면에 개시된 정확한 구성들로 제한되지는 않는다.

또한, 무선 단말기 또는 사용자 장비 (UE) 와 관련하여, 다양한 실시형태들이 여기에 설명된다. 또한, 무선 단말기 또는 UE 는, 시스템, 가입자 유닛, 가입자국, 이동국, 모바일, 이동 디바이스, 원격국, 원격 단말기, UE, 사용자 단말기, 단말기, 무선 통신 디바이스, 사용자 에이전트, 또는 사용자 디바이스로 지칭될 수 있다. 무선 단말기 또는 UE 는, 셀룰러 전화기, 코드리스 (cordless) 전화기, 세션 개시 프로토콜 (SIP) 전화기, 무선 로컬 루프 (WLL) 스테이션, 개인 휴대 정보 단말기 (PDA), 무선 접속 능력을 갖는 핸드헬드 디바이스, 컴퓨팅 디바이스, 또는 무선 모뎀에 접속된 다른 프로세싱 디바이스일 수 있다. 또한, 기지국과 관련하여 다양한 실시형태들이 여기에 설명된다. 기지국은 무선 단말기(들)와 통신하기 위해 이용될 수 있으며, 또한, 액세스 포인트, 노드 B, 또는 기타 다른 용어로서 지칭될 수 있다.

또한, 여기에 설명된 다양한 양태들 또는 특성들은, 표준 프로그래밍 및/또는 엔지니어링 기술들을 사용하여 방법, 장치, 또는 제조품으로서 구현될 수 있다. 여기에 설명된 바와 같이, "제조품" 이라는 용어는, 임의의 컴퓨터-판독가능 디바이스, 캐리어, 또는 매체로부터 액세스가능한 컴퓨터 프로그램을 포함하도록 의도된다. 예를 들어, 컴퓨터-판독가능 매체는, 자성 저장 디바이스 (예를 들어, 하드 디스크, 플로피 디스크, 자성 스트립 등), 광학 디스크 (예를 들어, 컴팩 디스크 (CD), DVD (digital versatile disk) 등), 스마트 카드, 및 플래시 메모리 디바이스 (예를 들어, EPROM, 카드, 스틱, 키 드라이브 등) 를 포함할 수 있지만 이에 제한되지는 않는다. 또한, 여기에 설명된 다양한 저장 매체는, 정보를 저장하기 위한 하나 이상의 디바이스들 및/또는 다른 머신-판독가능 매체를 나타낼 수 있다. 또한, 음성 메일을 송신 및 수신하거나, 셀룰러 네트워크와 같은 네트워크에 액세스하거나, 또는 특정된 기능을 수행하도록 디바이스에게 명령할 때에 사용되는 명령어들과 같은 명령어들, 또는 컴퓨터-판독가능 전자 데이터를 운반하기 위해 캐리어파가 이용될 수 있다는 것을 인식할 것이다. 따라서, "머신-판독가능 매체" 라는 용어는, 명령어(들) 및/또는 데이터를 저장, 포함, 및/또는 운반할 수 있는 다양한 물리 매체를 지칭한다 (다만, 진공을 지칭하지는 않음). 또한, 여기서 설명하는 시스템 및 방법은, 명령들 및/또는 데이터를 저장, 포함 및/또는 반송할 수 있는 무선 채널의 일부로서 머신 판독가능 매체로서 이용될 수 있다. 물론, 여기에 설명되고 청구되는 바와 같은 본 발명의 범위 또는 사상을 벗어나지 않고도 많은 변형들이 개시된 실시형태들에 행해질 수도 있다는 것을 당업자는 인식할 것이다.

또한, "예시적인" 이라는 용어는 예, 예시, 또는 예증" 으로서 제공된다는 것을 의미하기 위해 여기에서 사용된다. "예시적인" 것으로서 여기에서 설명되는 임의의 양태 또는 설계는 다른 양태들 또는 설계들에 비하여 반드시 바람직하거나 유리한 것으로서 해석할 필요는 없다. 대신, 예시적이라는 단어의 사용은 구체적인 방식으로 개념들을 나타내도록 의도된다. 본 명세서에서 사용된 바와 같이, "또는" 이라는 용어는, 배타적인 "또는" 보다는 포괄적인 "또는" 을 의미하도록 의도된다. 즉, 그렇지 않게 특정되지 않거나 콘텍스트로부터 명확하지 않다면, "X 는 A 또는 B 를 이용한다" 는 본래의 포괄적 치환들 중 임의의 치환을 의미하도록 의도된다. 즉, X 가 A 를 이용하거나, X 가 B 를 이용하거나, X 가 A 및 B 양자를 이용한다면, "X 는 A 또는 B 를 이용한다" 는 전술한 예시들 중 임의의 예시하에서 만족된다. 또한, 본 명세서 및 첨부된 청구항에서 사용된 바와 같이, 일반적으로, 관사 "a" 및 "an" 은 그렇지 않게 특정되거나 단수형을 지시하는 것으로 콘텍스트로부터 명확하지 않다면, "하나 이상" 을 의미하는 것으로 해석되어야 한다.

여기에 사용된 바와 같이, "추론하다 (infer)" 또는 "추론 (inference)" 에 대한 용어는 이벤트 및/또는 데이터를 통해 캡쳐된 바와 같이 일 세트의 관측들로부터의 시스템, 환경, 및/또는 사용자의 상태에 관한 판단 (reasoning) 또는 그 상태를 추론하는 프로세스를 일반적으로 지칭한다. 추론은 특정한 콘텍스트 또는 액션을 식별하기 위해 사용될 수 있거나, 예를 들어, 상태에 대한 확률 분포를 생성할 수 있다. 추론은 확률, 즉, 데이터 및 이벤트의 고려사항에 기초한 관심 상태에 대한 확률 분포의 계산일 수 있다. 또한, 추론은, 일 세트의 이벤트들 및/또는 데이터로부터 더 높은-레벨의 이벤트들을 구성하기 위해 이용된 기술들을 지칭할 수 있다. 이벤트들이 일시적으로 근접하여 상관되는지 및 이벤트들 및 데이터가 하나 이상의 이벤트 및 데이터 소스들로부터 도래하는지 간에, 그러한 추론은, 일 세트의 관측된 이벤트들 및/또는 저장된 이벤트 데이터로부터 신규한 이벤트들 또는 액션들의 구성을 초래한다.

여기에 설명된 기술들은, 코드 분할 다중 액세스 (CDMA) 네트워크, 시분할 다중 액세스 (TDMA) 네트워크, 주파수 분할 다중 액세스 (FDMA) 네트워크, 직교 FDMA (OFDMA) 네트워크, 단일-캐리어 FDMA (SC-FDMA) 네트워크 등과 같은 다양한 무선 통신 네트워크들에 대해 사용될 수도 있다. "네트워크" 및 "시스템" 이라는 용어는 종종 상호교환적으로 사용된다. CDMA 네트워크는 유니버셜 지상 무선 액세스 (UTRA), cdma2000 등과 같은 무선 기술을 구현할 수도 있다. UTRA 는 광대역-CDMA (W-CDMA), TD-SCDMA, 및 TD-CDMA 를 포함한다. cdma2000 은 IS-2000, IS-95, 및 IS-856 표준을 커버링한다. TDMA 네트워크는 이동 통신을 위한 글로벌 시스템 (GSM) 과 같은 무선 기술을 구현할 수도 있다. OFDMA 네트워크는, 진화된 UTRA (E-UTRA), IEEE 802.11, IEEE 802.16, IEEE 802.20, Flash-OFDM

등과 같은 무선 기술을 구현할 수도 있다. UTRA, E-UTRA, 및 GSM 은 유니버셜 이동 정보통신 시스템 (UMTS) 의 일부이다. LTE (Long Term Evolution) 은 E-UTRA 를 사용하는 UMTS 의 도래하는 릴리즈이다. UTRA, E-UTRA, GSM, UMTS, 및 LTE 는, "제 3 세대 파트너쉽 프로젝트 (3GPP)" 라고 명칭된 조직으로부터의 문서에 설명되어 있다. cdma2000 은, "제 3 세대 파트너쉽 프로젝트 2 (3GPP2)" 라고 명칭된 조직으로부터의 문서에 설명되어 있다. 이들 다양한 무선 기술들 및 표준들은 당업계에 공지되어 있다. 명확화를 위해, 상기 기술들의 특정한 양태들은, 기술이 LTE 에 적용될 경우 업링크 파일럿 멀티플렉싱의 콘텍스트에서 후술될 수도 있으며, 결과로서, 3GPP 용어는 적절할 경우 아래의 설명의 대부분에서 사용될 수도 있다.

중계기 환경에서 신호 상쇄에 이용되는 신호 가중치를 최적화하기 위환 적응형 안테나 어레이 및 합성 메트릭

어레이 가중치 세팅을 최적화하는데 이용되는, 시스템 내에서 가용인 다른 메트릭들로부터 유도된 "합성" 메트릭을 갖고, 상쇄기를 갖는 안테나 어레이의 이용이 여기서 설명되는 시스템 및 방법에 의해 제공된다. 이용되는 특정 메트릭은 Ec/Io, SNR, RSSI, 상관된 전력, 및 중계기 동작과 연관된 특정한 분리도 관련 메트릭을 포함할 수 있다. 다른 메트릭 계산은 상쇄기를 갖는 적응형 안테나 어레이를 이용하여 하나 이상의 메트릭을 유도할 수 있다. 예시적인 실시형태에서는, 최대 하향경사 기반 적응형 알고리즘이, 어레이 내에서 최소화되는 메트릭의 주요 컴포넌트로서 상쇄 후 상관 메트릭와 함께 이용될 수 있다. 이 방식에서, 어레이 가중치는 상쇄기를 "통해" 검색하여 최적화되고, 따라서, 상쇄기 및 어레이 가중치는 함께 최적화된다.

"잔여 누설 메트릭" (예를 들어, 상쇄 후 상관 메트릭) 을 "합성 분리도", RSSI, SNR 또는 Ec/Io 와 같은 다른 메트릭과 결합함으로써, 안테나 어레이 적응의 결과는 어레이와 상쇄기와의 조인트 적응에 영향받아 특정한 목적을 달성할 수 있다. 합성 메트릭 접근법을 이용하여 실현될 수 있는 이점은 다른 기지국으로부터의 간섭을 회피한다는 것이다. 또 다른 이점은, 낮은 레벨의 신호가 존재하는 경우 수신된 신호 레벨을 증가시킨다는 것이다. 또한, 필터 뱅크에서 동작은 빈 단위로 수행될 수도 있다. 이러한 세트의 빈의 동작이 일치될 필요가 있으면, 가중치 계산의 결과는 주파수 빈의 서브세트에 걸쳐 결합되거나 평균화될 수도 있다. 주파수 빈에서 특정한 안테나 가중치의 세트가 함께 평균화되어 단일한 조인트 결과 및 공유된 결과를 제공하는 일예는, 개별적인 CDMA 또는 WCDMA 캐리어 상에서일 것이다.

새로운 메트릭이 적용되고 있는 특정 캐리어를 커버하는 선택된 빈에 대해 가중치를 평균화하는 다른 방법은, 공통 주파수 빈에 대해 획득된 동일한 피드백을 제공하는 "조인트 메트릭" 컴포넌트를 유도하는 것이다. 이러한 예로는, 예를 들어, CDMA2000 또는 WCDMA 캐리어를 스팬하는 (spanning) 주파수 빈에 의해 표현되는 신호의 상관을 수행하는 것이다. 공통 메트릭 컴포넌트는 상관된 파일럿 채널 (Ec) 또는 그 상관된 파일럿 에너지 Ec 대 비상관 에너지 (Io) 의 비율일 수 있다. 이 비율은 Ec/Io 로 공지되어 있으며, 특정한 기지국으로부터의 신호의 품질에 대한 표시이다. 이 메트릭은 대부분의 CDMA 시스템에서 이용된다. OFDM 기반 시스템에서는, 파일럿 캐리어 에너지가 이용될 수도 있고, 또는 신호 품 질의 표현으로서 파일럿 EVM 즉, 에러 벡터 크기가 이용될 수도 있다.

또 다른 예시적인 구현예에서는, 넌-필터 뱅크 접근법의 경우, 누설 신호의 상쇄 이후, 원하는 신호가 디지털로 하향변환되고, 필터링되어 상관기로 전달된다. 이 구현에서는, "조인트 메트릭" 컴포넌트가 프로세스에 고유할 것이다.

또 다른 예시적인 구현예에서는, 원하는 신호를 표현하는 특정한 주파수 빈이 수집될 수 있고, (상쇄 스테이지에 후속하여) 원래의 FFT 보다 작은 사이즈의 역 FFT 가 수행되어, 상관기에 이용되는 시간 샘플을 획득할 수 있다. 이 구현예에서도, "조인트 메트릭" 컴포넌트가 프로세스에 고유할 것이다.

또 다른 예시적인 구현예에서는, 원하는 캐리어를 표현하는 개별적인 주파수 빈 각각에 대해 새로운 타입의 상관 프로세스가 수행될 수 있다. 예를 들어, "그룹 기반" 또는 전체 캐리어 기반 상관을 수행하는데 이용되는 시퀀스의 FFT 가 수행될 수 있지만, 이 새로운 FFT 로부터의 연관된 빈 각각에 기초하여 각각의 빈을 개별적으로 상관한다. 그 결과는 개별적인 상관된 전력, 또는, "Ec" 측정값일 수 있다. 이 구현예에서는, 상관 결과가 개별적으로 이용될 수도 있고, 또는 조인트 메트릭 컴포넌트에 대한 총 결과를 위해 함께 합산될 수도 있다.

예시적인 구현예에서는, 원하는 Pn 정렬로 상관기를 오정렬시킴으로써 Io (간섭) 가 획득되어, 상호 상관 잡음 플로어가 획득된다.

예를 들어, 기지국으로의 다운링크 상에서의 안테나 가중치와 연관된 세팅에 기초한 업링크 상의 안테나 가중치가 메트릭 계산 프로세스의 일부로서 고려될 수 있다. 인접한 셀의 간섭을 회피하기 위한 시도에 기초하여 어레이가 스티어링 되는 경우, 가중치 선택이 영향받을 수 있다. 이러한 동작적 제한을 수용하기 위해, 예시적인 구현예에서는, (중계기로부터 기지국으로의) 업링크 송신 가중치가 다운링크 수신 가중치와 동일하게 설정될 수 있다. 이것은, 다운링크에서 Ec/Io 항목이 지배적인 경우 타당한 접근법일 것이다.

또한, 업링크에서 분리도 항목이 충분한 경우, 다운링크 Ec/Io 를 최대화하는데 이용된 가중치가 업링크에서 이용될 수 있다. 예시적인 구현예에서, 다운링크 어레이는 디지털 빔 형성기이고, Ec/Io 를 최대화하기 위해 가중치를 결정하는 것은 다운링크 신호에 실제로 가중치가 적용되었는지와 무관하게 달성될 수 있다.

예시적인 중계기

도 1 은 여기서 설명하는 다양한 양태에 따른 예시적인 중계기에 대한 예시적인 인클로저를 도시한다. 중계기 일렉트로닉스와 함께 다이폴 듀얼 패치 안테나 구성이 도 1 에 도시된 바와 같이 컴팩트 인클로저 (100) 에 효율적으로 하우징된다. 인클로저 (100) 의 구성은, 인클로저가 2 방향 중 적어도 하나로 직관적으로 배향되도록 될 수 있지만, 신호 수신을 최대화하기 위한 인클로저의 배치와 관련된 인스트럭션이 사용자에게 가이드될 수 있다. 예시적인 다이폴 듀얼 패치 안테나 구성에서, 중계기 일렉트로닉스용 인쇄 회로 기판 (PCB) 으로 통합된 그라운드 평면 (113) 이, 예를 들어, 스탠드오프 (120) 를 이용하여 2 개의 패치 안테나 (114 및 115) 사이에 평행하게 배열될 수 있다. 다양한 예에서 분리도를 개선시키기 위해 분리 펜스 (112) 가 이용될 수 있다.

각각의 패치 안테나 (114 및 115) 는, 예를 들어, 그라운드 평면 (113) 과 평행하게 배열되고, 와이어링 보드 등에 인쇄될 수 있고, 플라스틱 하우징에 내장된 스탬프 금속부로 구성될 수 있고, 또는 다르게 제조될 수도 있다. 그라운드 평면 (113) 과 연관된 PCB 의 평면부는, 예를 들어, PCB 상에 내장된 트레이스로서 구성된 다이폴 안테나 (111) 를 포함할 수 있다. 통상적으로, 패치 안테나 (114 및 115) 는 수직으로 편파되고, 다이폴 안테나 (111) 는 수평으로 편파되지만, 다른 실시형태가 이용될 수도 있다.

듀얼 다이폴 듀얼 패치 안테나의 수신 안테나와 송신 안테나 사이에서 약 40 dB 의 분리도를 달성하기 위해, 비중첩 안테나 패턴 및 대향 편파 (opposite polarization) 의 조합이 이용될 수 있다. 더 상세하게는, 송신기 및 수신기 중 하나는, 액세스 포인트와의 통신을 위해 2 개의 듀얼 스위칭 패치 안테나 중 수직 편파를 갖는 안테나를 이용하고, 송신기 및 수신기 중 다른 하나는 수평 편파를 갖는 다이폴 안테나를 이용한다. 이 접근법은, 중계기가 옥내 네트워크 신호를 옥내 클라이언트로 중계하도록 의도된 경우 특히 적용가능할 것이다. 이 경우, 클라이언트의 방향을 모르기 때문에, 클라이언트에 송신하는 안테나의 패턴은 일반적으로 듀얼 다이폴 안테나의 이용을 요구하는 무지향성 (omni-directional) 일 필요가 있을 것이다.

도 2 는 예시적인 중계기 환경 (200) 내에서 예시적인 신호 흐름에 대한 예시적인 블록도를 도시한다. 도시된 바와 같이, 약한 수신 신호 (220; 원하는 수신 신호로 지칭될 수 있음) 는 안테나 엘리먼트 (210) 에 의해 수신되어, 이득 및 지연 컴포넌트 (205) 의 입력으로서 작용할 수 있다. 이득 및 지연 컴포넌트 (205) 는 그 약한 수신 신호 (220) 를 프로세싱하여, 안테나 엘리먼트 (215) 로부터의 출력으로서 강한 신호 (230) 를 생성할 수 있다. 또한, 약한 수신 신호 (220) 를 프로세싱하여 강한 신호 (230) 를 발생시킬 때 이용하기 위해, 수신기로의 송신 신호 누설 (225) 또한 안테나 엘리먼트 (210) 에서의 이득 및 지연 컴포넌트 (205) 의 입력으로서 작용할 수 있다. 수신기로의 송신 누설 신호는, 안테나 엘리먼트 (210 및 215) 에 동작가능하게 커플링된 피드백 상쇄 루프 (미도시) 에 의해 발생될 수 있다. 즉, 피드백 상쇄 루프가 중계기에 의해 송신될 신호를 발생시키고, 이 신호들 중 일부가 송신 누설 신호로서 수신기 (225) 에 의해 수신된다.

도 3 은 예시적인 중계기 환경 (300) 의 안테나 엘리먼트의 상호작용을 도시한다. 예시적인 중계기 환경 (300) 은, 다이폴 안테나 (305 및 320) 를 포함하고 패치 안테나 (310 및 315) 를 더 포함하는 인쇄 회로 기판 (330) 을 포함한다. 예시적인 구현에서, 다이폴/패치 안테나 조합은 송신 및 수신 채널 사이에서 선택된 분리도를 달성하여, 원하는 피드백 상쇄의 구현을 허용한다. 도 3 의 안테나 구성은, 여기서 설명하는 다른 실시형태에서 이용될 수도 있는 안테나 어레이 구성의 일예이다 (여기서, 예를 들어, 패치 안테나 (310) 는 하나의 안테나 어레이의 일부이고, 패치 안테나 (315) 는 다른 하나의 안테나 어레이의 일부이다).

도 4 는 예시적인 중계기에 대한 선택된 분리도를 제공하는데 이용되는 또 다른 안테나 구성의 일 면을 도시한다. 안테나 구성 (400) 은, 하나 이상의 패 치 안테나 (410 및 415) 가 탑재된 PCB 보드 (405) 를 포함한다. 통상적으로 PCB 의 반대측에 유사한 개수의 안테나 패치가 존재할 것이고, PCB 의 반대측의 안테나들 사이에 충분한 또는 최대량의 분리도가 달성되도록, 안테나 (410 및 415) 의 편파에 대해 반대 편파 또는 이점이 있는 편파로 배향됨을 유의해야 한다. 예시적인 구현에서, PCB 보드 (405) 는, 다양한 구현에서 하나 이상의 패치 안테나 (410 및 415) 를 포함할 수 있고, 수퍼세트를 형성하는 홀수개의 각각의 패치 안테나뿐만 아니라 2 쌍 이상의 패치 안테나를 가질 수 있다. 패치 안테나 (410 및 415) 를 PCB 의 반대측에 유사한 개수의 안테나와 함께 이용하는 안테나 구성 (400) 은 송신 채널과 수신 채널 (예를 들어, 하나 이상의 패치 안테나에 동작가능하게 커플링된 송신 채널과 하나 이상의 패치 안테나에 동작가능하게 커플링된 수신 채널) 사이에 선택된 분리도를 제공하여, 예시적인 협력적 피드백 상쇄 루프 (예를 들어, 안테나 어레이에 동작가능하게 커플링된 피드백 상쇄 루프) 에 의해 제공되는 분리도와 증폭과 협력한다. 도 4 의 구성은, 여기서 설명하는 실시형태에 이용될 수 있는 또 다른 예의 안테나 어레이를 도시한다.

도 5 는 하나 이상의 안테나 어레이를 이용하여 신호 컨디셔닝 및 증폭을 수행하도록 동작하는 예시적인 중계기 환경 (500) 을 도시한다. 예시적인 중계기 환경 (500) 은, 안테나 엘리먼트 (510 및 515) 를 갖는 제 1 안테나 어레이 (505), 안테나 엘리먼트 (530 및 535) 를 갖는 제 2 안테나 어레이, 및 다수의 트랜시버 회로 (520) 및 제어기 (525) 를 포함하는 프로세싱 회로 (545) 를 포함한다. 안테나 어레이 (505 및 540) 는, 예시적인 중계기 환경 (500) 의 동작의 일부로서 제어기 (525) 와 협력하는 다수의 트랜시버 회로 (520) 와 협력할 수 있다. 신호는 안테나 어레이 (505 및 540) 에 의해 수신되고, 신호 컨디셔닝 및 프로세싱을 위해 프로세싱 회로 (545) 로 전달된 후, 하나 이상의 협력하는 컴포넌트 (예를 들어, CDMA 무선 통신 네트워크의 기지국) 와의 통신을 위해 안테나 어레이 (505 및 540) 로 다시 전달된다.

예시적인 구현에서, 안테나 어레이 (505 및 540) 는 후술하는 방법을 수행하는데 요구되는 바와 같이 추가적인 안테나 엘리먼트를 포함하여, 하나 이상의 상관된 결과와 같은 하나 이상의 메트릭의 적용과 하나 이상의 안테나 어레이와의 협력에 의해 실현되는 적응형 피드백 상쇄를 달성할 수 있다. 또한, 여기서 설명하는 시스템 및 방법은, 다양한 구성을 갖고 다양한 수의 안테나 엘리먼트를 포함하는 다양한 수의 안테나 어레이의 이용을 고려하기 때문에, 여기서 설명하는 안테나 어레이의 수 및 구성은 단지 예시적이다.

도 6 은 예시적인 중계기 환경 (600) 의 상호작용을 도시한다. 예시적인 중계기 환경 (600) 은, 제 1 안테나 (625) 및 제 4 안테나 (640) 를 포함하는 안테나 어레이 (645), 차폐된 다수의 트랜시버 엘리먼트 (630), 및 제 2 안테나 엘리먼트 (660) 및 제 3 안테나 엘리먼트 (655) 를 포함하는 안테나 어레이 (650) 를 구비하는 프로세싱 회로 (620) 를 갖는다. 동작시에, 제 1 네트워크 (605) 로부터 발신된 다운링크 신호 (610) 가 프로세싱 회로 (620) 에 의해 프로세싱되어, 제 2 네트워크 (675) 로의 통신을 위한 중계된 다운링크 신호 (665) 를 발생시킬 수 있고, 제 2 네트워크 (675) 로부터 발신된 업링크 신호가 프로세싱 회로 (620) 에 의해 프로세싱되어, 제 1 네트워크 (605) 로의 통신을 위한 중계된 업링크 신호 (615) 를 발생시킬 수 있다. 안테나 어레이 (645 및 650) 의 구성 및 배향은 프로세싱 회로 (620) 에 제공되는 컨디셔닝되지 않은 업링크 신호 및 다운링크 신호의 선택된 분리도를 증진시키고, 이러한 신호들의 원하는 증폭 및 이득을 증진시킨다.

예시적인 구현에서, 예시적인 중계기 환경 (600) 은 여기서 설명하는 방법(들)을 수행하는데 요구되는 바와 같이 추가적인 안테나 엘리먼트를 포함하여, 상관된 메트릭의 적용과 하나 이상의 안테나 어레이와의 협력에 의해 실현되는 적응형 피드백 상쇄를 달성할 수 있다. 또한, 여기서 설명하는 시스템 및 방법은, 다양한 구성을 갖고 다양한 수의 안테나 엘리먼트를 포함하는 다양한 수의 안테나 어레이의 이용을 고려하기 때문에, 여기서 설명하는 안테나 어레이의 수 및 구성은 단지 예시적인 것으로 인식된다.

도 7 은 다양한 예시적인 구현예에 따라 다중 대역에서 동작하도록 구성된, 4 개의 안테나의 다중 트랜시버 디바이스 (700) 의 블록도이다. 이 디바이스 (700) 는 가변 구성의 가용 안테나를 이용하여 2 개의 상이한 대역을 통해 신호를 자유롭게 송신할 수 있다.

도 7 에 도시된 바와 같이, 디바이스 (700) 는 제 1 측 (710) 및 제 2 측 (712) 을 갖는 차폐된 다중 트랜시버 엘리먼트 (701) 를 포함한다. 차폐된 다중 트랜시버 엘리먼트 (701) 는, 제 1 대역 트랜시버 (732 및 748), 제 1 대역 기저대역 회로 (734), 제 2 대역 트랜시버 (750 및 754), 제 2 대역 기저대역 회로 (752), 듀플렉서 (724, 726, 728, 730, 738, 740, 744 및 746), 및 다이플렉서 (720, 722, 736, 742) 를 포함하고, 제 1 측 (710) 은 안테나 (706 및 708) 를 포함하고, 제 2 측 (712) 은 안테나 (714 및 716) 를 포함한다. 도시되지는 않았지만, 디바이스 (700) 는 전술한 바와 같은 적어도 하나의 전자기 분리 엘리먼트를 포함하여, 제 1 측 (710) 의 안테나 (706 및 708) 와 제 2 측 (712) 의 안테나 (714 및 716) 사이의 전자기 (EM) 분리를 제공한다.

예시적으로, 안테나 (706) 는 신호 (702) 를 송신 또는 수신할 수 있고, 안테나 (708) 는 신호 (704) 를 송신 및 수신할 수 있고, 안테나 (714) 는 신호 (756) 를 송신 및 수신할 수 있고, 안테나 (716) 는 신호 (718) 를 송신 및 수신할 수 있다. 이들 안테나 (706, 708, 714, 및 716) 는 평면형 (예를 들어, 패치) 안테나일 수도 있고, 서로 효과적으로 분리될 수 있는 임의의 다른 바람직한 안테나 타입일 수도 있다.

제 1 대역 트랜시버 (732) 는 듀플렉서 (724, 726, 728 및 730) 및 다이플렉서 (720 및 722) 를 통해 안테나 (706 및 708) 에 접속되어, 그 안테나 (706 및 708) 를 통해 데이터를 송신 또는 수신한다. 제 1 대역 트랜시버 (748) 는 듀플렉서 (738, 740, 744 및 746) 및 다이플렉서 (736 및 742) 를 통해 안테나 (714 및 716) 에 접속되어, 그 안테나 (714 및 716) 를 통해 데이터를 송신 또는 수신한다. 제 1 대역 기저대역 회로 (734) 는 제 1 대역 트랜시버 (732) 와 제 1 대역 트랜시버 (748) 사이에 접속되어 그 2 개의 트랜시버 회로들 사이의 통신을 제공한다.

제 2 대역 트랜시버 (750) 는 듀플렉서 (728 및 730) 및 다이플렉서 (720 및 722) 를 통해 안테나 (706 및 708) 에 접속되어, 그 안테나 (706 및 708) 를 통해 데이터를 송신 또는 수신한다. 제 2 대역 트랜시버 (754) 는 듀플렉서 (738 및 740) 및 다이플렉서 (736 및 742) 를 통해 안테나 (714 및 716) 에 접속되어, 그 안테나 (714 및 716) 를 통해 데이터를 송신 또는 수신한다. 제 2 대역 기저대역 회로 (752) 는 제 2 대역 트랜시버 (750) 와 제 2 대역 트랜시버 (754) 사이에 접속되어 그 2 개의 트랜시버 회로들 사이의 통신을 제공한다.

다이플렉서 (720, 722) 는 안테나 (706 및 708) 와 듀플렉서 (724, 726, 728 및 730) 사이에 접속된다. 예시적으로, 이 다이플렉서들은 안테나 (706 및 708) 와 제 1 대역 트랜시버 (732) 사이, 및 안테나 (706 및 708) 와 제 2 대역 트랜시버 (750) 사이에서 어떤 신호가 전달될지를 결정하도록 동작한다.

다이플렉서 (720, 722) 는 주파수에 기초하여 신호를 분할하여, 제 1 주파수 대역의 신호를 듀플렉서 (724 및 726) 로/로부터 전달하고, 제 2 주파수 대역의 신호를 듀플렉서 (728 및 730) 로/로부터 전달하도록 구성된다.

듀플렉서 (726, 728) 는 다이플렉서 (720, 722) 와 제 1 대역 트랜시버 (732) 사이에 접속되고, 듀플렉서 (728, 730) 는 다이플렉서 (720, 722) 와 제 2 대역 트랜시버 (750) 사이에 접속된다. 이 듀플렉서 (724, 726, 728, 730) 는 제 1 대역 또는 제 2 대역 내의 약간 상이한 주파수들의 신호를 각각 라우팅하도록 기능하여, 제 1 및 제 2 대역 트랜시버 (732 및 750) 와 다이플렉서 (720, 722) 사이에서 송신되거나 수신된 신호를 적절하게 디렉팅한다.

다이플렉서 (738, 742) 는 안테나 (714 및 716) 와 듀플렉서 (738, 740, 744, 746) 사이에 접속된다. 예를 들어, 이 다이플렉서들은 안테나 (714 및 716) 와 제 1 대역 트랜시버 (748) 사이, 및 안테나 (714 및 716) 와 제 2 대역 트랜시버 (754) 사이에서 어떤 신호가 전달될지를 결정하도록 동작한다.

다이플렉서 (738, 742) 는 주파수에 기초하여 신호를 분할하여, 제 2 주파수 대역의 신호를 듀플렉서 (738 및 740) 로/로부터 전달하고, 제 1 주파수 대역의 신호를 듀플렉서 (744 및 746) 로/로부터 전달하도록 구성된다.

듀플렉서 (738, 740) 는 다이플렉서 (736, 742) 와 제 2 대역 트랜시버 (754) 사이에 접속되고, 듀플렉서 (744, 746) 는 다이플렉서 (736, 742) 와 제 1 대역 트랜시버 (748) 사이에 접속된다. 이들 듀플렉서 (738, 740, 744, 746) 는 제 1 대역 또는 제 2 대역 내의 약간 상이한 주파수들의 신호를 각각 라우팅하도록 기능하여, 제 1 및 제 2 대역 트랜시버 (748 및 754) 와 다이플렉서 (736, 742) 사이에서 송신되거나 수신된 신호를 적절하게 디렉팅한다.

몇몇 실시형태에서는 대역 및 안테나의 특정한 치환이 금지될 수도 있기 때문에, 또 다른 예시적인 구현예에서는, 듀플렉서 (724, 726, 728, 730, 738, 740, 744 및 746) 또는 다이플렉서 (720, 722, 736 및 742) 중 일부가 제거될 수도 있다.

또 다른 예시적인 구현예에서는, 상이한 대역으로부터의 신호가 특정 송신 배향에 특정하여 할당될 수 있다. 이러한 실시형태에서, 듀플렉서 (724, 726, 728, 730, 738, 740, 744 및 746) 의 출력은 안테나 (706, 708, 714 또는 716) 에 직접 접속된다. 예를 들어, 제 1 대역은 수평 배향을 이용하여 송신/수신하도록 지정될 수 있고, 제 2 대역은 수직 배향을 이용하여 송신/수신하도록 지정될 수도 있다.

전술한 예시적인 구현예는 2 개의 트랜시버와 함께 오직 2 또는 4 개의 안테나를 이용하는 것을 도시했지만, 이것은 오직 예시일 뿐이다. 상이한 수의 안테나 또는 트랜시버를 이용하는 다중 안테나 다중 트랜시버 디바이스 또한 이용될 수 있다.

또한, 전술한 예시적인 구현예는 PCB 로부터 분리된 안테나를 도시했지만, 대안적 실시형태는 PCB 의 반대측에 안테나를 직접 형성할 수도 있다. 이러한 실시형태에서는, PCB 내의 절연층이 필수적 부도체 지지 부재를 형성하여, 접지면으로부터 안테나를 분리할 수 있다. 또한, 이러한 실시형태에서는, 트랜시버가 PCB 로부터 분리 형성되어, PCB 상에서 와이어링에 의해 안테나에 접속될 것이다. 이러한 종류의 집적 구조는 더 콤팩트한 디바이스를 제공할 수 있다.

도 8 은 여기서 설명하는 예시적인 방법들의 수행에 따른 디지털 간섭 상쇄 시스템을 갖는, FDD 단일 대역을 이용하도록 동작하는 예시적인 중계기 환경 (800) 을 도시한다. 도시된 바와 같이, 예시적인 중계기 환경 (800) 은, 기지국 (802) 으로부터 신호를 수신하도록 동작하는 안테나 엘리먼트에 동작가능하게 커플링되고 입력 신호를 트랜시버 (806) 에 제공하고 프로세싱을 위해 트랜시버 (8066) 로부터 신호를 수신하는 듀플렉서 (804) 를 포함한다. 또한, 예시적인 중계기 환경은, 듀플렉서 (812) 에 동작가능하게 커플링된 트랜시버 (810) 및 트랜시버 (806) 에 동작가능하게 커플링되는 디지털 중계기 기저대역 컴포넌트 (808) 를 포함한다. 예시적인 구현예에서, 듀플렉서는, 협력하는 가입자 컴포넌트 (814; 예를 들어, 모바일 핸드셋) 로의 신호 통신을 허용하는 안테나 엘리먼트에 동작가능하게 커플링된다.

예시적인 동작에서는, 화살표로 도시된 바와 같이, 인입되는 송신된 신호가 여기서 설명하는 예시적인 피드백 상쇄 방법에 따른 예시적인 중계기 환경 (800) 에 의해 프로세싱될 수 있다.

도 9 는 여기서 설명하는 예시적인 방법들의 수행에 따른 디지털 간섭 및 안테나 어레이를 갖는, FDD 단일 대역을 이용하도록 동작하는 예시적인 중계기 환경 (900) 을 도시한다. 도시된 바와 같이, 예시적인 중계기 환경 (900) 은 듀플렉서 (904, 906, 914 및 916), 트랜시버 (908 및 912) 및 디지털 중계기 기저 대역 컴포넌트 (910) 를 포함한다. 듀플렉서 (904, 906, 914 및 916) 는, 기지국 (902) 및 가입자 컴포넌트 (918) 로부터 신호를 수신/송신할 수 있는 하나 이상의 안테나 어레이에 동작가능하게 커플링될 수 있다.

예시적인 동작에서, 화살표로 도시된 바와 같이, 수신되는 송신된 신호가 여기서 설명하는 예시적인 피드백 상쇄 방법에 따른 예시적인 중계기 환경 (900) 에 의해 프로세싱될 수 있다.

도 10 은 여기서 설명하는 예시적인 방법을 수행하도록 동작하는 예시적인 중계기 환경 (1000) 의 예시적인 컴포넌트들의 상호작용을 도시하는 블록도이다. 도시되는 바와 같이, 도 10 은, 가중치 계산을 이용하고 피드백 루프 상쇄 기술 의 일부로서 메트릭을 적용하는 예시적인 중계기 환경 (1000) 의 예시적인 구현을 도시한다. 예시적인 중계기 환경 (1000) 은 빈 1 (1005), 빈 2 (1010), 빈 3 (1015) 내지 빈 N (1020) 으로 도시된 바와 같이 하나 이상의 디지털 수신 및 송신 프로세스 빈을 실행하도록 동작한다. 또한, 디지털 수신 및 송신 프로세스 빈의 입력부 및 출력부는 고속 푸리에 변환 (FFT) 모듈 (1025 및 1030) 을 포함할 수 있다.

예시적인 동작에서, 신호는 중계기 환경 (1000) 에 의한 프로세싱을 위해 안테나 엘리먼트 (1035) 를 통해 수신될 수 있다. 수신된 신호는 하나 이상의 수신 및 송신 프로세스 빈인 빈 1 (1005) 내지 빈 N (1020) 의 FFT 모듈 (1025) 에 따라 프로세싱될 수 있고, 그 출력은 승산기 (1038), 감산 컴포넌트 (1036) 및 승산기 컴포넌트 (1034) 의 입력으로 전달될 수 있다. 승산기 컴포넌트의 출력은 가산기 컴포넌트 (1032) 에 대한 입력으로서 작용하여, 필터 뱅크 동작에서 이용하기 위한 선택된 값을 발생시킬 수 있다. 감산기 블록 (1036) 의 출력은, 감산된 신호 (예를 들어, FFT 모듈 (1025) 의 출력과 제산 모듈 (1044) 의 출력과의 감산) 를 취하여, 가중치 블록 (1054) 으로부터 계산된 가중치와 승산하는 승산기 (1056) 의 입력으로서 작용할 수 있다. 승산기 (1056) 의 출력은 승산기 (1060) 의 입력으로서 작용할 수 있고, 승산기 (1060) 의 출력은, 필터 뱅크 동작에 이용하기 위한 선택된 값을 발생시키는 합산기 (1058) 에 대한 입력으로서 작용할 수 있다. 또한, 승산기 (1054) 의 출력은, 하나 이상의 필터 뱅크 동작에 따라 프로세싱된 신호에 대해 선택된 시간 지연을 제공할 수 있는 지연 블록 (1062) 의 입력으로서 작용할 수 있다.

지연 블록 (1062) 의 출력은, 시간 지연과 FFT 모듈 (1025) 의 출력을 승산하는 승산기 (1038) 에 대한 입력으로서 작용할 수 있다. 승산기 블록 (1038) 의 출력은 가산기 블록 (1040) 에 대한 입력으로서 작용할 수 있고, 가산기 블록 (1040) 의 출력은, 지연 블록 (1062) 으로부터의 시간 지연을 가산기 블록 (1040) 의 출력과 승산하도록 동작하는 승산기 블록 (1042) 에 대한 입력으로서 작용할 수 있다. 승산기 블록 (1042) 의 출력은, 승산기 블록 (1042) 의 출력을 합산기 블록 (1046) 의 출력으로 제산할 수 있는 제산 블록 (1044) 에 대한 입력으로서 작용할 수 있고, 제산 블록 (1044) 의 출력은 감산 블록 (1036) 에 대한 입력으로서 작용할 수 있다. 또한, 도시된 바와 같이, 지연 블록 (1062) 의 출력은, 지연 블록 (1062) 으로부터의 시간 지연을 감산 블록 (1036) 의 출력과 승산할 수 있는 승산기 (1050) 에 대한 입력으로서 작용할 수 있다. 승산기 블록 (1050) 의 출력은, 필터 뱅크 동작을 위한 선택된 값을 발생시키는 가산기 블록 (1052) 의 입력으로서 작용할 수 있다. 또한, 지연 블록 (1062) 의 출력은, 그 지연 블록의 출력을 그 지연 블록의 출력 자체와 승산하는 승산기 (1048) 에 대한 입력으로서 작용할 수 있다. 승산기 블록 (1048) 의 출력은 가산기 블록 (1046) 에 대한 입력으로서 작용할 수 있고, 가산기 블록 (1046) 의 출력은 제산 블록 (1044) 에 대한 입력으로서 작용할 수 있다. 또한, 승산기 (1056) 의 출력은, 하나 이상의 역 FFT 연산을 수행할 수 있는 FFT 블록 (1030) 에 대한 입력으로서 작용할 수 있다. 예시적인 구현예에서, 원하는 수신 신호로부터 송신 신호의 역상관을 지 원하는 지연을 부분적으로 허용하는, FFT 연산을 수행하는 것과 관련된 유한한 지연이 존재할 수 있음이 인식된다. 추가적 지연은, 디지털-아날로그 변환기 (미도시) 와 같은 다른 컴포넌트에서 발생할 수도 있고, 또는 디지털 지연으로서 제공될 수도 있다. FFT 블록 (1030) 의 출력은 안테나 엘리먼트 (1040) 을 이용하여 하나 이상의 협력하는 컴포넌트 (예를 들어, 가입자 모듈) 에 전달될 수 있다.

도 11 은 예시적인 중계기 환경 (1100) 에 의해 수행되는 바와 같은 예시적인 방법을 수행하기 위한, 예시적인 컴포넌트와 예시적인 신호 경로의 상호작용을 도시하는 블록도이다. 신호는 안테나 엘리먼트 (1112 및 1116) 중 적어도 하나에 의해 인입되어, 각각 FFT 모듈 (1110 또는 1114) 에 의해 프로세싱될 수 있다. 또한, 예시적인 중계기 환경 (1100) 의 출력부에서, 안테나 엘리먼트 (1176 및 1172) 가 각각 FFT 모듈 (1174 및 1170) 과 협력할 수 있다. 예시적인 구현예에서, 다중 안테나 엘리먼트 (1112 및 1116; 뿐만 아니라 안테나 엘리먼트 (1176 및 1172) 는 수신 및 송신 프로세스 빈 1 (1102), 빈 2 (1104), 빈 3 (1106) 내지 프로세스 빈 N (1108) 과 협력하도록 동작할 수 있는 적응형 안테나 어레이를 포함할 수 있다. 예시적으로, 이들 프로세스 빈은 필터 뱅크 접근법을 이용한 인입 신호의 병렬적 프로세싱을 나타낼 수 있으며, 광대역 인입 신호는, 예시적인 프로세스 빈인 빈 1 (1102), 빈 2 (1104), 빈 3 (1106) 내지 빈 N (1008) 각각에 도시된 프로세싱 컴포넌트 및 화살표로 도시된 프로세싱 컴포넌트 사이의 신호 경로에 따라 주파수 도메인에서 프로세싱되는 하나 이상의 협대역 블록으로 분해될 수 있다.

예시적으로, 프로세싱 컴포넌트는, 가중 블록 (1118, 1168, 1160); 승산기 (1120, 1130, 1124, 1132, 1140, 1144, 1146, 1152, 1154, 1164 및 1162); 가산기 블록 (1128, 1134, 1148, 1142 및 1156) 을 포함할 수 있다. 또한, 제공된 프로세싱 컴포넌트는 제산 블록 (1138), 감산 블록 (1136) 및 합산기 블록 (1122 및 1158) 을 포함한다. 이 예시적인 프로세싱 컴포넌트들은 화살표로 나타낸 바와 같이 협력하여, 예시적인 중계기 환경 (1100) 의 송신기 컴포넌트와 수신기 컴포넌트 사이의 신호 상쇄를 증진시키는데 있어서 필터 뱅크 접근법의 실행을 위한 하나 이상의 방법을 수행한다.

도 12 는 (예를 들어, 도 10 및 11 에 도시된 바와 같은) 복수의 주파수 수신 및 송신 프로세싱 빈의 상호 상관을 도시하는 도식적 도면이다. 도식적 플롯 (1200) 으로 나타낸 바와 같이, 피드백 누설 (1205) 은, 원하는 신호가 피드백 누설 신호 (예를 들어, 예시적인 중계기의 송신측에서 수신기 쪽으로 누설되는 신호) 에 의해 드라우닝되게 하여 (drowned), 그 원하는 신호 (1210) 에 관련하여 피크를 형성한다. 예시적으로, 피드백 누설 신호 (1205) 의 전력은 약 50 dB 이고, 원하는 신호 (1210) 는 25 dB 의 전력 레벨을 갖도록 도시되어 있다. 피드백 누설 신호 (1205) 와 원하는 신호 (1210) 사이의 차이는 예시적인 중계기의 성능에 상당한 영향을 줄 수도 있다.

도 13 은 예시적인 중계기 환경에 대해 피드백 상쇄 신호의 영향을 감소시키는데 있어서 예시적인 필터 뱅크 접근법의 적용에 의해 실현된 성능 이득의 그래픽 플롯을 도시하는 도식적 도면이다. 도시된 바와 같이, 도식적 플롯 (1300) 에 서는, 피드백 누설이 제거된 박스 (1310) 에 의해 도시된 바와 같이 피드백 누설 신호가 제거된다. 또한, 원하는 신호 (1320) 는 여기서 설명하는 필터 뱅크 피드백 상쇄 프로세싱 기술의 적용에 의해 20 dB 를 넘는 성능 개선을 갖도록 도시되어 있다.

도 14 는 N 개의 프로세싱 빈 (X 축) 에 의해 병렬로 수행된 프로세싱의 그래픽 플롯을 도시하는 3 차원의 도식적 도면이다. 도식적 플롯 (1400) 에 도시된 바와 같이, 입력 신호 (1410) 는 여기서 설명하는 필터 뱅크 접근법에 따라 병렬 빈에서 이산적으로 분해되고 프로세싱될 수 있다. (예를 들어, 이산적인 협대역으로 분해된) 분해된 신호는 도 14 에 도시된 바와 같이 상관될 수 있어서 (Y 축), 성능 개선 (예를 들어, 전력 개선 - Z 축) 을 실현하도록 원하는 신호 (1410) 가 프로세싱되고 지원될 수 있다.

도 15 는 여기서 설명하는 방법(들)을 수행하는데 이용되는 예시적인 수식 (1510 및 1520) 의 블록도이다. 예시적인 수식 (1510) 은 적응형 안테나 어레이의 분리도를 계산하는데 이용될 수 있고, 예시적인 수식 (1520) 은 여기서 설명하는 방법(들)을 수행함으로써 실현되는 총 합성 분리도를 계산하는데 이용될 수 있다.

도 16 은 여기서 설명하는 방법(들)을 수행하는데 이용된 예시적인 수식들 (1610, 1620, 1630, 및 1640) 의 블록도이다. 예시적인 수식 (1610) 은 주파수 빈당 블록마다의 필터링된 또는 평활화된 이득을 계산하는데 이용될 수 있다. 예시적인 수식 (1620) 은, 총 분리도 및 프로그래밍된 마진의 함수로서 주파수 빈 당 블록마다의 총 허용가능 이득을 계산하는데 이용될 수 있다. 예시적인 수식 (1630) 은 필터 뱅크 접근법을 적용할 때 실현되는 또 다른 허용가능 이득을 계산하는데 이용될 수 있다. 예시적인 수식 (1640) 은, 중계되고 있는 신호에 주파수 빈당 블록마다 추가되는 이득의 실제량을 계산하는데 이용될 수 있다.

도 17 은 필터 뱅크 접근법에 따른 입력 신호의 분해를 도시하는 블록도이다. 일반적으로, FDD 시스템은, 포인트 (1610) 로 도시된 바와 같이 고정된 이격 간격 (이 예에서는 80 MHz) 으로 쌍을 이루는 캐리어를 갖는 경향이 있다. 예시적인 통신 시스템에 있어서는, 전력이 업링크 (중계기에서 기지국) 와 다운링크 (중계기에서 핸드셋) 사이에서 밸런싱되도록 중계기에 의해 시스템에 가산되는 추가적 이득의 양을 제어함으로써 전력 제어가 관리될 수 있다. 예시적으로, 제공된 예에서는, 중계기에 의해 F2up 에 가산된 이득의 양 및 F2dn 에 가산된 이득의 양은 동일한 값으로 설정될 수 있다. 제공된 예에서, F1, F3 등에도 동일하게 적용될 것이다. 제공된 예에서, 업링크 및 다운링크가 상이한 주파수에서 동작할 수 있고, 집 내부로 향하는 안테나에 대한 국부적 산란이 집 외부로 향하는 안테나에 대한 국부적 산란과 상이할 수 있기 때문에, 업링크 및 다운링크에 대한 허용가능 이득 (Gmax) 의 최대량은 상이할 수도 있다.

도 18 은 필터 뱅크 기반 중계기 환경에서 자동 이득 제어를 적용하는 예시적인 방법에 대한 흐름도이다. 도 18 은 도 15 및 도 16 에 도시된 수식의 콘텍스트에서 설명된다. 도시된 바와 같이, 프로세싱은 블록 1800 에서 시작하고 블록 1805 로 진행하여, 업링크 및 다운링크에 대한 데이터의 i 개의 빈의 n 개의 블록이 획득된다 (예를 들어, 병렬로 획득된다). 그 후, 프로세싱은 블록 1810 으로 진행하여, 각각의 빈 i 에서 블록 n 에 대한 시스템의 총 분리도가 연산된다. 블록 1815 에서, 합성 분리도의 각각의 빈 i 에 대한 프로그래머블 이득을 이용하여 총 허용가능 이득이 연산된다. 블록 1820 에서, 각각의 빈 i 에 대해, 현재의 이득 G 및 분리도 값 (예를 들어, ISOcomposite) 을 이용하여 추정 이득 (예를 들어, Gestimate) 이 계산된다. 그 후, 프로세싱은 블록 1825 로 진행하여, 추정 이득 (Gestimate), 최대 허용가능 이득 (Gmax), 및 허용가능 이득 (Gallowable) 의 각각의 빈 i 가 비교되고, 각각의 빈 i 의 Gactual 이 상기 3 개의 이득 값 중 최소값으로 설정된다. 그 후, 프로세싱은 블록 1830 으로 진행하여, 빈 i 업링크와 빈 i 다운링크 사이에서 최소 실제 이득 (Gactual) 이 결정되어 밸런싱된 실제 이득 (Gactual-bal) 에 저장된다. 블록 1835 에서는, 밸런싱된 실제 이득의 빈 i 를 디지털 필터 (예를 들어, SCCF 필터) 의 빈 i 와 승산하여, 업링크 및 다운링크 채널에 대해 자동 이득 제어 및 필터링된 어레이가 생성된다. 그 후, 프로세싱은 블록 1840 으로 진행하여, 필터링된 어레이의 빈 i 가 업링크 및 다운링크 데이터 블록의 빈 i 와 승산된다. 그 후, 프로세싱은 블록 1800 으로 다시 진행하여 계속된다.

예시적으로, 업링크 및 다운링크 이득들 사이의 최적화는 업링크 및 다운링크에 대한 Gmax 와 Gactual 사이의 차이와 같은 다양한 시스템 메트릭에 대한 모니터링에 기초하여 달성될 수 있다.

도 19 는 필터 뱅크 중계기 시스템에 대한 자동 이득 동작을 수행하는 예시 적인 방법의 흐름도이다. 도 19 는 도 15 및 도 16 에 도시된 수식의 콘텍스트에서 설명된다. 프로세싱은 블록 1900 에서 시작하고 블록 1905 로 진행하여, 업링크 및 다운링크에 대한 데이터의 i 개의 빈의 n 개의 블록이 획득된다 (예를 들어, 병렬로 획득됨). 그 후, 프로세싱은 블록 1910 으로 진행하여, 각각의 빈 i 에서 블록 n 에 대해 시스템의 총 분리도가 연산된다. 블록 1915 에서, 합성 분리도의 각각의 빈 i 에 대한 프로그래머블 이득 (Gmargin) 을 이용하여 총 허용가득 이득 (Gmax) 이 연산된다. 블록 1920 에서, 각각의 빈 i 에 대해, 현재의 이득 G 와 분리도 값 (예를 들어, ISOcomposite) 을 이용하여 추정 이득 (예를 들어, Gestimate) 이 계산된다. 그 후, 프로세싱은 블록 1925 로 진행하여, 중계될 각각의 주파수 (Fx) 를 통해, 추정 이득 (Gestimate), 최대 허용가능 이득 (Gmax), 및 허용가능 이득 (Gallowable) 의 각각의 빈 i 가 비교되고, 각각의 Fx 에 대한 각각의 빈 i 의 Gactual 이 상기 3 개의 이득 값 중 최소값으로 설정된다. 그 후, 프로세싱은 블록 1930 으로 진행하여, Fx 업링크와 Fx 다운링크 사이에서 최소 실제 이득 (GactualFx) 이 결정되어 밸런싱된 실제 이득 (Gactual-bal Fx) 으로 저장된다. 블록 1935 에서, 밸런싱된 실제 이득의 빈 i 를 디지털 필터 (예를 들어, SCCF 필터) 의 빈 i 와 승산하여, 업링크 및 다운링크 채널에 대한 각각의 채널 Fx 어레이 (Wchi) 를 통해 자동 이득 제어 및 필터링된 어레이가 생성된다. 그 후, 프로세싱은 블록 1940 으로 진행하여, 필터링된 어레이의 빈 i 가 업링크 및 다운링크 데이터 블록의 빈 i 와 승산된다. 그 후, 프로세싱은 프로세싱은 블록 1900 으로 다시 진행하여 계속된다.

도 20 은 중계기 환경에서 피드백 루프 상쇄를 용이하게 하는 시스템 (2000) 을 도시한다. 이 시스템은, M 개의 수신기에서의 수신 신호 및 중계기 송신기 누설 신호를 수신하는 모듈 (2010); 수신된 신호를 다수의 신호로서 저장하는 모듈 (2020); 수신된 블록에 대해 FFT 를 수행하여, 제로 패딩 기능성을 제공하는 FFT 빈을 발생시키는 모듈 (2030); 가중된 수신기 신호들을 결합하여 합성 가중된 신호를 발생시키는 모듈 (2040); 자동 이득 제어 (AGC) 출력 주파수 빈을 발생시키는데 이용되는 상쇄 후 수신 주파수 빈을 생성하는 모듈 (2050); 합성 가중된 수신기 주파수 빈의 하나 이상의 시간 시리즈에 기초하여, 피드백 루프에 대한 업데이트된 값을 계산하는 모듈 (2060); AGC 출력 주파수 빈에 공간 가중치를 적용하여 가중된 송신 주파수 빈 어레이를 생성하는 모듈 (2070); 및 송신 주파수 빈에 대해 역 FFT 를 수행하고, 오버랩 가산 기능성을 수행하여, M 개의 수신기로 송신되고 그 M 개의 수신기에서 상쇄를 위해 합산된 시간 도메인 시리즈를 생성하는 모듈 (2080) 을 포함한다. 여기서 설명하는 모듈은 하드웨어, 소프트웨어 또는 이들의 조합을 포함할 수 있음을 인식해야 한다.

또한, 여기에 설명된 시스템 및 방법의 정보를 효율적으로 나타내기 위한 시스템 및 방법은 동일한 제공자상의 메모리내 데이터 (in memory data) 를 리졸빙하는 콘텍스트에 적용될 수도 있다. 그러한 콘텍스트에서, 메모리내 데이터는 물리적 저장부에 의해 백 (back) 되지 않을 수도 있으며, 예를 들어, 노드들을 동기화시키기 위한 CPU 상의 그래프 솔버 (graph solver) 에서 사용될 수도 있다. 특히, 그들이 멀티-코어 구조상에서 더 분산되고 있고 계산이 체적 측정 텍스쳐 (volumetric texture) 와 같은 메모리내 데이터 구조에 직접 기입되므로, 여기에 설명된 시스템 및 방법은 씬 그래프 (scene graph) 의 콘텍스트에서 또한 적용될 수도 있다.

여기에 설명된 본 발명의 시스템들 및 방법들을 구현하는 다수의 방식들, 예를 들어, 여기에 설명된 시스템들 및 방법들에 따라 정보를 나타내고 교환하기 위한 시스템들 및 방법들을 애플리케이션들 및 서비스들이 사용하게 할 수 있는, 적절한 API, 툴 키트, 드라이버 코드, 운영 시스템, 제어, 단독형 또는 다운로드가능한 소프트웨어 오브젝트 등이 존재한다. 여기에 설명된 시스템들 및 방법들은, API (또는 다른 소프트웨어 오브젝트) 의 관점뿐만 아니라 여기에 설명된 시스템 및 방법에 따라 정보 교환을 수행하는 소프트웨어 또는 하드웨어 오브젝트로부터, 여기에 설명된 시스템들 및 방법들의 사용을 고려한다. 따라서, 여기에 설명된 시스템들 및 방법들의 다양한 구현들은, 하드웨어에 완전히, 하드웨어에 일부 및 소프트웨어에 일부 뿐만 아니라 소프트웨어에 존재하는 양태들을 가질 수도 있다.

여기에서 "예시적인" 이라는 용어는 "예, 예시, 또는 예증으로서 제공되는"의 의미로 사용된다. 불명확함을 회피하기 위해, 여기에 설명된 사항은 그러한 예들에 의해 제한되지 않는다. 또한, "예시적인" 것으로서 여기에서 설명되는 임의의 양태 또는 설계는 다른 양태들 또는 설계들에 비하여 반드시 바람직하거나 유리한 것으로서 해석할 필요는 없으며, 당업자에게 공지되어 있는 동등한 예시적인 구조들 및 기술들을 배제하도록 의도되지 않는다. 또한, 용어들 "포함하는", "갖는" "함유하는" 및 다른 유사한 용어가 상세한 설명 또는 청구항에서 사용 되는 경우, 불명확함을 회피하기 위해, 그러한 용어는, 임의의 부가적인 또는 다른 엘리먼트들을 배제하지 않으면서, 전이어구로서 "구비하는 (comprising)" 라는 용어와 유사한 방식으로 포괄적인 것으로 의도된다.

상술된 바와 같이, 여기에 설명된 시스템들 및 방법들의 예시적인 실시형태들이 다양한 컴퓨팅 디바이스 및 네트워크 구조와 관련하여 설명되었지만, 또 다른 컴퓨팅 디바이스 또는 시스템과 데이터를 동기화시키는 것이 바람직한 임의의 컴퓨팅 디바이스 또는 시스템에 기본적인 개념을 적용할 수도 있다. 예를 들어, 여기에 설명된 시스템들 및 방법들의 동기화 프로세스들은, 컴퓨팅 디바이스상의 별개의 오브젝트, 또 다른 오브젝트의 일부, 재사용가능한 제어, 서버로부터 다운로드가능한 오브젝트, 디바이스 또는 오브젝트와 네트워크 사이의 "중간자 (middle man)", 분산된 오브젝트, 하드웨어, 메모리내에, 이들의 임의의 조합 등으로서 제공된 컴퓨팅 디바이스의 운영 시스템에 적용될 수도 있다.

전술한 바와 같이, 여기서 설명된 다양한 기술들은 하드웨어 또는 소프트웨어 또는 적절하다면 이들의 조합으로 구현될 수도 있다. 여기서 사용되는 바와 같이, 용어들 "컴포넌트", "시스템" 등은 하드웨어, 하드웨어와 소프트웨어의 조합, 소프트웨어 또는 실행중인 소프트웨어와 같은 컴퓨터 관련 엔터티를 지칭하도록 의도된다. 예를 들어, 컴포넌트는, 프로세서 상에서 실행되는 프로세스, 프로세서, 객체, 실행 가능 요소 (executable), 실행 스레드, 프로그램 및/또는 컴퓨터일 수도 있으나 이에 한정되지는 않는다. 예를 들어, 컴퓨터 상에서 실행되는 애플리케이션 및 그 컴퓨터 모두가 컴포넌트일 수 있다. 하나 이상의 컴포 넌트는 프로세스 및/또는 실행 스레드 내에 상주할 수도 있고, 컴포넌트는 하나의 컴퓨터에 국부화될 수도 있고 그리고/또는 2 이상의 컴퓨터들 사이에 분산될 수도 있다.

따라서, 여기에 설명된 시스템들 및 방법들의 장치 및 방법들, 또는 이들의 특정한 양태 또는 일부는, 플로피 디스켓, CD-ROM, 하드 드라이브, 또는 임의의 다른 머신-판독가능 저장 매체와 같은 유형 매체에 수록되는 프로그램 코드 (즉, 명령) 의 형태를 취할 수도 있으며, 여기서, 그 프로그램 코드가 컴퓨터와 같은 머신에 로드되고 그 머신에 의해 실행될 경우, 그 머신은 여기에 설명된 시스템들 및 방법들을 실행하기 위한 장치가 된다. 프로그래밍가능한 컴퓨터상의 프로그램 코드 실행의 경우, 일반적으로, 컴퓨팅 디바이스는, 프로세서, 그 프로세서에 의해 판독가능한 (휘발성 및 비-휘발성 메모리 및/또는 저장 엘리먼트들을 포함하는) 저장 매체, 적어도 하나의 입력 디바이스, 및 적어도 하나의 출력 디바이스를 포함한다. 예를 들어, 데이터 프로세싱 API, 재사용가능한 제어 등의 사용을 통하여, 여기에 설명된 시스템들 및 방법들의 동기화 서비스 및/또는 프로세서를 구현 또는 이용할 수도 있는 하나 이상의 프로그램들은, 컴퓨터 시스템과 통신하기 위해 고레벨의 절차적 또는 오브젝트 지향 프로그래밍 언어로 구현되는 것이 바람직하다. 그러나, 원한다면, 프로그램(들)은 어셈블리어 또는 기계어로 구현될 수 있다. 임의의 경우에서, 그 언어는 컴파일되거나 해석된 언어일 수도 있으며, 하드웨어 구현과 결합된다.

또한, 여기에 설명된 시스템들 및 방법들의 장치 및 방법들은, 예를 들어, 전기 배선 또는 케이블, 광섬유, 또는 송신의 임의의 다른 형태와 같은 몇몇 송신 매체를 통해 송신된 프로그램 코드의 형태로 수록되는 통신물을 통해 실행될 수도 있으며, 여기서, 프로그램 코드가 수신되고, EPROM, 게이트 어레이, 프로그래밍가능한 로직 디바이스 (PLD), 클라이언트 컴퓨터 등과 같은 머신에 로드되고 그 머신에 의해 실행될 경우, 그 머신은 여기에 설명된 시스템들 및 방법들을 실행하기 위한 장치가 된다. 범용-프로세서에 구현될 경우, 프로그램 코드는, 여기에 설명된 시스템들 및 방법들의 기능을 호출하도록 동작하는 고유한 장치를 제공하기 위해, 그 프로세서와 결합한다. 또한, 여기에 설명된 시스템들 및 방법들과 관련하여 사용된 임의의 저장 기술들은 예외없이 하드웨어와 소프트웨어의 조합일 수도 있다.

또한, 개시된 사항은, 여기에 상세히 설명된 양태들을 구현하도록 컴퓨터 또는 프로세서 기반 디바이스를 제어하기 위해, 소프트웨어, 펌웨어, 하드웨어, 또는 이들의 임의의 조합을 생성하기 위한 표준 프로그래밍 및/또는 엔지니어링 기술들을 사용하여, 시스템, 방법, 장치, 또는 제조품으로서 구현될 수도 있다. 여기에 설명된 바와 같이, "제조품" (또는 대안적으로, "컴퓨터 프로그램 제품") 이라는 용어는, 임의의 컴퓨터-판독가능 디바이스, 캐리어, 또는 매체로부터 액세스가능한 컴퓨터 프로그램을 포함하도록 의도된다. 예를 들어, 컴퓨터 판독가능 매체는, 자성 저장 디바이스 (예를 들어, 하드디스크, 플로피 디스크, 자성 스트립 등), 광학 디스크 (예를 들어, 컴팩 디스크 (CD), DVD (digital versatile disk) 등), 스마트 카드, 및 플래시 메모리 디바이스 (예를 들어, 카드, 스틱) 를 포함할 수 있지만, 이에 제한되지는 않는다. 또한, 전자 메일을 송신 및 수신하거나 인터넷 또는 로컬 영역 네트워크 (LAN) 와 같은 네트워크에 액세스할 시에 사용되는 것과 같은 컴퓨터-판독가능 전자 데이터를 운반하기 위해 캐리어파가 이용될 수 있음을 알 수 있다.

전술한 시스템은 다수의 컴포넌트들 사이의 상호작용에 대해 설명되었다. 이러한 시스템 및 컴포넌트들은, 다양한 치환예 및 전술한 예의 조합에 따라, 컴포넌트 또는 특정한 서브-컴포넌트, 몇몇 특정한 컴포넌트 또는 서브-컴포넌트, 및/또는 추가적 컴포넌트를 포함할 수 있음을 인식할 수 있다. 또한, 서브-컴포넌트는 (계층적) 부모 컴포넌트 내에 포함되지 않고 다른 컴포넌트에 커플링되어 통신하는 컴포넌트로서 구현될 수 있다. 또한, 하나 이상의 컴포넌트들이 단일 컴포넌트로 결합되어 집합적 기능성을 제공할 수도 있고, 또는 다수의 별도의 서브-컴포넌트들로 분할될 수도 있으며, 집적된 기능성을 제공하기 위해, 관리층과 같은 임의의 하나 이상의 중간층이 이러한 서브-컴포넌트에 커플링되어 통신하도록 제공될 수도 있다. 여기서 설명하는 임의의 컴포넌트는 또한, 여기서 특정하여 기술하지는 않았지만 당업자에게 일반적으로 공지된 하나 이상의 다른 컴포넌트들과 상호작용할 수도 있다.

전술한 예시적인 시스템의 관점에서, 개시된 청구물에 따라 구현될 수도 있는 방법은 도 6 의 흐름도를 참조하여 더 명확하게 이해될 것이다. 설명의 단순화를 위해, 이 방법은 일련의 블록들로 도시되고 설명되었지만, 몇몇 블록들은 상이한 순서로 발생할 수도 있고, 여기서 도시되고 설명된 것과는 다른 블록들과 동시에 발생할 수도 있기 때문에, 청구물은 블록들의 순서에 제한되지 않음을 인식하고 이해해야 한다. 흐름도를 통해 예시된 비순서적인 또는 분기된 흐름에서, 다양한 다른 분기, 흐름 경로, 및 블록의 순서가 동일하거나 유사한 결과를 달성하도록 구현될 수도 있음을 인식할 수 있다. 또한, 이하 설명하는 방법을 구현하기 위해, 모든 도시된 블록들이 요구되지는 않을 수도 있다.

또한, 전술한 시스템 및 후술하는 방법들의 다양한 부분들은, 인공 지능 또는 지식 또는 룰 기반 컴포넌트, 서브-컴포넌트, 프로세스, 수단, 방법 또는 메커니즘 (예를 들어, 벡터 지원 머신, 중립 네트워크, 전문가 시스템, 베이시안 빌리프 네트워크 (Bayesian belief networks), 퍼지 로직, 데이터 퓨전 엔진, 분류기...) 을 포함하거나 이들에 의해 구성될 수도 있음을 인식할 것이다. 특히, 이러한 컴포넌트들은 특정한 메커니즘 또는 수행되는 프로세스들을 자동화하여, 시스템 및 방법의 부분들을 더 적응적이고, 효율적이고, 지능적이 되게 할 수 있다.

여기서 설명하는 시스템 및 방법은 다양한 도면들의 바람직한 실시형태와 관련하여 설명되었으나, 다른 유사한 실시형태들이 이용될 수도 있고, 또는 여기서 설명한 시스템 및 방법을 벗어나지 않으면서 동일한 기능을 수행하도록 개시된 실시형태에 변형 및 부가가 행해질 수도 있음을 이해해야 한다. 예를 들어, 여기서 설명한 시스템 및 방법의 예시적인 네트워크 환경은 피어 투 피어 네트워킹된 환경과 같은 네트워킹된 환경의 상황에서 설명되었으나, 여기서 설명한 시스템 및 방법은 이에 한정되지 않으며, 본 명세서에서 설명된 방법은, 유선 또는 무선으로, 게이밍 콘솔, 핸드헬드 컴퓨터, 휴대용 컴퓨터 등과 같은 임의의 컴퓨팅 디바이스 또는 환경에 적용될 수도 있고, 통신 네트워크를 통해 접속되고 그 네트워크를 통해 상호작용하는 임의의 수의 컴퓨팅 디바이스에 적용될 수도 있음을 당업자는 인식할 것이다. 또한, 무선 네트워킹 디바이스의 수가 계속 증가함에 따라, 핸드헬드 디바이스 동작 시스템 및 다른 애플리케이션 특정 동작 시스템을 포함하는 다양한 컴퓨터 플랫폼이 고려됨을 강조한다.

예시적인 실시형태들은 특정한 프로그래밍 언어 구조의 상황에서 여기서 설명한 시스템 및 방법을 이용하는 것을 참조하였으나, 여기서 설명한 시스템 및 방법은 이에 한정되지 않으며, 여기서 설명하는 시스템 및 방법에 따라 노드들의 세트에 대한 지식을 표현하고 교환하는 방법을 제공하는 임의의 언어로 구현될 수도 있다. 또한, 여기서 설명하는 시스템 및 방법은 복수의 프로세싱 칩 또는 디바이스를 통해 또는 그 내부에서 구현될 수도 있고, 복수의 디바이스를 통해 저장이 유사하게 실시될 수도 있다. 따라서, 여기서 설명하는 시스템 및 방법은 임의의 단일한 실시형태에 한정되지 않으며, 첨부된 청구항에 따른 범위 및 범주로 해석되어야 한다.

Claims

무선 통신 네트워크용 중계기로서,

상기 중계기는 피드백 상쇄를 제공하도록 동작하고,

등화기에 의해 이용되는 가중치에 대한 필터 뱅크의 계산을 수행하도록 구성된 계산 모듈로서, 필터 뱅크 동작의 일부로서 송신기 및/또는 수신기 신호의 N 개의 샘플이 저장되고, 업링크 채널과 다운링크 채널 사이의 이득이 하나 이상의 필터 뱅크 자동 이득 제어 동작에 따라 제어될 수 있는, 상기 계산 모듈; 및

상기 계산 모듈과 협력하는 필터 뱅크를 구비하여, 하나 이상의 상관 연산으로부터 유도된 가중치를 발생시켜 신호 상쇄 및 분리를 제공하는 등화된 피드백 상쇄 루프를 구비하는, 중계기.
제 1 항에 있어서,

상기 N 은 1 이상인, 중계기.
제 1 항에 있어서,

상기 필터 뱅크의 상쇄 계산은 최소 평균 제곱 에러 (MMSE) 계산을 포함하는, 중계기.
제 1 항에 있어서,

상기 중계기로의 입력 신호를 시간 도메인으로부터 주파수 도메인으로 변환하도록 동작하는 하나 이상의 고속 푸리에 변환 (FFT) 모듈을 더 구비하는, 중계기.
제 4 항에 있어서,

하나 이상의 필터 뱅크 동작에 따라 컨디셔닝된 컨디셔닝 주파수 도메인 신호를 시간 도메인 시리즈로 변환하도록 동작하는 하나 이상의 FFT 모듈을 더 구비하는, 중계기.
제 1 항에 있어서,

상기 중계기는 시간 분할 듀플렉스 중계기이고, 상기 무선 통신 네트워크는 Wi-Fi (Wireless-Fidelity) 네트워크 및 Wi-max (Worldwide Interoperability for Microwave Access) 네트워크 중 하나인, 중계기.
제 1 항에 있어서,

상기 중계기는 주파수 분할 듀플렉스 중계기이고, 상기 무선 통신 네트워크는 셀룰러 네트워크, GSM (Global System for Mobile communications) 네트워크, 코드 분할 다중 접속 (CDMA) 네트워크 및 제 3 세대 (3G) 네트워크 중 하나인, 중계기.
제 1 항에 있어서,

수신 및/또는 송신 안테나들이 적어도 하나의 다이폴 안테나 및 패치 안테나를 구비하는, 중계기.
제 1 항에 있어서,

상기 계산 모듈은 상기 필터 뱅크의 계산을 관리, 제어, 모니터링 및 지시하는 디지털 로직을 구비하는, 중계기.
제 1 항에 있어서,

상기 필터 뱅크의 계산은, 최소 평균 제곱 에러 (MMSE) 알고리즘, 최대 신호 대 잡음비 알고리즘 및 선형 제한 최소 분산 알고리즘 중 하나를 구비하는 선형 대수 알고리즘을 실행함으로써 수행되는, 중계기.
디지털 중계기 환경에서 자동 이득 제어 동작을 이용하는 피드백 루프 상쇄를 용이하게 하는 방법으로서,

업링크 채널 및 다운링크 채널에 대한 데이터의 i 개의 빈의 n 개의 블록을 병렬로 수신하는 단계;

각각의 빈 i 에서 블록 n 에 대한 시스템의 총 분리도를 결정하는 단계;

상기 총 분리도로부터 각각의 빈 i 에 대한 총 허용가능 이득을 결정하는 단계;

각각의 빈 i 에 대한 추정 이득을 결정하는 단계;

가용 이득 값들 중 각각의 빈 i 에 대한 최소의 이득 레벨을 식별하고 그 최소의 이득 값을 저장하는 단계; 및

상기 식별된 최소의 이득 레벨을 디지털 필터의 빈 i 와 승산하여, 업링크 및 다운링크에 대한 자동 이득 제어 및 필터링된 어레이를 생성하는 단계를 구비하는, 피드백 루프 상쇄를 용이하게 하는 방법.
제 11 항에 있어서,

상기 자동 이득 제어 및 필터링된 어레이의 빈 i 를 업링크 및 다운링크 데이터 블록의 빈 i 와 승산하는 단계를 더 구비하는, 피드백 루프 상쇄를 용이하게 하는 방법.
제 1 항에 있어서,

제 11 항에 기재된 방법의 단계들을 하나 이상의 주파수 채널을 통해 수행하는 단계를 더 구비하는, 피드백 루프 상쇄를 용이하게 하는 방법.
제 13 항에 있어서,

제 11 항에 기재된 방법의 단계들을 하나 이상의 주파수 채널의 빈 i 를 통해 수행하는 단계를 더 구비하는, 피드백 루프 상쇄를 용이하게 하는 방법.
제 11 항에 있어서,

추정 이득, 최대 이득, 및 허용가능 이득을 구비하는 선택된 이득의 레벨을 비교하여, 각각의 빈 i 에 대한 최소의 이득 레벨을 식별하는 단계를 더 구비하는, 피드백 루프 상쇄를 용이하게 하는 방법.
제 11 항에 있어서,

상기 업링크 채널과 상기 다운링크 채널 사이에서의 최소의 이득 레벨을 식별하는 단계를 더 구비하는, 피드백 루프 상쇄를 용이하게 하는 방법.
적어도 하기의 동작들, 즉,

업링크 채널 및 다운링크 채널에 대한 데이터의 i 개의 빈의 n 개의 블록을 병렬로 수신하는 동작;

각각의 빈 i 에서 블록 n 에 대한 시스템의 총 분리도를 결정하는 동작;

상기 총 분리도로부터 각각의 빈 i 에 대한 총 허용가능 이득을 결정하는 동작;

각각의 빈 i 에 대한 추정 이득을 결정하는 동작;

가용 이득 값들 중 각각의 빈 i 에 대한 최소의 이득 레벨을 식별하고 그 최소의 이득 값을 저장하는 동작; 및

상기 식별된 최소의 이득 레벨을 디지털 필터의 빈 i 와 승산하여, 업링크 및 다운링크에 대한 자동 이득 제어 및 필터링된 어레이를 생성하는 동작

을 수행하기 위한 컴퓨터 실행가능 명령들을 저장하는, 컴퓨터 판독가능 매체.
프로세서로 하여금 적어도 하기의 동작들, 즉,

업링크 채널 및 다운링크 채널에 대한 데이터의 i 개의 빈의 n 개의 블록을 병렬로 수신하는 동작;

각각의 빈 i 에서 블록 n 에 대한 시스템의 총 분리도를 결정하는 동작;

상기 총 분리도로부터 각각의 빈 i 에 대한 총 허용가능 이득을 결정하는 동작;

각각의 빈 i 에 대한 추정 이득을 결정하는 동작;

가용 이득 값들 중 각각의 빈 i 에 대한 최소의 이득 레벨을 식별하고 그 최소의 이득 값을 저장하는 동작; 및

상기 식별된 최소의 이득 레벨을 디지털 필터의 빈 i 와 승산하여, 업링크 및 다운링크에 대한 자동 이득 제어 및 필터링된 어레이를 생성하는 동작

을 수행하게 하는 컴퓨터 실행가능 명령들을 저장한 메모리를 구비하는, 프로세서.
중계기 환경에서 피드백 루프 상쇄를 용이하게 하는 시스템으로서,

업링크 채널 및 다운링크 채널에 대한 데이터의 i 개의 빈의 n 개의 블록을 병렬로 수신하는 것;

각각의 빈 i 에서 블록 n 에 대한 시스템의 총 분리도를 결정하는 것;

상기 총 분리도로부터 각각의 빈 i 에 대한 총 허용가능 이득을 결정하는 것;

각각의 빈 i 에 대한 추정 이득을 결정하는 것;

가용 이득 값들 중 각각의 빈 i 에 대한 최소의 이득 레벨을 식별하고 그 최소의 이득 값을 저장하는 것; 및

상기 식별된 최소의 이득 레벨을 디지털 필터의 빈 i 와 승산하여, 업링크 및 다운링크에 대한 자동 이득 제어 및 필터링된 어레이를 생성하는 것을 구비하는, 피드백 루프 상쇄를 용이하게 하는 시스템.
무선 통신 네트워크용 중계기로서,

상기 중계기는 피드백 상쇄를 제공하도록 동작하고,

등화기에 의해 이용되는 가중치에 대한 필터 뱅크의 계산을 수행하는 수단; 및

신호 상쇄에 이용되는 가중치를 발생시키고 분리를 증가시키기 위해 하나 이상의 상관 연산을 수행하는 수단을 구비하며,

송신기 및/또는 수신기 신호의 샘플이 폐루프 계산의 일부로서 저장되고, 입력 신호는 필터 뱅크 계산을 위해 주파수 도메인으로 변환되고, 상기 입력 신호는 하나 이상의 프로세싱 빈을 통해 협대역으로 분해되고, 상기 필터 뱅크의 연산을 수행하는 수단은 하나 이상의 주파수 채널을 통해 자동 이득 제어 계산을 수행하도 록 동작하는, 중계기.