RU198111U9 - Повторитель сигналов для интерфейса RS-485 с коррекцией длительности битов и минимальной задержкой передачи - Google Patents

Abstract

Полезная модель относится к системам передачи данных, в частности к устройствам приема и передачи информации посредством интерфейса RS-485 по проводным линиям связи. Достигаемым техническим результатом полезной модели является создание повторителя сигналов для интерфейса RS-485 с коррекцией длительности битов и минимальной задержкой передачи. Повторитель сигналов содержит первый приемопередатчик, второй приемопередатчик, узел задания параметров старт-стоповых посылок, выполненный с возможностью задания скорости обмена информации, наличия или отсутствия бита четности и наличия одного или двух стоповых бит, и процессор, выполненный с возможностью управления процессом приема и передачи сигналов для интерфейса RS-485, который дополнен возможностями адаптации к различным вариантам скоростей передачи информации, а также возможностью контроля и восстановления длительности битов и обеспечения минимальной задержки их передачи. 1 ил.

Description

Полезная модель относится к системам передачи данных, в частности к устройствам приема и передачи информации посредством интерфейса RS-485 по проводным линиям связи.

Задачей предлагаемой полезной модели является обеспечение возможности передачи информации на большие расстояния, с определенной скоростью, без искажения сигналов и с минимальным временем задержки. Проблемами при использовании длинных проводных линий связи являются искажения формы и длительности сигналов, а также увеличение времени задержки их распространения. Как правило, повторители сигналов (ретрансляторы) должны быть размещены через определенные интервалы дальности в зависимости от желанной длины передачи сигналов и скорости их прохождения. При передаче цифрового сигнала скорость передачи обратно пропорциональна расстоянию передачи сигнала. Таким образом, многие системы не способны передавать сигналы на большие расстояния без ухудшения качества сигналов. Поэтому для больших расстояний необходимо использовать возможность передачи сигналов с корректировкой длительности битов информации и обеспечением минимальной задержки по времени.

Общеизвестны системы и устройства передачи цифровой информации (ретрансляторы), работающие с протяженными проводными линиями связи. Такие ретрансляторы описаны, например, в патентах на изобретения US №№4535450, 6643752, RU №2511429 и в патентах на полезные модели RU №№188979, 194227.

Общим недостатком этих ретрансляторов является отсутствие возможности комплексного решения задач по обеспечению контроля и восстановления длительности всех битов информации и обеспечению минимальной задержки передачи сигналов.

Наиболее близким к заявленному устройству и выбранным в качестве прототипа, является «Ретранслятор для цифровой системы управления» (Repeater for a digital control system), описанный в патенте US №5400360, МКИ Н03К 11/00, опубл. 1995 г.

Ретранслятор содержит средства приема цифрового сигнала из канала связи, средства модификации входного цифрового сигнала и средства для передачи модифицированного сигнала из ретранслятора для дальнейшего продолжения передачи по каналу связи.

Сходными существенными признаками ретранслятора, описанного в патенте, с заявляемым техническим решением, являются средства приема цифрового сигнала (первый и второй приемопередатчики), модификации цифрового сигнала (процессор) и передачи модифицированного сигнала (первый и второй приемопередатчики) в линию связи.

Недостатком ретранслятора является излишняя сложность устройства и отсутствие возможности контроля и восстановления длительности всех битов информации, а также отсутствие адаптации ретранслятора для различных вариантов скорости передачи сигналов.

Достигаемым техническим результатом полезной модели является создание повторителя сигналов для интерфейса RS-485 с коррекцией длительности битов и минимальной задержкой передачи (далее по тексту устройство).

Указанный технический результат достигнут в предложенном устройстве, которое содержит первый приемопередатчик, второй приемопередатчик и процессор, выполненный с возможностью управления процессом приема и передачи сигналов для интерфейса RS-485, в состав устройства дополнительно включен узел задания параметров старт-стоповых посылок, выполненный с возможностью задания скорости обмена информации, наличия или отсутствия бита четности и наличия одного или двух стоповых бит, RX-выход первого приемопередатчика подключен к RX1-входу процессора, ТХ1-выход которого подключен к ТХ-входу первого приемопередатчика, инвертирующий RE-вход которого подключен к выходу Р1 управления процессора, TS2-выход которого подключен к TS-входу второго приемопередатчика, RS-выход которого подключен к RX2-входу процессора, выход Р2 управления которого подключен к инвертирующему RE-входу второго приемопередатчика, входы/выходы А1 и В1 первого приемопередатчика являются соответствующими А1 и В1 входами/выходами устройства, входы/выходы А2 и В2 второго приемопередатчика являются соответствующими А2 и В2 входами/выходами устройства, группа выходов узла задания параметров старт-стоповых посылок подключена к отдельной группе входов порта процессора, который выполнен с дополнительной возможностью адаптации к различным вариантам скоростей передачи информации, а также с обеспечением возможности контроля и восстановления длительности битов и минимальной задержки их передачи.

Сущность полезной модели поясняется чертежом, на котором изображено следующее.

На чертеже приведена структурная схема устройства, где введены обозначения: повторитель сигналов - 1, первый приемопередатчик - 2, второй приемопередатчик - 3, процессор - 4, узел задания параметров старт-стоповых посылок - 5.

Предложенное устройство 1 (см. чертеж) работает в полудуплексном режиме. Первый приемопередатчик 2 и второй приемопередатчик 3 являются преобразователями интерфейсов UART в RS-485 и наоборот. В качестве указанных приемопередатчиков могут быть использованы, например, микросхемы преобразователей ADM485. Узел задания параметров старт-стоповых посылок 5 предназначен для задания следующих параметров:

- скорости обмена информации (бод), значения - 600, 1200, 2400, 4800, 9600, 38400, 57600, и 115200;

- наличие или отсутствие бита четности;

- количество стоповых бит (1 или 2).

Указанные параметры задаются в узле 5, например, с помощью подключения соответствующих перемычек (показано на чертеже). Цепи задания параметров подключаются к отдельной группе контактов порта процессора 4. Для сокращения количества цепей (при необходимости) можно воспользоваться двоичными их кодами. На чертежах приемопередатчиков 2 и 3 обозначены выходы RX и входы ТХ посылок UART, а также инвертирующие входы RE сигналов управления. Входы/выходы А1 и В1 первого приемопередатчика 2 являются соответствующими цепями первой магистрали интерфейса RS-485. И, соответственно, входы/выходы А2 и В2 второго приемопередатчика 3 являются соответствующими цепями второй магистрали интерфейса RS-485. В качестве процессора 4 может быть использован, например, микроконтроллер PIC18F452. На чертеже процессора 4 обозначены порты RX1 и RX2 приема посылок UART1 и UART2 от первого приемопередатчика 2 и, соответственно, от второго приемопередатчика 3. Аналогично обозначены порты ТХ1 и ТХ2 на передачу посылок UART1 и UART2, соответственно, в первый 2 и во второй 3 приемопередатчики. Порты Р1 и Р2 являются портами управления режимами работы соответствующих приемопередатчиков (логический 0 - прием посылок UART, логическая 1 - передача посылок UART). Процессор 4 работает под управлением программы, предварительно записанной в его память. В память процессора также предварительно записаны цифровые значения возможных скоростей обмена, обеспечивающие необходимые времена продолжительности передаваемых битов. Длительность каждого передаваемого бита формируется программным способом и не зависит от длительности принимаемого бита. Таким образом обеспечивается коррекция длительности битов в меньшую или большую сторону в соответствии с выбранным значением скорости обмена. Задержка между принимаемой и передающей старт-стоповой посылкой задается минимально возможной и составляет менее одного бита.

Предложенное устройство работает следующим образом. Передача данных повторителем сигналов 1 может происходить в двух направлениях: от первой магистрали интерфейса RS-485 во вторую магистраль интерфейса RS-485, и наоборот. Передача данных в направлении от первой магистрали во вторую магистраль осуществляется следующим образом.

В исходном состоянии процессор 4 выставляет на каждый из портов Р1 и Р2 логический 0 (при этом первый приемопередатчик 2 и второй приемопередатчик 3 включены на прием сигналов) и постоянно опрашивает порты RX1 и RX2 в ожидании стартовых бит.При появлении логического 0 (стартового бита), например, на входе RX1, процессор 4 отсчитывает несколько тактов и в последующие три такта считывает порт RX1 (середина стартового бита). Если хотя бы в двух считываниях из трех считывается логическая 1, то процессор 4 определяет это как помеху, переключает приемопередатчик 2 на прием и опять переходит в режим ожидания стартового бита. Если хотя бы в двух считываниях из трех считывается логический 0, то процессор 4 определяет это как стартовый бит, переключает приемопередатчик 3 на передачу (выставляет логическую 1 в порт Р2) и выставляет логический 0 в порт ТХ2. Таким образом, определяется наличие стартового бита в первой магистрали и формируется стартовый бит во второй магистрали. После этого формируется минимальная задержка до середины следующего первого информационного бита. Середины стартового бита и всех последующих бит определяются в зависимости от выбранной скорости обмена, которая задается одной из перемычек в узле задания параметров старт-стоповой посылки 5 и поступает в процессор 4 через порт управления. Длительности стартового бита и всех последующих бит, формируемых в противоположную магистраль, выбираются также в зависимости от скорости обмена. Каждый следующий из восьми поступающих информационных бит определяется тремя считываниями в середине бита и формируется портом ТХ2 в противоположную магистраль. После этого, в зависимости от наличия перемычки в узле задания параметров старт-стоповой посылки 5, определяется наличие или отсутствие бита четности в принимаемом байте. После передачи приемопередатчиком 3 всех информационных бит и бита четности (при его наличии) определяется наличие стопового бита. Если на месте стопового бита определяется логический 0, то формируется сигнал об ошибке, а если определяется логическая 1, то, в зависимости от наличия перемычки в узле задания параметров старт-стоповой посылки 5, определяется количество в старт-стоповой посылке стоповых битов (один или два). Если в посылке два стоповых бита, то проводится еще один цикл определения стопового бита, а если в посылке один стоповый бит, то процессор 4 переходит в ожидание нового стартового бита. Следует учесть, что если в течение продолжительности одного бита вновь появляется логический 0 на входе RX1, то программа начинает новый рабочий цикл. Таким образом, осуществляется отработка программного обеспечения по каждому стартовому биту. При отсутствии логического 0 в течение продолжительности одного бита, процессор 4 определяет момент завершения передачи данных и быстро переключает приемопередатчик 3 на прием (выставляет логический 0 в порт Р2), что необходимо для возможности приема-передачи ответного сообщения от второй магистрали в первую.

Передача данных в другом направлении от второй магистрали в первую магистраль осуществляется аналогичным образом. Первый приемопередатчик 2 и второй приемопередатчик 3 при передаче сигналов в первую и, соответственно, во вторую магистрали интерфейса RS-485 выполняют также функцию усиления сигналов по мощности до требуемого значения.

Действующий лабораторный макет устройства подвергался всесезонным испытаниям в течение одного года. Была подтверждена устойчивая работоспособность действующего лабораторного макета по корректировке длительности битов и обеспечению минимальной задержки сигналов.

Claims (1)

1. Повторитель сигналов для интерфейса RS-485 с коррекцией длительности битов и минимальной задержкой передачи, содержащий первый приемопередатчик, второй приемопередатчик и процессор, выполненный с возможностью управления процессом приема и передачи сигналов для интерфейса RS-485, отличающийся тем, что в состав повторителя сигналов дополнительно включен узел задания параметров старт-стоповых посылок, выполненный с возможностью задания скорости обмена информации, наличия или отсутствия бита четности и наличия одного или двух стоповых бит, RX-выход первого приемопередатчика подключен к RX1-входу процессора, ТХ1-выход которого подключен к ТХ-входу первого приемопередатчика, инвертирующий RE-вход которого подключен к выходу Р1 управления процессора, TS2-выход которого подключен к TS-входу второго приемопередатчика, RS-выход которого подключен к RX2-входу процессора, выход Р2 управления которого подключен к инвертирующему RE-входу второго приемопередатчика, входы/выходы А1 и В1 первого приемопередатчика являются соответствующими A1 и В1 входами/выходами повторителя сигналов, входы/выходы А2 и В2 второго приемопередатчика являются соответствующими А2 и В2 входами/выходами повторителя сигналов, группа выходов узла задания параметров старт-стоповых посылок подключена к отдельной группе входов порта процессора, который выполнен с дополнительной возможностью адаптации к различным вариантам скоростей передачи информации, а также с обеспечением возможности контроля и восстановления длительности битов и минимальной задержки их передачи.

Images