KR20090100799A - 수직채널에 더블 스플릿 게이트를 갖는 메모리 소자 - Google Patents
수직채널에 더블 스플릿 게이트를 갖는 메모리 소자 Download PDFInfo
- Publication number
- KR20090100799A KR20090100799A KR1020080026239A KR20080026239A KR20090100799A KR 20090100799 A KR20090100799 A KR 20090100799A KR 1020080026239 A KR1020080026239 A KR 1020080026239A KR 20080026239 A KR20080026239 A KR 20080026239A KR 20090100799 A KR20090100799 A KR 20090100799A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- vertical channel
- source
- double split
- insulating
- Prior art date
Links
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- 238000003860 storage Methods 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 10
- 239000011810 insulating material Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 125000006850 spacer group Chemical group 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000005516 deep trap Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Claims (6)
- 소정의 트렌치를 사이에 두고 형성된 두 개의 실리콘 핀과;상기 각 실리콘 핀 상단에 형성된 제 1 및 제 2 소스/드레인 영역과;상기 제 1 및 제 2 소스/드레인 영역으로부터 수직으로 일정 거리 떨어진 상기 트렌치의 하부 양측에 서로 이격되며 실리콘 기판 상부에 제 1 절연막을 사이에 두고 형성된 제 1 및 제 2 선택게이트와;상기 제 1 및 제 2 선택게이트 상부에 소정의 전하 저장층을 포함하는 제 2 절연막을 사이에 두고 상기 트렌치를 메우며 형성된 컨트롤 게이트와;상기 제 1 및 제 2 선택게이트 사이를 중심으로 상기 트렌치의 바닥 밑에 형성된 제 3 소스/드레인 영역을 포함하여 구성된 것을 특징으로 하는 수직채널에 더블 스플릿 게이트를 갖는 메모리 소자.
- 제 1 항에 있어서,상기 전하 저장층은 상기 트렌치의 양 측벽 상에 전하 트랩 성질을 갖는 절연성 물질로 형성되고,상기 제 2 절연막은 상기 전하 트랩 성질을 갖는 절연성 물질을 둘러싸며 형성된 것을 특징으로 하는 수직채널에 더블 스플릿 게이트를 갖는 메모리 소자.
- 제 2 항에 있어서,상기 전하 트랩 성질을 갖는 절연성 물질은 질화물(nitride)인 것을 특징으로 하는 수직채널에 더블 스플릿 게이트를 갖는 메모리 소자.
- 제 1 항에 있어서,상기 전하 저장층은 상기 트렌치의 양 측벽 상에 도전성 물질로 형성되고,상기 제 2 절연막은 상기 도전성 물질을 둘러싸며 형성된 것을 특징으로 하는 수직채널에 더블 스플릿 게이트를 갖는 메모리 소자.
- 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 제 1 및 제 2 선택게이트 사이에는 상기 제 2 절연막을 포함한 하나 이상의 절연막으로 채워진 것을 특징으로 하는 수직채널에 더블 스플릿 게이트를 갖는 메모리 소자.
- 제 5 항에 있어서,제 2 절연막은 제 1 절연막과 동일한 물질로 형성된 것을 특징으로 하는 수 직채널에 더블 스플릿 게이트를 갖는 메모리 소자.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080026239A KR101037638B1 (ko) | 2008-03-21 | 2008-03-21 | 수직채널에 더블 스플릿 게이트를 갖는 메모리 소자 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080026239A KR101037638B1 (ko) | 2008-03-21 | 2008-03-21 | 수직채널에 더블 스플릿 게이트를 갖는 메모리 소자 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090100799A true KR20090100799A (ko) | 2009-09-24 |
KR101037638B1 KR101037638B1 (ko) | 2011-05-27 |
Family
ID=41358931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080026239A KR101037638B1 (ko) | 2008-03-21 | 2008-03-21 | 수직채널에 더블 스플릿 게이트를 갖는 메모리 소자 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101037638B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101064219B1 (ko) * | 2010-05-18 | 2011-09-14 | 서강대학교산학협력단 | 수직형 채널 구조를 갖는 pram 소자, 이를 이용한 pram 어레이 및 그 제조방법 |
CN113675208A (zh) * | 2020-05-15 | 2021-11-19 | 力晶积成电子制造股份有限公司 | 非挥发性存储器结构 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08288411A (ja) * | 1995-04-12 | 1996-11-01 | Sony Corp | 縦型フラッシュメモリセル |
JPH10107166A (ja) * | 1996-09-30 | 1998-04-24 | Sanyo Electric Co Ltd | 不揮発性半導体メモリ及びその製法 |
US7126188B2 (en) * | 2004-05-27 | 2006-10-24 | Skymedi Corporation | Vertical split gate memory cell and manufacturing method thereof |
US7244981B2 (en) * | 2005-02-25 | 2007-07-17 | Micron Technology, Inc. | Scalable high performance non-volatile memory cells using multi-mechanism carrier transport |
-
2008
- 2008-03-21 KR KR1020080026239A patent/KR101037638B1/ko active IP Right Grant
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101064219B1 (ko) * | 2010-05-18 | 2011-09-14 | 서강대학교산학협력단 | 수직형 채널 구조를 갖는 pram 소자, 이를 이용한 pram 어레이 및 그 제조방법 |
CN113675208A (zh) * | 2020-05-15 | 2021-11-19 | 力晶积成电子制造股份有限公司 | 非挥发性存储器结构 |
Also Published As
Publication number | Publication date |
---|---|
KR101037638B1 (ko) | 2011-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102612195B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
KR102370618B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US7601592B2 (en) | Method for forming multi-gate non-volatile memory devices using a damascene process | |
KR100640620B1 (ko) | 트윈비트 셀 구조의 nor형 플래쉬 메모리 소자 및 그제조 방법 | |
KR100674958B1 (ko) | 자기 정렬된 콘트롤 게이트를 갖는 스플릿 타입 플래쉬 메모리 소자 및 그 제조방법 | |
US9214470B2 (en) | Non-volatile memory device with vertical memory cells and method for fabricating the same | |
KR20080010900A (ko) | 비휘발성 메모리 소자, 그 동작 방법 및 그 제조 방법 | |
JP2004312009A (ja) | 逆自己整合方式を利用したツインono形態のsonosメモリ素子製造方法 | |
US20070066014A1 (en) | Nonvolatile memory device and method of fabricating the same | |
KR100766233B1 (ko) | 플래쉬 메모리 소자 및 그의 제조 방법 | |
US8207572B2 (en) | Nonvolatile semiconductor memory device | |
CN111799270A (zh) | 半导体器件 | |
KR101073640B1 (ko) | 고집적 수직형 반도체 메모리 셀 스트링, 셀 스트링 어레이, 및 그 제조 방법 | |
KR20080048313A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
KR20070091833A (ko) | 비휘발성 기억 소자 및 그 형성 방법 | |
KR102406816B1 (ko) | 전용 트렌치들 내의 플로팅 게이트들을 갖는 비휘발성 메모리 셀들 | |
KR101030974B1 (ko) | 수직 게이트를 갖는 4비트 메모리 셀 및 이를 이용한 노아 플래시 메모리 어레이와 그 제조방법 | |
KR101037638B1 (ko) | 수직채널에 더블 스플릿 게이트를 갖는 메모리 소자 및 그 제조방법 | |
US6979617B2 (en) | Method for fabricating flash memory device | |
US8138540B2 (en) | Trench type non-volatile memory having three storage locations in one memory cell | |
US20060033147A1 (en) | Flash memory structure and fabrication method thereof | |
KR101002246B1 (ko) | 핀분리층이 내재된 수직 채널의 노아 플래시 메모리 어레이 | |
KR100557531B1 (ko) | 반도체 소자 및 그 제조 방법 | |
US8476694B2 (en) | Memory cell, memory device and method for manufacturing memory cell | |
KR100419963B1 (ko) | 플래시 메모리 소자의 공통 소오스 영역 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140507 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160128 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170421 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20180425 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190902 Year of fee payment: 9 |