CN113675208A - 非挥发性存储器结构 - Google Patents

非挥发性存储器结构 Download PDF

Info

Publication number
CN113675208A
CN113675208A CN202010572228.3A CN202010572228A CN113675208A CN 113675208 A CN113675208 A CN 113675208A CN 202010572228 A CN202010572228 A CN 202010572228A CN 113675208 A CN113675208 A CN 113675208A
Authority
CN
China
Prior art keywords
volatile memory
substrate
memory structure
doped region
select gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010572228.3A
Other languages
English (en)
Inventor
赵容崧
廖宏魁
刘振强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powerchip Technology Corp
Original Assignee
Powerchip Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Technology Corp filed Critical Powerchip Technology Corp
Publication of CN113675208A publication Critical patent/CN113675208A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种非挥发性存储器结构，包括基底、选择栅极、控制栅极与电荷存储结构。在基底中具有沟槽。选择栅极设置在沟槽中。控制栅极设置在沟槽中，且位于选择栅极上。电荷存储结构设置在控制栅极与选择栅极之间以及控制栅极与基底之间。电荷存储结构包括氮化物层、第一氧化物层与第二氧化物层。氮化物层设置在选择栅极上与沟槽的两侧壁上。氮化物层为连续结构。第一氧化物层设置在氮化物层与选择栅极之间。第二氧化物层设置在控制栅极与氮化物层之间。

Description

非挥发性存储器结构
技术领域
本发明涉及一种存储器结构及其制造方法，且特别是涉及一种非挥发性存储器结构及其制造方法。
背景技术
由于非挥发性存储器(non-volatile memory)可进行多次数据的存入、读取与抹除等操作，且具有当电源供应中断时，所存储的数据不会消失、数据存取时间短以及低消耗功率等优点，所以已成为个人计算机和电子设备所广泛采用的一种存储器。
专利文献1(美国专利第7,592,224号(US 7,592,224 B2))公开了一种存储元件。专利文献1的存储元件具有垂直通道以及位于沟槽中的选择栅极与控制栅极，且利用不连续的存储构件(discontinuous storage elements，DSE)(如，硅纳米晶粒)来存储电荷。另外，专利文献2(美国专利第8,710,576号(US 8,710,576 B2))公开了一种闪存存储器(flash memory)。专利文献2的闪存存储器具有具有垂直通道，且利用氧化物/氮化物/氧化物(ONO)结构来存储电荷。
然而，如何能够进一步地提升存储器元件的电性效能(electrical performance)与集成度为目前业界持续努力的目标。
发明内容
本发明提供一种非挥发性存储器结构，其可有效地提升存储器元件的电性效能与集成度。
本发明提出一种非挥发性存储器结构，包括基底、选择栅极、控制栅极与电荷存储结构。在基底中具有沟槽。选择栅极设置在沟槽中。控制栅极设置在沟槽中，且位于选择栅极上。电荷存储结构设置在控制栅极与选择栅极之间以及控制栅极与基底之间。电荷存储结构包括氮化物层、第一氧化物层与第二氧化物层。氮化物层设置在选择栅极上与沟槽的两侧壁上。氮化物层为连续结构。第一氧化物层设置在氮化物层与选择栅极之间。第二氧化物层设置在控制栅极与氮化物层之间。
依照本发明的一实施例所述，在上述非挥发性存储器结构中，选择栅极的材料例如是掺杂多晶硅。
依照本发明的一实施例所述，在上述非挥发性存储器结构中，控制栅极可具有突出于基底的顶面的突出部。
依照本发明的一实施例所述，在上述非挥发性存储器结构中，突出部的最大宽度可大于沟槽的最大宽度。
依照本发明的一实施例所述，在上述非挥发性存储器结构中，还可包括间隙壁。间隙壁设置在突出部的侧壁上。
依照本发明的一实施例所述，在上述非挥发性存储器结构中，间隙壁可为单层结构。
依照本发明的一实施例所述，在上述非挥发性存储器结构中，间隙壁可为多层结构。
依照本发明的一实施例所述，在上述非挥发性存储器结构中，部分控制栅极可位于基底的顶面上。
依照本发明的一实施例所述，在上述非挥发性存储器结构中，控制栅极的剖面形状可为T形。
依照本发明的一实施例所述，在上述非挥发性存储器结构中，控制栅极的材料例如是掺杂多晶硅。
依照本发明的一实施例所述，在上述非挥发性存储器结构中，电荷存储结构可共形地设置在沟槽的两侧壁上与选择栅极的顶面上。
依照本发明的一实施例所述，在上述非挥发性存储器结构中，部分电荷存储结构可位于基底的顶面上。
依照本发明的一实施例所述，在上述非挥发性存储器结构中，还可包括介电层。介电层设置在选择栅极与基底之间。
依照本发明的一实施例所述，在上述非挥发性存储器结构中，还可包括第一掺杂区与第二掺杂区。第一掺杂区位于沟槽下方的基底中。第二掺杂区位于沟槽的一侧的基底中。
依照本发明的一实施例所述，在上述非挥发性存储器结构中，部分第一掺杂区可位于选择栅极两侧的基底中。第一掺杂区的顶部可低于选择栅极的顶面。
依照本发明的一实施例所述，在上述非挥发性存储器结构中，还可包括第三掺杂区。第三掺杂区位于沟槽的另一侧的基底中。
依照本发明的一实施例所述，在上述非挥发性存储器结构中，还可包括阱区。阱区位于基底中。第一掺杂区、第二掺杂区与第三掺杂区可位于阱区中。
依照本发明的一实施例所述，在上述非挥发性存储器结构中，阱区的导电型可不同于第一掺杂区、第二掺杂区与第三掺杂区的导电型。
依照本发明的一实施例所述，在上述非挥发性存储器结构中，还可包括第一轻掺杂漏极与第二轻掺杂漏极。第一轻掺杂漏极(lightly doped drain，LDD)位于第二掺杂区与控制栅极之间的基底中。第二轻掺杂漏极位于第三掺杂区与控制栅极之间的基底中。
依照本发明的一实施例所述，在上述非挥发性存储器结构中，第一轻掺杂漏极与第二轻掺杂漏极的导电型可同于第一掺杂区与第二掺杂区的导电型。
基于上述，在本发明所提出的非挥发性存储器结构中，由于作为电荷存储层的氮化物层设置在沟槽的两侧壁上，因此可实现单一存储单元中存储二位数据(two bits percell)的存储器元件。此外，由于选择栅极与控制栅极设置在沟槽中，所以非挥发性存储器结构可具有垂直通道与埋入式的选择栅极，因此可防止短通道效应(short channeleffect)与过度抹除现象(over-erase phenomenon)，且可具有较高的存储单元密度(celldensity)。如此一来，可有效地提升存储器元件的电性效能与集成度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1为本发明一实施例的非挥发性存储器结构的剖视图。
符号说明
100:非挥发性存储器结构
102:基底
104:选择栅极
106:控制栅极
108:电荷存储结构
110:氮化物层
112,114:氧化物层
116:间隙壁
118:介电层
120,122,124:掺杂区
126:阱区
128,130:轻掺杂漏极
P:突出部
T:沟槽
W1,W2:最大宽度
具体实施方式
图1为本发明一实施例的非挥发性存储器结构的剖视图。
请参照图1，非挥发性存储器结构100包括基底102、选择栅极104、控制栅极106与电荷存储结构108。在基底102中具有沟槽T。基底100可为半导体基底，如硅基底。
选择栅极104设置在沟槽T中。亦即，选择栅极104可为埋入式选择栅极。选择栅极104的材料例如是掺杂多晶硅等导体材料。
控制栅极106设置在沟槽T中，且位于选择栅极104上。控制栅极106可具有突出于基底102的顶面的突出部P。突出部P的最大宽度W1可大于沟槽T的最大宽度W2。如此一来，部分控制栅极106可位于基底102的顶面上，而使得控制栅极106的剖面形状可为T形。控制栅极106的材料例如是掺杂多晶硅等导体材料。
电荷存储结构108设置在控制栅极106与选择栅极104之间以及控制栅极106与基底102之间。电荷存储结构108可共形地设置在沟槽T的两侧壁上与选择栅极104的顶面上。此外，部分电荷存储结构108可位于基底102的顶面上。电荷存储结构108包括氮化物层110、氧化物层112与氧化物层114。氮化物层110设置在选择栅极104上与沟槽T的两侧壁上，且可用以作为电荷存储层。氮化物层110为连续结构。氧化物层112设置在氮化物层110与选择栅极104之间，且可设置在氮化物层110与基底102之间。氧化物层114设置在控制栅极106与氮化物层110之间。
此外，非挥发性存储器结构100还可包括间隙壁116、介电层118、掺杂区120、掺杂区122、掺杂区124、阱区126、轻掺杂漏极128与轻掺杂漏极130中的至少一者。间隙壁116设置在突出部P的侧壁上。间隙壁116可为单层结构或多层结构。间隙壁116的材料例如是氧化硅、氮化硅或其组合。介电层118设置在选择栅极104与基底102之间。介电层118的材料例如是氧化硅。
掺杂区120位于沟槽T下方的基底102中。掺杂区120可作为源极线(source line)使用。部分掺杂区120可位于选择栅极104两侧的基底102中。掺杂区120的顶部可低于选择栅极104的顶面。掺杂区122位于沟槽T的一侧的基底102中。掺杂区124位于沟槽T的另一侧的基底102中。阱区126位于基底102中。掺杂区120、掺杂区122与掺杂区124可位于阱区126中。阱区126的导电型可不同于掺杂区120、掺杂区122与掺杂区124的导电型。轻掺杂漏极128位于掺杂区122与控制栅极106之间的基底102中。轻掺杂漏极130位于掺杂区124与控制栅极106之间的基底102中。在一些实施例中，「轻掺杂漏极」也可称为源极/漏极延伸区(source/drain extension，SDE)。轻掺杂漏极128与轻掺杂漏极130可分别位于间隙壁116下方。轻掺杂漏极128与轻掺杂漏极130可位于阱区126中。轻掺杂漏极128与轻掺杂漏极130的导电型可同于掺杂区120、掺杂区122与掺杂区124的导电型，且可不同于阱区126的导电型。
举例来说，掺杂区120、掺杂区122、掺杂区124、轻掺杂漏极128与轻掺杂漏极130可为N型掺杂区，且阱区126可为P型阱区，但本发明并不以此为限。在其他实施例中，掺杂区120、掺杂区122、掺杂区124、轻掺杂漏极128与轻掺杂漏极130可为P型掺杂区，且阱区126可为N型阱区。
基于上述实施例可知，在本发明所提出的非挥发性存储器结构100中，由于作为电荷存储层的氮化物层110设置在沟槽T的两侧壁上，因此可实现单一存储单元中存储二位数据的存储器元件。此外，由于选择栅极104与控制栅极106设置在沟槽T中，所以非挥发性存储器结构100可具有垂直通道与埋入式的选择栅极104，因此可防止短通道效应与过度抹除现象，且可具有较高的存储单元密度。如此一来，可有效地提升存储器元件的电性效能与集成度。
综上所述，在上述实施例的非挥发性存储器结构中，由于将氮化物层设置在沟槽的两侧壁上，且将选择栅极与控制栅极设置在沟槽中，因此可有效地提升存储器元件的电性效能与集成度。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (20)

1.一种非挥发性存储器结构，其特征在于，包括：
基底，其中在所述基底中具有沟槽；
选择栅极，设置在所述沟槽中；
控制栅极，设置在所述沟槽中，且位于所述选择栅极上；以及
电荷存储结构，设置在所述控制栅极与所述选择栅极之间以及所述控制栅极与所述基底之间，且包括：
氮化物层，设置在所述选择栅极上与所述沟槽的两侧壁上，其中所述氮化物层为连续结构；
第一氧化物层，设置在所述氮化物层与所述选择栅极之间；以及
第二氧化物层，设置在所述控制栅极与所述氮化物层之间。
2.如权利要求1所述的非挥发性存储器结构，其中所述选择栅极的材料包括掺杂多晶硅。
3.如权利要求1所述的非挥发性存储器结构，其中所述控制栅极具有突出于所述基底的顶面的突出部。
4.如权利要求3所述的非挥发性存储器结构，其中所述突出部的最大宽度大于所述沟槽的最大宽度。
5.如权利要求3所述的非挥发性存储器结构，还包括：
间隙壁，设置在所述突出部的侧壁上。
6.如权利要求5所述的非挥发性存储器结构，其中所述间隙壁为单层结构。
7.如权利要求5所述的非挥发性存储器结构，其中所述间隙壁为多层结构。
8.如权利要求1所述的非挥发性存储器结构，其中部分所述控制栅极位于所述基底的顶面上。
9.如权利要求1所述的非挥发性存储器结构，其中所述控制栅极的剖面形状包括T形。
10.如权利要求1所述的非挥发性存储器结构，其中所述控制栅极的材料包括掺杂多晶硅。
11.如权利要求1所述的非挥发性存储器结构，其中所述电荷存储结构共形地设置在所述沟槽的两侧壁上与所述选择栅极的顶面上。
12.如权利要求1所述的非挥发性存储器结构，其中部分所述电荷存储结构位于所述基底的顶面上。
13.如权利要求1所述的非挥发性存储器结构，还包括：
介电层，设置在所述选择栅极与所述基底之间。
14.如权利要求1所述的非挥发性存储器结构，还包括：
第一掺杂区，位于所述沟槽下方的所述基底中；以及
第二掺杂区，位于所述沟槽的一侧的所述基底中。
15.如权利要求14所述的非挥发性存储器结构，其中部分所述第一掺杂区位于所述选择栅极两侧的所述基底中，且所述第一掺杂区的顶部低于所述选择栅极的顶面。
16.如权利要求14所述的非挥发性存储器结构，还包括：
第三掺杂区，位于所述沟槽的另一侧的所述基底中。
17.如权利要求16所述的非挥发性存储器结构，还包括：
阱区，位于所述基底中，其中所述第一掺杂区、所述第二掺杂区与所述第三掺杂区位于所述阱区中。
18.如权利要求17所述的非挥发性存储器结构，其中所述阱区的导电型不同于所述第一掺杂区、所述第二掺杂区与所述第三掺杂区的导电型。
19.如权利要求14所述的非挥发性存储器结构，还包括：
第一轻掺杂漏极，位于所述第二掺杂区与所述控制栅极之间的所述基底中；以及
第二轻掺杂漏极，位于所述第三掺杂区与所述控制栅极之间的所述基底中。
20.如权利要求19所述的非挥发性存储器结构，其中所述第一轻掺杂漏极与所述第二轻掺杂漏极的导电型同于所述第一掺杂区与所述第二掺杂区的导电型。
CN202010572228.3A 2020-05-15 2020-06-22 非挥发性存储器结构 Pending CN113675208A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109116212 2020-05-15
TW109116212A TW202145534A (zh) 2020-05-15 2020-05-15 非揮發性記憶體結構

Publications (1)

Publication Number Publication Date
CN113675208A true CN113675208A (zh) 2021-11-19

Family

ID=78512855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010572228.3A Pending CN113675208A (zh) 2020-05-15 2020-06-22 非挥发性存储器结构

Country Status (3)

Country Link
US (1) US20210358934A1 (zh)
CN (1) CN113675208A (zh)
TW (1) TW202145534A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI809742B (zh) * 2021-12-03 2023-07-21 南亞科技股份有限公司 半導體元件
TWI832369B (zh) * 2022-08-09 2024-02-11 力晶積成電子製造股份有限公司 半導體裝置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040145009A1 (en) * 2003-01-24 2004-07-29 Samsung Electronics Co., Inc. Non-volatile memory device having dual gate and method of forming the same
KR20050017619A (ko) * 2003-08-08 2005-02-22 동부아남반도체 주식회사 플래시 메모리 제조 방법
US20050247971A1 (en) * 2004-05-06 2005-11-10 Dongbuanam Semiconductor Inc. Nonvolatile memory device and method for fabricating the same
US20050285177A1 (en) * 2004-06-29 2005-12-29 Skymedi Corporation Vertical memory cell and manufacturing method thereof
US20060043457A1 (en) * 2004-09-02 2006-03-02 Seung-Jae Baik Nonvolatile semiconductor memory device having a recessed gate and a charge trapping layer and methods of forming the same, and methods of operating the same
US20070018232A1 (en) * 2005-07-25 2007-01-25 Freescale Semiconductor, Inc. Nonvolatile storage array with continuous control gate employing hot carrier injection programming
US7592224B2 (en) * 2006-03-30 2009-09-22 Freescale Semiconductor, Inc Method of fabricating a storage device including decontinuous storage elements within and between trenches
KR20090100799A (ko) * 2008-03-21 2009-09-24 재단법인서울대학교산학협력재단 수직채널에 더블 스플릿 게이트를 갖는 메모리 소자
US20190341390A1 (en) * 2018-05-04 2019-11-07 Stmicroelectronics (Rousset) Sas Non-Volatile Memory Device and Manufacturing Method
TWI685954B (zh) * 2018-12-13 2020-02-21 力晶積成電子製造股份有限公司 非揮發性記憶體結構及其製造方法
CN111092075A (zh) * 2018-10-24 2020-05-01 力晶积成电子制造股份有限公司 沟槽式晶体管结构及其制造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040145009A1 (en) * 2003-01-24 2004-07-29 Samsung Electronics Co., Inc. Non-volatile memory device having dual gate and method of forming the same
KR20050017619A (ko) * 2003-08-08 2005-02-22 동부아남반도체 주식회사 플래시 메모리 제조 방법
US20050247971A1 (en) * 2004-05-06 2005-11-10 Dongbuanam Semiconductor Inc. Nonvolatile memory device and method for fabricating the same
US20050285177A1 (en) * 2004-06-29 2005-12-29 Skymedi Corporation Vertical memory cell and manufacturing method thereof
US20060043457A1 (en) * 2004-09-02 2006-03-02 Seung-Jae Baik Nonvolatile semiconductor memory device having a recessed gate and a charge trapping layer and methods of forming the same, and methods of operating the same
US20070018232A1 (en) * 2005-07-25 2007-01-25 Freescale Semiconductor, Inc. Nonvolatile storage array with continuous control gate employing hot carrier injection programming
US7592224B2 (en) * 2006-03-30 2009-09-22 Freescale Semiconductor, Inc Method of fabricating a storage device including decontinuous storage elements within and between trenches
KR20090100799A (ko) * 2008-03-21 2009-09-24 재단법인서울대학교산학협력재단 수직채널에 더블 스플릿 게이트를 갖는 메모리 소자
US20190341390A1 (en) * 2018-05-04 2019-11-07 Stmicroelectronics (Rousset) Sas Non-Volatile Memory Device and Manufacturing Method
CN111092075A (zh) * 2018-10-24 2020-05-01 力晶积成电子制造股份有限公司 沟槽式晶体管结构及其制造方法
TWI685954B (zh) * 2018-12-13 2020-02-21 力晶積成電子製造股份有限公司 非揮發性記憶體結構及其製造方法

Also Published As

Publication number Publication date
US20210358934A1 (en) 2021-11-18
TW202145534A (zh) 2021-12-01

Similar Documents

Publication Publication Date Title
US9153704B2 (en) Nonvolatile memory device and method for fabricating the same
JP4198903B2 (ja) 半導体記憶装置
US7626230B2 (en) Semiconductor device and method of manufacturing the same
US20040245564A1 (en) Semiconductor storage device, semiconductor device and their manufacturing methods, and portable electronic equipment, and IC card
US20050156233A1 (en) Stacked gate flash memory device and method of fabricating the same
US6781191B2 (en) Stacked gate flash memory device and method of fabricating the same
KR20180035656A (ko) 반도체 장치 및 그 제조 방법
US10217759B2 (en) Semiconductor device
KR100654560B1 (ko) 플래시 메모리 소자 및 그 제조 방법
US20160211271A1 (en) Non-Volatile Memory With Silicided Bit Line Contacts
CN113675208A (zh) 非挥发性存储器结构
US6815290B2 (en) Stacked gate flash memory device and method of fabricating the same
US10777688B2 (en) Semiconductor device and method of manufacturing the same
US20050062096A1 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
US20040183124A1 (en) Flash memory device with selective gate within a substrate and method of fabricating the same
KR100585097B1 (ko) 이이피롬 소자 및 그 제조방법
US8592889B1 (en) Memory structure
KR20080076074A (ko) 비휘발성 메모리 소자 및 그 제조 방법
US7057229B2 (en) Nonvolatile memory device for storing multi-bit data
US8952484B2 (en) Non-volatile memory having isolation structures in and above a substrate and manufacturing method thereof
US8809147B2 (en) Dual conducting floating spacer metal oxide semiconductor field effect transistor (DCFS MOSFET) and method to fabricate the same
KR20100080226A (ko) 플래시 메모리 소자 및 그 제조 방법
US8188536B2 (en) Memory device and manufacturing method and operating method thereof
KR20080111735A (ko) 비휘발성 메모리 소자 및 그 제조 방법
CN112151549A (zh) NOR Flash的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination