KR20090082854A - 왜곡 보상 장치 및 이를 구비한 전력 증폭 장치 - Google Patents

왜곡 보상 장치 및 이를 구비한 전력 증폭 장치 Download PDF

Info

Publication number
KR20090082854A
KR20090082854A KR1020090000256A KR20090000256A KR20090082854A KR 20090082854 A KR20090082854 A KR 20090082854A KR 1020090000256 A KR1020090000256 A KR 1020090000256A KR 20090000256 A KR20090000256 A KR 20090000256A KR 20090082854 A KR20090082854 A KR 20090082854A
Authority
KR
South Korea
Prior art keywords
adaptive
filter
signal
distortion
error
Prior art date
Application number
KR1020090000256A
Other languages
English (en)
Other versions
KR101085289B1 (ko
Inventor
유이찌 우쯔노미야
히로요시 이시까와
노부까즈 후다바
하지메 하마다
가즈오 나가따니
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20090082854A publication Critical patent/KR20090082854A/ko
Application granted granted Critical
Publication of KR101085289B1 publication Critical patent/KR101085289B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/165—A filter circuit coupled to the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion

Abstract

왜곡 보상 장치에서의 필터 계수 선정에 요하는 시간을 단축하여, 송신 신호의 전력 변동에의 내성의 향상을 도모한 왜곡 보상 장치를 제공하는 것이다. 송신 신호와 피드백 신호에 의해 구한 오차를 구하고, 이 오차가 최소로 되는 필터 계수를 선택하도록 제어하는 데에 특징을 갖는다. 또한, 송신 신호와 피드백 신호에 의해 구한 오차를 송신 신호로 정규화한다. 이 정규화한 오차에 기초하여 오차가 최소로 되는 필터 계수를 선택한다.
Figure P1020090000256
왜곡 보상 장치, 디지털 필터, 연산부, 송신 신호, 피드백 신호

Description

왜곡 보상 장치 및 이를 구비한 전력 증폭 장치{DISTORTION COMPENSATING APPARATUS AND POWER AMPLIFIER APPARATUS}
본 발명은, 왜곡 보상 장치 및 이를 구비한 전력 증폭 장치에 관한 것으로, 더욱 상세하게는 주파수 특성이 서로 다른 이퀄라이저 필터 계수의 효과적인 설정을 가능하게 하는 왜곡 보상 장치 및 이를 구비한 전력 증폭 장치에 관한 것이다.
무선 통신 시스템에서의 송신 장치에서는, 종래부터 전력 증폭기에서 신호를 증폭할 때에 생기는 비선형 왜곡의 보상을 행하여, 포화 영역에서 사용함으로써 전력 증폭기의 이용 효율을 높이고 있다.
도 1은, 전력 증폭기(200)를 포함하는 비선형 회로 특성을 피드백 루프로 보상하는 적응 프리디스토터형 왜곡 보상 장치(100)를 도시하고 있다. 이 적응형 왜곡 보상 장치(100)는 적응형 왜곡 보상 알고리즘 처리부(110)와 승산기(120)로 구성되어 있다.
도 2a는, 도 1의 전력 증폭기(200)의 입출력 전력 특성을 도시하고 있다. 입력 전력과 출력 전력이 비례 특성을 나타내는 선형 영역 A1과, 출력 전력이 포화 상태에 근접하는 비선형 영역(실선으로 나타낸 부분) A2를 갖는다.
적응형 왜곡 보상 알고리즘 처리부(110)는, 참조 신호로 되는 송신 신호(300)와 전력 증폭기(200)의 무선 주파(RF) 출력 신호(340)의 일부를 피드백 신호(350)로서 입력받고, 그들의 오차가 최소로 되도록, 적응 알고리즘을 동작시켜 왜곡 보상 계수(320)를 계산한다. 승산기(120)는 송신 신호(300)에 왜곡 보상 계수(320)를 승산한 신호(330)를 전력 증폭기(200)의 입력 단자에 공급한다.
즉, 왜곡 보상 장치(100)는 왜곡 보상 계수(320)를 미리 송신 신호(300)에 곱하고 나서 전력 증폭기(200)에 공급함으로써 전력 증폭기(200)의 비선형 왜곡을 보상하고, 그 결과, 전력 증폭기(200)를 도 2a의 "A2"의 영역에서 사용함으로써 이용 효율을 높이고 있다.
도 2b는, 왜곡 보상의 효과를 나타내고 있고, 횡축은 주파수를 나타내고, 종축은 진폭(복사 전력 또는 전압)을 나타내고 있다. 왜곡 보상 전의 복사 전력의 주파수 특성은 실선으로 나타내고 있고, 입력 신호의 대역 C2 외의 대역 C1, C3에도 복사 전력 B1, B2가 발생하고 있다. 왜곡 보상 후의 대역 C1, C3의 복사 전력(파선)은, 복사 전력 B1A, B2A로 감소하고 있다.
이와 같은 종래의 왜곡 보상 장치에서는, 왜곡 보상에 의한 효과를 손상시키지 않도록 하기 위해서는, 비선형 왜곡 이외의 아날로그 회로가 갖는 주파수 특성에 의한 영향을 적게 할 필요가 있고, 전력 증폭기(200)를 포함한 아날로그 회로의 주파수 특성의 역특성을 갖도록 한 필터에 의해 등화함으로써, 어느 정도 해결할 수 있다.
그러나, 아날로그 회로는 온도 변화나 경년 변화에 의해 그 특성이 대폭 변 동되기 때문에 적응적인 등화기(이퀄라이저)가 필요하게 된다. 이러한 점을 감안하여, 본원 출원인은, 앞서 비선형 왜곡을 갖는 회로의 비선형 특성을 적응적으로 보상하는 왜곡 보상 장치를 제안하고 있다(특허 문헌 1).
도 3은, 이러한 특허 문헌 1에 기재된 왜곡 보상 장치(100)의 기본 구성을 도시하는 블록도이다.
도 3에서, 왜곡 보상 장치(100)는 송신 신호(300)인 참조 신호와 비선형 왜곡을 갖는 전력 증폭기(200)로부터 피드백되는 신호(350)와의 오차가 작아지도록 적응 알고리즘에 의해 전력 증폭기(200)의 입력 신호를 제어하여 비선형 왜곡을 보상하는 적응형 왜곡 보상부(100A)를 갖는다.
또한, 적응형 왜곡 보상부(100A)와 전력 증폭기(200) 사이 또는 적응형 왜곡 보상부(100A)의 전단측에 접속된 적응형 등화기(적응형 이퀄라이저)(100B)를 갖고 있다.
적응형 등화기(100B)는 디지털 필터(130)와, 디지털 필터(130)에 설정하는 필터 계수군을 미리 유지하는 메모리(150)와, 이 필터 계수군 중으로부터 피드백 신호의 대역 외 복사 전력이 작아지도록 한 필터 계수를 적응적으로 선택하여 상기 디지털 필터(130)에 설정하는 적응형 등화 처리부(140)를 갖는다.
이러한 특허 문헌 1에 기재된 발명에서는, 전력 증폭기(200)의 RF 출력 신호(340)의 일부를 피드백한 피드백 신호(350)로서 입력받고, 적응형 등화 처리부(140)에서, 평균 대역 외 복사 전력을 측정하고, 측정된 측정값을 어드레스로서, 미리 필터 계수군 유지용 메모리(이하 간단히, 메모리로 함)(150)에 유지되는 계수 값을 선택해서 판독하여, 디지털 필터(130)에 계수값을 설정한다.
[특허 문헌 1] 일본 특허 공개 제2003-298362호 공보
여기서, 상기의 선원 발명에서의 대역 외 복사 전력 측정에 의한 이퀄라이저 필터 선정 즉, 디지털 필터(130)에 대한 계수 선정 방법에서는, 적응형 등화 처리부(140)에서 대역 외 복사 전력 측정을 행하기 위해 푸리에 변환에 의한 해석을 행한다.
이 때문에, 연산 횟수가 많아져, 필터 계수 선정에 요하는 시간이 길어진다고 하는 문제점이 존재한다. 또한, 송신 신호(300)의 전력 변동이 생긴 경우의 추종성이 떨어지는 점, 대역 변동이 생긴 경우의 대역 외 복사 전력 측정 포인트의 변경을 행할 필요가 있다고 하는 미해결 문제가 있었다.
따라서, 본 장치의 목적은, 왜곡 보상 장치에서의 필터 계수 선정에 요하는 시간을 단축시키고, 송신 신호의 전력 변동에의 내성의 향상을 도모한 왜곡 보상 장치 및 이를 구비한 전력 증폭 장치를 제공하는 데에 있다.
상기의 과제를 달성하는 본 왜곡 보상 장치는, 송신 신호와 피드백 신호에 의해 오차를 구하고, 이 오차가 최소로 되는 필터 계수를 선택하도록 제어하는 데에 특징을 갖는다.
또한, 송신 신호와 피드백 신호에 의해 구한 오차를 송신 신호로 정규화한 다. 이 정규화한 오차에 기초하여 오차가 최소로 되는 필터 계수를 선택한다.
따라서, 연산 횟수의 현저한 삭감 및 필터 계수 선정 시간의 단축화가 가능하게 된다. 또한, 제어에 이용하는 오차 신호를 송신 신호로 정규화하기 위해, 송신 신호의 전력 변동에 내성이 있는 조정 동작을 행할 수 있다.
또한, 송신 신호와 피드백 신호를 직접 비교하는 구성이므로, 신호의 종류에 의한 구성의 변경이 없어, 범용적 구성이 얻어진다고 하는 특징을 갖는다.
이하에 본 실시 형태예를 도면에 따라서 설명한다. 또한, 이하에 설명하는 실시예 구성은, 본 발명의 이해를 용이하게 하기 위한 것이며, 본 발명의 보호의 범위는 이들에 한정되는 것은 아니다.
<실시예 1>
도 4에 제1 실시예 구성의 블록도를 도시한다. 도 4에서, 왜곡 보상 장치(100)는 적응형 왜곡 보상부(100A)와, 적응형 등화기(이퀄라이저)(100B)를 갖는 구성이며, 이러한 점에서는, 앞서 설명한 특허 문헌 1에 기재된 왜곡 보상 장치(100)의 구성과 마찬가지이다.
본 실시 형태에 따른 구성의 특징은, 적응형 등화기(이퀄라이저)(100B)의 구성에 있다. 따라서, 적응형 왜곡 보상부(100A)의 기능은, 앞서 설명한 바와 같으므로, 이러한 적응형 왜곡 보상부(100A)의 추가 설명은 생략하고, 적응형 등화기(100B)에 대해, 이하에 설명한다.
즉, 도 4에서, 적응형 등화기(이퀄라이저)(100B)는 디지털 필터(130)와, 디 지털 필터(130)에 설정하는 필터 계수군을 미리 유지하는 메모리(150)와, 이 필터 계수군 중으로부터 연산부(170)의 출력에 기초하여 필터 계수를 적응적으로 선택하여 디지털 필터(130)에 설정하는 필터 제어부(160)를 갖고 있다.
여기서, 연산부(170)는, 참조 신호로 되는 송신 신호(330)와 피드백 신호(350)의 오차를 연산하는 기능을 갖고 있다.
필터 제어부(160)는, 연산부(170)에서 연산되는 송신 신호(330)와 피드백 신호(350)의 오차에 기초하여, 미리 메모리(150)에 유지되어 있는 필터 계수군 중으로부터 연산부(170)에서 연산되는 오차가 오차 최소로 되도록 한 필터 계수를 적응적으로 선택하여 복소 필터인 디지털 필터(130)의 계수를 설정한다.
이와 같이 필터 계수군을 미리 메모리(150)에 유지해 둠으로써, 예를 들면 역특성 연산형의 등화기 등으로 문제로 되는 연산 처리량을 적게 하는 것이 가능하게 된다. 디지털 필터(130)의 출력 신호는 도시하지 않은 D/A 변환기에 의해 디지털/아날로그 변환된 후, 변조기에 의해 무선 주파수로 업 컨버트되어, 전력 증폭기(200)를 통하여 무선 주파수(RF) 출력 신호(340)로서 송출된다.
도 5는, 메모리(150)가 유지하고 있는 필터 계수군에서 설정되는 디지털 필터(130)의 진폭 특성예를 나타내고 있다. 이 예에서는, 특히, 1차 진폭 편차를 보정하기 위한 진폭 특성을 갖는 3개의 필터의 진폭 특성예가 도시되어 있다. 송신 신호(330)의 대역 D2 내에서, 1차 경사가 없는(즉, 1차 경사 α0을 갖는) 필터, X1㏈의 1차 경사 α1을 갖는 필터 및 X2㏈의 1차 경사 α2를 갖는 필터의 진폭 특성예가 도시되어 있다.
이들 필터의 대역 외(대역 D1, D3)의 진폭 특성은, 예를 들면 레이지드 코사인 등의 완만한 커브에 따르도록 한 진폭 특성을 갖는다. 이들 필터는, 미리 설계되고, 그 필터 계수는 메모리(150)에 유지되어 있다.
진폭의 대역 내 경사의 범위(X1㏈∼X2㏈) 및 경사의 변화의 폭을 나타내는 경사 스텝 사이즈(Δ㏈)는, 사용하는 메모리 용량이나 비선형 왜곡 회로(전력 증폭기(200))의 주파수 특성의 변화량 등에 대응하여 결정한다.
예를 들면, 경사 범위가 -2∼+2㏈, 경사 스텝 사이즈 Δ=0.05㏈일 때, 메모리(150)에 유지되는 필터 계수는 81개(=(｜X1｜+｜X2｜)/Δ+1)로 된다.
전력 증폭기(340)를 포함하는 비선형 왜곡 회로의 주파수 특성이, 디지털 필터(130)에 의해 등화될 때, 피드백 신호(350)와 송신 신호(330)의 오차는 가장 작아진다. 따라서, 이들 필터 계수군 중으로부터 상기 오차를 최소로 하는 필터 계수를 선택함으로써, 전력 증폭기(340)를 포함하는 비선형 왜곡 회로가 갖는 진폭 편차를 근사적으로 등화할 수 있다.
도 6a, 도 6b는, 도 4에 도시한 왜곡 보상기(100)에서의 적응형 등화기(적응형 이퀄라이저)(100B)의 처리 시퀀스를 도시하는 도면이다.
연산부(170)에 의해 송신 신호(330)와 피드백 신호(350)의 오차를 구하고 (스텝 S1), 카운터값 i를 i=1로 세트한다(스텝 S2).
필터 제어부(160)는, 연산부(170)에 의해 구해진 오차에 기초하여, 선택 신호(161)를 메모리(150)에 공급하고, 기준으로 되는 예를 들면 대역 내 경사 α0의 비교 대상으로 되는 Q개의 대역 내 경사 α1∼αQ의 필터 계수를 결정하고, 그들 내로부터 1(=i)번째의 필터 계수(162)를 선택, 출력하고, 필터(130)에 설정한다(스텝 S3).
계속해서, 연산부(170)는, i번째의 필터 계수가 필터(130)에 설정된 상태에서의 오차 Ei를 산출한다(스텝 S4).
카운터값이 소정수 Q까지 도달하지 않으면(스텝 S5, "아니오"), 카운터값 i를 보진하여(i=i+1), 스텝 S3으로 되돌아가고, (i+1)번째의 대상으로 되는 계수를 세트한다. 마찬가지로, 카운터값이 소정수 Q에 도달할 때까지, 갱신된 계수를 디지털 필터(130)에 설정한다.
카운터값이 소정수 Q에 도달하면(스텝 S5, "예"), 소정수 Q에 대응하는 설정 계수에서의, 각각의 오차 중 최소의 오차 Es를 판정한다(스텝 S7).
도 6b는, 이러한 필터 계수와 오차의 관계를 나타내는 도면이며, 횡축에 필터 계수, 종축에 그 때에 오차를 나타내고 있다. 필터 계수가 변하면 오차가 변화하고 있다. 복수의 필터 계수의 설정에서 오차 최소 Es로 되는 계수값이 존재한다.
따라서, 스텝 S7에서 오차 최소로 되는 계수를 판정하고, 디지털 필터(130)에 기준값으로서 세트하여, 스텝 S2로 되돌아가고(스텝 S8), 운용 중에서 상기의 처리를 반복한다.
<실시예 2>
도 7은, 제2 실시예 구성의 블록도를 도시한다.
실시예 1에서는, 적응형 왜곡 보상부(100A)와 전력 증폭기(200) 사이에 적응 형 등화기(100B)를 배치하였지만, 도 7에 도시한 바와 같이, 적응형 등화기(100B)를 적응형 왜곡 보상부(100A)의 전단측에 배치하는 것도 가능하다.
동작은, 실시예 1에서 설명한 것과 마찬가지이므로, 추가되는 마찬가지의 설명은 생략한다.
<실시예 3>
도 8은, 제3 실시예 구성을 도시하는 블록도이다.
이 실시예의 특징은, 도 4의 제1 실시예에 대해, 제1 및 제2 디지털 필터(130, 131)를 갖고 있는 점에 있다. 2개의 디지털 필터(130, 131)를 종속 접속하고, 각각의 디지털 필터에 의해 진폭 및 위상의 주파수 편차를 보상하는 것이다.
즉, 제1 디지털 필터(130)에서 진폭 편차를, 제2 디지털 필터(131)에서 위상 편차를 보상한다. 혹은, 제1 디지털 필터(130)에서 위상 편차를, 제2 디지털 필터(131)에서 진폭 편차를 보상한다.
따라서, 필터 계수 유지용 메모리(150)에는, 앞서 도 5에서 설명한 진폭 특성이 서로 다른 필터 계수군 외에, 위상 특성이 서로 다른 필터 계수군을 각각 유지한다.
여기서, 이러한 제3 실시예에 의한 이점을 설명하면 다음과 같다.
1개의 디지털 필터에 의해, 진폭 특성이 서로 다른 필터 계수군 및 위상 특성이 서로 다른 필터 계수군의 조합에 의해 최적값의 계수를 설정하는 경우에는, 메모리(150)의 용량이 커진다고 하는 문제가 있다. 따라서, 도 8의 구성에 의해 이러한 점을 회피할 수 있다.
도 9는, 진폭 특성이 서로 다른 필터 계수군 및 위상 특성이 서로 다른 필터 계수군의 조합에 의해 최적값의 계수를 설정하는 경우의 메모리(150)의 용량에 대해, 단일의 디지털 필터를 이용하는 경우와, 도 8의 실시예에 이용되는 경우를 비교하는 도면이다.
도 9a는, M개의 서로 다른 진폭 특성의 필터 계수군과, N개의 서로 다른 위상 특성의 필터 계수군의 조합을 2차원면에 전개하여 메모리(150)에 유지하는 예이다. 이러한 경우에는, M×N개의 서로 다른 조합 영역에 대응하는 메모리 용량이 필요하다. M×N개의 서로 다른 조합 영역 중의 조합 위치 P(n, m)에 있는 계수 데이터를 판독하여, 디지털 필터(130)의 계수를 설정한다.
여기서, 디지털 필터(130)는, 복소 필터이므로, 각각의 필터 계수는 실부와 허부의 데이터를 갖고, 또한 디지털 필터(130)의 탭수분, 계수 데이터를 준비하는 것이 필요하다. 따라서, 도 9a의 구성에서는 메모리(150)의 용량은 커지지 않을 수 없다.
이에 대해, 도 9b에 도시한 구성에서는, M개의 서로 다른 진폭 특성의 필터 계수군과, N개의 서로 다른 위상 특성의 필터 계수군의 데이터 즉, M+N개의 데이터 영역만이어도 되어, 메모리 용량을 작게 할 수 있다.
즉, 도 8의 제3 실시예에 대응하는 도 9b의 경우, 필터 제어부(160)는 메모리(150)에 유지되는 M개의 서로 다른 진폭 특성의 필터 계수군(150A)으로부터 m번째의 진폭 특성의 필터 계수를 판독하여, 제1 디지털 필터(130)에 설정한다. 동시에 메모리(150)에 유지되는 N개의 서로 다른 위상 특성의 필터 계수군(150B)으로부 터 n번째의 위상 특성의 필터 계수를 판독하여, 제2 디지털 필터(131)에 설정한다. 이에 의해, (m, n)의 조합에 대응하는 진폭 특성 및 위상 특성을 설정할 수 있다.
여기서, 상기한 실시예에서, 연산부(170)에 의해 구해지는 오차 신호는, 다양한 양태가 가능하다. 이하에 실시예로서, 연산부(170)에서의 오차를 구하는 방법에 대해 설명한다.
<실시예 4>
도 10은, 실시예 4로서, 도 4, 도 7 및 도 8에 나타낸 각각의 실시예에 적용 가능한 연산부(170)의 실시예 구성을 나타내는 도면이다.
연산부(170)는, 참조 신호로 되는 복소 신호의 송신 신호(330)를 입력받고, 송신 신호(330)의 전력값 Pref=I2+Q2를 구하는 제1 전력 변환기(171)와, 복소 신호인 피드백 신호(350)를 입력받고, 피드백 신호의 전력값 Pfb=I2+Q2를 구하는 제2 전력 변환기(172)를 갖고 있다.
또한, 연산부(170)는 송신 신호(330)의 전력값 Pref와 피드백 신호(350)의 전력값 Pfb의 오차분을 구하는 가산기(173)를 갖고 있다. 따라서, 가산기(173)로부터 필터 제어부(160)에 대해, 전력 오차분의 크기에 대응하는 신호｜Pref-Pfb｜를 보낸다.
필터 제어부(160)는, 전력 오차분의 크기에 대응하는 신호｜Pref-Pfb｜에 기초 하여, 앞서 설명한 바와 같이 메모리(150)에 유지되어 있는 필터 계수군으로부터, 대응하는 필터 계수값을 순차적으로 판독하여, 디지털 필터(130)에 설정한다.
<실시예 5>
도 11은, 상기 실시예 4를 전제로 하여, 더욱 바람직한 연산부(170)의 실시예 구성을 나타내는 도면이다.
도 11에서, 연산부(170)의 제1 전력 변환부(171)에서 참조 신호로 되는 송신 신호(330)를 전력 변환한다. 송신 신호는 복소 신호이므로, 전력 변환값 Pref는 다음 식으로 표현된다.
Pref=I2+Q2
마찬가지로, 피드백 신호(350)를 제2 전력 변환부(172)에서 전력 변환한다. 즉, 피드백 신호(350)도 복소 신호이므로, 피드백 신호(350)의 전력 변환값 Pfb는 다음 식으로 표현된다.
Pfb=I2+Q2
계속해서 송신 신호(330)의 전력 변환값 Pref와 피드백 신호(350)의 전력 변환값 Pfb의 절대값 오차｜Pref-Pfb｜를 오차 연산부(173)에 의해 구한다. 오차 연산부(173)에 의해 구해진 절대값 오차｜Pref-Pfb｜는, 정규화 회로(176)에서 송신 신호(330)로 정규화되고, 다음 식과 같이 정규화한 오차 신호(정규화 후 오차 신호) 를 생성한다.
정규화 후 오차 신호=｜Pref-Pfb｜/｜Pref｜
정규화 후 오차 신호는, 필터 제어부(160)에 보내지고, 앞서 설명한 바와 같이, 필터 제어부(160)에서, 필터 계수의 설정에 이용된다.
여기서, 도 11의 실시예에서는, 오차 신호를 송신 신호(330)로 정규화하고 있으므로, 송신 신호(330)의 레벨에 의존하지 않고 오차 신호를 생성하는 것이 가능하다.
<실시예 6>
도 12는, 실시예 6으로서, 도 4, 도 7, 도 8에 나타낸 실시예에 적용 가능한 연산부(170)의 추가 실시예 구성을 나타내는 도면이다.
이 실시예에서는, 송신 신호(330)와 피드백 신호(350)의 각각의 진폭을 제1 진폭 변환기(171), 제2 진폭 변환기(172)에 의해 구하고, 그 오차분을 출력하도록 하고 있다.
제1 진폭 변환기(171)에서 송신 신호(330)의 진폭값 Aref=√(I2+Q2)와, 제2 진폭 변환기(172)에서 피드백 신호(350)의 진폭값 Afb=√(I2+Q2)를 구한다.
그리고, 도 13에 도시한 바와 같이, 가산기(173)에서, 진폭값 Aref와 Afb의 오차를 스칼라 오차｜Aref-Afb｜/Aref로서 출력하고, 필터 제어부(160)에 보내진다.
<실시예 7>
도 14는, 실시예 7로서, 마찬가지로 도 4, 도 7, 도 8에 나타낸 실시예에 적용 가능한 연산부(170)의 추가 실시예를 설명하는 도면이다.
이 실시예에서는, 연산부(170)에서, 송신 신호(330)와 피드백 신호(350)의 각각은 복소 신호이므로, 벡터값으로서 그들의 오차를 구하는 실시예이다.
송신 신호(330)의 벡터는 Iref+jQref이며, 피드백 신호(350)의 벡터는 Ifb+jQfb이다.
따라서, 이들 사이의 벡터 오차는, 다음과 같다.
(Iref-Ifb)+j(Qref―Qfb)
이 벡터 오차에 기초하여, 필터 제어부(160)는 메모리(150)로부터 필터 계수를 판독하여, 디지털 필터(130)에 설정한다.
<실시예 8>
도 15는, 실시예 8로서, 연산부(170)의 추가 실시예이며, 도 11에 나타낸 실시예 5의 연산부(170)의 구성을 전제로 하고 있다.
즉, 도 11에서 설명한 바와 같이, 송신 신호(330)로 정규화되는 오차 신호를 정규화 회로(176)에 의해 구한다. 계속해서, 정규화되는 오차 신호를 일정수 샘플링하고, 그 평균값 혹은 누적값을 구하는 기능부(177)를 형성하고 있다.
따라서, 오차의 평균값 혹은 누적값에 의해 필터 제어부(160)에서 계수값이 설정되므로, 보다 정밀도가 높은 필터의 계수 설정이 가능하다.
<실시예 9>
도 16은, 실시예 9로서, 연산부(170)의 추가 실시예이며, 도 11에 나타낸 실시예 5의 연산부(170)의 구성을 전제로 하고 있다. 또한, 도 15의 실시예 8과의 비교에서, 도 15의 실시예 8에서의 누적 평균화 기능부(177) 대신에, 일정분 샘플한 오차의 중간값을 구하는 기능부(178)를 설치하고 있다.
기능부(178)로부터 얻어지는 오차의 중간값에 기초하여 필터 제어부(160)에 의해, 디지털 필터(130)의 계수값이 설정된다.
<실시예 10>
도 17은, 실시예 10으로서, 연산부(170)의 추가 실시예이며, 도 15에 나타낸 실시예 5의 연산부(170)의 구성을 전제로 하고 있다.
이 실시예의 특징은, 도 15에서의 정규화한 후의 평균/누적을 행하는 기능부(177) 대신에, 정규화 처리를 행하기 전에, 송신 신호에 대해 평균/누적 처리를 행하는 기능부(177A)와, 오차 신호에 대해 평균/누적 처리를 행하는 기능부(177B)를 설치하고 있는 구성에 특징을 갖는다.
<실시예 11>
도 18은, 실시예 11로서, 연산부(170)의 추가 실시예이며, 도 16에 나타낸 실시예 5의 연산부(170)의 구성을 전제로 하고 있다.
이 실시예의 특징은, 도 16에서의 정규화한 후의 중간값을 구하는 기능부(178) 대신에, 정규화 처리를 행하기 전에, 송신 신호의 중간값을 구하는 기능부(178A)와, 오차 신호의 중간값을 구하는 기능부(178B)를 설치하고 있는 구성에 특징을 갖는다.
<실시예 12>
도 19는, 앞서 도 5에 의해 설명한 필터 계수 설정 방법과 상이한 다른 설정 방법을 설명하는 처리 플로우이다.
도 19에서, 카운터값 N을 기준으로 하는 "아니오"로 세트한다(스텝 S10). 계속해서, 기준으로 되는 계수 s를 필터 제어부(160)에 의해 디지털 필터(130)에 세트하고, 연산부(170)에서, 이 계수 설정 시의 오차 Eo를 산출한다(스텝 S11).
계속해서, 기준으로 되는 필터 계수 s를 중심으로 하도록, 계수 s로부터 N만큼 떨어진 필터 계수(s-N)를 세트하고, 오차 E1을 산출한다(스텝 S12).
또한, 중심으로 하는 필터 계수 s로부터 반대 방향으로, N만큼 떨어진 필터 계수(s+N)를 세트하고, 오차 E2를 산출한다(스텝 S13).
그리고, 기준으로 되는 필터 계수 s를 중심으로 하여 +N, -N만큼 떨어진 거리의 필터 계수(s-N, s+N)를 설정하였을 때의, 최소 오차 Es를 부여하는 s번째의 계수를 판정한다(스텝 S14).
계속해서, 이 판정된 s번째의 계수를 기준(Eo=Es)으로서 세트한다(스텝 S15).
상기의 스텝 S11 ∼ 스텝 S15의 처리를 일순으로 하여 반복한다. 이 때, 일순마다, 상기의 기준으로 되는 필터 계수 s로부터 떨어지는 수N의 비율을 작게 한다(즉, 떨어진 수 N을 일순마다, 1/M배로 함)(스텝 S16).
그리고, 기준으로 되는 필터 계수 s로부터 떨어지는 수 N이 1 이하로 될 때 까지, 상기의 일순을 반복하고, 1 이하로 되는 경우에는, N=1로 리셋하여 제어 동작을 계속한다(스텝 S18). 이러한 도 19의 처리에 따르는 경우에는, 보다 신속하게 오차를 최소로 하는 계수를 구할 수 있다.
여기서, 또한 실시예로서, 송신 신호의 주파수 대역이 좁은 경우의 대응에 대해 설명한다. 도 20은, 이러한 송신 신호의 주파수 대역이 좁은 경우에 대응할 때의 예를 들면, 도 4, 도 10의 실시예 구성에서의 연산부(170)를 전제로 하는 구성 및 동작에 대해 설명하는 도면이다.
즉, 도 20에 나타낸 실시예는, 피드백 신호를 조정하는 경우의 구성이며, 우선, 송신 신호(330) 및 피드백 신호(350)를 각각 변환 회로(171, 172)에 의해 전력 변환한다. 계속해서, 피드백 신호(350)에, 신호의 주파수 정보(180)에 기초하여 결정 회로(181)에 의해 결정된 게인(Gain)을 승산기(182)에서 승산한 신호와 송신 신호(330)를 이용하여 오차 연산부(173)에 의해 오차를 구한다. 구한 오차를 필터 제어부(160)에 입력한다.
필터 계수군 유지용 메모리(150)에는, 미리 설계된 필터 계수가 저장되어 있다. 예로서, 도 20의 광대역 신호 I를 타겟으로 한 계수가 저장되어 있는 경우(도 20, I)를 상정한다. 이퀄라이저의 보정에 의해 필터 특성의 경사가 변화하여도 대역 내의 평균 전력은 동일하다.
그러나, 신호가 협대역으로 변화한 경우(도 20, II : 신호의 중심 주파수가 변화한 경우), 신호의 중심 주파수가 어긋남으로써 피드백 신호의 평균 전력이 변화하게 된다. 이것은, 광대역 신호의 중심 주파수(도 20의 A점)를 기준으로 한 1 차 경사의 필터 계수를 이용하고 있기 때문이다.
즉, 이퀄라이저는 송신 신호와 피드백 신호와의 오차를 이용하고 있고, 변화한 피드백 신호의 전력이 오차로서 보이기 때문에 오동작하게 된다.
이에 대해, 본 실시예에서는, 상기 연산부(170)는, 상기 송신 신호(330) 혹은 상기 비선형 왜곡 회로로부터의 피드백 신호(350) 중 어느 하나의 크기를 조정한 후에 오차 연산을 행하는 것을 특징으로 한다.
도 20에 나타낸 예에서는, 피드백 신호(350)에 승산기(182)에서, Gain 승산 처리를 행함으로써 송신 신호(330)와 동일한 평균 전력으로 보정하고 있다. 이에 의해, 신호의 중심 주파수에 의존하지 않고 오차 신호를 생성할 수 있다.
도 1은 전력 증폭기를 포함하는 비선형 회로 특성을 피드백 루프로 보상하는 적응 프리디스토터형 왜곡 보상 장치를 도시하는 도면.
도 2a는 도 1의 전력 증폭기의 입출력 전력 특성을 도시하는 도면.
도 2b는 왜곡 보상의 효과를 도시하는 도면.
도 3은 특허 문헌 1에 기재된 왜곡 보상 장치의 기본 구성을 도시하는 블록도.
도 4는 제1 실시예 구성의 블록도를 도시하는 도면.
도 5는 메모리가 유지하고 있는 필터 계수군에서 설정되는 디지털 필터의 진폭 특성예를 나타내는 도면.
도 6a는 도 4에 도시한 왜곡 보상기에서의 적응형 등화기(적응형 이퀄라이저)의 처리 시퀀스를 도시하는 도면.
도 6b는 필터 계수와 오차의 관계를 나타내는 도면.
도 7은 제2 실시예 구성의 블록도를 도시하는 도면.
도 8은 제3 실시예 구성을 도시하는 블록도를 도시하는 도면.
도 9는 진폭 특성이 서로 다른 필터 계수군 및 위상 특성이 서로 다른 필터 계수군의 조합에 의해 최적값의 계수를 설정하는 경우의 메모리 용량에 대해 설명하는 도면.
도 10은 실시예 4로서, 도 4, 도 7 및 도 8에 나타낸 각각의 실시예에 적용 가능의 연산부의 실시예 구성을 나타내는 도면.
도 11은 실시예 4를 전제로 하여, 더욱 바람직한 연산부의 실시예 구성을 나타내는 도면.
도 12는 실시예 6으로서, 도 4, 도 7, 도 8에 나타낸 실시예에 적용 가능한 연산부(170)의 추가 실시예 구성을 나타내는 도면.
도 13은 실시예 6에서, 진폭값 Aref와 Afb의 오차를 스칼라 오차｜Aref-Afb｜로서 출력하는 구성을 설명하는 도면.
도 14는 실시예 7로서, 마찬가지로 도 4, 도 7, 도 8에 나타낸 실시예에 적용 가능한 연산부의 추가 실시예를 설명하는 도면.
도 15는 실시예 8로서, 연산부의 추가 실시예이며, 도 11에 나타낸 실시예 5의 연산부의 구성을 전제로서 나타내는 도면.
도 16은 실시예 9로서, 연산부의 추가 실시예이며, 도 11에 나타낸 실시예 5의 연산부의 구성을 전제로서 나타내는 도면.
도 17은 실시예 10으로서, 연산부의 추가 실시예이며, 도 11에 나타낸 실시예 5의 연산부의 구성을 전제로서 나타내는 도면.
도 18은 실시예 11로서, 연산부의 추가 실시예이며, 도 11에 나타낸 실시예 5의 연산부의 구성을 전제로서 나타내는 도면.
도 19는 도 5에 의해 설명한 필터 계수 설정 방법과 상이한 다른 설정 방법을 설명하는 처리 플로우.
도 20은 송신 신호의 주파수 대역이 좁은 경우에 대응할 때의 연산부의 구성 및 동작에 대해 설명하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
100 : 왜곡 보상 장치
100A : 적응형 왜곡 보상부
100B : 적응형 등화기(적응형 이퀄라이저)
110 : 적응형 왜곡 보상 알고리즘 처리부
120 : 승산기
130 : 디지털 필터
150 : 필터 계수군 유지용 메모리
160 : 필터 제어부
170 : 연산부
200 : 전력 증폭기
330 : 송신 신호
340 : RF 출력 신호
350 : 피드백 신호

Claims (5)

  1. 참조 신호와 비선형 왜곡을 갖는 비선형 왜곡 회로로부터의 피드백 신호와의 오차가 작아지도록 적응 알고리즘에 의해 상기 비선형 왜곡 회로의 입력 신호를 제어하여 상기 비선형 왜곡을 보상하는 적응형 왜곡 보상부와,
    상기 적응형 왜곡 보상부와 상기 비선형 왜곡 회로 사이, 또는 상기 적응형 왜곡 보상부의 전단에 접속된 적응형 등화기를 갖고,
    상기 적응형 등화기는,
    설정되는 필터 계수군에 의해, 상기 입력 신호의 진폭 특성 및 위상 특성을 형성하는 디지털 필터와,
    상기 디지털 필터에 설정하는 필터 계수군을 미리 유지하는 메모리와,
    상기 입력 신호와 상기 비선형 왜곡 회로로부터의 피드백 신호에 기초하여, 상기 디지털 필터에 설정하는 필터 계수군의 상기 메모리로부터의 판독을 제어하는 제어부
    를 갖는 것을 특징으로 하는 왜곡 보상 장치.
  2. 제1항에 있어서,
    상기 입력 신호와 상기 비선형 왜곡 회로로부터의 피드백 신호와의 오차를 산출하는 연산부를 더 갖고,
    상기 제어부는, 상기 연산부에서 산출되는 상기 입력 신호와 상기 비선형 왜 곡 회로로부터의 피드백 신호와의 오차에 따라서 상기 메모리로부터 판독하고, 상기 디지털 필터에 설정하는 필터 계수군을 제어하는 제어부를 갖는 것을 특징으로 하는 왜곡 보상 장치.
  3. 제2항에 있어서,
    상기 연산부는, 상기 입력 신호와 상기 비선형 왜곡 회로로부터의 피드백 신호의 오차로서, 상기 입력 신호와 상기 비선형 왜곡 회로로부터의 피드백 신호의 각각의 전력차를 산출하는 것을 특징으로 하는 왜곡 보상 장치.
  4. 제2항에 있어서,
    상기 연산부는, 상기 입력 신호와 상기 비선형 왜곡 회로로부터의 피드백 신호의 오차로서, 상기 입력 신호와 상기 비선형 왜곡 회로로부터의 피드백 신호의 각각의 진폭차를 산출하는 것을 특징으로 하는 왜곡 보상 장치.
  5. 전력 증폭기와,
    상기 전력 증폭기의 입력측에 접속된 왜곡 보상 장치를 갖는 전력 증폭 장치로서,
    상기 왜곡 보상 장치는,
    송신 신호와 상기 전력 증폭기로부터의 피드백 신호와의 오차가 작아지도록 적응 알고리즘에 의해 상기 전력 증폭기의 입력 신호를 제어하여 상기 비선형 왜곡 을 보상하는 적응형 왜곡 보상부와,
    상기 적응형 왜곡 보상부와 상기 비선형 왜곡 회로 사이, 또는 상기 적응형 왜곡 보상부의 전단에 접속된 적응형 등화기를 갖고,
    상기 적응형 등화기는,
    설정되는 필터 계수군에 의해, 상기 입력 신호의 진폭 특성 및 위상 특성을 형성하는 디지털 필터와,
    상기 디지털 필터에 설정하는 필터 계수군을 미리 유지하는 메모리와,
    상기 입력 신호와 상기 전력 증폭기로부터의 피드백 신호에 기초하여, 상기 디지털 필터에 설정하는 필터 계수군의 상기 메모리로부터의 판독을 제어하는 제어부를 갖는 것을 특징으로 하는 전력 증폭 장치.
KR1020090000256A 2008-01-28 2009-01-05 왜곡 보상 장치 및 이를 구비한 전력 증폭 장치 KR101085289B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-015897 2008-01-28
JP2008015897A JP5157479B2 (ja) 2008-01-28 2008-01-28 歪補償装置及びこれを備えた電力増幅装置

Publications (2)

Publication Number Publication Date
KR20090082854A true KR20090082854A (ko) 2009-07-31
KR101085289B1 KR101085289B1 (ko) 2011-11-22

Family

ID=40317059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090000256A KR101085289B1 (ko) 2008-01-28 2009-01-05 왜곡 보상 장치 및 이를 구비한 전력 증폭 장치

Country Status (6)

Country Link
US (1) US7860185B2 (ko)
EP (1) EP2083516B1 (ko)
JP (1) JP5157479B2 (ko)
KR (1) KR101085289B1 (ko)
CN (1) CN101499781B (ko)
DE (1) DE602008002992D1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8018278B2 (en) 2009-09-17 2011-09-13 Electronics And Telecommunications Research Institute Pre-distortion apparatus of power amplifier and method thereof
US8311493B2 (en) 2010-03-12 2012-11-13 Fujitsu Limited Radio apparatus, distortion correction device, and distortion correction method
KR20190076172A (ko) * 2017-12-22 2019-07-02 삼성전자주식회사 무선 신호를 송수신하기 위한 전자 장치 및 그 전자 장치를 제어하는 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200534068A (en) * 2004-04-07 2005-10-16 Macronix Int Co Ltd Close loop control system and method thereof
US8073074B2 (en) * 2007-08-22 2011-12-06 Texas Instruments Incorporated System and method for power control in a wireless transmitter
KR101074454B1 (ko) * 2009-08-18 2011-10-18 연세대학교 산학협력단 적응형 등화 장치 및 등화 방법
WO2011069275A1 (en) * 2009-12-09 2011-06-16 Telefonaktiebolaget L M Ericsson (Publ) A method and device for compensating frequency response of a filter unit in remote radio unit in real time
US9134783B2 (en) * 2010-03-24 2015-09-15 Hewlett-Packard Development Company, L.P. Power capping feedback normalization
EP2613452B1 (en) * 2010-09-01 2022-12-28 Nec Corporation Digital filter device, digital filtering method, and control program for digital filter device
US8615054B2 (en) * 2010-09-24 2013-12-24 Intel Corporation Close-loop power amplifier pre-distortion correction
CN102480450B (zh) * 2010-11-30 2014-12-10 富士通株式会社 预失真器控制装置和方法、功率控制状态检测方法
WO2011131155A2 (zh) * 2011-06-09 2011-10-27 华为技术有限公司 功率频率补偿方法及设备
US8995936B2 (en) * 2011-11-14 2015-03-31 Ethertronics, Inc. Communication system with band, mode, impedance and linearization self-adjustment
US9819318B2 (en) * 2011-12-21 2017-11-14 Telefonaktiebolaget L M Ericsson (Publ) Architecture of a low bandwidth predistortion system for non-linear RF components
TWI489770B (zh) 2012-06-18 2015-06-21 Via Tech Inc 去除差分信號雜訊的電路和方法以及接收差分信號的晶片
CN102868385B (zh) * 2012-09-25 2015-07-08 北京东方联星科技有限公司 一种可配置系数的数字滤波器和实现方法
CN104104633B (zh) * 2013-04-15 2017-08-04 富士通株式会社 非线性补偿装置及其方法、发射机和通信系统
JP6123497B2 (ja) * 2013-06-03 2017-05-10 住友電気工業株式会社 歪補償装置および無線通信装置
JP2019201347A (ja) 2018-05-17 2019-11-21 富士通株式会社 歪み補償装置及び歪み補償方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299652A (ja) 1999-04-15 2000-10-24 Matsushita Electric Ind Co Ltd 送信装置
US20030058959A1 (en) 2001-09-25 2003-03-27 Caly Networks. Combined digital adaptive pre-distorter and pre-equalizer system for modems in link hopping radio networks
DE10155179B4 (de) 2001-11-12 2006-11-23 Andrew Wireless Systems Gmbh Digitaler Repeater mit Bandpassfilterung, adaptiver Vorentzerrung und Unterdrückung der Eigenschwingung
JP3707549B2 (ja) * 2002-03-22 2005-10-19 日本電気株式会社 送信装置
JP4015455B2 (ja) * 2002-03-29 2007-11-28 富士通株式会社 歪補償装置
JP4071526B2 (ja) * 2002-04-10 2008-04-02 松下電器産業株式会社 非線形歪補償装置および送信装置
JP3502087B2 (ja) * 2002-05-14 2004-03-02 松下電器産業株式会社 ハイブリッド歪補償方法およびハイブリッド歪補償装置
JP4048534B2 (ja) 2002-10-02 2008-02-20 富士通株式会社 多面イコライザフィルタ付き歪補償装置
US6765440B2 (en) 2002-12-18 2004-07-20 Andrew Corporation Model-based feed-forward linearization of amplifiers
US7035601B2 (en) * 2003-02-27 2006-04-25 Nokia Corporation Data transmission method, base station and transmitter for compensating for non-linearities in a transmission chain
JP4374963B2 (ja) * 2003-09-26 2009-12-02 三菱電機株式会社 適応型プリディストータ
KR100518456B1 (ko) * 2003-10-10 2005-09-30 학교법인 포항공과대학교 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치및 방법
JP2005175894A (ja) * 2003-12-11 2005-06-30 Hitachi Kokusai Electric Inc 歪補償増幅装置
JP4492246B2 (ja) * 2004-08-02 2010-06-30 富士通株式会社 歪み補償装置
US7514996B2 (en) * 2004-09-21 2009-04-07 Hitachi Kokusai Electric Inc. Distortion compensation amplifying apparatus
JP4555702B2 (ja) * 2005-02-21 2010-10-06 富士通株式会社 歪補償装置
JP2006261952A (ja) * 2005-03-16 2006-09-28 Matsushita Electric Ind Co Ltd 歪補償装置および歪補償係数更新方法
JP4755518B2 (ja) * 2006-03-30 2011-08-24 日本無線株式会社 増幅器のデジタル前置歪補償回路
JP5034319B2 (ja) * 2006-05-26 2012-09-26 富士通株式会社 歪補償装置及び歪補償方法
JP5002204B2 (ja) 2006-07-07 2012-08-15 ミサワホーム株式会社 住宅揺れ仮想表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8018278B2 (en) 2009-09-17 2011-09-13 Electronics And Telecommunications Research Institute Pre-distortion apparatus of power amplifier and method thereof
US8311493B2 (en) 2010-03-12 2012-11-13 Fujitsu Limited Radio apparatus, distortion correction device, and distortion correction method
KR20190076172A (ko) * 2017-12-22 2019-07-02 삼성전자주식회사 무선 신호를 송수신하기 위한 전자 장치 및 그 전자 장치를 제어하는 방법

Also Published As

Publication number Publication date
CN101499781B (zh) 2011-08-31
KR101085289B1 (ko) 2011-11-22
JP5157479B2 (ja) 2013-03-06
US7860185B2 (en) 2010-12-28
JP2009177668A (ja) 2009-08-06
US20090190647A1 (en) 2009-07-30
DE602008002992D1 (de) 2010-11-25
EP2083516B1 (en) 2010-10-13
EP2083516A1 (en) 2009-07-29
CN101499781A (zh) 2009-08-05

Similar Documents

Publication Publication Date Title
KR101085289B1 (ko) 왜곡 보상 장치 및 이를 구비한 전력 증폭 장치
EP2202879B1 (en) A predistortion apparatus and predistortion method
CA2555988C (en) Digital predistortion system and method for linearizing an rf power amplifier with nonlinear gain characteristics and memory effects
KR20210012002A (ko) 레벨 추적에 의한 선형화
EP1560329A1 (en) Digital predistorter using power series model
JP2003332923A (ja) 歪み補償機能を有する無線機
KR20100126221A (ko) 멱급수형 디지털 프리디스토터 및 그 제어 방법
US7190221B2 (en) Method and apparatus for maintaining constant linearity for a power amplifier over varying load conditions
US7405680B2 (en) Distortion compensator
JP2016032127A (ja) 無線通信システム、歪補償装置、及び歪補償方法
KR100417542B1 (ko) 적응적인 이득 및 위상 조절 제어 시스템 및 방법
KR20120123288A (ko) 증폭 장치 및 신호 처리 장치
US10476536B1 (en) Distortion compensation device and distortion compensation method
KR101129143B1 (ko) 왜곡 보상 장치 및 방법
JP5126364B2 (ja) 送信装置および調整値測定方法
EP1381155A2 (en) A power amplifier distortion compensation apparatus and method thereof
JP5299958B2 (ja) プリディストータ
US20070159245A1 (en) Apparatus for calibrating non-linearity of radio frequency power amplifier
US5898337A (en) Output signal level control circuit using different detecting sections in different output signal levels
US8731104B2 (en) Apparatus and method for compensating for clipping power losses
US20230142029A1 (en) Wireless communication apparatus and distortion compensation method
US11196537B2 (en) Wireless communication apparatus and coefficient update method
JPWO2014141333A1 (ja) 通信装置及びその歪み抑制方法
JP2010258578A (ja) 歪み補償装置
JP6179148B2 (ja) 歪み補償回路および歪み補償方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee