KR20090082344A - 반도체 봉지용 에폭시 수지 조성물 및 반도체 장치 - Google Patents

반도체 봉지용 에폭시 수지 조성물 및 반도체 장치 Download PDF

Info

Publication number
KR20090082344A
KR20090082344A KR1020097004512A KR20097004512A KR20090082344A KR 20090082344 A KR20090082344 A KR 20090082344A KR 1020097004512 A KR1020097004512 A KR 1020097004512A KR 20097004512 A KR20097004512 A KR 20097004512A KR 20090082344 A KR20090082344 A KR 20090082344A
Authority
KR
South Korea
Prior art keywords
epoxy resin
component
resin composition
semiconductor
weight
Prior art date
Application number
KR1020097004512A
Other languages
English (en)
Other versions
KR101445888B1 (ko
Inventor
다카히로 고타니
요시노리 니시타니
다이스케 오카
Original Assignee
스미토모 베이클리트 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 베이클리트 컴퍼니 리미티드 filed Critical 스미토모 베이클리트 컴퍼니 리미티드
Publication of KR20090082344A publication Critical patent/KR20090082344A/ko
Application granted granted Critical
Publication of KR101445888B1 publication Critical patent/KR101445888B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/20—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the epoxy compounds used
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/62—Alcohols or phenols
    • C08G59/621—Phenols
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/68—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the catalysts used
    • C08G59/688—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the catalysts used containing phosphorus
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/34—Silicon-containing compounds
    • C08K3/36—Silica
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Epoxy Resins (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

특정의 3 종류의 에폭시 수지 (a1)~(a3)를 함유하는 에폭시 수지 (A)를 포함하는 반도체 봉지용 에폭시 수지 조성물로서, 상기 수지 조성물에 있어서, EMMI-1-66 법에 따른 스파이럴 플로우가 80cm 이상, 그 경화물의 유리 전이 온도가 150℃ 이상, 상기 경화물의 유리 전이 온도 이하에서의 선팽창 계수가 5ppm/℃ 이상, 10ppm/℃ 이하인 것을 특징으로 하는 반도체 봉지용 에폭시 수지 조성물을 제공한다.

Description

반도체 봉지용 에폭시 수지 조성물 및 반도체 장치{EPOXY RESIN COMPOSITION FOR SEMICONDUCTOR ENCAPSULATION AND SEMICONDUCTOR DEVICE}
본 발명은 반도체 봉지용 에폭시 수지 조성물 및 반도체 장치에 관한 것이다.
근래의 전자기기의 소형화, 경량화, 고기능화는 사용되는 반도체 소자(이하, 「소자」, 「칩」이라고도 한다)의 고집적화를 가속시키고 있다. 그에 호응하여, 반도체 장치(이하, 「반도체 패키지」또는 「패키지」라고도 한다)는 종래 구조의 패키지에 대해 에리어 표면 실장형 반도체 패키지의 수요량이 증가하고 있다.
에리어 표면 실장형 반도체 패키지는 종래의 쿼드ㆍ플랫ㆍ패키지(이하, 「QFP」라고도 한다), 스몰ㆍ아웃라인ㆍ패키지(이하, 「SOP」라고도 한다)로 대표되는 표면 실장 패키지로는 다핀화(high pin count)ㆍ고속화에 대한 요구에 대해서 한계에 가까워지고 있는 것에 호응하여 개발된 것이다. 그 대표예로는 볼ㆍ그리드ㆍ어레이(이하, 「BGA」라고도 한다), 혹은 더욱 소형화를 추구한 칩ㆍ사이즈ㆍ패키지(이하, 「CSP」라고도 한다)를 들 수 있다. 에리어 표면 실장형 반도체 패키지의 구조로는 비스말레이미드ㆍ트리아진 수지 (이하, 「BT 수지」라고도 한다)/구리박 회로 기판으로 대표되는 경질 회로 기판, 혹은 폴리이미드 수지 필름/구리박 회로 기판으로 대표되는 플렉서블 회로 기판의 한쪽면상에 반도체 소자를 탑재하고, 그 소자 탑재면, 즉 기판의 한쪽면만이 반도체 봉지용 수지 조성물(이하, 「봉지재」, 「봉지 수지」라고도 한다) 등으로 성형ㆍ봉지되어 있다. 또 기판의 소자 탑재면의 반대면에는 땜납 볼과 같은 돌기 전극을 격자모양으로 병렬해 형성하여, 패키지를 표면 실장하는 마더보드와의 접합을 실시하는 특징을 가지고 있다. 또한, 소자를 탑재하는 기판으로는 상기 유기 회로 기판 이외에도 리드 프레임 등의 금속 기판을 이용하는 구조도 고안되고 있다.
일반적으로 이들 에리어 표면 실장형 반도체 패키지의 구조는 기판의 소자 탑재면만을 수지 조성물로 봉지하고, 땜납 볼 형성면측은 봉지하지 않는다고 하는 한쪽면 봉지의 형태가 된다. 극히 드물게, 소자를 탑재하는 기판으로서 리드 프레임 등의 금속 기판을 이용하는 경우 등에서는 땜납 볼 형성면에도 수십 ㎛ 정도의 봉지 수지층이 존재하기도 하지만, 소자 탑재면에서는 수백 ㎛로부터 수 mm 정도의 봉지 수지층이 형성되기 때문에, 실질적으로 한쪽면 봉지가 되고 있다. 따라서, 유기 기판이나 금속 기판과 수지 조성물의 경화물 사이에서의 열팽창ㆍ열수축의 부정합, 혹은 수지 조성물의 성형ㆍ경화시의 경화 수축에 의한 영향에 의해, 에리어 표면 실장형 반도체 패키지에서는 성형 직후부터 휨(warp)이 발생하기 쉽다. 또, 에리어 표면 실장형 반도체 패키지는 성형 후에 후경화를 실시하는 것이 일반적이지만, 후경화시의 재가열에 의해서 더욱 휨량이 증대하는 경우도 있기 때문에, 반송 장치에 의한 패키지의 반송을 방해하는 문제가 생길 가능성이 있다.
에리어 표면 실장형 반도체 패키지의 봉지 성형 후의 제조 프로세스는 순서 대로, a) 땜납 볼 첨부 공정, b) 건조 공정, c) 마더보드 실장 공정으로 대별된다. a) 공정에 있어서는 땜납 전극을 형성시키기 위해, 땜납 리플로우 온도까지 패키지가 가열된다. b) 공정에서는 예를 들면 100℃ 이상, 150℃ 이하의 조건에서 수시간 처리한다. 또한, c) 공정에서는 a) 공정과 같은 처리가 실시된다. 일반적으로 에리어 표면 실장형 반도체 패키지에서는 봉지 성형 직후에 있어서, 봉지재 경화물과 기판의 선팽창 계수의 차이, 봉지재의 경화 수축 등에 의해, 봉지 성형한 면(이하, 「봉지면」이라고도 한다)을 위로 하여 오목한 형태로 휘어진다(상온시). 그 후 a), b)의 공정에 의해 이 패키지는 봉지면을 위로 하여 오목하게 되는 방향이 완화되도록 변화한다(상온시). 이것은 봉지재 경화물과 기판의 선팽창 계수의 차이 또는 봉지재의 응력 완화 등의 효과에 의한다. 또한 c) 공정에 있어서, 이 패키지가 땜납 리플로우 온도(땜납 융점 온도)에 노출되면, 이 패키지는 크게 볼록한 방향으로 휘어진다. 이 휨이 생기면, 표면 실장 공정의 땜납 리플로우시에 패키지 중앙이 뜨거나 외주부의 땜납의 브릿징(bridging)이 일어나거나 하는 경우가 있다. 이것에 의해, 땜납 볼의 마더보드에 대한 실장에 있어서, 접속 불량이 생기거나 접속했을 경우도 땜납 접합부에 국소적으로 강한 응력이 잔존하여 그 후의 온도 사이클 시험 등에 있어서 접속 불량을 일으키거나 할 우려가 있었다. 이러한 문제는 기판의 두께가 얇은 경우, 땜납 볼 지름이 작아지는 경우 등에 있어서 특히 염려되는 문제였다.
이러한 문제점을 해결하기 위해서, 봉지 수지의 개량 검토가 다양하게 이루어지고 있다. 예를 들면, 1) 경화물의 유리 전이 온도(이하, 「Tg」라고도 한다) 를 올리고, 2) 선팽창 계수를 제어하는 등이 있다. 구체적인 예로는 트리페놀메탄형 에폭시 수지와 트리페놀메탄형 페놀 수지의 조합에 의해, 수지 경화물의 Tg를 높게 하여 수지 조성물의 성형시에서의 경화 수축을 작게 하는 수법이 제안되고 있다(예를 들면, 특허 문헌 1 참조). 또 용융 점도가 낮은 수지를 이용하여 무기충전제의 배합량을 높임으로써 수지 경화물의 Tg 이하의 선팽창 계수 α1을 기판에 맞추는 수법이 제안되고 있다(예를 들면, 특허 문헌 2 참조). 또한, 나프탈렌환 골격을 가지는 수지를 사용함으로써, 선팽창 계수를 저하시키는 방법이 제안되고 있다(예를 들면, 특허 문헌 3, 4, 5, 6 참조).
이러한 대책은 어느 정도의 효과를 얻을 수 있지만, 박형 기판, 땜납 볼 지름이 작은 패키지 등에 대해서는 아직 충분하지 않고, 유동성 등의 성형성에 관해서도 개량의 여지가 있었다.
특허 문헌 1: 일본 특개평 11-147940호 공보
특허 문헌 2: 일본 특개평 11-1541호 공보
특허 문헌 3: 일본 특개평 8-127636호 공보
특허 문헌 4: 일본 특개 2001-233936호 공보
특허 문헌 5: 일본 특개평 4-217675호 공보
특허 문헌 6: 일본 특개평 6-239970호 공보
본 발명은 유동성, 저응력성이 뛰어나고, 특히 에리어 표면 실장형 반도체 장치의 제조에서의 봉지 성형으로부터 표면 실장에 걸친 각 공정 후에서의 상온에서의 휨 변동량과 표면 실장시의 고온하에서의 휨량이 모두 작은 반도체 봉지용 에폭시 수지 조성물 및 그것을 이용한 반도체 장치를 제공하는 것이다.
본 발명의 일실시 형태에 의하면,
융점이 50℃ 이상, 150℃ 이하인 결정성 에폭시 수지 (a1)와, 하기 일반식 (1)로 표시되는 에폭시 수지 (a2)와, 하기 일반식 (2)로 표시되는 에폭시 수지 및 하기 일반식 (3)으로 표시되는 에폭시 수지로부터 선택되는 적어도 하나의 에폭시 수지 (a3)를 포함하는 에폭시 수지 (A)(단, 상기 (a1) 성분은 상기 (a2) 성분, 상기 (a3) 성분과는 다르다)를 포함하고,
수지 조성물의 EMMI-1-66 법에 따른 스파이럴 플로우가 80cm 이상이며,
수지 조성물의 경화물의 유리 전이 온도가 150℃ 이상이고,
수지 조성물의 경화물의 유리 전이 온도 이하에서의 선팽창 계수가 5ppm/℃ 이상, 10ppm/℃ 이하인 것을 특징으로 하는 반도체 봉지용 에폭시 수지 조성물이 제공된다.
Figure 112009013075919-PCT00001
(단, 상기 일반식 (1)에 있어서, R1은 탄소수 1~4의 탄화수소기이며, 서로 같아도 달라도 된다. R2는 수소 또는 탄소수 1~4의 탄화수소기이며, 서로 같아도 달라도 된다. n은 0~6의 정수이다)
Figure 112009013075919-PCT00002
(단, 상기 일반식 (2)에 있어서, R1은 탄소수 1~4의 탄화수소기이며, 서로 같아도 달라도 된다. R2는 수소 또는 탄소수 1~4의 탄화수소기이며, 서로 같아도 달라도 된다. m은 0~5의 정수, n은 0~6의 정수이다)
Figure 112009013075919-PCT00003
(단, 상기 일반식 (3)에 있어서, R1은 탄소수 1~4의 탄화수소기이며, 서로 같아도 달라도 된다. R2는 수소 또는 탄소수 1~4의 탄화수소기이며, 서로 같아도 달라도 된다. m은 0~5의 정수이다)
일실시 형태에 의하면, 상기 결정성 에폭시 수지 (a1)는 비페닐형 에폭시 수지, 비스페놀형 에폭시 수지, 스틸벤형 에폭시 수지, 디히드록시벤젠형 에폭시 수지 및 나프탈렌형 에폭시 수지로부터 선택되는 적어도 하나의 결정성 에폭시 수지이다.
일실시 형태에 의하면, (a1) 성분, (a2) 성분, (a3) 성분의 합계량에 대한 배합 비율로, 상기 (a1) 성분은 60중량% 이상, 95중량% 이하이다.
일실시 형태에 의하면, 상기 (a1) 성분, (a2) 성분, (a3) 성분의 합계량에 대한 배합 비율로, 상기 (a1) 성분은 60중량% 이상, 95중량% 이하, (a2) 성분은 2.5중량% 이상, 20중량% 이하, (a3) 성분은 2.5중량% 이상, 20중량% 이하이다.
일실시 형태에 의하면, 상기 에폭시 수지 조성물은 페놀 수지계 경화제(B)를 포함한다.
일실시 형태에 의하면, 상기 에폭시 수지 조성물은 무기충전제(C)를 포함한다.
일실시 형태에 의하면, 상기 에폭시 수지 조성물은 경화촉진제(D)를 포함한다.
일실시 형태에 의하면, 상기 에폭시 수지 조성물의 EMMI-1-66 법에 따른 스파이럴 플로우는 120cm 이상이다.
본 발명의 다른 실시 형태에 의하면, 상기 반도체 봉지용 에폭시 수지 조성물을 이용하여 반도체 소자를 봉지해서 이루어지는 반도체 장치가 제공된다.
본 발명의 또 다른 실시 형태에 의하면, 상기 반도체 봉지용 에폭시 수지 조성물이, 기판의 한쪽면에 반도체 소자가 탑재되고, 상기 반도체 소자가 탑재된 기판면측의 실질적으로 한쪽면만이 반도체 봉지용 에폭시 수지 조성물을 이용하여 봉지되어 이루어지는 에리어 표면 실장형 반도체 장치의 봉지에 이용되는 반도체 봉지용 에폭시 수지 조성물이 제공된다.
본 발명의 또 다른 실시 형태에 의하면, 기판의 한쪽면에 반도체 소자가 탑재되고, 상기 반도체 소자가 탑재된 기판면측의 실질적으로 한쪽면만이 상기 에리어 표면 실장 형태 반도체 봉지용 에폭시 수지 조성물을 이용하여 봉지되어 이루어지는 것을 특징으로 하는 에리어 표면 실장형 반도체 장치가 제공된다.
발명을 실시하기 위한 바람직한 형태
융점이 50℃ 이상, 150℃ 이하인 결정성 에폭시 수지 (a1)와, 하기 일반식 (1)로 표시되는 에폭시 수지 (a2)와, 하기 일반식 (2)로 표시되는 에폭시 수지 및 하기 일반식 (3)으로 표시되는 에폭시 수지로부터 선택되는 적어도 하나의 에폭시 수지 (a3)를 포함하는 에폭시 수지 (A)(단, 상기 (a1) 성분은 상기 (a2) 성분, 상기 (a3) 성분과는 다르다)를 포함하고, 수지 조성물의 EMMI-1-66 법에 따른 스파이럴 플로우가 80cm 이상이며, 수지 조성물의 경화물의 유리 전이 온도가 150℃ 이상이고, 수지 조성물의 경화물의 유리 전이 온도 이하에서의 선팽창 계수가 5ppm/℃ 이상, 10ppm/℃ 이하인 것으로 함으로써 유동성, 저응력성이 뛰어나며, 특히 각 처리 공정에서의 휨 변동이 적은 에리어 표면 실장형 반도체 패키지를 얻을 수 있는 반도체 봉지용의 에폭시 수지 조성물을 얻을 수 있는 것이다.
이하, 각 성분에 대해 상세하게 설명한다.
본 발명에서는 에폭시 수지 (A)로서 융점이 50℃ 이상, 150℃ 이하인 결정성 에폭시 수지 (a1)와, 하기 일반식 (1)로 표시되는 에폭시 수지 (a2)와, 하기 일반식 (2)로 표시되는 에폭시 수지 및 하기 일반식 (3)으로 표시되는 에폭시 수지로부터 선택되는 적어도 하나의 에폭시 수지 (a3)를 포함하는(단, 상기 (a1) 성분은 상기 (a2) 성분, 상기 (a3) 성분과는 다르다) 것이 바람직하다. (a1) 성분, (a2) 성분, (a3) 성분의 배합 비율에 대해서는 특별히 한정하는 것은 아니지만, (a1) 성분, (a2) 성분, (a3) 성분의 합계량에 대해서, (a1) 성분이 60중량% 이상, 95중량% 이하, (a2) 성분이 2.5중량% 이상, 20중량% 이하, (a3) 성분이 2.5중량% 이상, 20중량% 이하인 것이 바람직하다. 각 성분의 배합 비율이 상기 범위내에 있으면, 유동성, 저응력성이 뛰어나며 특히 에리어 표면 실장형 반도체 패키지의 제조에서의 봉지 성형으로부터 표면 실장에 걸친 각 공정 후에서의 상온에서의 휨 변동량과 표면 실장시의 고온하에서의 휨량이 모두 적은 수지 조성물을 얻는데 매우 적합하다.
상기 (a1) 성분과 (a3) 성분을 병용하는 점에 대해서는 일본 특개평6-239970호 공보에 개시되어 있지만, 이 경우에는 상기 (a2) 성분이 없기 때문에, 충분한 유동성을 확보하기 위해서 (a1) 성분의 배합 비율을 늘리면, 수지 경화물의 Tg가 저하해 버려, 양호한 저응력성, 특히 양호한 휨 변동의 저감 효과를 얻을 수 없다. 반대로, 충분한 저응력성, 특히 충분한 휨 변동의 저감 효과를 얻기 위해서 (a3) 성분의 배합 비율을 늘리면, 봉지 성형시의 유동성이 저하하여, 미충전이나 금선 흐름(gold wire sweep) 등의 문제를 일으키게 된다.
또, 상기 (a2) 성분과 (a3) 성분을 병용하는 점에 대해서는 일본 특개평 4-217675호 공보에 개시되고 있지만, 이 경우에는 상기 (a1) 성분이 없기 때문에 유동성이 저하하며, 특히 봉지되는 공극이 좁은 경우가 많은 에리어 표면 실장형 반도체 패키지에 대해서는 충분한 유동성을 얻을 수 없다. 또, 상기 (a2) 성분과 (a3) 성분에 더하여, 상기 (a1) 성분 중, 열시 탄성률(elasticity at high temperature)을 저하하는 효과를 가지는 비페닐형 에폭시 수지, 비스페놀형 에폭시 수지, 스틸벤형 에폭시 수지, 디히드록시벤젠형 에폭시 수지를 병용했을 경우와 비교하면, 상기 (a2) 성분과 (a3) 성분만의 경우에는 열시 탄성률이 매우 높아져서 표면 실장시의 고온하에서의 휨량이 커진다. 이 때문에 이러한 반도체 장치를 실장하는 회로 기판상에 땜납 접합을 실시하는 경우에 반도체 장치의 휨이 발생하여 다수의 땜납 볼이 평탄하게 되지 않고, 반도체 장치를 실장하는 회로 기판으로부터 들뜨게 되어, 전기적 접합의 신뢰성이 저하하는 문제가 일어난다.
본 발명에서 이용되는 융점이 50℃ 이상, 150℃ 이하인 결정성 에폭시 수지 (a1)는 봉지 수지의 유동성을 향상시키는 작용을 나타낸다. (a1) 성분의 배합 비율에 대해서는 (a1) 성분, (a2) 성분, (a3) 성분의 합계량에 대해서 60중량% 이상, 95중량% 이하인 것이 바람직하다. (a1) 성분의 배합 비율이 상기 범위내에 있으면 충분한 유동성을 얻을 수 있으며, 특히 봉지되는 공극이 좁은 경우가 많은 에리어 표면 실장형 반도체 패키지에 대해서도 충분한 유동성을 확보할 수 있다.
본 발명에서 이용되는 에폭시 수지 (a1)로는 (a2) 성분과 (a3) 성분을 포함하지 않는 융점이 50℃ 이상, 150℃ 이하인 결정성 에폭시 수지의 에폭시 수지이다. 결정성 에폭시 수지란 실온(25℃)에서 결정 성상을 가지는 에폭시 수지이며, 그 최대의 특징은 실온에 있어서 고형 수지면서도, 용융시에는 액상 수지와 같은 수준의 저점도가 되는 것이다. 그 점도에 대해서는 특별히 한정하는 것은 아니지만, 예를 들면, ICI 용융 점도계에 의한 150℃에서의 용융 점도로, 0.01 푸아즈 이상, 0.50 푸아즈 이하의 범위의 것 등을 들 수 있다. 융점이 50℃ 이상, 150℃ 이하인 결정성 에폭시 수지의 예로는 비페닐형 에폭시 수지, 비스페놀형 에폭시 수지, 스틸벤형 에폭시 수지, 디히드록시벤젠형 에폭시 수지, 나프탈렌형 에폭시 수지 등을 들 수 있다. 이들 중에서는 비페닐형 에폭시 수지, 비스페놀형 에폭시 수지가 유동성의 관점에서 바람직하다.
비페닐형 에폭시 수지로는 예를 들면, 4,4＇-디히드록시비페닐, 4,4＇-디히드록시-3,3',5,5＇-테트라메틸비페닐, 4,4＇-디히드록시-3,3＇-디터셔리부틸-6,6＇-디메틸비페닐, 2,2＇-디히드록시-3,3＇-디터셔리부틸-6,6＇-디메틸비페닐, 4,4＇-디히드록시-3,3＇-디터셔리부틸-5,5＇-디메틸비페닐, 4,4＇-디히드록시-3,3',5,5＇-테트라터셔리부틸비페닐 등(치환 위치가 다른 이성체를 포함한다)의 글리시딜 에테르화물을 들 수 있다. 특히, 유동성(저점도)의 관점에서는 4,4＇-비스(2,3-에폭시프로폭시)-3,3',5,5＇-테트라메틸비페닐이 바람직하다.
비스페놀형 에폭시 수지로는 예를 들면, 4,4＇-메틸렌비스(2-메틸페놀), 4,4＇-메틸렌비스(2,6-디메틸페놀), 4,4＇-메틸렌비스(2,3,6-트리메틸페놀), 4,4＇-에틸리덴비스(2,6-디메틸페놀), 4,4＇-(1-메틸에틸리덴)비스(2-메틸페놀), 4,4＇-(1-메틸에틸리덴)비스(2,6-디메틸페놀), 4,4＇-(1-메틸에틸리덴)비스[2-(1-메틸에틸)페놀], 4,4＇-비스(2,3-히드록시프로필옥시)-2,2＇-디메틸-5,5＇-디터셔리부틸디페닐술피드, 4,4＇-디히드록시디페닐술폰, 비스[4-(히드록시에톡시)페닐]술폰 등의 글리시딜 에테르화물을 들 수 있다. 특히, 유동성(저점도)의 관점에서는 2,2＇-비스[4-(2,3-에폭시프로폭시페닐)]프로판, 비스[4-(2,3-에폭시프로폭시페닐)]메탄이 바람직하다.
스틸벤형 에폭시 수지로는 예를 들면, 3-터셔리부틸-2,4＇-디히드록시-3',5',6-트리메틸스틸벤, 3-터셔리부틸-4,4＇-디히드록시-3',5',6-트리메틸스틸벤, 3-터셔리부틸-4,4＇-디히드록시-3',5,5＇-트리메틸스틸벤, 4,4＇-디히드록시-3,3',5,5＇-테트라메틸스틸벤, 4,4＇-디히드록시-3,3＇-디터셔리부틸-6,6＇-디메틸스틸벤, 2,2＇-디히드록시-3,3＇-디터셔리부틸-6,6＇-디메틸스틸벤, 2,4＇-디히드록시-3,3＇-디터셔리부틸-6,6＇-디메틸스틸벤, 2,2＇-디히드록시-3,3',5,5＇-테트라메틸스틸벤, 4,4＇-디히드록시-3,3＇-디터셔리부틸-5,5＇-디메틸스틸벤 등(치환 위치가 다른 이성체를 포함한다)의 글리시딜 에테르화물을 들 수 있다.
디히드록시벤젠형 에폭시 수지로는 예를 들면, 2,5-디(n-부틸)히드로퀴논, 2,5-디(터셔리부틸)히드로퀴논, 2,5-디펜틸히드로퀴논, 2,5-디헥실히드로퀴논, 2,5-디헵틸히드로퀴논, 2,5-디옥틸히드로퀴논, 2,5-디노닐히드로퀴논, 2,5-디데실히드로퀴논 등의 글리시딜 에테르화물을 들 수 있다.
나프탈렌형 에폭시 수지로는 예를 들면, 1,6-디히드록시나프탈렌 등의 글리시딜 에테르화물을 들 수 있다.
이러한 화합물은 1 종류를 단독으로 이용해도 2 종류 이상을 병용해도 된다.
본 발명에 있어서, 하기 일반식 (1)로 표시되는 에폭시 수지 (a2)는 봉지 수지의 유동성과 저응력성, 특히 에리어 표면 실장형 반도체 패키지의 휨 특성을 양립시키기 위해서 불가결한 성분이다. (a2) 성분의 배합 비율에 대해서는 (a1) 성분, (a2) 성분, (a3) 성분의 합계량에 대해서 2.5중량% 이상 20중량% 이하인 것이 바람직하다. (a2) 성분의 배합 비율이 상기 범위내에 있으면, 봉지 수지의 유동성과 저응력성, 특히 에리어 표면 실장형 반도체 패키지의 휨 특성을 바람직한 밸런스로 할 수 있다. 하기 일반식 (1)로 표시되는 에폭시 수지 (a2)는 결정성이 높은 수지이기 때문에, (a2) 성분의 배합 비율이 상기 범위를 넘으면, 반도체 봉지용 수지 조성물의 제조시에서의 용해성이 저하하기 때문에, 균일한 수지 조성물을 제작하는 것이 곤란해지는 경우가 있다.
Figure 112009013075919-PCT00004
(단, 상기 일반식 (1)에 있어서, R1은 탄소수 1~4의 탄화수소기이며, 서로 같아도 달라도 된다. R2는 수소 또는 탄소수 1~4의 탄화수소기이며, 서로 같아도 달라도 된다. n은 0~6의 정수이다)
본 발명에 있어서, 하기 일반식 (2)로 표시되는 에폭시 수지 및 하기 일반식 (3)으로 표시되는 에폭시 수지로부터 선택되는 적어도 하나의 에폭시 수지 (a3)는 저응력성, 특히 에리어 표면 실장형 반도체 패키지의 휨 변동을 저감시키는 작용을 나타낸다. (a3) 성분의 배합 비율에 대해서는 (a1) 성분, (a2) 성분, (a3) 성분의 합계량에 대해서, 2.5중량% 이상, 20중량% 이하인 것이 바람직하다. (a3) 성분의 배합 비율이 상기 범위내에 있으면, 저응력성이 뛰어난 에폭시 수지 조성물을 얻을 수 있다. 또, (a3) 성분의 배합 비율이 상기 범위내에 있으면, 수지 경화물의 유리 전이 온도가 높아져, 에리어 표면 실장형 반도체 패키지의 제조에서의 봉지 성형으로부터 표면 실장에 걸친 각 공정 후에서의 상온에서의 휨 변동량과 표면 실장시의 고온하에서의 휨량이 모두 적은 수지 조성물을 얻을 수 있다.
Figure 112009013075919-PCT00005
(단, 상기 일반식 (2)에 있어서, R1은 탄소수 1~4의 탄화수소기이며, 서로 같아도 달라도 된다. R2는 수소 또는 탄소수 1~4의 탄화수소기이며, 서로 같아도 달라도 된다. m은 0~5의 정수, n은 0~6의 정수이다)
Figure 112009013075919-PCT00006
(단, 상기 일반식 (3)에 있어서, R1은 탄소수 1~4의 탄화수소기이며, 서로 같아도 달라도 된다. R2는 수소 또는 탄소수 1~4의 탄화수소기이며, 서로 같아도 달라도 된다. m은 0~5의 정수이다)
또한, 상기 일반식 (1)로 표시되는 에폭시 수지와 상기 일반식 (2)로 표시되는 에폭시 수지 및 상기 일반식 (3)으로 표시되는 에폭시 수지는 예를 들면, β-나프톨, 2,7-디히드록시나프탈렌, 포름알데히드를 염기성 촉매 또는 산성 촉매 존재하에서, 30~100℃, 0.5~30시간 반응시킨 후, 글리시딜 에테르화함으로써 얻을 수 있다. β-나프톨과 2,7-디히드록시나프탈렌의 몰비를 바꿈으로써, 상기 일반식 (1)로 표시되는 에폭시 수지, 상기 일반식 (2)로 표시되는 에폭시 수지, 상기 일반식 (3)으로 표시되는 에폭시 수지의 비율을 조정할 수 있다.
본 발명에서는 상기 (a1) 성분, (a2) 성분, (a3) 성분을 병용하는 것의 효과를 해치지 않는 범위에서, 그 외의 에폭시 수지를 병용할 수도 있다. 병용할 수 있는 에폭시 수지로는 예를 들면, 노볼락형 에폭시 수지, 페닐렌 골격을 가지는 페놀 아랄킬형 에폭시 수지, 비페닐렌 골격을 가지는 페놀 아랄킬형 에폭시 수지, 나프톨형 에폭시 수지, 안트라센형 에폭시 수지, 알킬 변성 트리페놀메탄형 에폭시 수지, 트리아진핵 함유 에폭시 수지, 디시클로펜타디엔 변성 페놀형 에폭시 수지 등을 들 수 있지만 이들로 한정되지는 않는다. 이러한 에폭시 수지를 병용하는 경우에는 전체 에폭시 수지량에 대해서, 30중량% 이하인 것이 바람직하다. 이 이상이면 조성물의 봉지시의 점도가 상승하여 유동성에 지장을 초래하여 바람직하지 않다.
반도체 봉지용 에폭시 수지 조성물로서의 내습 신뢰성을 고려하면, 에폭시 수지 중에 포함되는 이온성 불순물인 Na 이온이나 Cl 이온이 매우 적은 쪽이 바람직하고, 경화성의 점에서 에폭시 수지의 에폭시 당량으로는 100~500g/eq가 바람직하다.
본 발명에서 이용할 수 있는 페놀 수지계 경화제(B)로는 일반적으로 봉지 재료에 이용되고 있는 것을 사용할 수 있다. 그 예로는 페놀 노볼락 수지, 크레졸 노볼락 수지, 디시클로펜타디엔 변성 페놀 수지, 테르펜 변성 페놀 수지, 페닐렌 골격을 가지는 페놀 아랄킬 수지, 비페닐렌 골격을 가지는 페놀 아랄킬 수지, 황 원자 함유 페놀 수지, 나프톨 노볼락 수지, 페닐렌 골격을 가지는 나프톨 아랄킬 수지, 비페닐렌 골격을 가지는 나프톨 아랄킬 수지 등을 들 수 있으며, 이것들은 1 종류를 단독으로 이용해도 2 종류 이상을 병용해도 지장이 없다.
본 발명에서 이용되는 전체 에폭시 수지와 전체 페놀 수지계 경화제의 배합 비율은 전체 에폭시 수지의 에폭시기 수(EP)와 전체 페놀 수지계 경화제의 페놀성 수산기 수(0H)의 비(EP/0H)가 0.6 이상, 1.5 이하인 것이 바람직하고, 0.8 이상, 1.3 이하인 것이 보다 바람직하다. 상기 당량비가 상기 범위내이면, 에폭시 수지 조성물의 경화성의 저하가 생길 가능성이 적다. 또, 상기 당량비가 상기 범위내이면, 에폭시 수지 조성물의 경화물에 있어서, 유리 전이 온도의 저하나 내습 신뢰성의 저하 등이 생길 가능성이 적다.
본 발명에서 이용할 수 있는 무기충전제(C)로는 일반적으로 봉지 재료로 이용되고 있는 용융 실리카, 구상 실리카, 결정 실리카, 알루미나, 질화 규소, 질화 알루미늄 등을 사용할 수 있다. 무기충전제(C)의 입자 지름으로는 금형에 대한 충전성을 고려하면, 0.01㎛ 이상, 150㎛ 이하인 것이 바람직하다. 또 무기충전제(C)의 함유량으로는 에폭시 수지 조성물 전체의 80중량% 이상, 92중량% 이하가 바람직하고, 84중량% 이상, 90중량% 이하가 보다 바람직하다. 무기충전제(C)의 배합량이 상기 범위내이면, 에폭시 수지 조성물의 경화물의 휨을 작게 하고, 흡수량을 줄일 수 있다. 또, 무기충전제(C)의 배합량이 상기 범위내이면, 강도가 저하하는 일 없이 양호한 내땜납성을 얻을 수 있다. 또, 무기충전제(C)의 배합량이 상기 범위내이면, 유동성이 손상되는 일 없이 양호한 성형성을 얻을 수 있다.
본 발명에서 이용할 수 있는 경화촉진제(D)로는 에폭시 수지의 에폭시기와 페놀 수지계 경화제의 페놀성 수산기의 경화 반응을 촉진시키는 것이면 되고, 일반적으로 봉지 재료에 이용되고 있는 것을 사용할 수 있다. 예를 들면, 트리부틸아민, 1,8-디아자비시클로(5,4,0)운데센-7 등의 아민계 화합물, 트리페닐포스핀, 테트라페닐포스포늄ㆍ테트라페닐보레이트염 등의 유기 인계 화합물, 2-메틸이미다졸 등의 이미다졸 화합물, 오늄염 등을 이용할 수 있다.
본 발명의 반도체 봉지용 에폭시 수지 조성물은 상기 성분 외에, 필요에 따라서, 브롬화 에폭시 수지나 삼산화 안티몬, 수산화 알루미늄, 수산화 마그네슘, 붕산아연, 몰리브덴산아연, 포스파젠 등의 난연제; 카르나우바 왁스 등의 천연 왁스, 폴리에틸렌 왁스 등의 합성 왁스, 스테아린산이나 스테아린산아연 등의 고급 지방산 및 그 금속염류 혹은 파라핀 등의 이형제; 에폭시실란, 메르캅토실란, 아미노실란, 알킬실란, 우레이도실란, 비닐실란 등의 실란 커플링제나, 티타네이트 커플링제, 알루미늄 커플링제, 알루미늄/지르코늄 커플링제 등의 커플링제; 카본블랙, 벵갈라 등의 착색제; 부타디엔 고무, 아크릴로니트릴 변성 부타디엔 고무, 실리콘 오일, 실리콘 고무 등의 저응력화 성분; 이온성 불순물 저감을 위한 무기 이온 교환체 등, 여러 가지의 첨가제를 적당히 배합해도 된다.
본 발명의 반도체 봉지용 에폭시 수지 조성물은 (A)~(D) 성분 및 그 외의 첨가제 등을 믹서 등으로 상온에서 균일하게 혼합한 것, 또한 그 후, 가열 롤, 니더, 또는 압출기 등의 혼련기로 용융 혼련하여, 냉각 후 분쇄한 것 등, 필요에 따라서 적당히 분산도나 유동성 등을 조정한 것을 이용할 수 있다.
본 발명의 반도체 봉지용 에폭시 수지 조성물은 EMMI-1-66 법에 따른 스파이럴 플로우가 80cm 이상인 것이 바람직하다. 스파이럴 플로우가 이 범위내이면, 일반 반도체 패키지의 봉지 성형에 있어서, 미충전이나 금선 흐름과 같은 문제의 발생을 억제할 수 있다. 또한, 본 발명의 반도체 봉지용 에폭시 수지 조성물은 EMMI-1-66 법에 따른 스파이럴 플로우가 120cm 이상인 것이 보다 바람직하다. 스파이럴 플로우가 이 범위내이면, 봉지되는 공극이 좁은 경우가 많은 에리어 표면 실장형 반도체 패키지의 봉지 성형에 있어서도, 미충전이나 금선 흐름과 같은 문제의 발생을 억제할 수 있다. 또, 본 발명의 반도체 봉지용 에폭시 수지 조성물은 그 경화물의 유리 전이 온도가 150℃ 이상이고, 경화물의 유리 전이 온도 이하에서의 선팽창 계수가 5ppm/℃ 이상, 10ppm/℃ 이하인 것이 필수이다. 전술의 (a1), (a2), (a3)의 3종의 에폭시 수지를 병용하고, 또한 경화물의 유리 전이 온도를 150℃ 이상으로, 경화물의 유리 전이 온도 이하에서의 선팽창 계수를 5ppm/℃ 이상, 10ppm/℃ 이하가 되도록 조정하면, 양호한 저응력성을 얻을 수 있고, 특히 에리어 표면 실장형 반도체 패키지의 제조에서의 봉지 성형으로부터 표면 실장에 걸친 각 공정 후의 상온에서의 휨 변동량과 표면 실장시의 고온하에서의 휨량을 모두 작게 할 수 있다.
수지 조성물의 EMMI-1-66 법에 따른 스파이럴 플로우를 80cm 이상으로 하고, 또한, 수지 조성물의 경화물의 유리 전이 온도를 150℃ 이상, 경화물의 유리 전이 온도 이하에서의 선팽창 계수를 5ppm/℃ 이상, 10ppm/℃ 이하로 하기 위한 방법으로는 필수 성분인 상기 (a1) 성분, (a2) 성분, (a3) 성분의 배합 비율 및 무기충전제(C)의 배합 비율 등을 조정하는 방법을 들 수 있다.
본 발명의 반도체 봉지용 에폭시 수지 조성물을 이용하여, 반도체 소자를 봉지하여, 반도체 장치를 제조하려면, 예를 들면, 상기 반도체 소자를 탑재한 리드 프레임, 회로 기판 등을 금형 캐비티 내에 설치한 후, 상기 반도체 봉지용 에폭시 수지 조성물을 트랜스퍼 몰드, 컴프레션 몰드, 인젝션 몰드 등의 성형 방법으로 성형 경화하면 된다.
본 발명에서 봉지를 실시하는 반도체 소자로는 특별히 한정되는 것이 아니고, 예를 들면, 집적회로, 대규모 집적회로, 트랜지스터, 사이리스터, 다이오드, 고체 촬상 소자 등을 들 수 있다.
본 발명의 반도체 장치의 형태로는 특별히 한정되지 않지만, 예를 들면, 듀얼ㆍ인 라인ㆍ패키지(DIP), 플라스틱ㆍ리드 부착 칩ㆍ캐리어(PLCC), 쿼드ㆍ플랫ㆍ패키지(QFP), 스몰ㆍ아웃라인ㆍ패키지(SOP), 스몰ㆍ아웃라인ㆍJ 리드ㆍ패키지(SOJ), 박형 스몰ㆍ아웃라인ㆍ패키지(TSOP), 박형 쿼드ㆍ플랫ㆍ패키지(TQFP), 테이프ㆍ캐리어ㆍ패키지(TCP), 볼ㆍ그리드ㆍ어레이(BGA), 칩ㆍ사이즈ㆍ패키지(CSP) 등을 들 수 있다.
상기 트랜스퍼 몰드 등의 성형 방법으로 봉지된 반도체 장치는 그대로, 혹은 80℃에서부터 200℃ 정도의 온도로, 10분에서부터 10시간 정도의 시간을 들여 완전 경화시킨 후, 전자기기 등에 탑재된다.
도 1은 본 발명에 관한 에폭시 수지 조성물을 이용한 반도체 장치의 일례에 대해서, 단면 구조를 나타낸 도면이다. 다이 패드 (3) 상에, 다이 본드재 경화체 (2)를 통하여 반도체 소자 (1)이 고정되어 있다. 반도체 소자 (1)의 전극 패드와 리드 프레임 (5) 사이는 금선 (4)에 의해서 접속되어 있다. 반도체 소자 (1)은 봉지용 수지 조성물의 경화체 (6)에 의해서 봉지되어 있다.
도 2는 본 발명에 관한 에폭시 수지 조성물을 이용한 한쪽면 봉지형 반도체 장치의 일례에 대해서, 단면 구조를 나타낸 도면이다. 기판 (8) 상에 다이 본드재 경화체 (2)를 통하여 반도체 소자 (1)이 고정되어 있다. 반도체 소자 (1)의 전극 패드와 기판 (8)상의 전극 패드 (7) 사이는 금선 (4)에 의해서 접속되어 있다. 봉지용 수지 조성물의 경화체 (6)에 의해서, 기판 (8)의 반도체 소자 (1)이 탑재된 한쪽면만이 봉지되어 있다. 기판 (8)상의 전극 패드 (7)은 기판 (8)상의 비봉지면측의 땜납 볼 (9)과 내부에서 접합되어 있다.
도 3은 실시예 및 비교예에서의 에폭시 수지 (A) 중의, (a1) 성분, (a2) 성분, (a3) 성분의 배합 비율을 나타내는 3 성분표이다. 도 3 중에는 각 실시예 및 비교예에서의 에폭시 수지 (A) 중의, (a1) 성분, (a2) 성분, (a3) 성분의 배합 비율을 나타내는 플롯(실시예 1~9 및 비교예 1~7)과 함께, 전술의 (a1) 성분, (a2) 성분, (a3) 성분의 배합 비율의 바람직한 범위 X도, 마름모 형상의 굵은선으로 표시했다. 이 마름모 형상의 굵은선의 내측 범위 X가 전술의 바람직한 범위, 즉, (a1)~(a3) 성분의 합계량에 대해서 60중량% 이상 95중량% 이하의 (a1) 성분, 2.5중량% 이상 20중량% 이하의 (a2) 성분 및 2.5중량% 이상 20중량% 이하의 (a3) 성분을 만족시키는 범위이다.
도 1은 본 발명에 관한 에폭시 수지 조성물을 이용한 반도체 장치의 일례에 대해서, 단면 구조를 나타낸 도면이다.
도 2는 본 발명에 관한 에폭시 수지 조성물을 이용한 한쪽면 봉지형 반도체 장치의 일례에 대해서, 단면 구조를 나타낸 도면이다.
도 3은 실시예 및 비교예에서의 에폭시 수지 (A) 중의, (a1) 성분, (a2) 성분, (a3) 성분의 배합 비율을 나타내는 3 성분표이다.
이하, 본 발명을 실시예에서 구체적으로 설명하지만, 본 발명은 이러한 실시예에 의해 전혀 한정되는 것은 아니다.
배합 비율은 중량부로 한다.
실시예 1
ㆍ에폭시 수지 1: 하기 식(4)로 표시되는 4,4＇-비스(2,3-에폭시프로폭시)-3,3＇5,5＇-테트라메틸비페닐을 주성분으로 하는 비페닐형 결정성 에폭시 수지(재팬 에폭시 레진제, YX-4000H. 에폭시 당량 186, 융점 105℃. ICI 용융 점도계에 의한 150℃에서의 용융 점도 0.15 푸아즈). 6.14중량부
Figure 112009013075919-PCT00007
ㆍ에폭시 수지 3: 일반식 (1)로 표시되는 에폭시 수지(일반식 (1)에 있어서 n은 0, R2는 수소 원자) 50중량%, 일반식 (2)로 표시되는 에폭시 수지(일반식 (2)에 있어서 m, n은 0, R2는 수소 원자) 40중량%, 일반식 (3)으로 표시되는 에폭시 수지(일반식 (3)에 있어서 m은 0, R2는 수소 원자) 10중량%의 혼합물(대일본 잉크화학공업제, HP-4770. 에폭시 당량 204, 연화점 72℃) 1.10중량부
ㆍ페놀 수지계 경화제 1: 페놀 노볼락 수지(스미토모 베이크라이트제, PR-HF-3. 수산기 당량 104, 연화점 80℃) 3.96중량부
ㆍ무기충전제: 용융 구상 실리카(평균 입경 30㎛) 88.00중량부
ㆍ경화촉진제: 트리페닐포스핀 0.20중량부
ㆍ이형제: 몬탄산트리글리세라이드(적점 80℃) 0.20중량부
ㆍ커플링제 1: γ-글리시독시프로필트리메톡시 실란 0.10중량부
ㆍ커플링제 2: γ-메르캅토프로필트리메톡시 실란 0.10중량부
ㆍ착색제: 카본블랙 0.20중량부를 믹서에서 상온 혼합하고, 80~100℃의 가열 롤로 용융 혼련, 냉각 후 분쇄하여 에폭시 수지 조성물을 얻었다. 평가 결과를 표 1에 나타낸다.
ㆍ스파이럴 플로우: 저압 트랜스퍼 성형기(코타키세이키 주식회사제, KTS- 15)를 이용하고, EMMI-1-66에 준한 스파이럴 플로우 측정용 금형에, 금형 온도 175℃, 주입 압력 6.9 MPa, 보압시간 120초의 조건에서 에폭시 수지 조성물을 주입하여 유동 길이를 측정했다. 스파이럴 플로우는 유동성의 파라미터이며, 수치가 큰 쪽이 양호한 유동성을 나타낸다. 단위는 cm. 일반의 반도체 패키지용 봉지재로는 80cm 이상인 것이 바람직하다. 에리어 표면 실장형 반도체 패키지용 봉지재로는 120cm 이상인 것이 바람직하다.
ㆍ유리 전이 온도: 저압 트랜스퍼 성형기(코타키세이키 주식회사제, KTS-30)를 이용하고, 금형 온도 175℃, 주입 압력 9.8 MPa, 경화 시간 2 분의 조건에서 에폭시 수지 조성물을 주입 성형하여 4mm×4mm×15mm의 시험편을 얻었다. 얻어진 시험편을 175℃, 4시간으로 후경화한 후, 열기계 분석 장치(세이코 전자공업(주)제, TMA100)을 이용하고, 측정 온도 범위 0℃에서부터 320℃까지의 온도 영역에서 승온 속도 5℃/분으로 측정했을 때의 차트에 의해, 유리 전이 온도 이하의 영역에서의 선팽창 계수(α1)와 고무상 상당 영역의 선팽창 계수(α2)를 결정하고 각각의 연장선의 교점을 유리 전이 온도로 하였다. 단위는 ℃.
ㆍ선팽창 계수(α1): 저압 트랜스퍼 성형기(코타키세이키 주식회사제, KTS-30)를 이용하고, 금형 온도 175℃, 주입 압력 9.8 MPa, 경화 시간 2분의 조건에서 에폭시 수지 조성물을 주입 성형하여 4mm×4mm×15mm의 시험편을 얻었다. 얻어진 시험편을 175℃, 4시간으로 후경화한 후, 열기계 분석 장치(세이코 전자(주)제 TMA-100, 승온 속도 5℃/분)를 이용하여 유리 전이 온도 이하의 영역에서의 선팽창 계수(α1)를 측정했다. 단위는 ppm/℃. 선팽창 계수(α1)가 10 ppm을 넘으면, 기 판과의 선팽창 계수의 차이가 커져 패키지 휨량, 휨 변동량의 증대로 연결된다.
ㆍ금선 흐름율(BGA): 저압 트랜스퍼 성형기(T0WA제, Y시리즈)를 이용하고, 금형 온도 175℃, 주입 압력 6.9 MPa, 경화 시간 2 분의 조건에서 에폭시 수지 조성물에 의해 실리콘 칩 등을 봉지 성형하고, 352 핀 BGA(기판은 두께 0.56mm, 비스말레이미드ㆍ트리아진 수지/유리 직물(glass cloth) 기판, 패키지 사이즈는 30×30mm, 두께 1.17mm, 실리콘 칩은 사이즈 10×10mm, 두께 0.35mm, 칩과 회로 기판의 본딩 패드를 25㎛ 지름의 금선으로 본딩했다)를 얻었다. 얻어진 352 핀 BGA 패키지를 연X선 투시 장치(soft X-ray fluoroscope, 소프텍스(주)제, PR0-TEST100)로 관찰하여 금선의 흐름율을 (흐름량)/(금선 길이)의 비율로 나타냈다. 판정 기준은 5% 미만을 합격, 5% 이상을 불합격으로 했다.
ㆍ금선 흐름율(LQFP): 저압 트랜스퍼 자동 성형기(다이이치 정공제, GP-ELF)를 이용하고, 금형 온도 175℃, 주입 압력 9.8 MPa, 경화 시간 70초의 조건에서 에폭시 수지 조성물에 의해 실리콘 칩 등을 봉지 성형하고, 160 핀 LQFP(로우ㆍ프로파일ㆍ쿼드ㆍ플랫ㆍ패키지; Cu제 리드 프레임, 패키지 바깥 치수: 24mm×24mm×1.4mm 두께, 패드 사이즈: 8.5mm×8.5mm, 칩 사이즈 7.4mm×7.4mm×350mm 두께)를 얻었다. 얻어진 160 핀 LQFP 패키지를 연X선 투시 장치(소프텍스(주)제, PR0-TEST100)로 관찰하여 금선의 흐름율을 (흐름량)/(금선 길이)의 비율로 나타냈다. 판정 기준은 5% 미만을 합격, 5% 이상을 불합격으로 했다.
ㆍ패키지의 휨 특성: 저압 트랜스퍼 성형기(T0WA제, Y시리즈)를 이용하고, 금형 온도 175℃, 주입 압력 6.9 MPa, 경화 시간 2 분의 조건에서, 에폭시 수지 조 성물에 의해 실리콘 칩 등을 봉지 성형하고, 352 핀 BGA(기판은 두께 0.56mm, 비스말레이미드ㆍ트리아진 수지/유리 직물 기판, 패키지 사이즈는 30×30mm, 두께 1.17mm, 실리콘 칩은 사이즈 10×10mm, 두께 0.35mm, 칩과 회로 기판의 본딩 패드를 25㎛ 지름의 금선으로 본딩했다)를 얻었다. 얻어진 패키지에 대해서, 아래와 같은 처리를 실시한 후 휨량을 측정했다. 휨량의 측정 방법은 봉지 성형한 면을 위로 하고, 표면 조도계(roughness meter)를 이용하여 패키지의 게이트로부터 대각선 방향으로 높이 방향의 변위를 측정하여 변위차이가 가장 큰 값을 휨량으로 했다. 또한, 위로 볼록하게 휜 변위의 경우 수치를 ‘음’의 값으로 하고, 오목하게 휜 변위의 경우 수치를 ‘양’의 값으로 했다(+의 부호는 생략). 단위는 ㎛.
ㆍ성형 후 휨량: 성형 직후의 25℃에서의 휨량
ㆍ열 이력 후 휨량: 성형 후, 후경화(175℃, 4시간)하고, 그 다음에 IR 리플로우 처리(260℃, JEDEC 조건에 따른다)를 실시하고, 125℃, 8시간의 건조 공정을 추가로 실시한 후의 25℃에서의 패키지 휨량
ㆍ열 이력 휨 변동량: 성형 후의 휨량을 W1로 하고, 열 이력 후 휨량을 W2로 했을 때의 차이(W1-W2)
ㆍ열시 휨량: 열 이력 후 휨량을 측정한 후, 패키지를 260℃ 열판상에서 추가로 가열하여 온도가 일정해졌을 때 측정한 휨량.
ㆍ성형 직후(후경화 후도 포함한다)의 휨값이 80㎛ 이상이면 장치에 의한 반송이 곤란해진다. 또, 열 이력 휨 변동량이 40㎛ 이상인 경우도, 성형 후부터 실장 공정에 있어서 패키지를 장치로 반송할 수 없게 될 가능성이 있다. 열시 휨량 에 관해서는 -90㎛를 넘으면 마더보드 실장시에 접속 불량을 일으킬 가능성이 높아진다.
실시예 2~9, 비교예 1~7
표 1, 표 2의 배합에 따라, 실시예 1과 같이 하여, 에폭시 수지 조성물을 제조하고 실시예 1과 같이 평가했다. 평가 결과를 표 1, 표 2에 나타낸다.
실시예 1 이외에 이용한 성분에 대해서, 이하에 나타낸다.
ㆍ에폭시 수지 2: 비스페놀 A형 결정성 에폭시 수지(재팬 에폭시 레진(주) 제, YL-6810. 에폭시 당량 175, 연화점 45℃. ICI 용융 점도계에 의한 150℃에서의 용융 점도, 0.10 푸아즈)
ㆍ에폭시 수지 4: β-나프톨, 2,7-디히드록시나프탈렌, 포름알데히드를 원료로 하여 전술의 제법에 의해 제작한, 일반식 (1)로 표시되는 에폭시 수지(일반식 (1)에 있어서 n은 0, R2는 수소 원자) 65중량%, 일반식 (2)로 표시되는 에폭시 수지(일반식 (2)에 있어서 m, n은 0, R2는 수소 원자) 25중량%, 일반식 (3)으로 표시되는 에폭시 수지(일반식 (3)에 있어서 m은 0, R2는 수소 원자) 10중량%의 혼합물(에폭시 당량 212, 연화점 68℃)
ㆍ에폭시 수지 5: β-나프톨, 2,7-디히드록시나프탈렌, 포름알데히드를 원료로 하여 전술의 제법에 의해 제작한, 일반식 (1)로 표시되는 에폭시 수지(일반식 (1)에 있어서 n은 0, R2는 수소 원자) 85중량%, 일반식 (2)로 표시되는 에폭시 수지(일반식 (2)에 있어서 m, n은 0, R2는 수소 원자) 10중량%, 일반식 (3)으로 표시되는 에폭시 수지(일반식 (3)에 있어서 m은 0, R2는 수소 원자) 5중량%의 혼합물 (에폭시 당량 227, 연화점 67℃)
ㆍ에폭시 수지 6: β-나프톨, 2,7-디히드록시나프탈렌, 포름알데히드를 원료로 하여 전술의 제법에 의해 제작한 일반식 (2)로 표시되는 에폭시 수지(일반식 (2)에 있어서 m, n은 0, R2는 수소 원자) 60중량%와 2,7-디히드록시나프탈렌, 포름알데히드를 원료로 하여 전술의 제법에 의해 제작한 일반식 (3)으로 표시되는 에폭시 수지(일반식 (3)에 있어서 m은 0, R2는 수소 원자) 40중량%의 혼합물(에폭시 당량 177, 연화점 85℃)
ㆍ페놀 수지계 경화제 2: 비페닐렌 골격을 가지는 페놀 아랄킬 수지(메이와 화성(주)제, MEH-7851SS, 수산기 당량 203, 연화점 66℃)
[표 1]
Figure 112009013075919-PCT00008
[표 2]
Figure 112009013075919-PCT00009
실시예 1~9는 (a1) 성분의 종류와 배합 비율, (a2) 성분의 배합 비율, (a3) 성분의 배합 비율 및 페놀 수지계 경화제의 종류를 바꾼 것을 포함하는 것이지만, 에폭시 수지로서 (a1) 성분, (a2) 성분, (a3) 성분의 3 성분을 필수 성분으로서 포함하고, 또한, (a1) 성분, (a2) 성분, (a3) 성분의 배합 비율을 적정한 범위로 하 는 것 등에 의해, 수지 조성물의 EMMI-1-66 법에 따른 스파이럴 플로우를 80cm 이상, 수지 조성물의 경화물의 유리 전이 온도를 150℃ 이상, 수지 조성물의 경화물의 유리 전이 온도 이하에서의 선팽창 계수를 5ppm/℃ 이상, 10ppm/℃ 이하의 범위로 한 것이지만, 어느 것에 있어서도 금선 흐름율과 패키지 휨 특성의 밸런스가 뛰어난 결과를 얻을 수 있었다. 또한, (a1) 성분 (a2) 성분, (a3) 성분의 배합 비율을 적정한 범위로 하는 것 등에 의해, 수지 조성물의 EMMI-1-66 법에 따른 스파이럴 플로우가 120cm 이상이 되도록 한 실시예 1, 2, 4, 5에서는 BGA에서의 금선 흐름율에 있어서도 양호한 결과를 얻을 수 있었다.
한편, 에폭시 수지로서 (a1) 성분, (a2) 성분, (a3) 성분을 포함하고 있지만, (a3) 성분의 배합 비율이 적고, 경화물의 유리 전이 온도가 150℃을 밑도는 비교예 1에서는 LQFP에서의 금선 흐름율은 양호한 결과를 얻을 수 있었지만, 패키지 휨 특성, 특히 성형 후 휨량, 열 이력 휨 변동량이 떨어지는 결과가 되었다.
또, 비교예 2~5는 에폭시 수지로서 (a2) 성분을 포함하지 않은 것이고, 또한 (a1) 성분과 (a3) 성분의 비율을 서서히 바꾼 것이지만, 스파이럴 플로우가 80cm를 밑돌 정도로 (a3)를 넉넉하게 배합한 비교예 2에서는 패키지 휨 특성은 양호한 결과를 얻을 수 있었지만, 금선 흐름율이 떨어지는 결과가 되었다. 한편, 유리 전이 온도가 150℃을 밑돌아, 선팽창 계수가 10ppm/℃를 넘기까지 (a3) 성분을 0으로 한 비교예 5에서는 금선 흐름율은 양호한 결과를 얻을 수 있었지만, 패키지 휨 특성, 특히 성형 후 휨량, 열 이력 휨 변동량, 열시 휨량이 떨어지는 결과가 되었다. 또, 비교예 2와 비교예 5의 중간적 배합으로 한 비교예 3및 4에 있어서도, 금선 흐 름율과 패키지 휨 특성이 모두 뛰어난 결과는 얻을 수 없었다.
또한, 에폭시 수지로서 (a1) 성분, (a2) 성분, (a3) 성분을 포함하고는 있지만, (a1) 성분의 배합 비율이 적기 때문에, 스파이럴 플로우가 80cm를 밑도는 비교예 6에서는 패키지 휨 특성은 양호한 결과를 얻을 수 있었지만, 금선 흐름율이 떨어지는 결과가 되었다.
또, 에폭시 수지로서 (a2) 성분, (a3) 성분을 포함하고 있지만, (a1) 성분을 포함하지 않기 때문에, 스파이럴 플로우가 80cm를 큰폭으로 밑도는 비교예 7에서는 금선 흐름율이 현저하게 떨어지는 결과가 되었다. 또, 수지 경화물의 열시 탄성률이 높아짐으로써, 열시 휨량도 떨어지는 결과가 되었다.
이상으로부터, 본 발명에 따른 반도체 봉지용 에폭시 수지 조성물은 금선 흐름율과 패키지 휨 특성의 밸런스가 뛰어난 것으로 이루어진 것을 알 수 있었다.
본 발명에 따르면, 유동성, 저응력성이 뛰어나며, 특히 에리어 표면 실장형 반도체 패키지의 제조에서의 휨 특성, 특히 열 이력을 거쳤을 때의 휨 특성이 뛰어난 에폭시 수지 조성물을 얻을 수 있기 때문에, 특히 에리어 표면 실장형 반도체 장치용으로서 매우 적합하다.

Claims (11)

  1. 융점이 50℃ 이상, 150℃ 이하인 결정성 에폭시 수지 (a1)와, 하기 일반식 (1)로 표시되는 에폭시 수지 (a2)와, 하기 일반식 (2)로 표시되는 에폭시 수지 및 하기 일반식 (3)으로 표시되는 에폭시 수지로부터 선택되는 적어도 하나의 에폭시 수지 (a3)를 포함하는 에폭시 수지 (A)(단, 상기 (a1) 성분은 상기 (a2) 성분, 상기 (a3) 성분과는 다르다)를 포함하고,
    수지 조성물의 EMMI-1-66 법에 따른 스파이럴 플로우가 80cm 이상이며,
    수지 조성물의 경화물의 유리 전이 온도가 150℃ 이상이고,
    수지 조성물의 경화물의 유리 전이 온도 이하에서의 선팽창 계수가 5ppm/℃ 이상, 10ppm/℃ 이하인 것을 특징으로 하는 반도체 봉지용 에폭시 수지 조성물.
    Figure 112009013075919-PCT00010
    (단, 상기 일반식 (1)에 있어서, R1은 탄소수 1~4의 탄화수소기이며, 서로 같아도 달라도 된다. R2는 수소 또는 탄소수 1~4의 탄화수소기이며, 서로 같아도 달라도 된다. n은 0~6의 정수이다)
    Figure 112009013075919-PCT00011
    (단, 상기 일반식 (2)에 있어서, R1은 탄소수 1~4의 탄화수소기이며, 서로 같아도 달라도 된다. R2는 수소 또는 탄소수 1~4의 탄화수소기이며, 서로 같아도 달라도 된다. m은 0~5의 정수, n은 0~6의 정수이다)
    Figure 112009013075919-PCT00012
    (단, 상기 일반식 (3)에 있어서, R1은 탄소수 1~4의 탄화수소기이며, 서로 같아도 달라도 된다. R2는 수소 또는 탄소수 1~4의 탄화수소기이며, 서로 같아도 달라도 된다. m은 0~5의 정수이다)
  2. 청구항 1에 있어서,
    상기 결정성 에폭시 수지 (a1)가 비페닐형 에폭시 수지, 비스페놀형 에폭시 수지, 스틸벤형 에폭시 수지, 디히드록시벤젠형 에폭시 수지 및 나프탈렌형 에폭시 수지로부터 선택되는 적어도 하나의 결정성 에폭시 수지인 것을 특징으로 하는 반도체 봉지용 에폭시 수지 조성물.
  3. 청구항 2에 있어서,
    상기 (a1) 성분, (a2) 성분, (a3) 성분의 합계량에 대한 배합 비율로, 상기 (a1) 성분이 60중량% 이상, 95중량% 이하인 것을 특징으로 하는 반도체 봉지용 에폭시 수지 조성물.
  4. 청구항 3에 있어서,
    상기 (a1) 성분, (a2) 성분, (a3) 성분의 합계량에 대한 배합 비율로, 상기 (a1) 성분이 60중량% 이상, 95중량% 이하, (a2) 성분이 2.5중량% 이상, 20중량% 이하, (a3) 성분이 2.5중량% 이상, 20중량% 이하인 것을 특징으로 하는 반도체 봉지용 에폭시 수지 조성물.
  5. 청구항 1에 있어서,
    페놀 수지계 경화제(B)를 추가로 포함하는 것을 특징으로 하는 반도체 봉지용 에폭시 수지 조성물.
  6. 청구항 1에 있어서,
    무기충전제(C)를 추가로 포함하는 것을 특징으로 하는 반도체 봉지용 에폭시 수지 조성물.
  7. 청구항 1에 있어서,
    경화촉진제(D)를 추가로 포함하는 것을 특징으로 하는 반도체 봉지용 에폭시 수지 조성물.
  8. 청구항 1에 있어서,
    상기 수지 조성물의 EMMI-1-66 법에 따른 스파이럴 플로우가 120cm 이상인 것을 특징으로 하는 반도체 봉지용 에폭시 수지 조성물.
  9. 청구항 1 기재의 반도체 봉지용 에폭시 수지 조성물을 이용하여 반도체 소자를 봉지해서 이루어지는 반도체 장치.
  10. 청구항 1 기재의 반도체 봉지용 에폭시 수지 조성물이, 기판의 한쪽면에 반도체 소자가 탑재되고, 이 반도체 소자가 탑재된 기판면측의 실질적으로 한쪽면만이 반도체 봉지용 에폭시 수지 조성물을 이용하여 봉지되어 이루어지는 에리어 표면 실장형 반도체 장치의 봉지에 이용되는 것인 것을 특징으로 하는 반도체 봉지용 에폭시 수지 조성물.
  11. 기판의 한쪽면에 반도체 소자가 탑재되고, 이 반도체 소자가 탑재된 기판면 측의 실질적으로 한쪽면만이 청구항 10 기재의 반도체 봉지용 에폭시 수지 조성물을 이용하여 봉지되어 이루어지는 것을 특징으로 하는 에리어 표면 실장형 반도체 장치.
KR1020097004512A 2006-11-15 2007-11-07 반도체 봉지용 에폭시 수지 조성물 및 반도체 장치 KR101445888B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2006-308850 2006-11-15
JP2006308850 2006-11-15
PCT/JP2007/001217 WO2008059612A1 (en) 2006-11-15 2007-11-07 Epoxy resin composition for semiconductor encapsulation and semiconductor device

Publications (2)

Publication Number Publication Date
KR20090082344A true KR20090082344A (ko) 2009-07-30
KR101445888B1 KR101445888B1 (ko) 2014-09-29

Family

ID=39401426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097004512A KR101445888B1 (ko) 2006-11-15 2007-11-07 반도체 봉지용 에폭시 수지 조성물 및 반도체 장치

Country Status (7)

Country Link
US (1) US8008410B2 (ko)
JP (1) JP5564793B2 (ko)
KR (1) KR101445888B1 (ko)
CN (1) CN101516993B (ko)
MY (1) MY148293A (ko)
TW (1) TWI417338B (ko)
WO (1) WO2008059612A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101142300B1 (ko) * 2010-04-01 2012-05-07 주식회사 케이씨씨 반도체 소자 봉지용 에폭시 수지 조성물
KR20190081992A (ko) * 2017-12-29 2019-07-09 삼성에스디아이 주식회사 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용하여 밀봉된 반도체 장치

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4986725B2 (ja) * 2007-06-13 2012-07-25 株式会社Ａｄｅｋａ 複合材料
JP4591801B2 (ja) * 2008-10-22 2010-12-01 Ｄｉｃ株式会社 硬化性樹脂組成物、その硬化物、プリント配線基板、エポキシ樹脂、及びその製造方法
WO2010098066A1 (ja) 2009-02-25 2010-09-02 パナソニック株式会社 熱伝導性組成物とこれを用いた放熱板、放熱基板、回路モジュール、熱伝導性組成物の製造方法
JP5849390B2 (ja) * 2010-11-10 2016-01-27 住友ベークライト株式会社 エポキシ樹脂前駆体組成物、プリプレグ、積層板、樹脂シート、プリント配線板および半導体装置
CN102558769B (zh) * 2010-12-31 2015-11-25 第一毛织株式会社 用于封装半导体器件的环氧树脂组合物以及由该环氧树脂组合物封装的半导体器件
EP2784808B8 (en) * 2011-11-21 2016-08-24 Panasonic Intellectual Property Management Co., Ltd. Electrical component resin, semiconductor device, and substrate
JP6155587B2 (ja) * 2012-09-21 2017-07-05 Dic株式会社 エポキシ樹脂、硬化性樹脂組成物、その硬化物、及びプリント配線基板
JP6436107B2 (ja) * 2015-03-10 2018-12-12 住友ベークライト株式会社 封止用樹脂組成物、電子部品の製造方法、および電子部品
ES2817409T3 (es) * 2015-09-03 2021-04-07 Toray Industries Composición de resina epoxídica, material preimpregnado y material compuesto reforzado con fibra de carbono
WO2017220347A1 (en) * 2016-06-22 2017-12-28 Evonik Degussa Gmbh Liquid encapsulant material
US10224298B2 (en) * 2016-09-02 2019-03-05 Advanced Semiconductor Engineering, Inc. Semiconductor package device having glass transition temperature greater than binding layer temperature
WO2018231612A2 (en) * 2017-06-12 2018-12-20 Ormet Circuits, Inc. Metallic adhesive compositions having good work lives and thermal conductivity, methods of making same and uses thereof
JP6815293B2 (ja) * 2017-08-16 2021-01-20 信越化学工業株式会社 半導体封止用熱硬化性エポキシ樹脂シート、半導体装置、及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3137202B2 (ja) 1990-10-30 2001-02-19 大日本インキ化学工業株式会社 エポキシ樹脂、その製造方法及びエポキシ樹脂組成物
JPH06239970A (ja) 1993-02-16 1994-08-30 Toshiba Chem Corp エポキシ樹脂組成物および半導体封止装置
JP3214266B2 (ja) 1994-11-01 2001-10-02 信越化学工業株式会社 半導体封止用エポキシ樹脂組成物及び半導体装置
JPH111541A (ja) 1997-06-11 1999-01-06 Hitachi Chem Co Ltd 半導体封止用エポキシ樹脂組成物及びそれを用いた半導体装置
JPH11147940A (ja) 1997-11-14 1999-06-02 Toshiba Chem Corp エポキシ樹脂組成物および半導体封止装置
JPH11147936A (ja) 1997-11-19 1999-06-02 Sumitomo Bakelite Co Ltd 半導体封止用エポキシ樹脂組成物及び半導体装置
JP4560871B2 (ja) 2000-02-23 2010-10-13 住友ベークライト株式会社 エポキシ樹脂組成物及び半導体装置
JP2002069157A (ja) * 2000-08-24 2002-03-08 Nitto Denko Corp 半導体封止用樹脂組成物、およびそれを用いた半導体装置、半導体ウエハ、ならびに半導体装置の実装構造
JP3826745B2 (ja) * 2001-07-26 2006-09-27 松下電工株式会社 コンデンサ封止用エポキシ樹脂組成物及びコンデンサ装置
JP4661033B2 (ja) 2003-06-27 2011-03-30 Ｄｉｃ株式会社 エポキシ樹脂組成物、半導体封止材料及び半導体装置
JP2005097352A (ja) 2003-09-22 2005-04-14 Dainippon Ink & Chem Inc エポキシ樹脂組成物、半導体封止材料及び半導体装置
JP4844733B2 (ja) * 2005-06-24 2011-12-28 信越化学工業株式会社 半導体封止用エポキシ樹脂組成物及び半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101142300B1 (ko) * 2010-04-01 2012-05-07 주식회사 케이씨씨 반도체 소자 봉지용 에폭시 수지 조성물
KR20190081992A (ko) * 2017-12-29 2019-07-09 삼성에스디아이 주식회사 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용하여 밀봉된 반도체 장치

Also Published As

Publication number Publication date
MY148293A (en) 2013-03-29
CN101516993A (zh) 2009-08-26
JPWO2008059612A1 (ja) 2010-02-25
TW200837136A (en) 2008-09-16
US20080128922A1 (en) 2008-06-05
CN101516993B (zh) 2012-05-30
TWI417338B (zh) 2013-12-01
WO2008059612A1 (en) 2008-05-22
JP5564793B2 (ja) 2014-08-06
KR101445888B1 (ko) 2014-09-29
US8008410B2 (en) 2011-08-30

Similar Documents

Publication Publication Date Title
JP5564793B2 (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
JP7287281B2 (ja) ボールグリッドアレイパッケージ封止用エポキシ樹脂組成物、エポキシ樹脂硬化物及び電子部品装置
JP2008163138A (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
JP4569137B2 (ja) 半導体封止用樹脂組成物および半導体装置
JP5228453B2 (ja) 半導体装置及び封止樹脂組成物
JP2006188622A (ja) エポキシ樹脂組成物及び半導体装置
JP2006233016A (ja) エポキシ樹脂組成物及び半導体装置
JP4736506B2 (ja) エポキシ樹脂組成物及び半導体装置
JP2006152185A (ja) エポキシ樹脂組成物及び半導体装置
JP4622221B2 (ja) エポキシ樹脂組成物及び半導体装置
JP4496740B2 (ja) エポキシ樹脂組成物及び半導体装置
WO2019054217A1 (ja) エポキシ樹脂組成物、及び電子部品装置
JP4759994B2 (ja) エポキシ樹脂組成物及び半導体装置
US20220315793A1 (en) Encapsulating material for compression molding and electronic part device
JP2006176555A (ja) エポキシ樹脂組成物及び半導体装置
JP2005154717A (ja) エポキシ樹脂組成物及び半導体装置
JP3979634B2 (ja) エポキシ樹脂組成物及び半導体装置
JP4543638B2 (ja) エポキシ樹脂組成物及び半導体装置
JP5093977B2 (ja) エリア実装型半導体装置
JP5055778B2 (ja) エポキシ樹脂組成物、エポキシ樹脂成形材料及び半導体装置
JP4736406B2 (ja) エポキシ樹脂組成物及び半導体装置
JP2006225464A (ja) エポキシ樹脂組成物及び半導体装置
JP4645147B2 (ja) エポキシ樹脂組成物及び半導体装置
JP6686428B2 (ja) エポキシ樹脂組成物および半導体装置
JP2023007647A (ja) 半導体パッケージの目標特性の推定方法、封止用樹脂組成物の製造方法及び半導体パッケージの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170822

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 5