JP3979634B2

JP3979634B2 - エポキシ樹脂組成物及び半導体装置

Info

Publication number: JP3979634B2
Application number: JP2002150983A
Authority: JP
Inventors: 慎吾伊藤
Original assignee: Sumitomo Bakelite Co Ltd
Current assignee: Sumitomo Bakelite Co Ltd
Priority date: 2002-05-24
Filing date: 2002-05-24
Publication date: 2007-09-19
Anticipated expiration: 2022-05-24
Also published as: JP2003342447A

Description

【０００１】
【発明の属する技術分野】
本発明は、メモリー用のＬＯＣ構造、非ＬＯＣ構造、非ＬＯＣウインドウパッド構造といった各種薄型半導体装置に適した半導体封止用エポキシ樹脂組成物、及びこれを用いた半導体装置に関するものである。
【０００２】
【従来の技術】
電子機器の小型化、軽量化、高性能化の市場動向において、半導体パッケージについても小型化、軽量化、高性能化が求められてきた。メモリパッケージについては容量の増大と小型化といった相反する要求が求められ、パッケージサイズレベルの半導体素子の搭載が可能なＬＯＣ（リードオンチップ）構造が開発、導入された。ＬＯＣ構造とは、ダイパッドレスのリードフレームのインナーリードに半導体素子をポリイミドの両面テープを介して接着し、エポキシ樹脂組成物で封止したものである。
【０００３】
近年、半導体素子の高集積化技術の進歩により、半導体素子のサイズを小さくすることが可能となり、ＬＯＣ構造でも従来のようなパッケージサイズレベルでなく、パッケージ面積の半分以下の半導体素子が搭載されるようになった。接着面積のさらなる低減により耐半田リフロー性も向上したが、半導体パッケージに反りが生じ、表面実装に問題が生じるようになった。半導体パッケージの反りの原因は構成部材の成形温度、室温間での収縮率の差である。成形温度、室温間の収縮率はリードフレーム、半導体素子は０．１％未満、エポキシ樹脂組成物は０．３〜０．５％程度であり、エポキシ樹脂組成物とリードフレーム、半導体素子の収縮率の差が反りの原因である。
【０００４】
パッケージサイズの半導体素子を搭載したＬＯＣパッケージの場合は、封止樹脂の上下厚みがほぼ同じになるように設計すれば半導体パッケージの反りを低減できたが、半導体素子のサイズが小さくなると、設計の変更による反り量の低減は困難である。先に述べたようにＬＯＣ構造では、ダイパッドレスのリードフレームのインナーリードが半導体素子上に配置され、半導体素子はポリイミドの両面テープを介してインナーリードの下側に配置されている。このため、半導体素子のサイズが小さくなると、半導体パッケージの端部では厚み方向で上部寄りに配置されているリードフレームと封止樹脂の収縮率の差により凸の反りが生じ、半導体素子搭載部分では、半導体素子がパッケージの厚み方向で下部寄りに配置されているため、封止樹脂とシリコンチップの収縮率の差により凹の反りを生じ、同一パッケージの端部と中央部で方向の違う反りが生じる。ＬＯＣの構造上、パッケージ全体でインナーリード、半導体素子の配置に対し、封止樹脂の上下厚みをほぼ同じように合わせることは不可能であるため、チップサイズが小さいＬＯＣ構造パッケージでも反り量が小さなエポキシ樹脂組成物が求められている。更にメモリー用半導体装置ではＬＯＣ構造、非ＬＯＣ構造、非ＬＯＣウインドウパッド構造の薄型半導体装置が適用されるが、製造工程管理、在庫管理、コストの面から、全ての構造に共通して使用できる半導体封止用エポキシ樹脂組成物が要求されている。非ＬＯＣ構造は厚み方向における対称性が良いのでパッケージの反りは問題にならないが、耐半田リフロー性がＬＯＣ構造より劣る。全ての構造に共通して使用するには、パッケージ反り量と耐半田リフロー性の両立が必要である。
【０００５】
【発明が解決しようとする課題】
本発明は、半導体素子の占有率が５０％以下であるＬＯＣ構造の薄型半導体パッケージで成形後、実装時におけるリフロー後のパッケージの反り量が小さく、メモリー用のＬＯＣ構造、非ＬＯＣ構造、非ＬＯＣウインドウパッド構造といった各種薄型半導体装置で耐半田リフロー性に優れた半導体封止用エポキシ樹脂組成物、及びこれを用いた半導体装置を提供するものである。
【０００６】
【課題を解決するための手段】
本発明は、
[１]メモリー用のＬＯＣ構造、非ＬＯＣ構造、非ＬＯＣウインドウパッド構造といった各種薄型半導体装置に用いられる半導体封止用のエポキシ樹脂組成物であって、（Ａ）一般式（１）で示されるフェノール樹脂を５０重量％以上含むフェノール樹脂をグリシジルエーテル化したエポキシ樹脂を３０重量％以上含むエポキシ樹脂、（Ｂ）フェニレン骨格を有するフェノールアラルキル樹脂を７０重量％以上含むフェノール樹脂、（Ｃ）硬化促進剤及び（Ｄ）無機充填材を必須成分とするエポキシ樹脂組成物で、全エポキシ樹脂組成物に対し（Ｄ）無機充填材が８５重量％以上、９２重量％以下含まれ、成形後、１７５℃、８時間の後硬化を行った後においても、該エポキシ樹脂組成物の硬化物の収縮率とリードフレーム及び半導体素子の収縮率との差がいずれも０．３０％以下であることを特徴とするエポキシ樹脂組成物、
【化２】

（Ｒは、水素原子、炭素数１〜４のアルキル基を示し、互いに同じであっても異なっていてもよい。ｍは０〜４の整数、ｎは０〜３の整数、ｋは平均値で１〜１０の正数）
【０００７】
［２］第［１］項記載のエポキシ樹脂組成物を用いて半導体素子を封止してなることを特徴とするメモリー用半導体装置、
である。
【０００８】
【発明の実施の形態】
本発明者らは、その硬化物の収縮率が異なるエポキシ樹脂組成物を用いて、ＬＯＣパッケージを作製し、半導体パッケージの反り量を測定した結果、エポキシ樹脂組成物の硬化物の収縮率とリードフレーム及び半導体素子の収縮率の差がいずれも０．３０％以下であれば、半導体素子の占有率が５０％以下と小さいものに対しても、表面実装に悪影響が生じないことを見出した。ここで本発明者らは、エポキシ樹脂組成物の硬化物の収縮率を〔（成形温度における金型寸法−室温におけるエポキシ樹脂組成物の硬化物の寸法）／成形温度における金型寸法〕×１００で定義し、リードフレームの収縮率を〔｛リードフレームの線膨張係数×（成形温度−室温）｝／｛１＋リードフレームの線膨張係数×（成形温度−室温）｝〕×１００で定義し、半導体素子の収縮率を〔｛半導体素子の線膨張係数×（成形温度−室温）｝／｛１＋半導体素子の線膨張係数×（成形温度−室温）｝〕×１００で定義した。また、式中の成形温度とは、エポキシ樹脂組成物を加熱硬化する時の金型温度を指し、通常は１６０〜１９０℃の範囲であるが、この温度範囲に限定されるものではない。
【０００９】
エポキシ樹脂組成物の硬化物の線膨張係数はガラス領域で０．７×１０^-5〜１．５×１０^-5／℃、ゴム領域で２．５×１０^-5〜６×１０^-5／℃で、さらに熱硬化樹脂であるエポキシ樹脂組成物は硬化反応の際、新たな化学結合の生成があるので反応収縮が見られる。エポキシ樹脂組成物の硬化物の収縮率は、成形温度と室温の温度差での熱収縮と反応収縮の和であり、エポキシ樹脂組成物の組成によって変わるが一般的に０．３〜０．５％の範囲にある。これに対し、４２アロイ材であるリードフレームの線膨張係数とシリコンから成る半導体素子の線膨張係数は、ほぼ同じ値でそれぞれ４．５×１０^-6／℃、４．２×１０^-6／℃と、エポキシ樹脂組成物の硬化物の線膨張係数と比較して小さい。成形温度と室温の温度差によって生じるリードフレーム及び半導体素子の収縮率は０．１％未満である。室温を２５℃とした場合、リードフレームの収縮率は〔｛リードフレームの線膨張係数×（成形温度−２５℃）｝／｛１＋リードフレームの線膨張係数×（成形温度−２５℃）｝〕×１００で、半導体素子の収縮率は〔｛半導体素子の線膨張係数×（成形温度−２５℃）｝／｛１＋半導体素子の線膨張係数×（成形温度−２５℃）｝〕×１００でそれぞれ算出できる。リードフレームの収縮率は成形温度が１６０℃で０．０６１％、１７５℃で０．０６７％、１９０℃で０．０７４％である。半導体素子の収縮率は成形温度が１６０℃で０．０５７％、１７５℃で０．０６３％、１９０℃で０．０６９％である。このエポキシ樹脂組成物の収縮率とリードフレーム、半導体素子の収縮率の差によってＬＯＣパッケージの反りが生じる。
【００１０】
ＬＯＣ構造では、ダイパッドレスのリードフレームのインナーリードが半導体素子の上に配置され、半導体素子はポリイミドの両面テープを介してインナーリードの下側に配置されている。このため、半導体素子の面積が半導体装置の面積の５０％以下になると、パッケージの半導体素子が存在しない端部では厚み方向で上部寄りに配置されているリードフレームと封止樹脂の収縮率の差により凸の反りが生じ、半導体素子搭載部分では、半導体素子がパッケージの厚み方向で下部寄りに配置されているため、封止樹脂とシリコンチップの収縮率の差により凹の反りを生じ、同一パッケージの端部と中央部で方向の違う反りが生じる。
【００１１】
エポキシ樹脂組成物の硬化物の収縮率とリードフレーム及び半導体素子の収縮率の差がいずれも０．３０％以下であれば、反り量が小さく、表面実装時に半導体パッケージの全てのリードを回路基板に接合することが可能になる。エポキシ樹脂組成物の成形収縮率とリードフレーム及び半導体素子の収縮率の差が上限値を超えると、半導体パッケージの反り量が大きくなり、表面実装時に半導体パッケージの凸部にあるリードを回路基板に接合することが出来なくなる。
【００１２】
本発明で用いられるエポキシ樹脂は一般式（１）で示されるフェノール樹脂を５０重量％以上含むフェノール樹脂をグリシジルエーテル化したエポキシ樹脂を３０重量％以上含むエポキシ樹脂である。一般式（１）で示されるフェノール樹脂を５０重量％以上含むフェノール樹脂をグリシジルエーテル化して得られたエポキシ樹脂は多官能エポキシで、これを使用することにより架橋密度が高いエポキシ樹脂組成物が得られる。架橋密度が高いエポキシ樹脂組成物はガラス転移温度が高く、線膨張係数が小さいため、熱収縮が小さく、収縮率を低減することができる。
メモリー用半導体装置ではＬＯＣ構造、非ＬＯＣ構造、非ＬＯＣウインドウパッド構造があるが、いずれにおいても高い耐半田リフロー性を得るには、半導体装置の構成部材、シリコン、金属フレーム、ポリイミドのいずれに対しても高い接着性を示すことが重要である。本発明に用いられる多官能エポキシ樹脂はエポキシ基の密度が高く、いずれの部材に対しても高い接着性を有し、また架橋密度が高く高強度であることから高い耐半田リフロー性が得られる。
【００１３】
本発明で必須とする一般式（１）で示されるフェノール樹脂を５０重量％以上含むフェノール樹脂をグリシジルエーテル化したエポキシ樹脂に併用するエポキシ樹脂としては、エポキシ基を有するモノマー、オリゴマー、ポリマー全般を指し、例えば、ビフェニル型エポキシ樹脂、ビスフェノール型エポキシ樹脂、スチルベン型エポキシ樹脂、オルソクレゾールノボラック型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、フェノールアラルキル型エポキシ樹脂、トリアジン核含有エポキシ樹脂、ナフタレン骨格を含むエポキシ樹脂、ジシクロペンタジエン変性フェノール型エポキシ樹脂等が挙げられ、これらは単独でも混合して用いてもよい。これらのうち、特にエポキシ樹脂組成物の硬化収縮を抑えるため、１分子中に２個以上のエポキシ基を有し、全エポキシ樹脂の平均エポキシ当量が３００未満の硬化収縮の小さいエポキシ樹脂が望ましい。一般式（１）で示されるフェノール樹脂を５０重量％以上含むフェノール樹脂をグリシジルエーテル化したエポキシ樹脂を配合することによるエポキシ樹脂組成物の特徴を損なわないためには、その配合量が全エポキシ樹脂に対し３０重量％以上である必要がある。
【００１４】
本発明で用いるフェノールアラルキル樹脂は、パラキシリレン骨格を含む構造を有することを特徴とする。フェノールアラルキル樹脂を用いたエポキシ樹脂組成物の硬化物は、疎水性の構造を含むことから吸湿率が低く、又ガラス転移温度を越えた高温域での弾性率が低くいという特徴があり、表面実装の半田付け時における熱応力を低減し、リードフレーム等の金属類及び半導体素子との密着性に優れるという特徴を有しているため耐半田リフロー性に優れている。また、フェニル基間のパラキシリレン結合は耐熱性に優れるという特徴を有する。
【００１５】
更にフェノールアラルキル樹脂を配合することによるエポキシ樹脂組成物の特徴を損なわない範囲で、分子内にフェノール性水酸基を有するモノマー、オリゴマー、ポリマー、例えばフェノールノボラック樹脂、クレゾールノボラック樹脂、テルペン変性フェノール樹脂、ジシクロペンタジエン変性フェノール樹脂、ビスフェノールＡ、トリフェノールメタン等のフェノール樹脂を併用しても差し支えない。これらは単独でも混合して用いてもよい。これらのうち、特にエポキシ樹脂組成物の硬化収縮を抑えるため、１分子中に２個以上のフェノール性水酸基を有し、全フェノール樹脂の平均水酸基当量が７０〜２５０の硬化収縮の小さいフェノール樹脂が望ましい。併用する場合のフェノールアラルキル樹脂の配合量としては、全フェノール樹脂中に７０重量％以上であることが必須である。下限値を下回ると吸湿率が多くなったり、弾性率が高くなったりするため、耐半田リフロー性に悪影響を及ぼす。
【００１６】
全エポキシ樹脂のエポキシ基と全フェノール樹脂のフェノール性水酸基の当量比については、エポキシ基数／フェノール性水酸基数＝０．５〜１．８の範囲が好ましく、さらに好ましくはエポキシ基数／フェノール性水酸基数＝０．８〜１．４である。この範囲を外れると、樹脂組成物の硬化性の低下、或いは硬化物のガラス転移温度の低下、耐湿信頼性の低下等が生じるので好ましくない。
【００１７】
本発明で用いられる硬化促進剤としては、前記エポキシ樹脂とフェノール樹脂との架橋反応の触媒となり得るものを指し、例えば、１，８−ジアザビシクロ（５，４，０）ウンデセン−７、トリブチルアミン等のアミン化合物、トリフェニルホスフィン、テトラフェニルホスフォニウム・テトラフェニルボレート塩等の有機リン系化合物、２−メチルイミダゾール等のイミダゾール化合物等が挙げられるが、これらに限定されるものではない。これらは単独でも混合して用いてもよい。
【００１８】
本発明で用いられる無機充填材の種類については特に制限はなく、一般に封止材料に用いられているものを使用することができる。例えば、溶融シリカ、結晶シリカ、２次凝集シリカ、アルミナ、チタンホワイト、水酸化アルミニウム、タルク、クレー、ガラス繊維等が挙げられ、特に溶融シリカが好ましい。溶融シリカは、破砕状、球状のいずれでも使用可能であるが、配合量を高め、且つエポキシ樹脂組成物の溶融粘度の上昇を抑えるためには、球状シリカを主に用いる方がより好ましい。更に球状シリカの配合量を高めるためには、球状シリカの粒度分布をより広くとるよう調整することが望ましい。又、無機充填材は、予めカップリング剤等で表面処理されているものを用いてもよい。
さらに本発明のエポキシ樹脂組成物はＤＲＡＭ用途にも使用されるため、ウランの含有量が１ｐｐｂ以下の球状シリカが望ましい。ウラン量が１ｐｐｂを越えるとウランから発生するα線によるソフトエラーの発生率が急激に高くなり、該メモリーを使用したシステムの動作に支障をきたすことがある。球状シリカとしては合成球状シリカ、或いは天然低ウラン球状シリカがあるがウランの含有量が１ｐｐｂ以下であれば、どちらでも構わない。
また、メモリー用途のＰＫＧは薄型であるため、成型時に狭流路の流動性が求められる。流路の幅は最も狭いところで１５０〜２００μｍであるため、最大でも１０６μｍ以下、好ましくは７７μｍ以下の篩で粗粒を除去した無機充填材が望ましい。
また、本発明で用いられる無機充填材の配合量については、エポキシ樹脂組成物の収縮率を抑えるため、また吸水量を制限し耐半田リフロー性の低下を防ぐため、８５重量％以上とすることが必要で、エポキシ樹脂組成物の成形時の流動性を損なわないためには９２重量％以下とすることが必要である。
【００１９】
本発明のエポキシ樹脂組成物は、（Ａ）〜（Ｄ）を必須成分とするが、これ以外に必要に応じてシランカップリング剤、燐系難燃剤、ブロム化エポキシ樹脂、酸化アンチモン、無機水酸化物等の難燃剤、カーボンブラック、ベンガラ等の着色剤及びシリコーンオイル、ゴム等の低応力添加剤、離型剤等の種々の添加剤を適宜配合しても差し支えない。
又本発明の封止用エポキシ樹脂組成物を成形材料として製造するには、（Ａ）〜（Ｄ）成分、その他の添加剤をミキサー等により十分に均一混合した後、更に熱ロール又はニーダー等で溶融混合し、冷却後粉砕して成形材料とすることができる。
本発明のエポキシ樹脂組成物を用いて、半導体等の電子部品を封止し、半導体装置を製造するにはトランスファーモールド、コンプレッションモールド、インジェクションモールド等の従来からの成形方法で硬化成形すれば良い。
【００２０】
【実施例】
以下に本発明を実施例で示すが、これら実施例に本発明が限定されるものではない。実施例及び比較例で使用したエポキシ樹脂組成物の各成分は下記のとおりである。配合割合を表１に示した。各成分の配合割合は重量部とする。
《使用したエポキシ樹脂組成物の成分》
エポキシＡ：式（２）で示されるフェノール樹脂を主成分とするフェノール樹脂５０重量％と４，４’ジヒドロキシ−３，３’，５，５’テトラメチルビフェニル５０重量％の混合フェノール樹脂をグリシジルエーテル化したエポキシ樹脂（軟化点４５℃、エポキシ当量１６３）
エポキシ樹脂Ｂ：式（２）で示されるフェノール樹脂を主成分とするフェノール樹脂をグリシジルエーテル化したエポキシ樹脂（軟化点６０℃、エポキシ当量１５９）
【化３】

【００２１】
エポキシ樹脂Ｃ：ビフェニル型エポキシ樹脂（ジャパンエポキシレジン（株）製、ＹＸ−４０００、融点１０５℃、エポキシ当量１９０）
フェノール樹脂Ａ：フェノールアラルキル樹脂（三井化学（株）製、ＸＬ−２２５、軟化点７５℃、水酸基当量１７４）
フェノール樹脂Ｂ：フェノールノボラック樹脂（住友ベークライト(株)製、ＰＲ−ＨＦ−３軟化点８０℃、水酸基当量１０４）
溶融シリカ :平均粒径２０μｍ、７５μｍの篩で粗粒を除去したもの
１，８−ジアザビシクロ（５、４、０）ウンデセン−７（以下、ＤＢＵという）
トリフェニルホスフィン（以下、ＴＰＰという）
γ−グリシドキシプロピルトリメトキシシラン
カルナバワックス
カーボンブラック
《実施例１〜５、比較例１〜４》
上記の成分を表１の配合に従って配合し、室温でミキサーを用いて混合し、５０〜１３０℃で２軸ロールにより混練し、冷却後粉砕しエポキシ樹脂組成物を得た。得られたエポキシ樹脂組成物を以下の方法で評価した。結果を表１に示す。
【００２２】
《評価方法》
スパイラルフロー：ＥＭＭＩ−１−６６に準じたスパイラルフロー測定用の金型を用いて、金型温度１７５℃、注入圧力６．９ＭＰａ、硬化時間２分で測定した。スパイラルフローは流動性のパラメーターであり、数値が大きい方が流動性良好である。単位はｃｍ。
パッケージ反り量：使用したパッケージは５０ｐＴＳＯＰ（ＬＯＣ構造、パッケージサイズ：２１×１０×１．０ｍｍ、４２アロイリードフレーム、チップサイズ：５．０×８．５×０．３２ｍｍ、１１．０×８．０×０．３２ｍｍ）。表面にポリイミド樹脂皮膜を有する半導体素子をＴＳＯＰ型リードフレーム（４２アロイ材、インナーリード先端を銀メッキで被覆）に載置した後、前記樹脂組成物を用いて１７５℃、９．８ＭＰａ、１分で硬化し各材料毎に５個のパッケージを得、１７５℃、８時間の後硬化を行った後、パッケージ反り量を測定した。さらに２６０℃のＩＲリフロー処理を行った後パッケージ反り量を測定した。反り量の測定は、（株）東京精密製の表面粗さ計ｓｕｒｆｃｏｍ１５００Ａを使用し、パッケージの長手方向の中心線上１９．０ｍｍを走査速度０．６ｍｍ／ｓでスキャンして行った。得られたパッケージの高低差を反り量とし、５個の平均値を求めた。
【００２３】
エポキシ樹脂組成物の硬化物の収縮率：ＪＩＳＫ６９１１を参考にして、一部変更を加えておこなった。ＪＩＳＫ６９１１では成形収縮率が室温における金型寸法に対する室温における成形品寸法の関係で定義されているが、本発明においては成形温度における金型寸法を基準にして硬化物の収縮率を求めた。試験片作製条件は金型温度１７５℃、注入圧力７．５×ＭＰａ、硬化時間２分でトランスファー成型機を用いて成形し、１７５℃、８時間の後硬化の後に室温まで冷却してからノギスにより寸法の測定を行い、下記式により算出した。単位は％。
エポキシ樹脂組成物の硬化物の収縮率＝〔（１７５℃における金型寸法−２５℃におけるエポキシ樹脂組成物の硬化物の寸法）／１７５℃における金型寸法〕×１００
エポキシ樹脂組成物の硬化物の収縮率とリードフレームの収縮率の差：ＴＭＡ法で求めたリードフレームの線膨張係数４．５×１０^-6／℃と成形温度１７５℃から次式よりリードフレームの収縮率を求めた。
リードフレームの収縮率＝〔｛リードフレームの線膨張係数×（成形温度−２５℃）｝／｛１＋リードフレームの線膨張係数×（成形温度−２５℃）｝〕×１００＝〔｛４．５×１０^-6×（１７５−２５）｝／｛１＋４．５×１０^-6×（１７５−２５）｝〕×１００≒０．０６７
さらにエポキシ樹脂組成物の硬化物の収縮率とリードフレームの収縮率の差は次式により算出した。
エポキシ樹脂組成物の硬化物の収縮率とリードフレームの収縮率の差＝エポキシ樹脂組成物の硬化物の収縮率−リードフレームの収縮率
エポキシ樹脂組成物の硬化物の収縮率と半導体素子の収縮率の差：ＴＭＡ法で求めた半導体素子の線膨張係数４．２×１０^-6／℃と成形温度１７５℃から次式より半導体素子の収縮率を求めた。
半導体素子の収縮率＝〔｛半導体素子の線膨張係数×（成形温度−２５℃）｝／｛１＋半導体素子の線膨張係数×（成形温度−２５℃）｝〕×１００＝〔｛４．２×１０^-6×（１７５−２５）｝／｛１＋４．２×１０^-6×（１７５−２５）｝〕×１００≒０．０６３
さらにエポキシ樹脂組成物の硬化物の収縮率と半導体素子の収縮率の差は次式により算出した。
エポキシ樹脂組成物の硬化物の収縮率と半導体素子の収縮率の差＝エポキシ樹脂組成物の硬化物の収縮率−半導体素子の収縮率
【００２４】
耐半田リフロー性（クラック発生率、剥離率）：使用したパッケージは５０ｐＴＳＯＰ（ＬＯＣ構造、パッケージサイズ：２１Ｘ１０Ｘ１．０ｍｍ、４２アロイリードフレーム、チップサイズ：８．８Ｘ１８．８Ｘ０．３５ｍｍ）、４４ｐＴＳＯＰ通常構造（非ＬＯＣ構造、パッケージサイズ：１８Ｘ１０Ｘ１．０ｍｍ、４２アロイリードフレーム、アイランドサイズ：５．０Ｘ８．５ｍｍ、チップサイズ：４．５Ｘ８．０Ｘ０．３５ｍｍ）、４４ｐＴＳＯＰウインドウフレーム構造（非ＬＯＣ構造、パッケージサイズ：１８Ｘ１０Ｘ１．０ｍｍ、４２アロイリードフレーム、アイランドサイズ／ウインドウサイズ：５．０Ｘ８．５ｍｍ／２．０Ｘ５．０ｍｍ、チップサイズ：４．５Ｘ８．０Ｘ０．３５ｍｍ）の計３種。表面にポリイミド樹脂皮膜を有する半導体素子をＬＯＣ、非ＬＯＣ２種、計３種のＴＳＯＰ型リードフレーム（４２アロイ材、インナーリード先端を銀メッキで被覆）に載置した後、前記樹脂組成物を用いて１７５℃、９．８ＭＰａ、１分で硬化し成形品を得、１７５℃、８時間の後硬化を行ってサンプルとした。各材料毎に１０個のパッケージを得た。このパッケージを８５℃、６０％の恒温恒湿槽内に１６８時間投入した後に２６０℃のＩＲリフロー処理を行った。顕微鏡で処理後のパッケージを観察し、外部クラックの発生率［（クラック発生パッケージ数）／（全パッケージ数）×１００］を求めた。単位は％。処理後のパッケージ内部の半導体素子表面のポリイミド樹脂皮膜、リードフレームパッド裏面の剥離を超音波探傷機で観察し、剥離の発生率[（５％以上の剥離が発生したパッケージ数）／（全パッケージ数）×１００]を求めた。単位は％。
【００２５】
【表１】

【００２６】
【発明の効果】
本発明に従うと、半導体素子の占有率が５０％以下であるＬＯＣ構造の薄型半導体パッケージで成形後、実装時におけるリフロー後のパッケージの反り量が小さく、メモリー用のＬＯＣ構造、非ＬＯＣ構造、非ＬＯＣウインドウパッド構造といった各種薄型半導体装置で耐半田リフロー性に優れた半導体封止用エポキシ樹脂組成物、及びこれを用いた半導体装置が得られる。

Claims

メモリー用のＬＯＣ構造、非ＬＯＣ構造、非ＬＯＣウインドウパッド構造といった各種薄型半導体装置に用いられる半導体封止用のエポキシ樹脂組成物であって、（Ａ）一般式（１）で示されるフェノール樹脂を５０重量％以上含むフェノール樹脂をグリシジルエーテル化したエポキシ樹脂を３０重量％以上含むエポキシ樹脂、（Ｂ）フェニレン骨格を有するフェノールアラルキル樹脂を７０重量％以上含むフェノール樹脂、（Ｃ）硬化促進剤及び（Ｄ）無機充填材を必須成分とするエポキシ樹脂組成物で、全エポキシ樹脂組成物に対し（Ｄ）無機充填材が８５重量％以上、９２重量％以下含まれ、成形後、１７５℃、８時間の後硬化を行った後においても、該エポキシ樹脂組成物の硬化物の収縮率とリードフレーム及び半導体素子の収縮率との差がいずれも０．３０％以下であることを特徴とするエポキシ樹脂組成物。

（Ｒは、水素原子、炭素数１〜４のアルキル基を示し、互いに同じであっても異なっていてもよい。ｍは０〜４の整数、ｎは０〜３の整数、ｋは平均値で１〜１０の正数）
請求項１記載のエポキシ樹脂組成物を用いて半導体素子を封止してなることを特徴とするメモリー用半導体装置。