JP2003342447A - エポキシ樹脂組成物及び半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、半導体素子の占有率が５０％以下
であるＬＯＣ構造の薄型半導体パッケージで成形後、実
装時におけるリフロー後のパッケージの反り量が小さ
く、メモリー用のＬＯＣ構造、非ＬＯＣ構造、非ＬＯＣ
ウインドウパッド構造といった各種薄型半導体装置で耐
半田リフロー性に優れた半導体封止用エポキシ樹脂組成
物を提供すること。 【解決手段】 トリヒドロキシトリフェニルメタン骨格
を有するフェノール樹脂を５０重量％以上含むフェノー
ル樹脂をグリシジルエーテル化したエポキシ樹脂を３０
重量％以上含むエポキシ樹脂、フェニレン骨格を有する
フェノールアラルキル樹脂、硬化促進剤及び無機充填材
を必須成分とするエポキシ樹脂組成物で、全エポキシ樹
脂組成物に対し無機充填材が８５重量％以上、９２重量
％以下含まれ、該エポキシ樹脂組成物の硬化物の収縮率
とリードフレーム及び半導体素子との収縮率の差がいず
れも０．３０％以下であることを特徴とするエポキシ樹
脂組成物。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メモリー用のＬＯ
Ｃ構造、非ＬＯＣ構造、非ＬＯＣウインドウパッド構造
といった各種薄型半導体装置に適した半導体封止用エポ
キシ樹脂組成物、及びこれを用いた半導体装置に関する
ものである。

【０００２】

【従来の技術】電子機器の小型化、軽量化、高性能化の
市場動向において、半導体パッケージについても小型
化、軽量化、高性能化が求められてきた。メモリパッケ
ージについては容量の増大と小型化といった相反する要
求が求められ、パッケージサイズレベルの半導体素子の
搭載が可能なＬＯＣ（リードオンチップ）構造が開発、
導入された。ＬＯＣ構造とは、ダイパッドレスのリード
フレームのインナーリードに半導体素子をポリイミドの
両面テープを介して接着し、エポキシ樹脂組成物で封止
したものである。

【０００３】近年、半導体素子の高集積化技術の進歩に
より、半導体素子のサイズを小さくすることが可能とな
り、ＬＯＣ構造でも従来のようなパッケージサイズレベ
ルでなく、パッケージ面積の半分以下の半導体素子が搭
載されるようになった。接着面積のさらなる低減により
耐半田リフロー性も向上したが、半導体パッケージに反
りが生じ、表面実装に問題が生じるようになった。半導
体パッケージの反りの原因は構成部材の成形温度、室温
間での収縮率の差である。成形温度、室温間の収縮率は
リードフレーム、半導体素子は０．１％未満、エポキシ
樹脂組成物は０．３〜０．５％程度であり、エポキシ樹
脂組成物とリードフレーム、半導体素子の収縮率の差が
反りの原因である。

【０００４】パッケージサイズの半導体素子を搭載した
ＬＯＣパッケージの場合は、封止樹脂の上下厚みがほぼ
同じになるように設計すれば半導体パッケージの反りを
低減できたが、半導体素子のサイズが小さくなると、設
計の変更による反り量の低減は困難である。先に述べた
ようにＬＯＣ構造では、ダイパッドレスのリードフレー
ムのインナーリードが半導体素子上に配置され、半導体
素子はポリイミドの両面テープを介してインナーリード
の下側に配置されている。このため、半導体素子のサイ
ズが小さくなると、半導体パッケージの端部では厚み方
向で上部寄りに配置されているリードフレームと封止樹
脂の収縮率の差により凸の反りが生じ、半導体素子搭載
部分では、半導体素子がパッケージの厚み方向で下部寄
りに配置されているため、封止樹脂とシリコンチップの
収縮率の差により凹の反りを生じ、同一パッケージの端
部と中央部で方向の違う反りが生じる。ＬＯＣの構造
上、パッケージ全体でインナーリード、半導体素子の配
置に対し、封止樹脂の上下厚みをほぼ同じように合わせ
ることは不可能であるため、チップサイズが小さいＬＯ
Ｃ構造パッケージでも反り量が小さなエポキシ樹脂組成
物が求められている。更にメモリー用半導体装置ではＬ
ＯＣ構造、非ＬＯＣ構造、非ＬＯＣウインドウパッド構
造の薄型半導体装置が適用されるが、製造工程管理、在
庫管理、コストの面から、全ての構造に共通して使用で
きる半導体封止用エポキシ樹脂組成物が要求されてい
る。非ＬＯＣ構造は厚み方向における対称性が良いので
パッケージの反りは問題にならないが、耐半田リフロー
性がＬＯＣ構造より劣る。全ての構造に共通して使用す
るには、パッケージ反り量と耐半田リフロー性の両立が
必要である。

【０００５】

【発明が解決しようとする課題】本発明は、半導体素子
の占有率が５０％以下であるＬＯＣ構造の薄型半導体パ
ッケージで成形後、実装時におけるリフロー後のパッケ
ージの反り量が小さく、メモリー用のＬＯＣ構造、非Ｌ
ＯＣ構造、非ＬＯＣウインドウパッド構造といった各種
薄型半導体装置で耐半田リフロー性に優れた半導体封止
用エポキシ樹脂組成物、及びこれを用いた半導体装置を
提供するものである。

【０００６】

【課題を解決するための手段】本発明は、[１]（Ａ）一
般式（１）で示されるフェノール樹脂を５０重量％以上
含むフェノール樹脂をグリシジルエーテル化したエポキ
シ樹脂を３０重量％以上含むエポキシ樹脂、（Ｂ）フェ
ニレン骨格を有するフェノールアラルキル樹脂を７０重
量％以上含むフェノール樹脂、（Ｃ）硬化促進剤及び
（Ｄ）無機充填材を必須成分とするエポキシ樹脂組成物
で、全エポキシ樹脂組成物に対し（Ｄ）無機充填材が８
５重量％以上、９２重量％以下含まれ、該エポキシ樹脂
組成物の硬化物の収縮率とリードフレーム及び半導体素
子との収縮率の差がいずれも０．３０％以下であること
を特徴とするエポキシ樹脂組成物、

【化２】 （Ｒは、水素原子、炭素数１〜４のアルキル基を示し、
互いに同じであっても異なっていてもよい。ｍは０〜４
の整数、ｎは０〜３の整数、ｋは平均値で１〜１０の正
数）

【０００７】［２］第［１］項記載のエポキシ樹脂組成
物を用いて半導体素子を封止してなることを特徴とする
半導体装置、である。

【０００８】

【発明の実施の形態】本発明者らは、その硬化物の収縮
率が異なるエポキシ樹脂組成物を用いて、ＬＯＣパッケ
ージを作製し、半導体パッケージの反り量を測定した結
果、エポキシ樹脂組成物の硬化物の収縮率とリードフレ
ーム及び半導体素子の収縮率の差がいずれも０．３０％
以下であれば、半導体素子の占有率が５０％以下と小さ
いものに対しても、表面実装に悪影響が生じないことを
見出した。ここで本発明者らは、エポキシ樹脂組成物の
硬化物の収縮率を〔（成形温度における金型寸法−室温
におけるエポキシ樹脂組成物の硬化物の寸法）／成形温
度における金型寸法〕×１００で定義し、リードフレー
ムの収縮率を〔｛リードフレームの線膨張係数×（成形
温度−室温）｝／｛１＋リードフレームの線膨張係数×
（成形温度−室温）｝〕×１００で定義し、半導体素子
の収縮率を〔｛半導体素子の線膨張係数×（成形温度−
室温）｝／｛１＋半導体素子の線膨張係数×（成形温度
−室温）｝〕×１００で定義した。また、式中の成形温
度とは、エポキシ樹脂組成物を加熱硬化する時の金型温
度を指し、通常は１６０〜１９０℃の範囲であるが、こ
の温度範囲に限定されるものではない。

【０００９】エポキシ樹脂組成物の硬化物の線膨張係数
はガラス領域で０．７×１０^-5〜１．５×１０^-5／℃、
ゴム領域で２．５×１０^-5〜６×１０^-5／℃で、さらに
熱硬化樹脂であるエポキシ樹脂組成物は硬化反応の際、
新たな化学結合の生成があるので反応収縮が見られる。
エポキシ樹脂組成物の硬化物の収縮率は、成形温度と室
温の温度差での熱収縮と反応収縮の和であり、エポキシ
樹脂組成物の組成によって変わるが一般的に０．３〜
０．５％の範囲にある。これに対し、４２アロイ材であ
るリードフレームの線膨張係数とシリコンから成る半導
体素子の線膨張係数は、ほぼ同じ値でそれぞれ４．５×
１０^-6／℃、４．２×１０^-6／℃と、エポキシ樹脂組成
物の硬化物の線膨張係数と比較して小さい。成形温度と
室温の温度差によって生じるリードフレーム及び半導体
素子の収縮率は０．１％未満である。室温を２５℃とし
た場合、リードフレームの収縮率は〔｛リードフレーム
の線膨張係数×（成形温度−２５℃）｝／｛１＋リード
フレームの線膨張係数×（成形温度−２５℃）｝〕×１
００で、半導体素子の収縮率は〔｛半導体素子の線膨張
係数×（成形温度−２５℃）｝／｛１＋半導体素子の線
膨張係数×（成形温度−２５℃）｝〕×１００でそれぞ
れ算出できる。リードフレームの収縮率は成形温度が１
６０℃で０．０６１％、１７５℃で０．０６７％、１９
０℃で０．０７４％である。半導体素子の収縮率は成形
温度が１６０℃で０．０５７％、１７５℃で０．０６３
％、１９０℃で０．０６９％である。このエポキシ樹脂
組成物の収縮率とリードフレーム、半導体素子の収縮率
の差によってＬＯＣパッケージの反りが生じる。

【００１０】ＬＯＣ構造では、ダイパッドレスのリード
フレームのインナーリードが半導体素子の上に配置さ
れ、半導体素子はポリイミドの両面テープを介してイン
ナーリードの下側に配置されている。このため、半導体
素子の面積が半導体装置の面積の５０％以下になると、
パッケージの半導体素子が存在しない端部では厚み方向
で上部寄りに配置されているリードフレームと封止樹脂
の収縮率の差により凸の反りが生じ、半導体素子搭載部
分では、半導体素子がパッケージの厚み方向で下部寄り
に配置されているため、封止樹脂とシリコンチップの収
縮率の差により凹の反りを生じ、同一パッケージの端部
と中央部で方向の違う反りが生じる。

【００１１】エポキシ樹脂組成物の硬化物の収縮率とリ
ードフレーム及び半導体素子の収縮率の差がいずれも
０．３０％以下であれば、反り量が小さく、表面実装時
に半導体パッケージの全てのリードを回路基板に接合す
ることが可能になる。エポキシ樹脂組成物の成形収縮率
とリードフレーム及び半導体素子の収縮率の差が上限値
を超えると、半導体パッケージの反り量が大きくなり、
表面実装時に半導体パッケージの凸部にあるリードを回
路基板に接合することが出来なくなる。

【００１２】本発明で用いられるエポキシ樹脂は一般式
（１）で示されるフェノール樹脂を５０重量％以上含む
フェノール樹脂をグリシジルエーテル化したエポキシ樹
脂を３０重量％以上含むエポキシ樹脂である。一般式
（１）で示されるフェノール樹脂を５０重量％以上含む
フェノール樹脂をグリシジルエーテル化して得られたエ
ポキシ樹脂は多官能エポキシで、これを使用することに
より架橋密度が高いエポキシ樹脂組成物が得られる。架
橋密度が高いエポキシ樹脂組成物はガラス転移温度が高
く、線膨張係数が小さいため、熱収縮が小さく、収縮率
を低減することができる。メモリー用半導体装置ではＬ
ＯＣ構造、非ＬＯＣ構造、非ＬＯＣウインドウパッド構
造があるが、いずれにおいても高い耐半田リフロー性を
得るには、半導体装置の構成部材、シリコン、金属フレ
ーム、ポリイミドのいずれに対しても高い接着性を示す
ことが重要である。本発明に用いられる多官能エポキシ
樹脂はエポキシ基の密度が高く、いずれの部材に対して
も高い接着性を有し、また架橋密度が高く高強度である
ことから高い耐半田リフロー性が得られる。

【００１３】本発明で必須とする一般式（１）で示され
るフェノール樹脂を５０重量％以上含むフェノール樹脂
をグリシジルエーテル化したエポキシ樹脂に併用するエ
ポキシ樹脂としては、エポキシ基を有するモノマー、オ
リゴマー、ポリマー全般を指し、例えば、ビフェニル型
エポキシ樹脂、ビスフェノール型エポキシ樹脂、スチル
ベン型エポキシ樹脂、オルソクレゾールノボラック型エ
ポキシ樹脂、フェノールノボラック型エポキシ樹脂、フ
ェノールアラルキル型エポキシ樹脂、トリアジン核含有
エポキシ樹脂、ナフタレン骨格を含むエポキシ樹脂、ジ
シクロペンタジエン変性フェノール型エポキシ樹脂等が
挙げられ、これらは単独でも混合して用いてもよい。こ
れらのうち、特にエポキシ樹脂組成物の硬化収縮を抑え
るため、１分子中に２個以上のエポキシ基を有し、全エ
ポキシ樹脂の平均エポキシ当量が３００未満の硬化収縮
の小さいエポキシ樹脂が望ましい。一般式（１）で示さ
れるフェノール樹脂を５０重量％以上含むフェノール樹
脂をグリシジルエーテル化したエポキシ樹脂を配合する
ことによるエポキシ樹脂組成物の特徴を損なわないため
には、その配合量が全エポキシ樹脂に対し３０重量％以
上である必要がある。

【００１４】本発明で用いるフェノールアラルキル樹脂
は、パラキシリレン骨格を含む構造を有することを特徴
とする。フェノールアラルキル樹脂を用いたエポキシ樹
脂組成物の硬化物は、疎水性の構造を含むことから吸湿
率が低く、又ガラス転移温度を越えた高温域での弾性率
が低くいという特徴があり、表面実装の半田付け時にお
ける熱応力を低減し、リードフレーム等の金属類及び半
導体素子との密着性に優れるという特徴を有しているた
め耐半田リフロー性に優れている。また、フェニル基間
のパラキシリレン結合は耐熱性に優れるという特徴を有
する。

【００１５】更にフェノールアラルキル樹脂を配合する
ことによるエポキシ樹脂組成物の特徴を損なわない範囲
で、分子内にフェノール性水酸基を有するモノマー、オ
リゴマー、ポリマー、例えばフェノールノボラック樹
脂、クレゾールノボラック樹脂、テルペン変性フェノー
ル樹脂、ジシクロペンタジエン変性フェノール樹脂、ビ
スフェノールＡ、トリフェノールメタン等のフェノール
樹脂を併用しても差し支えない。これらは単独でも混合
して用いてもよい。これらのうち、特にエポキシ樹脂組
成物の硬化収縮を抑えるため、１分子中に２個以上のフ
ェノール性水酸基を有し、全フェノール樹脂の平均水酸
基当量が７０〜２５０の硬化収縮の小さいフェノール樹
脂が望ましい。併用する場合のフェノールアラルキル樹
脂の配合量としては、全フェノール樹脂中に７０重量％
以上であることが必須である。下限値を下回ると吸湿率
が多くなったり、弾性率が高くなったりするため、耐半
田リフロー性に悪影響を及ぼす。

【００１６】全エポキシ樹脂のエポキシ基と全フェノー
ル樹脂のフェノール性水酸基の当量比については、エポ
キシ基数／フェノール性水酸基数＝０．５〜１．８の範
囲が好ましく、さらに好ましくはエポキシ基数／フェノ
ール性水酸基数＝０．８〜１．４である。この範囲を外
れると、樹脂組成物の硬化性の低下、或いは硬化物のガ
ラス転移温度の低下、耐湿信頼性の低下等が生じるので
好ましくない。

【００１７】本発明で用いられる硬化促進剤としては、
前記エポキシ樹脂とフェノール樹脂との架橋反応の触媒
となり得るものを指し、例えば、１，８−ジアザビシク
ロ（５，４，０）ウンデセン−７、トリブチルアミン等
のアミン化合物、トリフェニルホスフィン、テトラフェ
ニルホスフォニウム・テトラフェニルボレート塩等の有
機リン系化合物、２−メチルイミダゾール等のイミダゾ
ール化合物等が挙げられるが、これらに限定されるもの
ではない。これらは単独でも混合して用いてもよい。

【００１８】本発明で用いられる無機充填材の種類につ
いては特に制限はなく、一般に封止材料に用いられてい
るものを使用することができる。例えば、溶融シリカ、
結晶シリカ、２次凝集シリカ、アルミナ、チタンホワイ
ト、水酸化アルミニウム、タルク、クレー、ガラス繊維
等が挙げられ、特に溶融シリカが好ましい。溶融シリカ
は、破砕状、球状のいずれでも使用可能であるが、配合
量を高め、且つエポキシ樹脂組成物の溶融粘度の上昇を
抑えるためには、球状シリカを主に用いる方がより好ま
しい。更に球状シリカの配合量を高めるためには、球状
シリカの粒度分布をより広くとるよう調整することが望
ましい。又、無機充填材は、予めカップリング剤等で表
面処理されているものを用いてもよい。さらに本発明の
エポキシ樹脂組成物はＤＲＡＭ用途にも使用されるた
め、ウランの含有量が１ｐｐｂ以下の球状シリカが望ま
しい。ウラン量が１ｐｐｂを越えるとウランから発生す
るα線によるソフトエラーの発生率が急激に高くなり、
該メモリーを使用したシステムの動作に支障をきたすこ
とがある。球状シリカとしては合成球状シリカ、或いは
天然低ウラン球状シリカがあるがウランの含有量が１ｐ
ｐｂ以下であれば、どちらでも構わない。また、メモリ
ー用途のＰＫＧは薄型であるため、成型時に狭流路の流
動性が求められる。流路の幅は最も狭いところで１５０
〜２００μｍであるため、最大でも１０６μｍ以下、好
ましくは７７μｍ以下の篩で粗粒を除去した無機充填材
が望ましい。また、本発明で用いられる無機充填材の配
合量については、エポキシ樹脂組成物の収縮率を抑える
ため、また吸水量を制限し耐半田リフロー性の低下を防
ぐため、８５重量％以上とすることが必要で、エポキシ
樹脂組成物の成形時の流動性を損なわないためには９２
重量％以下とすることが必要である。

【００１９】本発明のエポキシ樹脂組成物は、（Ａ）〜
（Ｄ）を必須成分とするが、これ以外に必要に応じてシ
ランカップリング剤、燐系難燃剤、ブロム化エポキシ樹
脂、酸化アンチモン、無機水酸化物等の難燃剤、カーボ
ンブラック、ベンガラ等の着色剤及びシリコーンオイ
ル、ゴム等の低応力添加剤、離型剤等の種々の添加剤を
適宜配合しても差し支えない。又本発明の封止用エポキ
シ樹脂組成物を成形材料として製造するには、（Ａ）〜
（Ｄ）成分、その他の添加剤をミキサー等により十分に
均一混合した後、更に熱ロール又はニーダー等で溶融混
合し、冷却後粉砕して成形材料とすることができる。本
発明のエポキシ樹脂組成物を用いて、半導体等の電子部
品を封止し、半導体装置を製造するにはトランスファー
モールド、コンプレッションモールド、インジェクショ
ンモールド等の従来からの成形方法で硬化成形すれば良
い。

【００２０】

【実施例】以下に本発明を実施例で示すが、これら実施
例に本発明が限定されるものではない。実施例及び比較
例で使用したエポキシ樹脂組成物の各成分は下記のとお
りである。配合割合を表１に示した。各成分の配合割合
は重量部とする。 《使用したエポキシ樹脂組成物の成分》 エポキシＡ：式（２）で示されるフェノール樹脂を主成
分とするフェノール樹脂５０重量％と４，４’ジヒドロ
キシ−３，３’，５，５’テトラメチルビフェニル５０
重量％の混合フェノール樹脂をグリシジルエーテル化し
たエポキシ樹脂（軟化点４５℃、エポキシ当量１６３） エポキシ樹脂Ｂ：式（２）で示されるフェノール樹脂を
主成分とするフェノール樹脂をグリシジルエーテル化し
たエポキシ樹脂（軟化点６０℃、エポキシ当量１５９）

【化３】

【００２１】エポキシ樹脂Ｃ：ビフェニル型エポキシ樹
脂（ジャパンエポキシレジン（株）製、ＹＸ−４００
０、融点１０５℃、エポキシ当量１９０） フェノール樹脂Ａ：フェノールアラルキル樹脂（三井化
学（株）製、ＸＬ−２２５、軟化点７５℃、水酸基当量
１７４） フェノール樹脂Ｂ：フェノールノボラック樹脂（住友ベ
ークライト(株)製、ＰＲ−ＨＦ−３軟化点８０℃、水酸
基当量１０４） 溶融シリカ :平均粒径２０μｍ、７５μｍの篩で粗粒を
除去したもの１，８−ジアザビシクロ（５、４、０）ウ
ンデセン−７（以下、ＤＢＵという） トリフェニルホスフィン（以下、ＴＰＰという） γ−グリシドキシプロピルトリメトキシシラン カルナバワックス カーボンブラック 《実施例１〜５、比較例１〜４》上記の成分を表１の配
合に従って配合し、室温でミキサーを用いて混合し、５
０〜１３０℃で２軸ロールにより混練し、冷却後粉砕し
エポキシ樹脂組成物を得た。得られたエポキシ樹脂組成
物を以下の方法で評価した。結果を表１に示す。

【００２２】《評価方法》 スパイラルフロー：ＥＭＭＩ−１−６６に準じたスパイ
ラルフロー測定用の金型を用いて、金型温度１７５℃、
注入圧力６．９ＭＰａ、硬化時間２分で測定した。スパ
イラルフローは流動性のパラメーターであり、数値が大
きい方が流動性良好である。単位はｃｍ。 パッケージ反り量：使用したパッケージは５０ｐＴＳＯ
Ｐ（ＬＯＣ構造、パッケージサイズ：２１×１０×１．
０ｍｍ、４２アロイリードフレーム、チップサイズ：
５．０×８．５×０．３２ｍｍ、１１．０×８．０×
０．３２ｍｍ）。表面にポリイミド樹脂皮膜を有する半
導体素子をＴＳＯＰ型リードフレーム（４２アロイ材、
インナーリード先端を銀メッキで被覆）に載置した後、
前記樹脂組成物を用いて１７５℃、９．８ＭＰａ、１分
で硬化し各材料毎に５個のパッケージを得、１７５℃、
８時間の後硬化を行った後、パッケージ反り量を測定し
た。さらに２６０℃のＩＲリフロー処理を行った後パッ
ケージ反り量を測定した。反り量の測定は、（株）東京
精密製の表面粗さ計ｓｕｒｆｃｏｍ １５００Ａを使用
し、パッケージの長手方向の中心線上１９．０ｍｍを走
査速度０．６ｍｍ／ｓでスキャンして行った。得られた
パッケージの高低差を反り量とし、５個の平均値を求め
た。

【００２３】エポキシ樹脂組成物の硬化物の収縮率：Ｊ
ＩＳ Ｋ ６９１１を参考にして、一部変更を加えてお
こなった。ＪＩＳ Ｋ ６９１１では成形収縮率が室温
における金型寸法に対する室温における成形品寸法の関
係で定義されているが、本発明においては成形温度にお
ける金型寸法を基準にして硬化物の収縮率を求めた。試
験片作製条件は金型温度１７５℃、注入圧力７．５×Ｍ
Ｐａ、硬化時間２分でトランスファー成型機を用いて成
形し、１７５℃、８時間の後硬化の後に室温まで冷却し
てからノギスにより寸法の測定を行い、下記式により算
出した。単位は％。 エポキシ樹脂組成物の硬化物の収縮率＝〔（１７５℃に
おける金型寸法−２５℃におけるエポキシ樹脂組成物の
硬化物の寸法）／１７５℃における金型寸法〕×１００ エポキシ樹脂組成物の硬化物の収縮率とリードフレーム
の収縮率の差：ＴＭＡ法で求めたリードフレームの線膨
張係数４．５×１０^-6／℃と成形温度１７５℃から次式
よりリードフレームの収縮率を求めた。 リードフレームの収縮率＝〔｛リードフレームの線膨張
係数×（成形温度−２５℃）｝／｛１＋リードフレーム
の線膨張係数×（成形温度−２５℃）｝〕×１００＝
〔｛４．５×１０^-6×（１７５−２５）｝／｛１＋４．
５×１０^-6×（１７５−２５）｝〕×１００≒０．０６
７ さらにエポキシ樹脂組成物の硬化物の収縮率とリードフ
レームの収縮率の差は次式により算出した。 エポキシ樹脂組成物の硬化物の収縮率とリードフレーム
の収縮率の差＝エポキシ樹脂組成物の硬化物の収縮率−
リードフレームの収縮率 エポキシ樹脂組成物の硬化物の収縮率と半導体素子の収
縮率の差：ＴＭＡ法で求めた半導体素子の線膨張係数
４．２×１０^-6／℃と成形温度１７５℃から次式より半
導体素子の収縮率を求めた。 半導体素子の収縮率＝〔｛半導体素子の線膨張係数×
（成形温度−２５℃）｝／｛１＋半導体素子の線膨張係
数×（成形温度−２５℃）｝〕×１００＝〔｛４．２×
１０^-6×（１７５−２５）｝／｛１＋４．２×１０^-6×
（１７５−２５）｝〕×１００≒０．０６３ さらにエポキシ樹脂組成物の硬化物の収縮率と半導体素
子の収縮率の差は次式により算出した。 エポキシ樹脂組成物の硬化物の収縮率と半導体素子の収
縮率の差＝エポキシ樹脂組成物の硬化物の収縮率−半導
体素子の収縮率

【００２４】耐半田リフロー性（クラック発生率、剥離
率）：使用したパッケージは５０ｐＴＳＯＰ（ＬＯＣ構
造、パッケージサイズ：２１Ｘ１０Ｘ１．０ｍｍ、４２
アロイリードフレーム、チップサイズ：８．８Ｘ１８．
８Ｘ０．３５ｍｍ）、４４ｐＴＳＯＰ通常構造（非ＬＯ
Ｃ構造、パッケージサイズ：１８Ｘ１０Ｘ１．０ｍｍ、
４２アロイリードフレーム、アイランドサイズ：５．０
Ｘ８．５ｍｍ、チップサイズ：４．５Ｘ８．０Ｘ０．３
５ｍｍ）、４４ｐＴＳＯＰウインドウフレーム構造（非
ＬＯＣ構造、パッケージサイズ：１８Ｘ１０Ｘ１．０ｍ
ｍ、４２アロイリードフレーム、アイランドサイズ／ウ
インドウサイズ：５．０Ｘ８．５ｍｍ／２．０Ｘ５．０
ｍｍ、チップサイズ：４．５Ｘ８．０Ｘ０．３５ｍｍ）
の計３種。表面にポリイミド樹脂皮膜を有する半導体素
子をＬＯＣ、非ＬＯＣ２種、計３種のＴＳＯＰ型リード
フレーム（４２アロイ材、インナーリード先端を銀メッ
キで被覆）に載置した後、前記樹脂組成物を用いて１７
５℃、９．８ＭＰａ、１分で硬化し成形品を得、１７５
℃、８時間の後硬化を行ってサンプルとした。各材料毎
に１０個のパッケージを得た。このパッケージを８５
℃、６０％の恒温恒湿槽内に１６８時間投入した後に２
６０℃のＩＲリフロー処理を行った。顕微鏡で処理後の
パッケージを観察し、外部クラックの発生率［（クラッ
ク発生パッケージ数）／（全パッケージ数）×１００］
を求めた。単位は％。処理後のパッケージ内部の半導体
素子表面のポリイミド樹脂皮膜、リードフレームパッド
裏面の剥離を超音波探傷機で観察し、剥離の発生率
[（５％以上の剥離が発生したパッケージ数）／（全パ
ッケージ数）×１００]を求めた。単位は％。

【００２５】

【表１】

【００２６】

【発明の効果】本発明に従うと、半導体素子の占有率が
５０％以下であるＬＯＣ構造の薄型半導体パッケージで
成形後、実装時におけるリフロー後のパッケージの反り
量が小さく、メモリー用のＬＯＣ構造、非ＬＯＣ構造、
非ＬＯＣウインドウパッド構造といった各種薄型半導体
装置で耐半田リフロー性に優れた半導体封止用エポキシ
樹脂組成物、及びこれを用いた半導体装置が得られる。

フロントページの続き Ｆターム(参考） 4J002 CC042 CC052 CD041 CD051 CD061 CD071 CD141 CE002 DE137 DE147 DJ017 DJ037 DJ047 DL007 EN026 EU116 EU136 EW146 EW176 FA047 FD017 FD142 FD156 GQ05 4J036 AA05 AB17 AD05 AD07 AD10 AE05 AE07 AF05 AF06 AF08 DC05 DC06 DC40 DC46 DD07 FA03 FA05 FB06 FB08 GA23 JA07 4M109 AA01 CA21 EA02 EB03

Claims (2)

【特許請求の範囲】
1. 【請求項１】 （Ａ）一般式（１）で示されるフェノー
   ル樹脂を５０重量％以上含むフェノール樹脂をグリシジ
   ルエーテル化したエポキシ樹脂を３０重量％以上含むエ
   ポキシ樹脂、（Ｂ）フェニレン骨格を有するフェノール
   アラルキル樹脂を７０重量％以上含むフェノール樹脂、
   （Ｃ）硬化促進剤及び（Ｄ）無機充填材を必須成分とす
   るエポキシ樹脂組成物で、全エポキシ樹脂組成物に対し
   （Ｄ）無機充填材が８５重量％以上、９２重量％以下含
   まれ、該エポキシ樹脂組成物の硬化物の収縮率とリード
   フレーム及び半導体素子との収縮率の差がいずれも０．
   ３０％以下であることを特徴とするエポキシ樹脂組成
   物。 【化１】 （Ｒは、水素原子、炭素数１〜４のアルキル基を示し、
   互いに同じであっても異なっていてもよい。ｍは０〜４
   の整数、ｎは０〜３の整数、ｋは平均値で１〜１０の正
   数）
2. 【請求項２】 請求項１記載のエポキシ樹脂組成物を用
   いて半導体素子を封止してなることを特徴とする半導体
   装置。