KR20090079158A - 복수의 컷팅부를 갖는 퓨즈 및 이를 포함하는 퓨즈 셋 구조 - Google Patents

복수의 컷팅부를 갖는 퓨즈 및 이를 포함하는 퓨즈 셋 구조 Download PDF

Info

Publication number
KR20090079158A
KR20090079158A KR1020080122847A KR20080122847A KR20090079158A KR 20090079158 A KR20090079158 A KR 20090079158A KR 1020080122847 A KR1020080122847 A KR 1020080122847A KR 20080122847 A KR20080122847 A KR 20080122847A KR 20090079158 A KR20090079158 A KR 20090079158A
Authority
KR
South Korea
Prior art keywords
fuse
parallel
cutting
portions
fuses
Prior art date
Application number
KR1020080122847A
Other languages
English (en)
Inventor
송근수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to TW97149037A priority Critical patent/TW200933865A/zh
Priority to JP2008331097A priority patent/JP2009170903A/ja
Priority to US12/346,587 priority patent/US20090179301A1/en
Publication of KR20090079158A publication Critical patent/KR20090079158A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

반도체 장치의 집적도와 비례하여 면적을 줄일 수 있는 퓨즈 및 이를 포함하는 퓨즈 셋 구조를 개시한다. 개시된 퓨즈는 메인 퓨즈부, 및 상기 메인 퓨즈부로부터 연장되는 복수의 컷팅부를 포함한다.
Figure P1020080122847
퓨즈, Y, 복수, 컷팅부, 퓨즈 셋

Description

복수의 컷팅부를 갖는 퓨즈 및 이를 포함하는 퓨즈 셋 구조{Fuse Having A Plurality of Cutting Region And Fuse Set Structure Having The Same}
본 발명은 퓨즈 및 이를 포함하는 퓨즈 셋 구조에 관한 것으로, 보다 구체적으로는 복수의 컷팅부를 갖는 퓨즈 및 이를 포함하는 퓨즈 셋 구조에 관한 것이다.
반도체 집적 회로 장치를 구성하는 각 소자의 사이즈가 미세화되고, 한 개의 반도체 칩 내에 포함되는 소자의 수가 거대화됨에 따라, 결함 밀도의 수준도 증대되고 있다. 이러한 결함 밀도의 증대는 반도체 장치의 수율을 저하시키는 직접적인 원인이 되며, 심할 경우, 반도체 소자가 형성되는 웨이퍼를 폐기처분하여야 한다.
결함 밀도를 낮추기 위해, 종래에는 결함 셀을 여분의 셀로 교체하는 리던던시(redundancy) 회로가 제안되었다. 리던던시 회로는 반도체 메모리 장치의 경우, 로우(row)계 배선(예컨대, 워드 라인) 및 컬럼(column)계 배선(예컨대, 비트 라인) 각각에 대해 설치될 수 있으며, 결함 셀의 어드레스 정보를 저장하는 퓨즈셋 그룹을 포함한다. 퓨즈셋 그룹은 복수의 퓨즈 배선들로 구성되는 퓨즈셋 어레이를 포함하며, 퓨즈셋의 프로그램은 퓨즈 배선들의 선택적인 레이저 컷팅(cuting)에 의해 행해질 수 있다.
일반적인 퓨즈 셋(10)은 도 1에 도시된 바와 같이, 등간격(D)으로 평행하게 배열된 복수의 퓨즈(41∼48)들로 구성된다. 각각의 퓨즈(41∼48)는 라인 패턴 형태를 가지며, 동일한 선폭(W) 및 피치(pitch, p)를 가지고 배열된다. 여기서, 도면 부호 50은 레이저 빔에 의해 컷팅될 영역을 나타낸다.
그런데, 반도체 메모리 장치의 집적도가 증가됨에 따라, 뱅크내에 집적되는 반도체 메모리 셀의 수가 증대되고, 뱅크의 사이즈 역시 감소되는 추세인 반면, 상기 퓨즈셋은 컷팅 피치를 확보하기 위하여, 퓨즈(41∼48)간의 피치(p)를 확보하여야 하므로, 퓨즈 셋(40)을 포함하는 회로 블록의 면적을 줄이는 것은 현실적으로 어렵다.
이에 대해 보다 구체적으로 설명하면, 퓨즈(41∼48)간의 피치(p)는 레이저 빔 장비의 능력 즉, 레이저 배열 오차 허용 범위(laser alignment tolerances)에 따라 결정되기 때문에, 만일 퓨즈(41∼48)간의 피치(p)가 상기 오차 허용 범위만큼 확보되지 않는다면, 특정 퓨즈(41∼48)의 컷팅시 인접 퓨즈(41∼48)가 조사되는 레이저에 의해 손상될 수 있다. 그러면, 정상인 메모리 셀인데도 불구하고 리던던시 동작이 행해지므로, 정작 결함셀의 발견시 이를 대체할 수 없게 된다.
그러므로, 반도체 집적 회로 장치의 집적도와 비례하여 퓨즈 셋의 면적을 축소시키기 어렵다. 이로 인해, 반도체 집적 회로 장치에서 퓨즈셋의 점유 비율이 점차 늘어나고 있으며, 이것은 반도체 집적 회로 장치의 소형화를 저해하는 요인이 되고 있다.
따라서, 본 발명의 목적은 반도체 장치의 집적도와 비례하여 면적을 줄일 수 있는 퓨즈 및 이를 포함하는 퓨즈 셋 구조를 제공하는 것이다.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 퓨즈는 메인 퓨즈부, 및 상기 메인 퓨즈부로부터 연장되는 복수의 컷팅부를 포함한다.
또한, 본 발명의 다른 실시예 따른 퓨즈 셋은 메인 퓨즈부 및 상기 메인 퓨즈부로부터 연장되는 복수의 컷팅부를 포함하는 복수의 퓨즈들을 포함하고, 상기 복수의 퓨즈들 각각은 그것과 인접하는 퓨즈와 일정 간격을 두고 180°회전된 형태로 배열된다.
본 발명에 의하면, 하나의 퓨즈가 복수 개의 컷팅부를 갖도록 구성함으로써, 퓨즈 하나당 하나의 컷팅 영역을 제공하는 종래의 퓨즈보다 퓨즈셋의 점유 면적을 크게 줄일 수 있다. 이에 의해, 반도체 집적 회로 장치의 집적도와 비례하여 퓨즈셋 점유 면적을 줄일 수 있다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다.
도 2를 참조하면, 본 발명의 퓨즈(110)는 메인 퓨즈부(111) 및 2개의 컷팅부(이하, 제 1 및 제 2 컷팅부: 113,115)를 포함할 수 있다.
제 1 및 제 2 컷팅부(113,115)는 메인 퓨즈부(111)의 일단으로부터 소정 각도(α°)를 가지고 분기되다가, 서로가 평행을 이루는 방향으로 연장될 수 있다. 즉, 제 1 및 제 2 컷팅부(113,115)는 절곡 부분(X)을 가질 수 있으며, 상기 절곡 부분(X)을 기준으로 분기부(113a,115a) 및 평행부(113b.115b)로 구분될 수 있다.
상기 분기부(113a,115a)는 상기 평행부(113b,115b)가 소정 간격(D) 만큼 이격될 수 있도록 소정 각도(α°)를 가지고 분기될 수 있으며, 예를 들어, 사선 방향으로 연장될 수 있다. 상기 평행부(113b,115b)의 간격(D)은 상기 퓨즈(110)를 컷팅하기 위한 레이저 빔 조사시, 다른 평행부(113b,115b)가 영향을 받지 않을 최소 거리, 즉, 사용되는 레이저 빔 조사 장치의 레이저 배열 오차 허용 범위(laser alignement tolerances)일 수 있다.
제 1 및 제 2 컷팅부(113,115)는 상기 메인 퓨즈부(111)를 중심으로 좌우 대칭을 이룰 수 있다. 아울러, 이와 같은 퓨즈(110)는 반도체 집적 회로 장치에서 패턴을 형성하는 도전층, 예컨대 폴리실리콘막으로 형성될 수 있다. 여기서, 메인 퓨즈부(111), 제 1 및 제 2 컷팅부(113,115)는 서로 간에 단절이 없으며, 모두 동일한 선폭을 가질 수 있다.
이와 같은 복수의 컷팅부(113,115)를 갖는 퓨즈(110)는 도 3에 도시된 바와 같이 복수 개가 집적되어 하나의 퓨즈 셋을 구현할 수 있다. 현재 DRAM 소자의 하나의 퓨즈 셋(150)은 8개의 블록 선택 신호를 받도록 구성되기 때문에, 종래에는 8 개의 퓨즈가 필요하였으나, 본 실시예에서는 하나의 퓨즈(110)가 2개의 컷팅부(113,115)를 가지므로, 4개의 퓨즈(110)로서 퓨즈 셋(150)을 구성할 수 있다.
본 실시예에 따른 퓨즈 셋(150)은 상술한 바와 같이 복수의 퓨즈(110)들로 구성되며, 선택되는 퓨즈(110)는 그것과 인접하는 다른 퓨즈(110)와 180°를 이루도록 회전 배열된다. 이와 같은 퓨즈 셋(150)은 예컨대 4개의 퓨즈(110)로 구성될 수 있다. 예를 들어, 홀수번째 위치하는 퓨즈(110)들은 컷팅부(113,115)가 상부쪽을 항하고, 짝수번째 위치하는 퓨즈(110)들은 컷팅부(113,115)가 하부쪽을 향하면서 상기 홀수번째 퓨즈(110)의 메인 퓨즈부(111) 사이에 상기 짝수번째 퓨즈(110)의 컷팅부(113,115)가 위치하도록 배열될 수 있다.
여기서, 퓨즈 셋(150)을 구성하는 퓨즈(110)는 인접하는 퓨즈(110)와 모든 부분에 대하여 레이저 배열 오차 허용 범위(D) 만큼의 간격 혹은 그 이상의 간격을 가지고 이격될 수 있다. 도면의 미설명 부호 'C'는 레이저 빔이 조사되는 퓨즈 컷팅 영역을 나타낸다.
이와 같이 구성된 퓨즈 셋(150)은 하나의 퓨즈(110)가 2개의 컷팅부(113,115)를 포함하고, 인접하는 퓨즈(110)와 서로 180°를 회전각을 이루도록 배열됨에 따라, 전체 단위 퓨즈 셋(150)의 길이는 5D가 된다. 본 실시예에서 상기 길이는 퓨즈 셋의 장축 방향의 길이를 의미한다.
이는 종래의 퓨즈 셋(40, 도 1 참조)의 길이(7D)와 비교하여 볼 때, 본 실시예의 퓨즈 셋(150)의 길이는 종래에 비해 약 40% 정도의 길이 감소 효과가 있다.
도 4는 본 발명의 다른 실시예에 따른 퓨즈를 보여주는 평면도이다.
도 4에 도시된 바와 같이, 본 실시예의 퓨즈(210)는 이전 실시예와 같이 메인 퓨즈부(211) 및 2개의 컷팅부(213,215)를 포함할 수 있다. 또한, 상기 2개의 컷팅부(213,215)는 이전 실시예와 마찬가지로 절곡 부분(X)을 가지며, 상기 절곡 부분(X)을 기준으로 분기부(213a,215a) 및 평행부(213b,213b)로 구분될 수 있다.
이때, 본 실시예의 분기부(213a,215a)가 이루는 각도는 180°일 수 있고, 평행부(213b,215b)는 이전 실시예와 마찬가지로 서로 평행을 이루도록 연장될 수 있다. 본 실시예의 퓨즈(210)의 분기부들(213a,215a)은 상기 평행부(213b,215b)와 수직을 이룰 수 있으며, 상기 평행부(213b,215b)는 서로 레이저 배열 오차 허용 범위(D)를 유지하도록 이격된다. 이에 따라, 본 실시예의 분기부(213a,215a)는 상기 평행부(213b,215b)간의 간격(D) 유지를 위하여 이전 실시예의 분기부들(113a,115a)의 길이보다 상대적으로 짧은 길이를 가질 수 있다.
이와 같은 퓨즈(210) 역시 도 5에 도시된 바와 같이 복수 개가 집적되어 하나의 퓨즈 셋(250)을 구현할 수 있다.
본 실시예에 따른 퓨즈 셋(250) 역시 복수의 퓨즈(210)들로 구성되며, 이들 퓨즈(210)는 인접하는 다른 퓨즈(210)와 180°각도를 이루도록 배열될 수 있다. 이러한 퓨즈 셋(250) 하나는 로우 정보에 해당하는 블록 선택 신호의 수 만큼의 컷팅부를 갖도록 예를 들어 4개의 퓨즈(210)를 포함할 수 있다. 상기 퓨즈 셋(250)에서 홀수 번째 위치하는 퓨즈(210)들은 컷팅부(213,215)가 상부 쪽을 향하고, 짝수 번째 위치하는 퓨즈(210)들은 컷팅부(213,215)가 하부 쪽을 향하면서 상기 홀수 번째 퓨즈(210)의 메인 퓨즈부(211) 사이에 상기 짝수 번째 퓨즈(210)의 컷팅부(213,215)가 위치하도록 배열될 수 있다.
본 실시예의 퓨즈(210)들은 인접하는 퓨즈들(210)과 전(all) 부분에 대해 레이저 배열 오차 허용 범위(D) 만큼의 간격을 가지고 이격될 수 있다. 도면의 미설명 부호 'C'는 레이저 빔이 조사되는 퓨즈 컷팅 영역을 나타낸다.
이와 같이 구성된 퓨즈 셋(250) 역시 하나의 퓨즈(110)가 2개의 컷팅부(213,215)를 포함하고, 이러한 퓨즈(210)가 인접하는 퓨즈(210)와 서로 180°를 이루도록 배열됨에 따라, 전체 단위 퓨즈 셋(150)의 길이는 5D로 줄일 수 있게 된다.
도 6은 본 발명의 또 다른 실시예에 따른 퓨즈의 평면도이다.
본 실시예 역시, 퓨즈(310)는 메인 퓨즈부(311) 및 2개의 컷팅부(313,315)를 포함할 수 있다. 이때, 2개의 컷팅부(313,315), 즉 제 1 및 제 2 컷팅부(313,315)는 레이저 배열 오차 허용 범위(D)만큼 이격되어 있으며, 상기 제 1 및 제 2 컷팅부(313,315)중 어느 하나, 예컨대, 상기 제 1 컷팅부(313)는 상기 메인 퓨즈부(311)로부터 직선 형태로 연장되며, 제 2 컷팅부(315)는 연결부(317)를 매개로 하여 상기 메인 퓨즈부(311)와 연결된다. 즉, 제 1 컷팅부(313)와 메인 퓨즈부(311)는 동일 선폭을 가지면서 단절이 없이 직선 형태를 가질 수 있다. 여기서, 상기 연결부(317)는 제 1 및 제 2 컷팅부(313,315)의 연장 방향에 대해 수직을 이루는 방향으로 연장될 수 있다.
이와 같은 퓨즈(310) 역시 도 7에 도시된 바와 같이 복수 개가 집적되어 하나의 퓨즈 셋(350)을 구현할 수 있다.
본 실시예에 따른 퓨즈 셋(350)은 이전 실시예와 마찬가지로 선택된 퓨즈(310)와 인접하는 다른 퓨즈(310)들이 180°를 이루도록 회전 배열되는 규칙을 갖는다. 아울러, 하나의 퓨즈 셋(350)에 8개의 컷팅부(313,315)가 마련될 수 있도록 4개의 퓨즈(310)가 제공될 수 있다.
본 실시예의 퓨즈(310)들은 인접하는 퓨즈들(310)과 모든 부분에 대해 레이저 배열 오차 허용 범위(D) 만큼 혹은 그 이상의 간격을 가지고 이격될 수 있다. 특히, 이웃하는 연결부(317) 사이의 간격 또한 레이저 배열 오차 허용 범위(D)가 확보되어야 한다.
이와 같은 구조의 퓨즈 셋(350) 역시, 전체 단위 퓨즈 셋(150)의 길이는 5D로 종래보다 줄일 수 있게 된다.
도 8은 본 발명의 또 다른 실시예에 따른 퓨즈의 평면도이다.
도 8을 참조하면, 퓨즈(410)는 메인 퓨즈부(411) 및 복수 개, 예컨대 4개의 컷팅부(413,414,415,416)를 포함할 수 있다. 상기 4개의 컷팅부(413,414,415,416)는 모두 평행하게 연장되며, 각각 레이저 배열 오차 허용 범위(D)만큼 이격될 수 있다. 여기서, 상기 컷팅부(413,414,415,416) 중 어느 하나, 예컨대, 상기 제 1 컷팅부(413)는 상기 상기 메인 퓨즈부(411)로 부터 직선 형태로 연장될 수 있으며, 상기 4개의 컷팅부(413,414,415,416)는 연결부(417)에 의해 서로 연결된다. 여기 서, 상기 연결부(417)는 상기 4개의 컷팅부(413,414,415,416)와 수직인 방향으로 연장될 수 있다.
이와 같이 4개의 컷팅부(413,414,415,416)를 포함하는 퓨즈(410)는 도 9에 도시된 바와 같이 2개가 집적됨으로서, 하나의 퓨즈 셋(450)을 구현할 수 있다.
본 실시예의 퓨즈 셋(450)은 4개의 컷팅부(413,414,415,416)를 구비한 한 쌍의 퓨즈(410)가 서로 180°각도를 이루도록 대칭적으로 배열된다. 퓨즈(410)들은 인접하는 퓨즈들(410)과 모든 부분에 대해 레이저 배열 오차 허용 범위(D) 만큼의 간격을 혹은 그 이상의 간격을 가지고 이격될 수 있다. 특히, 이웃하는 연결부(417) 사이의 간격 또한 레이저 배열 오차 허용 범위(D)가 확보되어야 한다.
이와 같은 구조의 퓨즈 셋(450)의 길이는 총 4D의 길이를 갖게 되어, 종래에 비해 퓨즈 셋(450)의 길이를 줄일 수 있어, 약 70% 길이 감소 효과가 있다.
또한, 도 10에 도시된 바와 같이, 상기 도 2의 2개의 컷팅부(113,115) 사이에 추가의 제 3 컷팅부(118)를 더 설치할 수 있다. 제 3 컷팅부(118)는 상기 메인 퓨즈부(111)의 일단으로 부터 절곡 없이 직선 형태로 연속 연장될 수 있다. 이때, 제 1 컷팅부(113)와 제 3 컷팅부(118) 및 제 2 컷팅부(115)와 제 3 컷팅부(118) 각각은 레이저 배열 오차 허용 범위(D) 만큼 이격될 수 있다.
이와 같은 3개의 컷팅부(113,115,118)를 포함하는 퓨즈(110A)는 도 11에 도시된 바와 같이 2개의 싱글 퓨즈(120)와 함께 하나의 퓨즈 셋(150A)을 구현할 수 있다. 본 실시예에서 싱글 퓨즈(120)라 함은 하나의 컷팅부를 갖는 퓨즈를 일컫을 것이다. 상술한 바와 같이 하나의 퓨즈 셋(150)은 8개의 퓨즈 컷팅부를 갖도록 구성됨에 따라, 3개의 컷팅부를 갖는 본 실시예의 퓨즈로 퓨즈 셋을 구성하는 경우, 추가 2개의 싱글 퓨즈(120)가 구비되어야 한다.
즉, 본 실시예의 퓨즈 셋(150A)은 서로 180°를 이루며 배치된 3개의 컷팅부(113,115,118)를 구비한 한 쌍의 퓨즈(110A) 및 상기 한 쌍의 퓨즈(110A) 외측에 상기 퓨즈(110A)의 모든 부분에 대해 레이저 배열 오차 허용 범위(D)만큼 이격되어 배치되는 싱글 퓨즈(120)를 포함한다. 이때, 상기 싱글 퓨즈(120)는 상기 퓨즈(110A)와 모든 부분에 대해 레이저 배열 오차 허용 범위(D)만큼 이격되어 평행하게 배열되므로, 상기 퓨즈(110A)과 같이 적어도 2군데의 절곡 부분을 포함할 수 있다.
이와 같이 퓨즈 셋(150A)을 구성하여도, 5D의 길이를 확보할 수 있다.
본 발명은 상기한 실시예에 국한되는 것만은 아니다.
본 실시예에서는 퓨즈의 컷팅부가 퓨즈 셋이 요구하는 컷팅부의 약수인 경우, 복수의 컷팅부를 갖는 퓨즈만을 반복 배열하는 경우에 대하여 설명하였지만, 상기 복수의 컷팅부와 싱글 퓨즈를 반복 배열시켜 퓨즈 셋을 구현할 수도 있다.
즉, 도 10 및 도 11에 도시된 바와 같이, 퓨즈 셋(150B,150C)은 2개의 컷팅부(113,115)를 구비한 한 쌍의 퓨즈(110)와 그 사이에 배치된 싱글 퓨즈(120)들로 구성될 수도 있다. 이때, 한 쌍의 퓨즈(110)는 서로 180°만큼 대칭 배열되고, 싱글 퓨즈(120)들은 상기 한 쌍의 퓨즈(110)의 사이에 2개(도 12) 또는 4개(도 13)가 각각 배열될 수 있다. 인접하는 2개의 컷팅부(113,115)를 갖는 퓨즈(110)와 싱글 퓨즈(120) 및 인접하는 싱글 퓨즈(120)들 사이의 간격은 레이저 배열 허용 오차 범위일 수 있고, 상기 싱글 퓨즈(120)는 상기 퓨즈(110)의 외곽 라인에 대해 평행한 구조를 가질 수 있다. 이와 같은 퓨즈 셋(150B,150C)은 종래 보다 짧은 6D의 길이를 가질 수 있다.
또한, 본 실시예에서는 하나의 퓨즈 셋을 8개의 퓨즈 컷팅부를 포함하도록 구성하였지만, 여기에 국한되지 않고 다양하게 변경시킬 수 있음은 물론이다.
이상에서 자세히 설명한 바와 같이, 본 발명에 따르면, 적어도 2개의 컷팅부를 갖도록 퓨즈를 구성하면서, 이들 퓨즈를 대칭적으로 배열시킨다. 이에 따라 퓨즈 하나당 하나의 컷팅부를 제공하는 종래의 퓨즈보다 퓨즈셋의 점유 면적을 크게 줄일 수 있다. 이에 의해, 반도체 집적 회로 장치의 집적도와 비례하여 퓨즈셋 점유 면적을 줄일 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
도 1은 일반적인 반도체 집적 회로의 퓨즈 셋을 보여주는 평면도,
도 2는 본 발명의 일 실시예에 따른 퓨즈를 보여주는 평면도,
도 3은 본 발명의 일 실시예에 따른 퓨즈가 배열된 퓨즈 셋의 평면도,
도 4는 본 발명의 다른 실시예에 따른 퓨즈를 보여주는 평면도,
도 5는 본 발명의 다른 실시예에 따른 퓨즈가 배열된 퓨즈 셋의 평면도,
도 6은 본 발명의 또 다른 실시예에 따른 퓨즈를 보여주는 평면도,
도 7은 본 발명의 또 다른 실시예에 따른 퓨즈가 배열된 퓨즈 셋의 평면도,
도 8은 본 발명의 다른 실시예에 따른 퓨즈를 보여주는 평면도,
도 9는 본 발명의 다른 실시예에 따른 퓨즈가 배열된 퓨즈 셋의 평면도,
도 10은 본 발명의 다른 실시예에 따른 퓨즈를 보여주는 평면도,
도 11는 본 발명의 다른 실시예에 따른 퓨즈가 배열된 퓨즈 셋의 평면도,
도 12 및 도 13은 본 발명의 다른 실시예들에 따른 싱글 퓨즈 및 복수의 컷팅부를 갖는 퓨즈가 배열된 퓨즈 셋의 평면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
110, 210, 310, 410 : 퓨즈 111,211,311,411 : 메인 퓨즈부
113,115,213,215,313,315,413,414,415,416 : 컷팅부

Claims (21)

  1. 메인 퓨즈부; 및
    상기 메인 퓨즈부로부터 연장되는 복수의 컷팅부를 포함하는 퓨즈.
  2. 제 1 항에 있어서,
    상기 복수의 컷팅부는 레이저 배열 오차 허용범위(laser alignment tolerances) 만큼 이격된 퓨즈.
  3. 제 1 항에 있어서,
    상기 복수의 컷팅부는,
    상기 메인 퓨즈부로부터 소정 각도를 가지고 분기되는 제 1 및 제 2 분기부; 및
    상기 제 1 및 제 2 분기부로부터 서로 평행하게 연장되는 제 1 및 제 2 평행부를 포함하는 퓨즈.
  4. 제 3 항에 있어서,
    상기 제 1 및 제 2 평행부는 레이저 배열 오차 허용 범위 만큼 이격된 퓨즈.
  5. 제 3 항에 있어서,
    상기 제 1 및 제 2 분기부는 서로 180°간격으로 분기되는 퓨즈.
  6. 제 3 항에 있어서,
    상기 제 1 및 제 2 평행부 사이에 상기 메인 퓨즈부와 직선 형태로 연장되는 제 3 평행부를 더 포함하며,
    상기 제 1 평행부와 상기 제 3 평행부, 및 상기 제 2 평행부와 상기 제 3 평행부는 레이저 배열 오차 허용 범위만큼 이격된 퓨즈.
  7. 제 1 항에 있어서,
    상기 복수의 컷팅부는 서로 평행하게 연장되며,
    상기 복수의 컷팅부 중 하나는 상기 메인 퓨즈부로 부터 직선 형태로 연장되는 퓨즈.
  8. 제 7 항에 있어서,
    상기 메인 퓨즈와 상기 컷팅부를 연결하는 연결부를 더 포함하며,
    상기 연결부는 상기 메인 퓨즈 및 상기 컷팅부의 연장 방향에 대해 수직을 이루는 퓨즈.
  9. 제 7 항에 있어서,
    상기 복수의 컷팅부는 레이저 배열 오차 허용 범위 만큼 이격되는 퓨즈.
  10. 메인 퓨즈부 및 상기 메인 퓨즈부로부터 연장되는 복수의 컷팅부를 포함하는 복수의 퓨즈들을 포함하고,
    상기 복수의 퓨즈 각각은 인접하는 상기 퓨즈와 일정 간격을 두고 180°회전된 형태로 배열되는 퓨즈 셋.
  11. 제 10 항에 있어서,
    상기 각각의 퓨즈는 인접하는 퓨즈와 모든 부분에 대해 레이저 배열 오차 허용 범위(D)만큼 이격되어 있는 퓨즈 셋.
  12. 제 10 항에 있어서,
    상기 퓨즈의 복수의 컷팅부는,
    상기 메인 퓨즈부로부터 소정 각도를 가지고 분기되는 제 1 및 제 2 분기부; 및
    상기 제 1 및 제 2 분기부로부터 서로 평행하게 연장되는 제 1 및 제 2 평행부를 포함하는 퓨즈 셋.
  13. 제 12 항에 있어서,
    상기 퓨즈의 상기 제 1 및 제 2 평행부 사이의 거리는 레이저 배열 오차 허용 범위만큼 이격된 퓨즈 셋.
  14. 제 12 항에 있어서,
    상기 제 1 및 제 2 분기부는 서로 180°간격으로 분기되는 퓨즈 셋.
  15. 제 12 항에 있어서,
    상기 제 1 및 제 2 평행부 사이에 상기 메인 퓨즈부와 직선 형태로 연장되는 제 3 평행부를 더 포함하며,
    상기 제 1 평행부와 상기 제 3 평행부, 및 상기 제 2 평행부와 상기 제 3 평행부는 레이저 배열 오차 허용 범위만큼 이격된 퓨즈 셋.
  16. 제 10 항에 있어서,
    상기 복수의 컷팅부는 서로 평행하게 연장되며,
    상기 복수의 컷팅부 중 하나는 상기 메인 퓨즈부로 부터 직선 형태로 연장되는 퓨즈 셋.
  17. 제 16 항에 있어서,
    상기 메인 퓨즈부와 상기 복수의 컷팅부간을 연결하는 연결부를 더 포함하고,
    상기 연결부는 상기 메인 퓨즈부 및 상기 복수의 컷팅부와 수직을 이루는 방향으로 연장되는 퓨즈 셋.
  18. 제 16 항에 있어서,
    상기 복수의 컷팅부는 레이저 배열 오차 허용 범위 만큼 이격되는 퓨즈 셋.
  19. 제 10 항에 있어서,
    상기 복수의 컷팅부가 블록 선택 신호의 수만큼이 되도록 상기 퓨즈들이 반복 배열되는 퓨즈 셋.
  20. 제 19 항에 있어서,
    상기 퓨즈의 총 컷팅부의 수가 상기 블록 선택 신호의 수가 되도록, 상기 복수의 컷팅부를 갖는 퓨즈 사이에 싱글 컷팅부를 갖는 퓨즈가 더 배치되는 퓨즈 셋.
  21. 제 20 항에 있어서,
    상기 싱글 컷팅부를 갖는 퓨즈는 인접하는 상기 복수의 컷팅부를 갖는 퓨즈와 모든 부분에 대해 레이저 배열 오차 허용 범위만큼 이격되는 퓨즈 셋.
KR1020080122847A 2008-01-16 2008-12-05 복수의 컷팅부를 갖는 퓨즈 및 이를 포함하는 퓨즈 셋 구조 KR20090079158A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW97149037A TW200933865A (en) 2008-01-16 2008-12-16 Fuse having cutting regions and fuse set structure having the same
JP2008331097A JP2009170903A (ja) 2008-01-16 2008-12-25 複数のカッティング部を有するヒューズ及びこれを含むヒューズセット構造
US12/346,587 US20090179301A1 (en) 2008-01-16 2008-12-30 Fuse having cutting regions and fuse set structure having the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20080004850 2008-01-16
KR1020080004850 2008-01-16

Publications (1)

Publication Number Publication Date
KR20090079158A true KR20090079158A (ko) 2009-07-21

Family

ID=40891251

Family Applications (2)

Application Number Title Priority Date Filing Date
KR20080122599A KR100980416B1 (ko) 2008-01-16 2008-12-04 컬럼 리던던시 퓨즈 블록을 구비한 반도체 집적 회로 장치
KR1020080122847A KR20090079158A (ko) 2008-01-16 2008-12-05 복수의 컷팅부를 갖는 퓨즈 및 이를 포함하는 퓨즈 셋 구조

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR20080122599A KR100980416B1 (ko) 2008-01-16 2008-12-04 컬럼 리던던시 퓨즈 블록을 구비한 반도체 집적 회로 장치

Country Status (3)

Country Link
KR (2) KR100980416B1 (ko)
CN (1) CN101488427A (ko)
TW (1) TW200933865A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102048B1 (ko) * 2009-09-16 2012-01-04 주식회사 하이닉스반도체 반도체 소자의 퓨즈 및 그 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5740242B2 (ja) * 2011-08-09 2015-06-24 矢崎総業株式会社 マルチヒュージブルリンク

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5636172A (en) * 1995-12-22 1997-06-03 Micron Technology, Inc. Reduced pitch laser redundancy fuse bank structure
KR100275750B1 (ko) * 1998-11-05 2000-12-15 윤종용 반도체 메모리 장치의 레이저 퓨즈 박스의 배선 배치
DE10112543A1 (de) * 2001-03-15 2002-10-02 Infineon Technologies Ag Integrierte Schaltung mit elektrischen Verbindungselementen
KR100721544B1 (ko) * 2001-04-24 2007-05-23 주식회사 하이닉스반도체 칼럼 리던던시 회로
KR100448909B1 (ko) * 2002-09-27 2004-09-16 삼성전자주식회사 퓨즈 구조 및 그것을 이용한 집적 회로 장치
KR20070023978A (ko) * 2005-08-25 2007-03-02 삼성전자주식회사 개선된 퓨즈배열구조를 갖는 반도체 메모리장치
KR20070057336A (ko) * 2005-12-01 2007-06-07 삼성전자주식회사 공통 퓨즈 블락을 갖는 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102048B1 (ko) * 2009-09-16 2012-01-04 주식회사 하이닉스반도체 반도체 소자의 퓨즈 및 그 제조 방법

Also Published As

Publication number Publication date
CN101488427A (zh) 2009-07-22
KR20090079157A (ko) 2009-07-21
KR100980416B1 (ko) 2010-09-07
TW200933865A (en) 2009-08-01

Similar Documents

Publication Publication Date Title
JP4668526B2 (ja) ヒューズ構造
JP4364226B2 (ja) 半導体集積回路
JP3150113B2 (ja) 半導体記憶装置
JP2006351663A (ja) 半導体記憶装置
KR20090079158A (ko) 복수의 컷팅부를 갖는 퓨즈 및 이를 포함하는 퓨즈 셋 구조
JP2011009650A (ja) 半導体装置
KR101062740B1 (ko) 퓨즈 박스 및 이를 구비한 반도체 집적 회로 장치
JP2009170903A (ja) 複数のカッティング部を有するヒューズ及びこれを含むヒューズセット構造
US6291844B1 (en) Semiconductor memory device with an improved layout of programmable fuses
JP4511211B2 (ja) 半導体装置
US9607686B2 (en) Semiconductor memory device
KR101043732B1 (ko) 반도체 장치의 퓨즈 배치 구조
KR100372250B1 (ko) 반도체 메모리 장치
KR101046229B1 (ko) 퓨즈를 포함하는 반도체 장치
US7262479B2 (en) Layout structure of fuse bank of semiconductor memory device
JP5571873B2 (ja) 半導体装置及びそのレイアウト方法
US20050280047A1 (en) Fuse of a semiconductor memory device and repair process for the same
KR20120052440A (ko) 퓨즈를 포함하는 반도체 집적 회로 장치
KR100611396B1 (ko) 반도체 소자의 퓨즈
KR100968465B1 (ko) 퓨즈 블록을 포함하는 반도체 집적 회로
KR20070023978A (ko) 개선된 퓨즈배열구조를 갖는 반도체 메모리장치
KR20080061951A (ko) 반도체 메모리 장치
CN114357926A (zh) 电熔丝单元阵列的版图布局方法
KR20110035752A (ko) 반도체 장치의 퓨즈 구조체 및 이를 포함하는 퓨즈 셋 구조
JPH10199292A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application