KR20090069501A - 연결배선 커패시턴스 분석용 테스트 패턴 - Google Patents
연결배선 커패시턴스 분석용 테스트 패턴 Download PDFInfo
- Publication number
- KR20090069501A KR20090069501A KR1020070137188A KR20070137188A KR20090069501A KR 20090069501 A KR20090069501 A KR 20090069501A KR 1020070137188 A KR1020070137188 A KR 1020070137188A KR 20070137188 A KR20070137188 A KR 20070137188A KR 20090069501 A KR20090069501 A KR 20090069501A
- Authority
- KR
- South Korea
- Prior art keywords
- capacitance
- test pattern
- metal line
- embedding
- connection
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 33
- 238000012512 characterization method Methods 0.000 title abstract 2
- 239000002184 metal Substances 0.000 claims abstract description 31
- 230000003071 parasitic effect Effects 0.000 claims abstract description 19
- 239000000523 sample Substances 0.000 claims abstract description 13
- 238000004458 analytical method Methods 0.000 claims description 26
- 239000003990 capacitor Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
본 발명은 패드 및 연결배선의 기생성분을 추출하여 정확한 연결배선 커패시턴스 분석 및 기생성분 디임베딩을 할 수 있는 테스트 패턴에 관한 것으로,
본 발명에 따른 연결배선 커패시턴스 분석 및 디엠베딩용 테스트 패턴은 제 1 금속라인의 양끝단과 결합되는 제 1 스위치단 및 제 1 프로브 패드와, 상기 제 1 스위치단을 끝단에 결합하는 제 2 금속라인과, 상기 제 2 스위치단을 끝단에 결합하는 제 3 금속라인과, 상기 제 2 스위치단과 제 2 프로브 패드를 양끝단에 결합하는 제 4 금속라인을 포함하는 것을 특징으로 한다.
테스트패턴, 기생성분, 커패시턴스
Description
본 발명은 반도체 소자 내부의 연결배선 커패시턴스(Interconnect Capacitance) 분석 및 디엠베드용 테스트 패턴에 관한 것으로서, 특히, 패드 및 연결배선의 기생성분을 추출하여 정확한 연결배선 커패시턴스 분석 및 기생성분 디임베딩을 할 수 있는 테스트 패턴에 관한 것이다.
일반적으로 반도체소자에서의 연결배선의 특성을 나타내기 위한 연결배선 커패시턴스를 측정 및 분석하는 테스트 패턴으로써는 빗(Comb) 타입 또는 판(Plate) 타입의 커패시터가 사용되어지고 있다. 이러한 테스트 패턴을 구성하는데 있어 프로빙(Probing)을 위한 패드가 연결배선을 통해 캐패시터 DUT에 연결되는데, 패드에 의해 실제 측정되는 커패시턴스가 추출하고자 원하는 커패시턴스 DUT의 것보다 큰 값을 가지게 된다. 이것은 연결배선 커패시턴스 측정 및 커패시턴스 분석에 있어서 패드 및 연결배선에 의해 포함되는 기생성분이 부정확한 연결배선 커패시턴스 값을 유도하기 때문이다. 이로 인해, 기생 성분을 추출하기 위한 널 패드 패턴(null PAD pattern)을 따로 구성하여 측정 및 분석하는 방법을 적용하고 있다.
이하, 첨부된 도면을 참조하여 일반적인 널 패드 패턴을 이용한 연결배선 커패시턴스 분석 및 기생성분 디임베딩을 위한 테스트 패턴을 설명하면 다음과 같다.
도 1은 널 패드 패턴을 이용한 연결배선 커패시턴스 추출 및 기생성분 디임베딩을 위한 테스트 패턴을 설명하기 위한 도면이다.
도 1에 도시된 바와 같이, 종래의 널 패드 패턴을 이용한 연결배선 커패시턴스 분석 및 기생성분 디임베딩을 위한 테스트 패턴은 빗(Comb) 타입 커패시터 모듈(module)(Ma)과 기생성분 디임베딩을 위한 널 패드 모듈(Mb)로 이루어진다.
빗 타입 커패시터 모듈(Ma)은 복수개의 볼록부를 포함하는 빗(Comb) 구조로 형성되는 제 1 금속라인(2a)과, 복수개의 볼록부가 제 1 금속라인(2a)의 각 볼록부 사이에 삽입되도록 형성되는 빗(Comb)구조의 제 2 금속라인(2b)과, 제 1 금속라인(2a)의 끝단에 결합되는 제 1 프로브 패드(3a)와, 제 2 금속라인의 끝단에 결합되는 제 2 프로브 패드(3b)를 포함한다.
널 패드 모듈(Mb)은 라인 구조로 형성되는 제 3 및 제 4 금속라인(2c, 2d)과, 각각의 금속라인들의 끝단에 결합되는 제 3 프로브 패드(3c) 및 제 4 프로브 패드(3d)를 포함한다.
이러한 테스트 패턴을 결선도와 수식을 첨부하여 상세히 설명하도록 한다.
도 2는 도 1을 나타낸 결선도이다.
도 2의 빗 타입 커패시터 모듈(Ma) 및 널 패드 모듈(Mb)에서의 Cp는 패드에 의한 기생성분 커패시턴스를 나타내고, Ci는 모델링을 위하여 추출하고자 하는 메인 연결배선 커패시턴스 성분 즉, 메인 커패시턴스 DUT의 커패시턴스 성분을 나타 내는데, 이는 도 1에 도시된 빗(Comb) 구조에서의 tine에 의해 형성되는 성분이다.이러한 수치들의 관계는 다음의 수학식을 이용하여 산출된다.
여기서, Cta는 빗 타입 커패시터 모듈(Ma)에서 측정되는 총 커패시턴스와, Ctb는 널 패드 모듈(Mb)에서 측정되는 총 커패시턴스를 나타낸다.
하지만, 반도체소자에서의 연결배선의 특성을 나타내기 위해 필요한 Ci를 추출하기 위해 추가적으로 구성되는 널 패드 모듈은 반도체 소자 내에서의 불필요한 공간을 차지하는 문제점이 있다.
따라서, 상기와 같은 문제점을 해결하기 위하여, 본 발명은 패드 및 연결배선의 기생성분을 추출하여 정확한 연결배선 커패시턴스 분석 및 기생성분 디임베딩을 할 수 있는 테스트 패턴을 제공하는 데 그 목적이 있다.
본 발명에 따른 연결배선 커패시턴스 분석 및 디엠베딩용 테스트 패턴은 제 1 금속라인의 양끝단과 결합되는 제 1 스위치단 및 제 1 프로브 패드와, 상기 제 1 스위치단을 끝단에 결합하는 제 2 금속라인과, 상기 제 2 스위치단을 끝단에 결합하는 제 3 금속라인과, 상기 제 2 스위치단과 제 2 프로브 패드를 양끝단에 결합하는 제 4 금속라인을 포함하는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 연결배선 커패시턴스 분석 및 기생성분 디임베딩용 테스트 패턴은 연결배선 커패시턴스를 측정할 때 생기는 패드 및 연결배선의 기생성분을 추출함으로써 정확한 연결배선 커패시턴스의 추출 및 분석을 할 수 있다. 또한, 종래의 방식에 비해 패턴 영역을 절약할 수 있으며, 한번의 프로빙(probing)에서 메인 DUT의 커패시턴스와 디임베딩(de-embedding)을 위한 기생성분을 동시에 측정할 수 있어 프로브 카드 또는 프로브 포지셔너(positioner)의 이동횟수를 반으로 절감함으로써 측정에 소요되는 시간을 반으로 절약할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 연결배선 커패시턴스 분석 및 기생성분 디엠베딩용 테스트 패턴을 상세히 설명한다.
도 3은 스위치를 포함하는 본 발명에 따른 연결배선 커패시턴스 분석 및 디엠베딩용 테스트 패턴을 나타낸 도면이고, 도 4는 도 3을 나타낸 결선도이다.
도 3에 도시된 바와 같이, 본 발명에 따른 연결배선 커패시턴스 분석 및 디엠베딩용 테스트 패턴은 양끝단에 제 1 프로브 패드(30a) 및 제 1 스위치단(40a)이 결합되는 제 1 금속라인(20a)과, 끝단에 제 1 스위치단(40a)이 결합되며 복수개의 볼록부를 포함하는 빗(Comb) 구조로 형성되는 제 2 금속라인(20b)과, 끝단에 제 2 스위치단(40b)이 결합되며 복수개의 볼록부가 제 2 금속라인(20b)의 각 볼록부 사이에 삽입되도록 형성되는 빗(Comb) 구조의 제 3 금속라인(20c)과, 양끝단에 제 2 스위치단(40b) 및 제 2 프로브 패드(30b)가 결합되는 제 4 금속라인(20d)를 포함한다.
도 4에서 Cp는 패드에 의한 기생성분 커패시턴스를 나타내고, Ci는 모델링을 위하여 추출하고자 하는 메인 연결배선 커패시턴스 성분을 나타내고, S는 스위치를 나타낸다.
제 1 및 제 2 스위치단(40a, 40b)는 동시에 동작된다. 이와 같이, 스위치단들이 동시에 동작함으로써 모듈 내에 스위치단을 추가하여도 온-오프(on-off)를 위한 스위칭 콘트롤 패드(미도시)는 하나로 충분하다.
이러한 본 발명에 따른 연결배선 커패시턴스 분석 및 디엠베딩용 테스트 패 턴의 동작을 살펴보면 다음과 같다.
먼저, 도 5a와 5b에 도시된 바와 같이, 제 1 및 제 2 스위치단(40a, 40b)가 동시에 온(on) 되었을 경우, 메인 커패시터 DUT의 커패시턴스 Ci가 포함된 총 커패시턴스 Cta를 측정한다.
이어서, 도 6a와 6b에 도시된 바와 같이, 제 1 및 제 2 스위치단(40a, 40b)가 동시에 오프(off) 되었을 경우, 메인 커패시터 DUT의 커패시턴스 Ci가 배제된 총 커패시턴스 Ctb를 측정한다.
그리고, 측정된 Cta에서 Ctb를 빼면 메인 커패시터 DUT의 커패시턴스 Ci를 얻을 수 있다.
따라서, 본 발명에 따른 연결배선 커패시턴스 분석 및 디엠베딩용 테스트 패턴은 빗 타입 커패시터 모듈과 널 패드 모듈의 기능을 동시에 지니는 한 개의 모듈을 구상할 수 있다. 이로 인해, 패턴 영역의 공간 절약 및 측정 소요 시간 절약 면에서 현저한 효과를 가진다.
한편, 본 발명에 따른 연결배선 커패시턴스 분석 및 디엠베딩용 테스트 패턴은 빗(Comb) 타입 커패시터를 예를 들어 설명하였지만, 연결배선 특성을 나타내기 위해 이용되는 모든 종류의 커패시터에 적용가능하다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.
도 1은 널 패드 패턴을 이용한 연결배선 커패시턴스 분석 및 기생성분 디임베딩을 위한 테스트 패턴을 설명하기 위한 도면.
도 2는 도 1을 나타낸 결선도.
도 3은 스위치를 포함하는 본 발명에 따른 연결배선 커패시턴스 분석 및 디엠베딩용 테스트 패턴을 나타낸 도면.
도 4는 도 3을 나타낸 결선도.
도 5a는 도 3에 나타낸 스위치가 온 되었을 경우의 테스트 패턴을 설명하기 위한 도면.
도 5b는 도 5a를 나타낸 결선도.
도 6a는 도 3에 나타낸 스위치가 오프 되었을 경우의 테스트 패턴을 설명하기 위한 도면.
도 6b는 도 6a를 나타낸 결선도.
Claims (8)
- 제 1 금속라인의 양끝단과 결합되는 제 1 스위치단 및 제 1 프로브 패드와,상기 제 1 스위치단을 끝단에 결합하는 제 2 금속라인과,상기 제 2 스위치단을 끝단에 결합하는 제 3 금속라인과,상기 제 2 스위치단과 제 2 프로브 패드를 양끝단에 결합하는 제 4 금속라인을 포함하는 것을 특징으로 하는 연결배선 커패시턴스 분석 및 디엠베딩용 테스트 패턴.
- 제 1항에 있어서,상기 제 1 및 제 2 스위치단은 동시에 동작하는 것을 특징으로 하는 연결배선 커패시턴스 분석 및 디엠베딩용 테스트 패턴.
- 제 1항에 있어서,상기 제 2 및 제 3 금속라인은복수개의 볼록부를 포함하는 빗(Comb) 구조로 형성된 것을 특징으로 하는 연결배선 커패시턴스 분석 및 디엠베딩용 테스트 패턴.
- 제 3항에 있어서,제 2 금속라인은 제 3 금속라인의 각 볼록부 사이에 복수개의 볼록부가 삽입 되도록 형성되는 것을 특징으로 하는 연결배선 커패시턴스 분석 및 디엠베딩용 테스트 패턴.
- 제 1항에 있어서,상기 제 1 금속라인의 폭과 제 4 금속라인의 폭이 동일한 것을 특징으로 하는 연결배선 커패시턴스 분석 및 디엠베딩용 테스트 패턴.
- 제 1항에 있어서,상기 제 2 금속라인의 폭과 제 3 금속라인의 폭이 동일한 것을 특징으로 하는 연결배선 커패시턴스 분석 및 디엠베딩용 테스트 패턴.
- 제 1항의 테스트 패턴을 이용하여 연결배선 커패시턴스 분석 및 기생성분을 디엠베딩하는 방법으로서,상기 제 1 및 제 2 스위치단이 동시에 온 되었을 경우의 커패시턴스 Ci가 포함된 제 1 총 커패시턴스를 측정하는 단계와,상기 제 1 및 제 2 스위치단이 동시에 오프 되었을 경우의 커패시턴스 Ci가 배제된 제 2 총 커패시턴스를 측정하는 단계와,상기 제 1 총 커패시턴스에서 제 2 총 커패시턴스를 감산하여 커패시턴스 Ci를 측정하는 단계를 포함하는 것을 특징으로 하는 연결배선 커패시턴스 분석 및 디엠베딩용 테스트 패턴 분석 방법.
- 제 7항에 있어서,상기 커패시턴스 Ci는메인 커패시터 DUT의 커패시턴스인 것을 특징으로 하는 연결배선 커패시턴스 분석 및 디엠베딩용 테스트 패턴 분석 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070137188A KR100958624B1 (ko) | 2007-12-26 | 2007-12-26 | 연결배선 커패시턴스 분석용 테스트 패턴 |
| US12/337,855 US7924030B2 (en) | 2007-12-26 | 2008-12-18 | Test pattern for analyzing capacitance of interconnection line |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070137188A KR100958624B1 (ko) | 2007-12-26 | 2007-12-26 | 연결배선 커패시턴스 분석용 테스트 패턴 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090069501A true KR20090069501A (ko) | 2009-07-01 |
| KR100958624B1 KR100958624B1 (ko) | 2010-05-19 |
Family
ID=40797408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070137188A KR100958624B1 (ko) | 2007-12-26 | 2007-12-26 | 연결배선 커패시턴스 분석용 테스트 패턴 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7924030B2 (ko) |
| KR (1) | KR100958624B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101009401B1 (ko) * | 2008-11-03 | 2011-01-19 | 주식회사 동부하이텍 | 연결배선 커패시턴스 분석용 테스트 패턴 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102169141A (zh) * | 2010-02-25 | 2011-08-31 | 上海北京大学微电子研究院 | 电容测试方法 |
| CN103134993A (zh) * | 2011-12-05 | 2013-06-05 | 上海北京大学微电子研究院 | 层间层内电容的分离方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010004573A (ko) * | 1999-06-29 | 2001-01-15 | 김영환 | 테스트 패턴을 구비한 액정패널 |
| DE10143034B4 (de) * | 2001-09-01 | 2004-11-11 | Infineon Technologies Ag | Vorrichtung zum Messen von Störkapazitäten auf einer integrierten Schaltung |
| KR100396530B1 (ko) * | 2001-09-29 | 2003-09-02 | 기가트론 주식회사 | 혼성신호 집적회로 설계를 위한 실리콘 기판 결합잡음모델링 및 분석 방법 |
| TWI220693B (en) * | 2003-07-28 | 2004-09-01 | Winbond Electronics Corp | Method and test structures for measuring interconnect coupling capacitance in an IC chip |
| KR100644044B1 (ko) | 2005-12-19 | 2006-11-10 | 동부일렉트로닉스 주식회사 | 반도체 기판 상의 테스트 패턴 |
| KR20070087846A (ko) * | 2005-12-28 | 2007-08-29 | 동부일렉트로닉스 주식회사 | 연결배선의 지연시간 특성 분석용 테스트 패턴 및 테스트패턴을 이용한 지연시간 특성 분석방법 |
-
2007
- 2007-12-26 KR KR1020070137188A patent/KR100958624B1/ko not_active IP Right Cessation
-
2008
- 2008-12-18 US US12/337,855 patent/US7924030B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101009401B1 (ko) * | 2008-11-03 | 2011-01-19 | 주식회사 동부하이텍 | 연결배선 커패시턴스 분석용 테스트 패턴 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100958624B1 (ko) | 2010-05-19 |
| US7924030B2 (en) | 2011-04-12 |
| US20090167338A1 (en) | 2009-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0919823B1 (en) | System for verifying signal timing accuracy on a digital testing device | |
| US7075307B1 (en) | Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements | |
| US20090105983A1 (en) | Test definer, a method of automatically determining and representing functional tests for a pcb having analog components and a test system | |
| JP2015064357A (ja) | ディエンベッド・プローブ及び及び試験測定システム | |
| CN105738797B (zh) | 主板测试组件及测试方法 | |
| WO2001079863A3 (en) | Method and apparatus for testing signal paths between an integrated circuit wafer and a wafer tester | |
| JP2010523945A (ja) | アクティブプローブ集積回路を用いた電子回路試験 | |
| KR100512218B1 (ko) | 검사 장치 | |
| KR20080007134A (ko) | 웨이퍼 및 반도체 장치의 테스트 방법 | |
| JP4698680B2 (ja) | 高電圧機能を備えたピンエレクトロニクス | |
| KR100958624B1 (ko) | 연결배선 커패시턴스 분석용 테스트 패턴 | |
| US10048307B2 (en) | Method and system for performing electrical tests on complex devices | |
| CN106154097A (zh) | 基板检查装置、基板检查方法以及基板检查程序 | |
| CN108254671B (zh) | 基于内插器的测试程序评估 | |
| DE10318181A1 (de) | Verfahren und Vorrichtung zur konfigurierbaren Hardwareverstärkten-Programmerzeugung | |
| EP1272859A1 (en) | Testing arrangement and testing method | |
| NL2024200B1 (en) | A method for debugging a printed circuit board. | |
| US20100201395A1 (en) | Semiconductor device and defect analysis method for semiconductor device | |
| JP2005009942A (ja) | 半導体集積回路の試験装置 | |
| JP2012013446A (ja) | ピンエレクトロニクス回路およびそれを用いた試験装置 | |
| JP2021179364A (ja) | 検査データ作成装置および検査データ作成方法 | |
| JP2005326193A (ja) | 基板テスト方式 | |
| JPH01129432A (ja) | 集積回路 | |
| KR20020087931A (ko) | 조절가능한 경계 스캔 경로를 가지는 인쇄회로 어셈블리 | |
| TW200510738A (en) | Universal test platform and test method for latch-up |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |