KR20090060578A - 반도체 패키지 및 그 반도체 패키지 제조방법 - Google Patents

반도체 패키지 및 그 반도체 패키지 제조방법 Download PDF

Info

Publication number
KR20090060578A
KR20090060578A KR1020070127450A KR20070127450A KR20090060578A KR 20090060578 A KR20090060578 A KR 20090060578A KR 1020070127450 A KR1020070127450 A KR 1020070127450A KR 20070127450 A KR20070127450 A KR 20070127450A KR 20090060578 A KR20090060578 A KR 20090060578A
Authority
KR
South Korea
Prior art keywords
substrate
package
encapsulant
bond
input
Prior art date
Application number
KR1020070127450A
Other languages
English (en)
Other versions
KR101442170B1 (ko
Inventor
안준현
이영민
조시연
곽규섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070127450A priority Critical patent/KR101442170B1/ko
Publication of KR20090060578A publication Critical patent/KR20090060578A/ko
Application granted granted Critical
Publication of KR101442170B1 publication Critical patent/KR101442170B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지 제조방법을 개시한다.
본 발명의 반도체 패키지 제조방법은 본드 핑거가 형성된 기판에 복수 개의 다이를 본딩하는 단계; 상기 본드 핑거와 상기 각 다이의 본드 패드 사이를 와이어 본딩하는 단계; 상기 기판의 상면 전체를 봉지 재로 몰딩하는 단계; 상기 봉지 재와 상기 기판을 쏘잉(Sawing)하여 상기 본드 핑거가 외부로 노출된 상태로 각각의 패키지로 분리하는 단계; 상기 봉지 재의 표면을 엑티베이션 하는 단계; 및 상기 봉지 재의 표면에 도금공정으로 입출력 패드를 형성하는 단계를 포함한다.
엑티베이션, 봉지 재의 표면

Description

반도체 패키지 및 그 반도체 패키지 제조방법{Semiconductor Package and Manufacturing Method of the same}
본 발명은 반도체 패키지에 관한 것으로, 좀더 상세하게는 서로 다른 2종의 패키지의 복합 실장에 있어서 두 패키지 간의 전기적인 접속 부분의 구조를 개선하여 자유로운 패키지 설계를 가능케 하고, 두 패키지 간의 전기적인 접촉 불량을 효과적으로 방지할 수 있는 반도체 패키지 및 그 반도체 패키지 제조방법에 관한 것이다.
이동통신 단말기가 필수 개인용 정보통신기기로 완전하게 자리를 잡았으며 이에 따라 계속해서 새로운 개념과 복합기능 단말기의 개발이 지속 됨에 따라 이동통신 단말기, PDA, MP3, PMP와 같은 휴대용 기기는 소형화, 슬림화의 요구가 높아지고 있다.
휴대기기의 각 구성요소 중 전원공급 부(배터리), 디스플레이(LCD), 입력 부(키패드)와 같이 두께나 부피 측면에서 부담을 주었던 부품들은 신소재의 적용, 혁신적인 공정 채용, 획기적인 설계를 적용하여 슬림형 휴대용 기기를 가능케 하고 있다. 이러한 부품들 중에서 가장 핵심이 되는 CPU, 메모리, Baseband, RF 등은 대 부분 반도체 패키지로 제작되어 인쇄회로기판(PCB) 위에 실장 된다.
반도체 패키지(Semiconductor Package)는 다수의 회로패턴이 일정한 형태로 형성되어 있는 기판 위에 다수의 반도체 칩(다이)을 접착제로 접착하고, 와이어 본딩, 수지봉지 및 솔더 볼 융착 공정을 실시한 후 마지막에 상기 기판을 소잉(Sawing)하여 각각의 독립된 반도체 패키지로 분리하여 제조된다.
도 1은 종래 반도체 패키지를 보인 종단면도이다.
도 1을 참조하면, 종래 반도체 패키지(10)는 상면에 본드 핑거(11)가 형성되고 하면에 솔더 볼(12)이 형성되는 인쇄회로기판(13)과, 상기 인쇄회로기판(13)에 접착되고 상면에 본드 패드(15)가 형성되는 다이(14)와, 상기 다이(14)의 본드 패드(15)와 상기 본드 핑거(11)를 전기적으로 접속시키는 본딩 와이어(16)와, 상기 다이(14) 및 본딩 와이어(16)를 외부 환경으로부터 보호하기 위한 에폭시 수지물(17)로 구성된다.
이러한 부품들의 다양한 패키지 형태 중에서, 서로 다른 2종의 패키지의 복합 실장형태인 PoP(Package on Package: 이하 복층 반도체 패키지라 한다)는 하부 패키지의 상부에 상부 패키지가 적층 되며, 하부 패키지의 상면의 입출력 패드에는 상기 상부 패키지의 하면의 솔더 볼이 전기적으로 접속되어 있다. 이와 같이 복층 반도체 패키지는 각각의 상,하부 패키지가 독립적으로 제작되고 복층구조로 실장 된다는 측면에서 상당한 장점이 있어 최근 많은 연구와 관심의 대상이 되고 있다.
도 2는 종래 복층 반도체 패키지를 보인 종단면도이다.
도 2를 참조하면, 종래 복층 반도체 패키지는 상부 패키지(10)의 하부에 하 부 패키지(20)가 위치되며, 하부 패키지(20)의 상면의 입출력 패드(21)에는 상기 상부 패키지(10)의 하면의 솔더 볼(12)이 전기적으로 접속되어 있다.
통상 복층 반도체 패키지의 실장기술에서 가장 중요한 기술 중의 하나는 복층 구조를 채택하면서도 상, 하부 패키지 간 연결부분의 전기적인 접촉 불량을 효과적으로 방지하는 것이다.
그러나, 종래 복층 반도체 패키지의 경우에는 도 1 및 도 2에 도시된 바와 같이, 상, 하부 패키지(10)(20) 간의 상이한 열적 특성으로 인한 인쇄회로기판(13)의 휨이나 변형 때문에 상, 하부 패키지(10)(20) 간 연결부분의 전기적 접촉 불량이 자주 발생하는 문제점이 있다. 뿐만 아니라 실제 다이(14)가 장착되는 영역 외에 상부 패키지(10)와 하부 패키지(20) 간의 전기적인 접속을 위해 하부 패키지(20)의 외곽부분으로 상부 패키지(10)의 솔더 볼(12)의 점유영역이 커져서 설계상에 많은 제약을 받는 문제점이 있다.
본 발명은 전술한 문제점을 해결하기 위하여 고안된 것으로, 본 발명의 목적은 서로 다른 2종의 패키지의 복합 실장에 있어서 두 패키지 간의 전기적인 접속구조를 개선하여 자유로운 패키지 설계를 가능케 하는 반도체 패키지 및 그 반도체 패키지 제조방법을 제공함에 있다.
본 발명의 다른 목적은 서로 다른 2종의 패키지의 복합 실장에 있어서 두 패키지 간의 전기적 접촉 불량을 효과적으로 방지할 수 있는 반도체 패키지 및 그 반도체 패키지 제조방법을 제공함에 있다.
전술한 목적을 달성하기 위하여 본 발명의 일실시 예에 따른 반도체 패키지 제조방법은 단층 구조의 반도체 패키지 제조방법을 제공한다.
본 발명의 일실시 예에 따른 반도체 패키지 제조방법은 본드 핑거가 형성된 기판에 복수 개의 다이를 본딩하는 단계; 상기 본드 핑거와 상기 각 다이의 본드 패드 사이를 와이어 본딩하는 단계; 상기 기판 전체를 봉지 재로 몰딩하는 단계; 상기 봉지 재와 상기 기판을 쏘잉(Sawing)(혹은 Cutting)하여 상기 본드 핑거가 외부로 노출된 상태로 각각의 패키지로 분리하는 단계; 상기 봉지 재의 표면을 엑티베이션(Activation) 하는 단계; 및 상기 봉지 재의 표면에 도금공정으로 입출력 패드를 형성하여 단층 구조의 반도체 패키지를 형성하는 단계를 포함한다.
상기 기판의 외곽 부분까지 본드 핑거를 형성하는 것이 바람직하다.
상기 각각의 패키지로 분리하는 단계는, 상기 봉지 재를 쏘잉하여 상기 본드 핑거가 외부로 노출되도록 하는 하프 쏘잉(Half sawing) 단계; 및 상기 기판을 쏘잉하여 각각의 패키지로 분리하는 풀 쏘잉(Full Sawing) 단계로 구성될 수 있다.
상기 봉지 재의 표면을 엑티베이션 하는 단계에서는, 레이저 빔을 이용하여 상기 봉지 재의 표면에 홈을 형성할 수 있다.
상기 입출력 패드를 형성하는 단계에서는, 상기 입출력 패드를 상기 봉지 재의 상면과 측면으로 노출한다.
상기 입출력 패드를 형성하는 단계 이후, 상기 인쇄회로기판의 하면에 솔더 볼을 형성할 수도 있다.
그리고, 본 발명의 일실시 예에 따른 반도체 패키지는 상면에 본드 핑거가 형성되고 하면에 솔더 볼이 형성된 기판; 상기 기판상에 접착된 다이; 상기 본드 핑거와 상기 다이의 본드 패드 사이를 전기적으로 연결하는 본딩 와이어; 상기 기판 상면 전체에 몰딩되는 봉지 재; 및 상기 본드 핑거가 외부로 노출되고 상기 본드 핑거와 전기적으로 연결되어 상기 봉지 재의 표면에 도금되는 입출력 패드를 포함한다.
상기 기판은 외곽 부분까지 본드 핑거가 형성되어 있으며, 상기 봉지 재의 표면에 홈이 형성되며, 그 홈에는 상기 입출력 패드가 금도금으로 형성되어 있다.
한편, 본 발명의 다른 실시 예에 따른 반도체 패키지 제조방법은 복층 구조의 반도체 패키지 제조방법을 제공한다.
본 발명의 다른 실시 예에 따른 반도체 패키지 제조방법은 본드 핑거가 형성 된 기판에 복수 개의 다이를 본딩하는 단계; 상기 본드 핑거와 상기 각 다이의 본드 패드 사이를 와이어 본딩하는 단계; 상기 기판 전체를 봉지 재로 몰딩하는 단계; 상기 봉지 재와 상기 기판을 쏘잉하여 상기 본드 핑거가 외부로 노출된 상태로 각각의 패키지로 분리하는 단계; 상기 봉지 재의 외부로 노출된 상기 본드 핑거와 상응하도록 상기 봉지 재의 표면을 엑티베이션 하는 단계; 상기 봉지 재의 표면에 도금공정으로 입출력 패드를 형성하는 단계; 및 다른 패키지의 하면에 형성된 솔더 볼을 상기 입출력 패드에 전기적으로 접속하여 복층 구조의 반도체 패키지를 완성하는 단계를 포함한다.
본 발명의 다른 실시 예에 따른 반도체 패키지는 상면에 본드 핑거가 형성되고 하면에 솔더 볼이 형성된 기판, 상기 기판상에 접착된 다이, 상기 본드 핑거와 상기 다이의 본드 패드 사이를 전기적으로 연결하는 본딩 와이어, 상기 기판 상면 전체에 몰딩되는 봉지 재, 및 상기 본드 핑거가 외부로 노출되고 상기 본드 핑거와 전기적으로 연결되어 상기 봉지 재의 표면에 도금되는 입출력 패드를 구비하는 하부 패키지; 및 상면에 본드 핑거가 형성되고 하면에 솔더 볼이 형성된 기판, 상기 기판상에 접착된 다이, 상기 본드 핑거와 상기 다이의 본드 패드 사이를 전기적으로 연결하는 본딩 와이어, 상기 기판의 상면에 형성되는 입출력 패드를 구비하는 상부 패키지, 및 상기 기판 상면 전체에 몰딩되는 봉지 재를 구비하는 상부 패키지를 포함하되, 상기 하부 패키지의 상부에 상부 패키지가 적층 될 때, 상기 하부 패키지의 입출력 패드에 상기 상부 패키지의 솔더 볼이 전기적으로 접속된다.
상기 하부 패키지의 기판은 외곽 부분까지 본드 핑거가 형성되고, 상기 하부 패키지의 봉지 재의 표면에 홈이 형성되며, 그 홈에는 상기 입출력 패드가 금도금으로 형성된다.
이상에서 설명한 바와 같이, 본 발명에 의하면 서로 다른 2종의 패키지의 복합 실장에 있어서 두 패키지 간의 전기적인 접속 부분의 점유영역을 축소하여 자유로운 패키지 설계를 가능케 하고, 두 패키지 간의 전기적인 접촉 불량을 효과적으로 방지하여 제품에 대한 신뢰성을 확보할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하면 다음과 같다.
도 3은 본 발명의 일실시 예에 따른 반도체 패키지 제조방법을 설명하는 블럭도이다.
본 발명의 일실시 예에 따른 반도체 패키지 제조방법은 단층 구조의 반도체 패키지 제조방법을 제공한다.
도 3을 참조하면, 본 발명의 일실시 예에 따른 반도체 패키지 제조방법은 본드 핑거가 형성된 기판에 복수 개의 다이를 본딩하는 단계(S110); 상기 본드 핑거와 상기 각 다이의 본드 패드 사이를 와이어 본딩하는 단계(S120); 상기 기판의 상면 전체를 봉지 재로 몰딩하는 단계(S130); 상기 봉지 재와 상기 기판을 쏘잉하여 상기 본드 핑거가 외부로 노출된 상태로 각각의 패키지로 분리하는 단계(S140); 상기 봉지 재의 외부로 노출된 상기 본드 핑거와 상응하도록 상기 봉지 재의 표면을 엑티베이션 하는 단계(S150); 및 상기 봉지 재의 표면에 도금공정으로 입출력 패드를 형성하여 단층 구조의 패키지를 완성하는 단계(S160)를 포함한다.
이하, 도 4 내지 도 11를 참조하여, 본 발명의 일실시 예에 따른 반도체 패키지 제조공정을 좀더 상세하게 설명한다.
도 4를 참조하면, 기판(110)의 상면에 본드 핑거(111)를 형성하되, 본드 핑거(111)가 기판(110)의 외곽 부분까지 형성되도록 한다. 이는, 후속 공정에서 본드 핑거(111)가 외부로 노출된 상태에서 상기 본드 핑거(111)와 전기적으로 연결된 입출력 패드(150: 도 11 참조)를 상기 봉지 재(140:도 11 참조)의 표면에 좀더 쉽게 형성하기 위해서이다.
도 5를 참조하면, 열경화성 수지(122)를 접착제로 하여 기판(110)의 상면에 다이(120)를 접착시킨다.
도 6을 참조하면, 상기 기판(110)의 본드 핑거(111)와 상기 각 다이(120)의 본드 패드(121) 사이를 와이어 본딩하여 전기적으로 접속시킨다.
도 7을 참조하면, 상기 다이(120)와 상기 본드 와이어(130)를 보호하기 위하여 상기 기판(110)의 상면 전체를 에폭시 수지와 같은 봉지 재(140)로 몰딩한다.
도 8을 참조하면, 상기 봉지 재(140)를 상기 하프 쏘잉(Half Sawing) 하여 상기 본드 핑거(111)를 외부로 노출시킨다.
도 9를 참조하면, 상기 기판(110)을 풀 쏘잉(Full Sawing)하여 각각의 패키지로 분리한다.
도 10을 참조하면, 레이저 빔을 이용하여 상기 봉지 재(140)의 표면을 엑티 베이션 함으로써, 상기 봉지 재(140)의 표면에 홈(141)을 형성한다.
도 11을 참조하면, 상기 홈(141)에 금도금 또는 은도금하여 입출력 패드(150)를 형성함으로써, 단층 구조의 반도체 패키지(100)를 완성한다. 이때 상기 입출력 패드(150)는 상기 봉지 재(140)의 상면과 측면으로 노출된 상태를 유지한다.
그리고, 상기 기판(110)의 하면의 솔더 볼(113)은 상기 입출력 패드(150)를 형성하는 단계 이후 또는 본드 핑거(111) 형성단계에서 형성할 수도 있다.
이하에서는, 도 11 및 도 12를 참조하여 상기 방법에 의해 제조된 단층구조의 반도체 패키지에 대하여 설명한다.
본 발명의 일실시 예에 따른 반도체 패키지(100)는 상면에 본드 핑거(111)가 형성되고 하면에 솔더 볼(113)이 형성된 기판(110); 상기 기판(110)상에 접착된 다이(120); 상기 본드 핑거(111)와 상기 다이(120)의 본드 패드(121) 사이를 전기적으로 연결하는 본딩 와이어(130); 상기 기판(110) 상면 전체에 몰딩되는 봉지 재(140); 및 상기 본드 핑거(111)가 외부로 노출되고 상기 본드 핑거(111)와 전기적으로 연결되어 상기 봉지 재(140)의 표면에 도금되는 입출력 패드(150)를 포함한다.
상기 기판(110)은 외곽 부분까지 본드 핑거(111)가 형성되어 있으며, 상기 봉지 재(140)의 표면에 홈(141)이 형성되며, 상기 입출력 패드(150)는 그 홈(141)에 금도금 또는 은도금으로 형성된다.
한편, 이하에서는 전술한 단층 구조의 반도체 패키지와 서로 다른 반도체 패키지 간의 복합 실장 형태를 갖는 복층 구조의 반도체 패키지 제조방법에 대하여 상세하게 설명한다.
도 13은 본 발명의 다른 실시 예에 따른 반도체 패키지 제조방법을 설명하는 흐름도이고, 도 14는 본 발명의 다른 실시 예에 따른 반도체 패키지를 보인 사시도이며, 도 15는 도 14의 종단면도이다.
우선, 도 13을 참조하면, 본 발명의 다른 실시 예에 따른 반도체 패키지 제조방법은 본드 핑거가 형성된 기판에 복수 개의 다이를 본딩하는 단계(S210); 상기 본드 핑거와 상기 각 다이의 본드 패드 사이를 와이어 본딩하는 단계(S220); 상기 기판 전체를 봉지 재로 몰딩하는 단계(S230); 상기 봉지 재와 상기 기판을 쏘잉하여 상기 본드 핑거가 외부로 노출된 상태로 각각의 패키지로 분리하는 단계(S240); 상기 봉지 재의 외부로 노출된 상기 본드 핑거와 상응하도록 상기 봉지 재의 표면을 엑티베이션 하는 단계(S250); 상기 봉지 재의 표면에 도금공정으로 입출력 패드를 형성하는 단계(S260); 및 다른 패키지의 하면에 형성된 솔더 볼을 상기 입출력 패드에 전기적으로 접속하여 복층 구조의 반도체 패키지를 완성하는 단계(S270)를 포함한다.
본 발명의 다른 실시 예에 따른 반도체 패키지 제조방법에 있어서, 상기 단계(S210)에서 상기 단계(S260)까지는 전술한 본 발명의 일 실시 예와 동일하므로, 이하에서는 그에 대한 상세한 설명은 생략한다.
본 발명의 다른 실시 예에 따른 반도체 패키지 제조방법의 특징은 하부 패키지에 상부 패키지를 적층하여, 복층 구조의 반도체 패키지를 제조함에 있어서, 상부 패키지의 솔더 볼이 하부 패키지의 봉지 재의 표면에 형성된 입출력 패드에 전기적으로 접속되도록 구조를 개선함으로써, 두 패키지 간의 전기적인 접속 부분의 점유영역을 축소하여 자유로운 패키지 설계를 가능케 하고, 두 패키지 간의 전기적인 접촉 불량을 효과적으로 방지하여 제품에 대한 신뢰성을 확보할 수 있다.
이하에서는, 상기 방법에 의해 제조된 복층 구조의 반도체 패키지에 대하여 상세하게 설명한다.
도 14 및 도 15를 참조하면, 본 발명의 다른 실시 예에 따른 반도체 패키지(200)는 하부 패키지(100) 위에 상부 패키지(300)가 적층된 구조로 이루어져 있다.
상기 하부 패키지(100)는 상면에 본드 핑거(111)가 형성되고 하면에 솔더 볼(113)이 형성된 기판(110); 상기 기판(110)상에 접착된 다이(120); 상기 본드 핑거(111)와 상기 다이(120)의 본드 패드(121) 사이를 전기적으로 연결하는 본딩 와이어(130); 상기 기판(110) 상면 전체에 몰딩되는 봉지 재(140); 및 상기 본드 핑거(111)가 외부로 노출되고 상기 본드 핑거(111)와 전기적으로 연결되어 상기 봉지 재(140)의 표면에 도금되는 입출력 패드(150)를 구비한다.
상기 상부 패키지(300)는 상면에 본드 핑거(311)가 형성되고 하면에 솔더 볼(312)이 형성된 기판(310); 상기 기판(310)상에 접착된 다이(320); 상기 본드 핑 거(311)와 상기 다이(320)의 본드 패드(321) 사이를 전기적으로 연결하는 본딩 와이어(330); 및 상기 기판(310) 상면 전체에 몰딩되는 봉지 재(340)를 구비한다.
상기 하부 패키지(100)의 상부에 상기 상부 패키지(300)가 적층 될 때, 상기 하부 패키지(100)의 입출력 패드(150)에 상기 상부 패키지(300)의 솔더 볼(312)이 전기적으로 접속된다.
상기 하부 패키지(100)의 기판(110)은 외곽 부분까지 본드 핑거(111)가 형성되고, 상기 하부 패키지(100)의 봉지 재(140)의 표면에 홈(141)이 형성되며, 상기입출력 패드(150)는 그 홈(141)에는 금도금 공정으로 형성된다. 여기서, 상기 하부 패키지(100)의 입출력 패드(150)는 상기 봉지 재(140)의 상면과 측면으로 노출되어 있다.
본 발명에 의하면 서로 다른 2종의 패키지의 복합 실장에 있어서 두 패키지 간의 전기적인 접속 부분의 점유영역을 축소하여 자유로운 패키지 설계를 가능케 하고, 두 패키지 간의 전기적인 접촉 불량을 효과적으로 방지하여 제품에 대한 신뢰성을 확보할 수 있다.
이상 설명한 바와 같이, 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예에 관하여 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 범주에서 벗어나지 않는 한도 내에서 여러 가지 변형 가능함은 물론이다. 예를 들어, 본 발명의 설명에서는 단층 구조, 2층 구조의 반도체 패키지를 일 예로 설명하고 있으나, 3층 이상의 다층 구조도 가능함은 물론이다.
따라서 본 발명의 권리 범위는 설명된 실시 예에 국한되어 정해져서는 안되 며, 후술하는 특허청구범위뿐만 아니라, 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 종래 반도체 패키지를 보인 종단면도
도 2는 종래 복층 반도체 패키지를 보인 종단면도
도 3은 본 발명의 일실시 예에 따른 반도체 패키지 제조방법을 설명하는 블럭도
도 4 내지 도 11은 본 발명의 일실시 예에 따른 반도체 패키지 제조공정을 순차적으로 설명하는 도면
도 12는 본 발명의 일실시 예에 따른 반도체 패키지를 보인 사시도
도 13은 본 발명의 다른 실시 예에 따른 반도체 패키지 제조방법을 설명하는 블럭도
도 14는 본 발명의 다른 실시 예에 따른 반도체 패키지를 보인 사시도
도 15는 도 14의 종단면도
*주요부분에 대한 도면 설명
100: 반도체 패키지
110: 기판
111: 본드 핑거
113: 솔더 볼
120: 다이
121: 본드 패드
130: 본딩 와이어
140: 봉지 재
141: 홈
150: 입출력 패드
300: 상부 패키지
310: 기판
311: 본드 핑거
312: 솔더 볼
320: 다이
321: 본드 패드
330: 본딩 와이어
340: 봉지 재

Claims (14)

  1. 본드 핑거가 형성된 기판에 복수 개의 다이를 본딩하는 단계;
    상기 본드 핑거와 상기 각 다이의 본드 패드 사이를 와이어 본딩하는 단계;
    상기 기판 전체를 봉지 재로 몰딩하는 단계;
    상기 봉지 재와 상기 기판을 쏘잉하여 상기 본드 핑거가 외부로 노출된 상태로 각각의 패키지로 분리하는 단계;
    상기 봉지 재의 표면을 엑티베이션 하는 단계; 및
    상기 봉지 재의 표면에 도금공정으로 입출력 패드를 형성하여 단층 구조의 반도체 패키지를 형성하는 단계를 포함하는 반도체 패키지 제조방법.
  2. 제 1항에 있어서,
    상기 기판의 외곽 부분까지 본드 핑거를 형성하는 것을 특징으로 하는 반도체 패키지 제조방법.
  3. 제 1항에 있어서,
    상기 각각의 패키지로 분리하는 단계는,
    상기 봉지 재를 쏘잉하여 상기 본드 핑거가 외부로 노출되도록 하는 하프 쏘잉 단계; 및
    상기 기판을 쏘잉하여 각각의 패키지로 분리하는 풀 쏘잉 단계로 구성되는 것을 특징으로 하는 반도체 패키지 제조방법.
  4. 제 1항에 있어서,
    상기 봉지 재의 표면을 엑티베이션 하는 단계에서는, 레이저 빔을 이용하여 상기 봉지 재의 표면에 홈을 형성하는 것을 특징으로 하는 반도체 패키지 제조방법.
  5. 제 1항에 있어서,
    상기 입출력 패드를 형성하는 단계에서는 상기 입출력 패드를 상기 봉지 재의 상면과 측면으로 노출하는 것을 특징으로 하는 반도체 패키지 제조방법.
  6. 제 1항에 있어서,
    상기 입출력 패드를 형성하는 단계 이후에는 상기 인쇄회로기판의 하면에 솔더 볼을 형성하는 것을 특징으로 하는 반도체 패키지 제조방법.
  7. 제 1항에 있어서,
    상기 입출력 패드를 형성하는 단계 이후 다른 패키지의 하면에 형성된 솔더 볼을 상기 입출력 패드에 전기적으로 접속하여 복층 구조의 반도체 패키지를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.
  8. 상면에 본드 핑거가 형성되고 하면에 솔더 볼이 형성된 기판;
    상기 기판상에 접착된 다이;
    상기 본드 핑거와 상기 다이의 본드 패드 사이를 전기적으로 연결하는 본딩 와이어;
    상기 기판 상면 전체에 몰딩되는 봉지 재; 및
    상기 본드 핑거가 외부로 노출되고 상기 본드 핑거와 전기적으로 연결되어 상기 엑티베이션의 표면에 도금되는 입출력 패드를 포함하는 반도체 패키지.
  9. 제 8항에 있어서,
    상기 기판은 외곽 부분까지 본드 핑거가 형성되는 것을 특징으로 하는 반도체 패키지.
  10. 제 8항에 있어서,
    상기 봉지 재의 표면에 홈이 형성되는 것을 특징으로 하는 반도체 패키지.
  11. 상면에 본드 핑거가 형성되고 하면에 솔더 볼이 형성된 기판, 상기 기판상에 접착된 다이, 상기 본드 핑거와 상기 다이의 본드 패드 사이를 전기적으로 연결하는 본딩 와이어, 상기 기판 상면 전체에 몰딩되는 봉지 재, 및 상기 본드 핑거가 외부로 노출되고 상기 본드 핑거와 전기적으로 연결되어 상기 엑티베이션의 표면에 도금되는 입출력 패드를 구비하는 하부 패키지; 및
    상면에 본드 핑거가 형성되고 하면에 솔더 볼이 형성된 기판, 상기 기판상에 접착된 다이, 상기 본드 핑거와 상기 다이의 본드 패드 사이를 전기적으로 연결하는 본딩 와이어, 상기 기판의 상면에 형성되는 입출력 패드를 구비하는 상부 패키지, 및 상기 기판 상면 전체에 몰딩되는 봉지 재를 구비하는 상부 패키지를 포함하되,
    상기 하부 패키지의 상부에 상부 패키지가 복층으로 적층 될 때, 상기 하부 패키지의 입출력 패드에 상기 상부 패키지의 솔더 볼이 전기적으로 접속되는 반도체 패키지.
  12. 제 11항에 있어서,
    상기 하부 패키지의 기판은 외곽 부분까지 본드 핑거가 형성되는 것을 특징으로 하는 반도체 패키지.
  13. 제 11항에 있어서,
    상기 하부 패키지의 봉지 재의 표면에 홈이 형성되는 것을 특징으로 하는 반도체 패키지.
  14. 제 11항에 있어서,
    상기 하부 패키지의 입출력 패드는 상기 봉지 재의 상면과 측면으로 노출되는 것을 특징으로 하는 반도체 패키지.
KR1020070127450A 2007-12-10 2007-12-10 반도체 패키지 및 그 반도체 패키지 제조방법 KR101442170B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070127450A KR101442170B1 (ko) 2007-12-10 2007-12-10 반도체 패키지 및 그 반도체 패키지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070127450A KR101442170B1 (ko) 2007-12-10 2007-12-10 반도체 패키지 및 그 반도체 패키지 제조방법

Publications (2)

Publication Number Publication Date
KR20090060578A true KR20090060578A (ko) 2009-06-15
KR101442170B1 KR101442170B1 (ko) 2014-09-18

Family

ID=40990304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070127450A KR101442170B1 (ko) 2007-12-10 2007-12-10 반도체 패키지 및 그 반도체 패키지 제조방법

Country Status (1)

Country Link
KR (1) KR101442170B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990055508A (ko) * 1997-12-27 1999-07-15 구본준 에리어 어레이 패키지 및 그 제조방법
KR100578660B1 (ko) * 1999-03-25 2006-05-11 주식회사 하이닉스반도체 반도체 패키지의 구조 및 그 제조방법
KR20010068781A (ko) * 2000-01-10 2001-07-23 윤종용 반도체 칩 패키지

Also Published As

Publication number Publication date
KR101442170B1 (ko) 2014-09-18

Similar Documents

Publication Publication Date Title
JP5337110B2 (ja) 半導体記憶装置
KR101686553B1 (ko) 반도체 패키지 및 패키지 온 패키지
JP5032623B2 (ja) 半導体記憶装置
US20090127688A1 (en) Package-on-package with improved joint reliability
US7948089B2 (en) Chip stack package and method of fabricating the same
JP2008205143A (ja) 半導体装置とそれを用いた半導体モジュール
US8729688B2 (en) Stacked seminconductor package
US7629677B2 (en) Semiconductor package with inner leads exposed from an encapsulant
JP2008311559A (ja) 半導体パッケージ
KR20140141474A (ko) 반도체 장치
KR20110124063A (ko) 적층형 반도체 패키지
JP2003078105A (ja) スタックチップモジュール
US20060284298A1 (en) Chip stack package having same length bonding leads
KR20130022821A (ko) 스택 패키지 및 그의 제조 방법
JP4945682B2 (ja) 半導体記憶装置およびその製造方法
JP2007128953A (ja) 半導体装置とそれを用いたメモリカード
KR20150014701A (ko) 반도체 패키지 및 이의 제조 방법
US9318354B2 (en) Semiconductor package and fabrication method thereof
CN104008982A (zh) 芯片封装工艺及芯片封装
KR20010063236A (ko) 적층 패키지와 그 제조 방법
KR20090060578A (ko) 반도체 패키지 및 그 반도체 패키지 제조방법
KR20010073345A (ko) 적층 패키지
US20090057916A1 (en) Semiconductor package and apparatus using the same
KR20140039656A (ko) 플립칩 반도체 패키지 및 그 제조방법
KR101708870B1 (ko) 적층형 반도체 패키지 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee