KR20090032713A - 웨이퍼 레벨 패키지 및 그 제조방법 - Google Patents
웨이퍼 레벨 패키지 및 그 제조방법 Download PDFInfo
- Publication number
- KR20090032713A KR20090032713A KR1020070098168A KR20070098168A KR20090032713A KR 20090032713 A KR20090032713 A KR 20090032713A KR 1020070098168 A KR1020070098168 A KR 1020070098168A KR 20070098168 A KR20070098168 A KR 20070098168A KR 20090032713 A KR20090032713 A KR 20090032713A
- Authority
- KR
- South Korea
- Prior art keywords
- molding material
- semiconductor chip
- level package
- wafer level
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 239000012778 molding material Substances 0.000 claims abstract description 105
- 239000004065 semiconductor Substances 0.000 claims abstract description 98
- 238000000034 method Methods 0.000 claims abstract description 78
- 239000000945 filler Substances 0.000 claims abstract description 18
- 239000004020 conductor Substances 0.000 claims abstract description 13
- 229920001940 conductive polymer Polymers 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 7
- 238000005553 drilling Methods 0.000 claims abstract description 6
- 238000000465 moulding Methods 0.000 claims description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 239000004593 Epoxy Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 14
- 239000011347 resin Substances 0.000 claims description 12
- 229920005989 resin Polymers 0.000 claims description 12
- 239000000853 adhesive Substances 0.000 claims description 11
- 230000001070 adhesive effect Effects 0.000 claims description 11
- 238000009713 electroplating Methods 0.000 claims description 10
- 229920000642 polymer Polymers 0.000 claims description 10
- 229920001187 thermosetting polymer Polymers 0.000 claims description 9
- 239000012780 transparent material Substances 0.000 claims description 9
- 238000007747 plating Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 238000004380 ashing Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000005507 spraying Methods 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000012545 processing Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 description 19
- 238000005516 engineering process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 6
- 239000011521 glass Substances 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000088 plastic resin Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
Claims (29)
- 상면에 집적회로와 패드가 형성된 웨이퍼 레벨의 반도체칩;상기 반도체칩의 상부에 캐비티를 갖도록 테두리부가 지지되며 밀봉되는 몰딩재; 및상기 몰딩재의 임의 지점에 관통 형성된 비아 내부에 충진되어 상기 패드와 접속되는 도전수단;을 포함하는 웨이퍼 레벨 패키지.
- 제1항에 있어서,상기 패드는, 범프로 형성된 것을 특징으로 하는 웨이퍼 레벨 패키지.
- 제1항에 있어서,상기 도전수단은, 와이어 본딩, 범프 및 도전성 재질의 충진재가 채워진 비아 중 어느 하나로 구성된 것을 특징으로 하는 웨이퍼 레벨 패키지.
- 제1항에 있어서,상기 비아는, 쏘(saw)를 이용한 드릴링 공정 또는 레이져 조사에 의해서 형성된 것을 특징으로 하는 웨이퍼 레벨 패키지.
- 제4항에 있어서,상기 비아는, 상기 반도체칩 상에 형성된 패드와 상호 대응되는 위치에 형성된 것을 특징으로 하는 웨이퍼 레벨 패키지.
- 제3항에 있어서,상기 비아에 채워지는 충진재는 메탈 또는 도전성 폴리머 등의 도전성 재질의 충진재로 구성된 것을 특징으로 하는 웨이퍼 레벨 패키지.
- 제6항에 있어서,상기 도전수단은, 그 내부에 충진되는 충진재의 충진 높이가 상기 몰딩재의 상면에 돌출되거나 동일한 높이로 형성된 것을 특징으로 하는 웨이퍼 레벨 패키지.
- 제1항에 있어서,상기 몰딩재는, 투명한 재질로 형성되며, 에폭시, 폴리머, PR 및 PI 중 어느 하나의 열경화성 수지로 구성된 것을 특징으로 하는 웨이퍼 레벨 패키지.
- 제1항에 있어서,상기 반도체칩의 상면에 안착된 몰딩재는, 상기 반도체칩 테두리부와 접착제에 의해서 밀착 고정되는 것을 특징으로 하는 웨이퍼 레벨 패키지.
- 웨이퍼 레벨의 반도체칩 상면에 집적회로와 패드를 형성하는 단계;중앙부에 단차부가 형성된 몰딩재를 성형하는 단계;상기 반도체칩 상면에 캐비티(cavity)를 갖도록 단차가 형성된 몰딩재를 접착 고정하는 단계;상기 몰딩재의 임의 지점에 비아를 형성하는 단계; 및상기 비아에 전도성 재질의 충진재를 충진하여 도전수단을 형성하는 단계;를 포함하는 웨이퍼 레벨 패키지의 제조방법.
- 제10항에 있어서,상기 도전수단은, 와이어 본딩, 범프 및 도전성 재질의 충진재가 채워진 비 아 중 어느 하나로 구성된 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
- 제10항에 있어서,상기 비아는, 쏘(saw)를 이용한 드릴링 공정 또는 레이져 조사에 의해서 형성된 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
- 제11항에 있어서,상기 비아는, 상기 반도체칩 상에 형성된 패드와 상호 대응되는 위치에 형성된 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
- 제11항에 있어서,상기 비아에 채워지는 충진재는 메탈 또는 도전성 폴리머 등의 도전성 재질의 충진재로 구성된 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
- 제10항에 있어서,상기 몰딩재는, 투명한 재질로 형성되며, 에폭시, 폴리머, PR 및 PI 중 어느 하나의 열경화성 수지로 구성된 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
- 웨이퍼 레벨의 반도체칩 상면에 집적회로와 패드를 형성하는 단계;서포트 웨이퍼를 준비하는 단계;상기 서포트 웨이퍼의 상면 임의 지점에 범프를 형성하는 단계;상기 서포트 웨이퍼의 상면에 형성된 상기 범프가 포함되도록 몰딩재를 성형하는 단계;상기 몰딩재의 중앙부에 단차부를 형성하는 단계;상기 서포트 웨이퍼를 제거하는 단계; 및상기 단차부가 형성된 몰딩재를 반도체칩의 상면에 밀착 결합하는 단계;를 포함하는 웨이퍼 레벨 패키지 제조방법.
- 제16항에 있어서,상기 단차부는, 에칭 공정에 의해서 형성되는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
- 제16항에 있어서,상기 몰딩재는, 상기 단차부와 단차부 상에 노출된 범프가 반도체칩의 상면을 향하도록 하여 밀착 결합되어 상기 단차부가 캐비티로 형성되도록 한 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
- 제18항에 있어서,상기 몰딩재는, 투명한 재질로 형성되며, 에폭시, 폴리머, PR 및 PI 중 어느 하나의 열경화성 수지로 구성된 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
- 제16항에 있어서,상기 범프는, 전해 도금, 비전해 도금의 도금법을 통해 형성되거나 범핑 공정을 통한 스터드 범프로 형성된 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
- 제20항에 있어서,상기 범프는, 상기 반도체칩 상에 형성된 패드와 상호 대응되는 위치에 형성 된 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
- 제18항에 있어서,상기 반도체칩의 상면에 안착된 몰딩재는, 상기 반도체칩 테두리부와 접착제에 의해서 밀착 고정되는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
- 웨이퍼 레벨의 반도체칩 상면에 집적회로와 패드를 형성하는 단계;상기 집적회로와 패드의 상부를 포함하는 상기 반도체칩 상면에 감광층이 형성되는 단계;상기 패드의 상면과 그 외측 영역이 노출되도록 상기 감광층의 일부를 패터닝하는 단계;상기 패드의 노출 영역 상에 범프를 형성하는 단계;상기 범프가 형성된 감광층의 상면에 1차 몰딩재를 성형하는 단계;상기 감광층을 제거하여 상기 집적회로와 패드 주위에 캐비티를 형성하는 단계;상기 1차 몰딩재를 포함한 그 주위에 2차 몰딩재를 형성하는 단계; 및상기 범프의 상면이 노출되도록 2차 몰딩재 상면을 씨닝(thinning)하는 단계;를 포함하는 웨이퍼 레벨 패키지 제조방법.
- 제23항에 있어서,상기 감광층의 패터닝은 에칭 공정을 통해 수행되는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
- 제24항에 있어서,상기 감광층은 감광액이 도포된 포토레지스트(PR)층 또는 드라이 필름을 이용한 건식방지막층(DFR)으로 형성된 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
- 제25항에 있어서,상기 감광층은, 상기 제1 몰딩재의 성형 후, 건식 식각이나 습식 식각 및 이온주입의 에싱(ashing) 공정에 의해서 제거되거나, 높은 수압에서 에칭액을 분사하여 감광층만을 용융시켜 제거되는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
- 제23항에 있어서,상기 반도체칩 상부에 형성되는 1차 몰딩재와 2차 몰딩재는, 투명한 재질로 형성되며, 에폭시, 폴리머, PR 및 PI 중 어느 하나의 열경화성 수지로 구성된 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
- 제23항에 있어서,상기 범프는, 전해 도금, 비전해 도금의 도금법을 통해 형성되거나 범핑 공정을 통한 스터드 범프로 형성된 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
- 제23항에 있어서,상기 반도체칩의 상면에 안착된 몰딩재는, 상기 반도체칩 테두리부와 접착제에 의해서 밀착 고정되는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070098168A KR100927418B1 (ko) | 2007-09-28 | 2007-09-28 | 웨이퍼 레벨 패키지 및 그 제조방법 |
US12/216,630 US20090085204A1 (en) | 2007-09-28 | 2008-07-08 | Wafer-level package and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070098168A KR100927418B1 (ko) | 2007-09-28 | 2007-09-28 | 웨이퍼 레벨 패키지 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090032713A true KR20090032713A (ko) | 2009-04-01 |
KR100927418B1 KR100927418B1 (ko) | 2009-11-19 |
Family
ID=40507264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070098168A KR100927418B1 (ko) | 2007-09-28 | 2007-09-28 | 웨이퍼 레벨 패키지 및 그 제조방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090085204A1 (ko) |
KR (1) | KR100927418B1 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7989950B2 (en) | 2008-08-14 | 2011-08-02 | Stats Chippac Ltd. | Integrated circuit packaging system having a cavity |
US7829390B2 (en) * | 2008-11-20 | 2010-11-09 | Azurewave Technologies, Inc. | Packaging structure of SIP and a manufacturing method thereof |
US9837360B2 (en) * | 2015-12-11 | 2017-12-05 | SK Hynix Inc. | Wafer level packages and electronics system including the same |
CN113675101B (zh) * | 2021-10-20 | 2021-12-21 | 深圳新声半导体有限公司 | 用于芯片封装的方法和芯片颗粒 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6352878B1 (en) * | 2000-06-19 | 2002-03-05 | National Semiconductor Corporation | Method for molding a bumped wafer |
KR20020027676A (ko) * | 2000-10-04 | 2002-04-15 | 송재인 | 하이브리드 아이씨의 몰딩구조 |
US7576426B2 (en) * | 2005-04-01 | 2009-08-18 | Skyworks Solutions, Inc. | Wafer level package including a device wafer integrated with a passive component |
JP4467506B2 (ja) * | 2005-11-24 | 2010-05-26 | 三菱電機株式会社 | パッケージおよびそれを用いた電子装置 |
-
2007
- 2007-09-28 KR KR1020070098168A patent/KR100927418B1/ko active IP Right Grant
-
2008
- 2008-07-08 US US12/216,630 patent/US20090085204A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20090085204A1 (en) | 2009-04-02 |
KR100927418B1 (ko) | 2009-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100866619B1 (ko) | 웨이퍼 레벨의 이미지센서 모듈 및 그 제조방법, 그리고카메라 모듈 | |
US7180149B2 (en) | Semiconductor package with through-hole | |
TWI685079B (zh) | 在孔穴中具有由可模造材料所囊封的電路模組的插入物及製造方法 | |
KR100985809B1 (ko) | 반도체 장치의 제조 방법 | |
US7364944B2 (en) | Method for fabricating thermally enhanced semiconductor package | |
KR100752713B1 (ko) | 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법 | |
US7459729B2 (en) | Semiconductor image device package with die receiving through-hole and method of the same | |
KR100576775B1 (ko) | 반도체패키지 및 그 제조방법 | |
KR20060047342A (ko) | 광학디바이스 및 그 제조방법 | |
JP2008258604A (ja) | 並列構成のマルチチップを有する半導体デバイスパッケージおよびその製造方法 | |
US8785297B2 (en) | Method for encapsulating electronic components on a wafer | |
KR100769722B1 (ko) | 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법 | |
KR100927418B1 (ko) | 웨이퍼 레벨 패키지 및 그 제조방법 | |
KR100609121B1 (ko) | 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법 | |
US20220181296A1 (en) | Method for Forming Chip Packages and a Chip Package | |
US20060068332A1 (en) | Method for fabricating carrier structure integrated with semiconductor element | |
KR100876107B1 (ko) | 웨이퍼 레벨 패키지 및 그 제조방법 | |
TWM610828U (zh) | 半導體元件封裝結構 | |
KR100920778B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 | |
TWI803084B (zh) | 形成封裝件的方法及封裝件 | |
KR100838288B1 (ko) | 칩 온 글라스 패키지와 그 제조 방법 및 이를 포함하는카메라 모듈 | |
JP2024507541A (ja) | チップセンサのためのオープンパッケージ | |
CN115528120A (zh) | 集成电路光学封装 | |
KR101824177B1 (ko) | 리드프레임을 이용한 반도체 패키지 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121002 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20130916 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20151005 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20161004 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20171011 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20181002 Year of fee payment: 10 |