KR20090016646A - 박층 전계 효과 트랜지스터 및 그 제조 방법 - Google Patents

박층 전계 효과 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR20090016646A
KR20090016646A KR1020080129261A KR20080129261A KR20090016646A KR 20090016646 A KR20090016646 A KR 20090016646A KR 1020080129261 A KR1020080129261 A KR 1020080129261A KR 20080129261 A KR20080129261 A KR 20080129261A KR 20090016646 A KR20090016646 A KR 20090016646A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
insulating layer
layer
field effect
effect transistor
Prior art date
Application number
KR1020080129261A
Other languages
English (en)
Inventor
후꾸이 이꾸오
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20090016646A publication Critical patent/KR20090016646A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/15—Deposition of organic active material using liquid deposition, e.g. spin coating characterised by the solvent used
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 금속/절연체/반도체 구조를 갖는 박층 전계 효과 트랜지스터에서, 반도체층 및 절연층을 형성하는 물질이 유기용제로 용해 가능한 중량 평균 분자량 2,000을 초과하고 1,000,000 이하의 고분자 화합물인 것을 특징으로 하는 박층 전계 효과 트랜지스터를 제공하는 것을 목적으로 한다. 본 발명에 따르면, TFT의 반도체층 및 절연층 재료의 양자를 고분자 화합물로 함으로써, 종래의 금속계 반도체 및 절연체의 사용에서의 회로 형성 기술을 포토 레지스트 등에 의한 패턴화 및 에칭 등의 처리를 하지 않고, TFT 결함의 확률을 감소시켜, 제조 비용의 저감을 도모하는 것이 가능하게 된다.
고분자 화합물, 절연층, 유기용제, TFT

Description

박층 전계 효과 트랜지스터 및 그 제조 방법{THIN-FILM FIELD EFFECT TRANSISTOR AND MAKING METHOD}
본 발명은, 실리콘 반도체나 화합물 반도체를 이용한 박층 전계 효과 트랜지스터(TFT), 특히 액정 디스플레이에서의 TFT 및 그 제조 방법에 관한 것이다.
실리콘 반도체나 화합물 반도체를 이용한 TFT는, 일반적인 집적 회로 이외에도, 그 이용 분야는 확대되고 있다. 특히, 액정 디스플레이에서의 TFT의 사용은 상식화되어 있다.
특히 최근, 액정 디스플레이는 디스플레이의 대형화와 함께 정밀화도 진행되고 있어, 종래 이상으로 화소수에 대응한 다수의 TFT의 조립이 요구되고 있다.
그러나, 종래부터 이용되고 있는 통상의 금속계 반도체에서는, 기판 위에 회로를 형성할 때, 포토레지스트 등에 의한 패턴화 및 에칭 등의 처리에 의해, 화면 상에 형성되는 TFT에 약간의 결함이 생기는 것을 피할 수 없었다. 더구나, 이들 처리에 의해 TFT의 제조 비용을 저감하는데는 일정한 한계가 있었다. 다른 박형 디스플레이, 즉 플라즈마 디스플레이, 유기 EL 디스플레이에서도, TFT를 이용하는 경우에는 마찬가지라고 할 수 있다.
또한, 최근의 대면적 및 정밀화 경향은, TFT의 제조에서의 결함의 확률을 높이는 경향으로 되고 있어, 이 TFT 결함을 최소한으로 하는 방법이 강하게 기대되고 있다.
한편, 금속/절연체/반도체(MIS) 구조를 갖는 TFT에서, 절연체 및 반도체의 재료를 유기물로 하는 시도가 이루어지고 있다. 예를 들면, 일본 특표평 5-508745호 공보(특허 문헌 1)에서는, 절연층으로서 비유전률 5 이상의 절연성 유기 고분자를, 반도체층으로서 중량 평균 분자량 2,000 이하의 다공역 유기 화합물을 이용하여 제작된 디바이스가 전계 효과를 나타내고, 그 이동도가 10-2㎠V-1s-1 정도인 것이 기재되어 있다. 그러나, 유기 반도체 재료로서 α-세키시티에닐을 이용하여, 증착에 의해 반도체층을 형성하기 때문에, 포토레지스트 등에 의한 패턴화 및 에칭 등의 처리가 필요해져, 비용의 저감이 도모되지 않는다.
특허 문헌 1 : 일본 특표평 5-508745호 공보
본 발명자는, 상기 사정을 감안하여 이루어진 것으로, 종래보다도 캐리어 이동도가 높고, 결함을 최소한으로 억제한 박층 전계 효과 트랜지스터 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자는, 상기 목적을 달성하기 위해서 예의 검토한 결과, 금속/절연체/반도체(MIS) 구조를 갖는 TFT에서, 반도체층 및 절연층을 형성하는 물질로서 유기용제로 용해 가능한 고분자 화합물을 이용한 간편한 방법에 의해, 종래보다도 캐리어 이동도를 높일 수 있는 것을 제공하는 것이다.
따라서, 본 발명은 이하의 박층 전계 효과 트랜지스터 및 그 제조 방법을 제공한다.
(1) 금속/절연체/반도체(MIS) 구조를 갖는 박층 전계 효과 트랜지스터(TFT)에서, 반도체층 및 절연층을 형성하는 물질이 유기용제로 용해 가능한 중량 평균 분자량 2,000을 초과하고 1,000,000 이하의 고분자 화합물인 것을 특징으로 하는 박층 전계 효과 트랜지스터.
(2) 중량 평균 분자량 2,000을 초과하고 1,000,000 이하의 고분자 화합물을 유기용제로 용해하고, 고분자 용액을 도포하여, 건조시켜 반도체층 및 절연층을 형성하는 것을 특징으로 하는 박층 전계 효과 트랜지스터의 제조 방법.
<발명을 실시하기 위한 최선의 형태>
본 발명의 TFT는, 예를 들면 도 1에 도시되어 있는 바와 같이, SiO2 등의 기판(1) 상에 게이트 전극이 되는 금속층(2)이 형성되고, 그 위에 절연층(3)이 형성되고, 더 그 위에 반도체층(4)이 형성됨과 함께, 이 반도체층(4) 위에 소스 전극(5) 및 드레인 전극(6)이 형성된 것이다. 이 경우, 금속층으로서는, 일반적인 ITO(Indium Tin Oxide)막 또는 물리적 기상 증착법(Physical Vapor Deposition)이나 유기 금속 화학 기상 증착법(Metal Organic CVD : MOCVD)에 의한 Au, Cu, Al 등의 단독 금속 또는 Au/Ti, Cu/Ti, Al/Ti 등의 적층 금속을 사용할 수 있지만, 본 발명의 목적에 따라 인쇄에 의해 제작할 수 있는 것이 바람직하기 때문에, 실용상 문제가 없으면 도전성 금속 페이스트의 사용이 바람직하다.
본 발명의 TFT에서, 절연층을 형성하는 물질은, 유기용제로 용해 가능한 중량 평균 분자량 2,000을 초과하고 1,000,000 이하의 고분자 화합물, 바람직하게는 시아노기를 갖는 절연성 고분자 화합물이다. 구체적으로는 시아노에틸풀루란, 시아노에틸셀룰로스, 시아노에틸폴리비닐알콜, 폴리아크릴로니트릴 등을 예로 들 수 있다. 이들 시아노기를 갖는 절연성 고분자 화합물은, 예를 들면 시아노에틸풀루란의 경우, 플루란 수지를 알칼리 촉매 존재 하에, 아크릴로니트릴과 반응시킴으로써 얻어진다(일본 특소공 59-31521호 공보 참조). 이 경우, 본 발명의 시아노기의 치환율(시아노에틸풀루란의 경우, 시아노에틸기의 치환율)은 80몰% 이상, 바람직하게는 85몰% 이상이 바람직하다. 이것은 충분히 향상한 이동도를 나타내는 TFT를 얻기 위해서는, 일정 이상의 시아노기의 극성기 농도가 필요할뿐만 아니라, 잔존 수산기량이 많으면 손실 요인인 유전 정접이 증가하여, 본 발명의 목적에 바람직하지 못한 경우가 있기 때문이다.
또한, 본 발명의 TFT에서, 반도체층은 유기용제로 용해 가능한 중량 평균 분자량 2,000을 초과하고 1,000,000 이하의 고분자 화합물이면 특별히 한정되는 것은 아니지만, 절연층이 용해하지 않는 유기용매로 용해할 필요가 있다. 이것은 적층에 의해 반도체층 및 절연층을 형성하려고 하면, 일반적으로는 계면 상태가 균일해지지 않는다고 생각되기 때문이다.
종래, 유기 TFT의 검토에서는, 일본 특표평 5-508745호 공보(특허 문헌 1)에도 기재되어 있듯이, 유기 절연막 상에 유기 반도체층을 증착에 의해 형성하는 방법이나 무기계 절연막 위에 유기 반도체층만을 형성하는 방법이 채용되고 있었다. 예를 들면, 유기 반도체 재료 및 유기 절연 재료 모두 동일한 유기용제로 용해하여 이용한 경우, 도포, 건조에 의해 얻어진 유기 절연층 상에, 유기 반도체 재료를 용해한 용해액을 도포한 경우, 그 도포 계면에서 유기 절연 재료의 미소한 용해를 발생하고, 최종적으로 건조하여 얻어진 적층 계면에는 혼란을 초래하게 된다. 그러나, 본 발명에서는, 반도체 재료 및 절연 재료를 용해하는 유기용제 종류를 바꾸는 것, 즉 어느 하나의 재료가 어느 하나의 유기용매로 용해되지 않는 것을 이용함으로써, 이 문제를 회피하는 것에 성공하였다. 구체적으로는, 반도체층을 형성하는 고분자 화합물로서는, 폴리티오펜류, 폴리피롤류, 폴리아닐린류, 폴리아세틸렌류, 폴리티에닐렌비닐렌류, 폴리페닐렌비닐렌류 등을 예로 들 수 있지만, 유기용매로의 가용성, 양호한 가공성 및 안정성 및 높은 캐리어 이동도를 고려하면, 폴리(3-헥실 티오펜) 등의 폴리티오펜류가 특히 바람직하다.
이 경우, 절연층을 구성하는 고분자 화합물을 용해하는 유기용매로서는, N-메틸-2-피롤리돈, 디메틸포름아미드, 아세톤, 아세트니트릴, γ-부틸락톤 등이 사용되고, 한편 반도체층을 구성하는 고분자 화합물을 용해하는 유기용매로서는, 클로로포름, 톨루엔, 헥산, 알콜류 등이 사용된다. 어느 하나의 경우도 1종 또는 2종 이상을 혼합하여 이용할 수 있다.
본 발명에서, 금속층으로 이루어지는 게이트 전극 위에 중량 평균 분자량 2,000을 초과하고 1,000,000 이하의 고분자 화합물을 유기용제로 용해한 고분자 용액을 도포하고, 건조시켜 절연층을 형성한 후, 절연층이 용해하지 않는 유기용매로 용해하는 반도체층을 형성하는 박층 전계 효과 트랜지스터의 제조 방법은, 공지의 방법을 이용할 수 있다. 예를 들면, 유리 또는 일반적인 폴리머시트 등으로부터 선택된 기판 위에 게이트 전극이 되는 금속층을 스퍼터링으로 형성하거나, 혹은 금속 페이스트나 도전성 고분자 등을 스핀코팅, 스크린 인쇄, 잉크제트 인쇄에 의해 도포, 건조하여 형성한다. 또, 일반적으로 입수 가능한 ITO막을 갖는 유리를 이용해도 된다.
형성된 게이트 전극 위에, 절연층을 형성하는 물질을 유기용매로 용해한 용액을 스핀코팅, 스크린 인쇄, 잉크제트 인쇄에 의해 도포, 건조하여 절연층을 형성한다.
또, 절연층의 막 두께는 0.2∼10㎛, 특히 0.5∼3㎛가 바람직하다. 0.2㎛ 미만이면 누설 전류가 커지는 경우가 있고, 10㎛를 초과하면 기동 전압을 크게 할 필 요가 있어 부적합한 경우가 있다.
그 후, 상기 절연성 고분자 화합물이 용해하지 않는 유기용매에 반도체층을 형성하는 물질을 용해한 용액을, 절연층 상에 스핀코팅, 스크린 인쇄, 잉크제트 인쇄에 의해 도포, 건조하여 반도체층을 제작한다. 또, 이 때에 절연층-반도체층 간의 계면에서 반도체 분자를 배향시키기 위해서, 절연층 표면에 공지된 러빙 처리 등, 물리적 처리를 행해도 된다.
마지막으로, 반도체층 상에 소스 및 드레인 전극을 스퍼터링으로 형성하거나, 금속 페이스트나 도전성 고분자 등을 스크린 인쇄, 잉크제트 인쇄에 의해 도포, 건조한다.
본 발명의 TFT는 금속층으로 이루어지는 게이트 전극 위에 절연층을 형성하고, 다시 그 위에 반도체층을 형성한 구조로, 게이트에 전위가 부가됨으로써 전계를 형성하고, 전계 효과에 의해 절연층 근방의 반도체 중에 전하를 발생하고, 반도체층 상에 형성된 소스 및 드레인 전극 간의 반도체층 중에 도전성 영역, 소위 채널을 형성하는 것이다.
이것은, 절연층과 반도체층의 계면 상태가 매우 중요하고, 그 계면이 평탄할수록, 바람직한 것을 의미한다.
본 발명에 따르면, TFT의 반도체층 및 절연층 재료의 양자를 고분자 화합물로 함으로써, 종래의 금속계 반도체 및 절연체의 사용에서의 회로 형성 기술로 포토레지스트 등에 의한 패턴화 및 에칭 등의 처리를 하지 않고, TFT 결함의 확률을 감소시켜서, 제조 비용의 저감을 도모하는 것이 가능하게 된다.
<실시예>
이하, 실시예 및 비교예를 나타내어 본 발명을 구체적으로 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다.
[실시예 1]
절연층 재료로서, 시아노에틸기 치환율이 85.2몰%인 시아노에틸풀루란(CyEPL, 신에츠화학공업(주)제, CR-S, 중량 평균 분자량: 49,000)을, 유기 반도체층 재료로서 폴리(3-헥실티오펜)(P3HT, ALDRICH사제, 중량 평균 분자량: 87,000)를 이용하고, 폴리(3-헥실티오펜)(P3HT)를 용해하는 유기용매로서 시아노에틸풀루란을 용해하지 않는 클로로포름을 이용하여, 하기에 도시한 방법으로 TFT를 제작하고, 평가하였다.
유리(SiO2) 기판 위에, 실온, 배압 10-4㎩의 조건으로 RF 스퍼터법에 의해 Ti를 5㎚ 증착하고, 계속해서 Au를 20㎚ 증착함으로써 게이트 전극을 제작하였다.
다음으로, 게이트 전극 위에, 절연층 재료인 시아노에틸풀루란의 N-메틸-2-피롤리돈 15질량%의 용액을 0.2㎛ 멤브레인 필터(membrane filter)로 여과한 후, 스핀코팅하고 100℃로 1 시간 건조하여, 절연층을 형성하였다.
형성된 절연층 위에, 유기 반도체층 재료인 폴리(3-헥실티오펜)의 클로로포름 0.8질량% 용액을, 0.2㎛ 멤브레인 필터로 여과한 후, 스핀코팅하고, 100℃에서 1 시간 건조하여, 막 두께 50㎚의 반도체층을 형성하였다.
기판을 -20℃로 냉각하고, 유기 반도체층에 메탈 마스크를 통하여, 배압 10-5 ㎩ 이하의 조건으로 RF 스퍼터법에 의해, Au를 300㎚ 증착하고, 소스 및 드레인이 되는 50㎛의 간격(도 1에서 L=50㎛)으로 이격된 4㎜폭(도 1에서 W=4㎜)의 2개의 전극을 제작하였다.
[비교예 1]
절연층 재료로서, 시아노에틸기 치환율이 85.2몰%인 시아노에틸풀루란(CyEPL, 신에츠화학공업(주)제, CR-S)을 이용하여, 유기 반도체층 재료로서 구리 프탈로시아닌을 이용하여, 하기에 나타낸 제법으로 TFT를 제작하여, 평가하였다.
유리(SiO2) 기판 위에, 실온, 배압 10-4㎩의 조건으로 RF 스퍼터법에 의해 Ti를 5㎚ 증착하고, 계속해서 Au를 20㎚ 증착함으로써 게이트 전극을 제작하였다.
다음으로, 게이트 전극 위에 절연층 재료인 시아노에틸풀루란의 N-메틸-2-피롤리돈 15질량%의 용액을, 0.2㎛ 멤브레인 필터로 여과한 후, 스핀코팅하고, 100℃에서 1 시간 건조하여, 절연층을 형성하였다.
형성된 절연층 상에 구리 프탈로시아닌(CuPc)을, 실온, 배압 10-5㎩ 이하의 조건으로 RF 스퍼터법에 의해 증착하여, 막 두께 50㎚의 반도체층을 형성하였다.
기판을 -20℃로 냉각하고, 유기 반도체층에 메탈마스크를 통하여, 배압 10-5㎩ 이하의 조건으로 RF 스퍼터법에 의해 Au를 300㎚ 증착하여, 소스 및 드레인이 되는 50㎛의 간격으로 이격된 4㎜ 폭의 2개의 전극을 제작하였다.
[비교예 2]
절연층 재료로서 SiO2를 이용하여, 유기 반도체층 재료로서 구리 프탈로시아닌을 이용하여, 하기에 나타낸 제법으로 TFT를 제작하여, 평가하였다.
p형 도핑의 실리콘 기판을 어닐링로(爐)로 처리하고, 절연막으로서 300㎚의 산화막(SiO2)을 제작한 후, 경면 처리되어 있지 않은 이면만을 불산 처리하여, 산화막을 제거하였다. 이 처리한 이면만을 실온에서, 배압 10-4㎩의 조건으로 RF 스퍼터법에 의해 Ti를 5㎚ 증착하고, 계속해서 Au를 20㎚ 증착함으로써 게이트 전극을 제작하였다.
계속해서, 절연층이 되는 산화막면 위에, 구리 프탈로시아닌(CuPc)을 실온에서, 배압 10-5㎩ 이하의 조건으로 RF 스퍼터법에 의해 증착하여, 막 두께 50㎚의 반도체층을 형성하였다.
기판을 -20℃로 냉각하여, 유기 반도체층에 메탈 마스크를 통하여, 배압 10-5㎩ 이하의 조건으로 RF 스퍼터법에 의해, Au를 300㎚ 증착하여, 소스 및 드레인으로 되는 50㎛의 간격으로 이격된 4㎜ 폭의 2개의 전극을 제작하였다.
[TFT 평가 방법]
제작한 소자를 진공 프로버 내에서 기판을 50℃로 가열하고, 진공 중(10-4 Torr 이하)에서 1 시간 방치한 후, 프로버를 이용하여, 진공내 차광 하에, Keithley사제 반도체 파라미터 애널라이저 SCS4200을 이용하여 TFT 특성을 평가하였다.
결과를 표 1에 나타낸다.
또한, 실시예 1의 전계 효과 특성을 나타내는 ISD-VSD 특성을 도 2에 도시한다.
절연층 재료 반도체층 재료 이동도 (㎠V-1s-1) 임계치 (V0)
실시예 1 CyEPL P3HT 4.0×10-1 -9.0
비교예 1 CyEPL CuPc 2.0×10-3 -7.0
비교예 2 SiO2 CuPc 2.0×10-4 -0.13
상기 비교예 1과 2의 결과에 의해, CyEPL을 유기 절연층 재료로 하는 편이, 통상의 SiO2를 이용하는 것보다도 이동도가 향상되었다. 또한, 일반적으로는 계면의 불균일에 의해 이동도가 향상되지 않는다고 생각되는 방법, 즉 유기 절연층 및 유기 반도체층 모두 도포, 건조에 의해 제작한 실시예 1에 도시한 TFT의 이동도가 가장 높은 값을 나타내고 있다. 본 발명의 TFT의 이동도의 향상은, 게이트에 전위가 인가되었을 때에 절연층-반도체층의 계면에 극성기가 배향함으로써, 채널의 형성이 증장되는 것에 의한 것이라고 고찰할 수 있다.
도 1은 본 발명의 TFT의 일 양태를 도시하는 사시도.
도 2는 본 발명의 실시예의 TFT의 ISD-VSD 특성을 나타내는 그래프.
<도면의 주요 부분에 대한 부호의 설명>
1 : 기판
2 : 금속층(게이트 전극)
3 : 절연층
4 : 반도체층
5 : 소스 전극
6 : 드레인 전극

Claims (4)

  1. 금속/절연체/반도체 구조를 갖는 박층 전계 효과 트랜지스터로서,
    반도체층 및 절연층을 형성하는 물질은, 유기용제로 용해 가능한, 중량 평균 분자량 2,000을 초과하고 1,000,000 이하의 고분자 화합물인 것을 특징으로 하는 박층 전계 효과 트랜지스터.
  2. 제1항에 있어서,
    상기 절연층을 형성하는 고분자 화합물은, 시아노기를 갖는 절연성 고분자 화합물인 것을 특징으로 하는 박층 전계 효과 트랜지스터.
  3. 제1항 또는 제2항에 있어서,
    상기 반도체층을 형성하는 물질은, 폴리티오펜(polythiophene)류인 것을 특징으로 하는 박층 전계 효과 트랜지스터.
  4. 금속층으로 이루어지는 게이트 전극 위에 중량 평균 분자량 2,000을 초과하고 1,000,000 이하의 고분자 화합물을 유기용제로 용해한 고분자 용액을 도포하고, 건조시켜 절연층을 형성한 후, 상기 절연층이 용해되지 않는 유기용매로 용해되는 반도체층을 형성하는 것을 특징으로 하는 박층 전계 효과 트랜지스터의 제조 방법.
KR1020080129261A 2003-08-28 2008-12-18 박층 전계 효과 트랜지스터 및 그 제조 방법 KR20090016646A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-304019 2003-08-28
JP2003304019A JP2005072528A (ja) 2003-08-28 2003-08-28 薄層電界効果トランジスター及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020040067532A Division KR100915508B1 (ko) 2003-08-28 2004-08-26 박층 전계 효과 트랜지스터 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20090016646A true KR20090016646A (ko) 2009-02-17

Family

ID=34101211

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020040067532A KR100915508B1 (ko) 2003-08-28 2004-08-26 박층 전계 효과 트랜지스터 및 그 제조 방법
KR1020080129261A KR20090016646A (ko) 2003-08-28 2008-12-18 박층 전계 효과 트랜지스터 및 그 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020040067532A KR100915508B1 (ko) 2003-08-28 2004-08-26 박층 전계 효과 트랜지스터 및 그 제조 방법

Country Status (6)

Country Link
US (2) US20050045876A1 (ko)
EP (1) EP1511096B1 (ko)
JP (1) JP2005072528A (ko)
KR (2) KR100915508B1 (ko)
CN (1) CN100514673C (ko)
TW (1) TW200520226A (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005001940A1 (ja) * 2003-06-27 2005-01-06 Tdk Coroporation 電界効果トランジスタ
KR101260981B1 (ko) 2004-06-04 2013-05-10 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 인쇄가능한 반도체소자들의 제조 및 조립방법과 장치
EP1648040B1 (en) * 2004-08-31 2016-06-01 Osaka University Thin-layer chemical transistors and their manufacture
US7619242B2 (en) * 2005-02-25 2009-11-17 Xerox Corporation Celluloses and devices thereof
US7265380B2 (en) * 2005-03-25 2007-09-04 Osaka University Ambipolar organic thin-film field-effect transistor and making method
JP4883558B2 (ja) * 2005-03-25 2012-02-22 国立大学法人大阪大学 両極性有機電界効果薄層トランジスター及びその製造方法
JP4914828B2 (ja) * 2005-03-28 2012-04-11 パイオニア株式会社 ゲート絶縁膜、有機トランジスタ、有機ｅｌ表示装置の製造方法、ディスプレイ
JP4984416B2 (ja) * 2005-03-31 2012-07-25 凸版印刷株式会社 薄膜トランジスタの製造方法
JP2007053147A (ja) * 2005-08-16 2007-03-01 Sony Corp 有機半導体装置及びその製造方法
US8057870B2 (en) * 2006-05-04 2011-11-15 Lg Chem, Ltd. Composition for forming gate insulating layer of organic thin-film transistor and organic thin film transistor using the same
US8975073B2 (en) 2006-11-21 2015-03-10 The Charles Stark Draper Laboratory, Inc. Microfluidic device comprising silk films coupled to form a microchannel
WO2008085904A1 (en) * 2007-01-05 2008-07-17 Charles Stark Draper Laboratory, Inc. Biodegradable electronic devices
JP5152493B2 (ja) * 2007-03-26 2013-02-27 国立大学法人大阪大学 有機電界効果トランジスター及びその製造方法
JP5334039B2 (ja) * 2008-09-01 2013-11-06 国立大学法人大阪大学 有機電界効果トランジスター及びその製造方法
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
US8372726B2 (en) 2008-10-07 2013-02-12 Mc10, Inc. Methods and applications of non-planar imaging arrays
WO2010042653A1 (en) 2008-10-07 2010-04-15 Mc10, Inc. Catheter balloon having stretchable integrated circuitry and sensor array
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
TWI468493B (zh) * 2009-02-27 2015-01-11 Nippon Steel & Sumikin Chem Co A polymer luminescent material, a method for manufacturing the same, and an organic electroluminescent device
US9723122B2 (en) 2009-10-01 2017-08-01 Mc10, Inc. Protective cases with integrated electronics
US10441185B2 (en) 2009-12-16 2019-10-15 The Board Of Trustees Of The University Of Illinois Flexible and stretchable electronic systems for epidermal electronics
US10918298B2 (en) 2009-12-16 2021-02-16 The Board Of Trustees Of The University Of Illinois High-speed, high-resolution electrophysiology in-vivo using conformal electronics
US9936574B2 (en) 2009-12-16 2018-04-03 The Board Of Trustees Of The University Of Illinois Waterproof stretchable optoelectronics
CN104224171B (zh) 2010-03-17 2017-06-09 伊利诺伊大学评议会 基于生物可吸收基质的可植入生物医学装置
US9765934B2 (en) 2011-05-16 2017-09-19 The Board Of Trustees Of The University Of Illinois Thermally managed LED arrays assembled by printing
WO2012166686A2 (en) 2011-05-27 2012-12-06 Mc10, Inc. Electronic, optical and/or mechanical apparatus and systems and methods for fabricating same
EP2713863B1 (en) 2011-06-03 2020-01-15 The Board of Trustees of the University of Illionis Conformable actively multiplexed high-density surface electrode array for brain interfacing
JP6231489B2 (ja) 2011-12-01 2017-11-15 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ プログラム可能な変化を被るように設計された遷移デバイス
WO2013149181A1 (en) 2012-03-30 2013-10-03 The Board Of Trustees Of The University Of Illinois Appendage mountable electronic devices conformable to surfaces
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
EP3000125A4 (en) 2013-05-22 2017-02-08 Transient Electronics, Inc. Controlled transformation of non-transient electronics
US10925543B2 (en) 2015-11-11 2021-02-23 The Board Of Trustees Of The University Of Illinois Bioresorbable silicon electronics for transient implants
TW201917098A (zh) * 2017-10-20 2019-05-01 行政院原子能委員會核能硏究所 奈米結構複合材料及其製作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5931521B2 (ja) * 1979-07-23 1984-08-02 信越化学工業株式会社 シアノエチルプルランおよびその製造方法
JPH0822934B2 (ja) * 1986-12-09 1996-03-06 旭化成工業株式会社 ポリアクリロニトリル系多孔体の製造方法
FR2664430B1 (fr) 1990-07-04 1992-09-18 Centre Nat Rech Scient Transistor a effet de champ en couche mince de structure mis, dont l'isolant et le semiconducteur sont realises en materiaux organiques.
JPH06322370A (ja) * 1993-05-14 1994-11-22 Hitachi Maxell Ltd 有機分散液晶
US5556706A (en) * 1993-10-06 1996-09-17 Matsushita Electric Industrial Co., Ltd. Conductive layered product and method of manufacturing the same
JP3246189B2 (ja) * 1994-06-28 2002-01-15 株式会社日立製作所 半導体表示装置
JP3994441B2 (ja) * 1995-01-09 2007-10-17 松下電器産業株式会社 電界効果トランジスタ
JP4509228B2 (ja) * 1997-08-22 2010-07-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 有機材料から成る電界効果トランジスタ及びその製造方法
CA2306384A1 (en) * 1997-10-14 1999-04-22 Patterning Technologies Limited Method of forming an electronic device
JP2000269504A (ja) * 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
JP2004538618A (ja) * 1999-10-11 2004-12-24 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 集積回路
AU2015901A (en) * 1999-12-21 2001-07-03 Plastic Logic Limited Inkjet-fabricated integrated circuits
JP2002009290A (ja) * 2000-06-21 2002-01-11 Fuji Xerox Co Ltd 有機電子素子の製造方法、および、該製造方法により製造された有機電子素子
US20020060321A1 (en) * 2000-07-14 2002-05-23 Kazlas Peter T. Minimally- patterned, thin-film semiconductor devices for display applications
JP3963693B2 (ja) * 2001-10-15 2007-08-22 富士通株式会社 導電性有機化合物及び電子素子
US6946676B2 (en) * 2001-11-05 2005-09-20 3M Innovative Properties Company Organic thin film transistor with polymeric interface
JP2003218329A (ja) * 2001-11-15 2003-07-31 Sekisui Chem Co Ltd 仮転写基板及びｔｆｔ回路基板の製造方法
US20030227014A1 (en) * 2002-06-11 2003-12-11 Xerox Corporation. Process for forming semiconductor layer of micro-and nano-electronic devices

Also Published As

Publication number Publication date
TW200520226A (en) 2005-06-16
EP1511096B1 (en) 2013-02-27
US8088642B2 (en) 2012-01-03
KR20050021318A (ko) 2005-03-07
CN100514673C (zh) 2009-07-15
CN1599077A (zh) 2005-03-23
TWI373134B (ko) 2012-09-21
EP1511096A3 (en) 2007-09-26
US20090124051A1 (en) 2009-05-14
KR100915508B1 (ko) 2009-09-03
JP2005072528A (ja) 2005-03-17
EP1511096A2 (en) 2005-03-02
US20050045876A1 (en) 2005-03-03

Similar Documents

Publication Publication Date Title
KR100915508B1 (ko) 박층 전계 효과 트랜지스터 및 그 제조 방법
KR100981558B1 (ko) 양극성 유기 전계 효과 박층 트랜지스터 및 그의 제조 방법
KR101508780B1 (ko) 유기 박막 트랜지스터의 제조방법 및 그에 의해 제조된 유기 박막 트랜지스터
KR101151106B1 (ko) 유기 절연 고분자, 이를 이용하여 제조된 유기 절연층 및유기 박막 트랜지스터
KR20090012783A (ko) 계면특성이 향상된 유기박막트랜지스터 및 그의 제조방법
KR100975729B1 (ko) 박층 화학 트랜지스터 및 그의 제조 방법
KR20050049837A (ko) 완충층을 포함하는 유기박막 트랜지스터
KR102073763B1 (ko) 유기절연막 조성물, 유기절연막의 형성방법, 및 상기 유기절연막을 포함하는 유기박막트랜지스터
JP4883558B2 (ja) 両極性有機電界効果薄層トランジスター及びその製造方法
US7256436B2 (en) Thin-film field-effect transistors and making method
KR101375964B1 (ko) 유기 전계 효과 트랜지스터 및 그의 제조 방법
JP4858804B2 (ja) 薄層化学トランジスター及びその製造方法
JP4957881B2 (ja) 薄層電界効果トランジスターの製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid