KR20090014084A - 데이터 전송장치, 요구 발생장치 및 요구 발생방법 - Google Patents

데이터 전송장치, 요구 발생장치 및 요구 발생방법 Download PDF

Info

Publication number
KR20090014084A
KR20090014084A KR1020080032522A KR20080032522A KR20090014084A KR 20090014084 A KR20090014084 A KR 20090014084A KR 1020080032522 A KR1020080032522 A KR 1020080032522A KR 20080032522 A KR20080032522 A KR 20080032522A KR 20090014084 A KR20090014084 A KR 20090014084A
Authority
KR
South Korea
Prior art keywords
data
transmission
request
request signal
memory access
Prior art date
Application number
KR1020080032522A
Other languages
English (en)
Other versions
KR100975333B1 (ko
Inventor
타케시 코다이라
Original Assignee
가부시키가이샤 미마키 엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 미마키 엔지니어링 filed Critical 가부시키가이샤 미마키 엔지니어링
Publication of KR20090014084A publication Critical patent/KR20090014084A/ko
Application granted granted Critical
Publication of KR100975333B1 publication Critical patent/KR100975333B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 다이렉트 메모리 액세스에 의한 데이터 전송을 하는 시스템의 비용을 적절히 줄이기 위한 것으로, 데이터 전송장치로서, 메모리와, 요구신호를 발생시키는 요구 발생장치(206)와, DMAC(202)를 구비하고, 요구 발생장치(206)는, 전송데이터의 유무를 판정하는 데이터 존재 판정부와, 데이터 존재 판정부가 전송데이터가 존재한다고 판정하였을 경우에, 요구신호를 출력하는 신호출력부와, 신호출력부가 요구신호를 출력하였을 경우에, 적어도 1회 전송량 분의 데이터 전송이 완료되는데 필요한 미리 설정된 시간을 기다려, 다시 데이터 존재 판정부가 전송데이터의 유무를 판정하게 하는 판정 타이밍 제어부를 가지고, 신호출력부가 요구신호를 출력하였을 경우, DMAC(202)는 해당 요구신호에 따라 다이렉트 메모리 액세스에 의한 1회 전송량 분의 데이터 전송을 제어한다.
데이터 전송

Description

데이터 전송장치, 요구 발생장치 및 요구 발생방법{Apparatus for transmitting data, apparatus and method for generating request}
본 발명은 데이터 전송장치, 요구(request) 발생장치 및 요구 발생방법에 관한 것이다.
종래, 데이터 전송 방법으로서, 다이렉트 메모리 액세스(DMA)에 의한 데이터 전송이 알려져 있다. 또한, 다이렉트 메모리 액세스에 의한 데이터 전송을 제어하는 다이렉트 메모리 액세스 컨트롤러(DMAC)로서 외부로부터의 요구신호에 따라 데이터 전송을 제어하는 구성이 알려져 있다(예를 들어, 일본특허공개 평9-207371호 공보, 일본특허공개 2002-163229호 공보 참조).
외부로부터의 요구신호에 따라 데이터 전송을 제어하는 다이렉트 메모리 액세스 컨트롤러를 이용하는 경우, 다이렉트 메모리 액세스 컨트롤러는, 데이터 전송전의 핸드쉐이크(handshake)를 수행하기 위하여 요구신호에 따라 ACK(acknowledge) 신호를 출력한다. 이 경우, 데이터 전송을 제어하는 신호로서, 적어도 요구신호와 ACK신호가 필요하다. 이 때문에, 종래에는 데이터 전송경로에 있어서 적어도 요구신호 및 ACK신호의 신호선이 필요하여 시스템 비용이 상승하였다. 특히, 예를 들어 시스템 상 복수개의 데이터 전송경로가 필요한 경우에는, 각각의 경로마다 요구신호 및 ACK신호의 신호선이 필요하여 시스템 비용이 상승하였다. 그래서, 본 발명은 상기 과제를 해결할 수 있는 데이터 전송장치, 요구 발생장치, 및 요구 발생방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위하여 본 발명은 아래의 구성을 가진다.
(구성 1)
다이렉트 메모리 액세스에 의한 데이터 전송을 하는 데이터 전송장치로서, 메모리와, 메모리에 대한 데이터 전송을 요구하는 요구신호를 발생시키는 요구 발생장치와, 데이터 전송을 제어하는 다이렉트 메모리 액세스 컨트롤러를 구비하고, 요구 발생장치는, 데이터 전송의 대상이 되는 전송데이터의 유무를 판정하는 데이터 존재 판정부와, 데이터 존재 판정부가 전송데이터가 존재한다고 판정하였을 경 우에, 미리 설정된 1회 전송량 분의 데이터 전송을 요구하는 요구신호를 출력하는 신호출력부와, 신호출력부가 요구신호를 출력하였을 경우에, 적어도 1회 전송량 분의 데이터 전송이 완료하는데 필요한 미리 설정된 시간을 기다려, 다시 데이터 존재 판정부에게 전송데이터의 유무를 판정하게 하는 판정 타이밍 제어부를 가지고, 다이렉트 메모리 액세스 컨트롤러는, 신호출력부가 요구신호를 출력하였을 경우, 해당 요구신호에 따라 다이렉트 메모리 액세스에 의한 1회 전송량 분의 데이터 전송을 제어한다. 이 데이터 전송장치는 예를 들어, 인쇄를 하는 인쇄장치이다.
요구 발생장치는, 다이렉트 메모리 액세스 컨트롤러가 요구신호를 받은 것을 나타내는 ACK신호를 받지 않고, 요구신호를 발생하여도 된다. 요구 발생장치는, 제어신호용 단자로서, 예를 들어 ACK신호 단자를 가지지 않고 요구신호 단자를 가진다.
이와 같이 구성하였을 경우, 요구 발생장치는, 데이터 존재 판정부에 의해 전송해야 할 전송데이터의 유무를 판정한다. 그리고, 전송데이터가 존재하는 경우에, 신호출력부가 요구신호를 출력함으로써, 다이렉트 메모리 액세스 컨트롤러에 대하여 데이터 전송요구를 발행한다. 여기서, 다이렉트 메모리 액세스 컨트롤러는 통상, 데이터 전송이 완료하기 전에 다음의 요구를 받는다. 그래서, 요구신호를 2중으로 받는 일이 발생하는 것을 방지하기 위하여, 요구 발생장치는 예를 들어, 최소시간의 요구신호를 발생시킨다. 최소시간의 요구신호란, 예를 들어 1회 전송량 분의 데이터 전송이 완료되는데 필요한, 시간이 가장 짧은 최소시간의 데이터 전송에 대응하는 요구신호이다. 그리고, 요구신호의 출력후, 1회 데이터 전송을 완료하 는데 필요한 시간을 기다린다.
이와 같이 구성하면, 요구신호를 2중으로 받는 것을 적절히 방지할 수 있다. 또한, 예를 들어 최소시간의 요구신호의 출력후에 1회 데이터 전송을 완료하는데 필요한 시간을 기다림으로써, 요구신호의 출력과 데이터 전송을 적절하게 연결시킬 수 있다. 또한, 이에 의해 데이터 전송을 확실하게 할 수 있다.
또한, 요구신호를 2중으로 받는 일이 발생하는 것을 방지하며, 또한 요구신호의 출력과 데이터 전송이 적절히 연결되도록 조정할 수 있기 때문에, ACK신호를 이용하지 않고, 다이렉트 메모리 액세스에 의한 데이터 전송을 적절하게 할 수 있다. 또한, ACK신호가 필요하지 않게 되기 때문에, 예를 들어, 다이렉트 메모리 액세스에 의한 데이터 전송을 제어하는 제어신호를 절반으로 줄일 수 있다. 이에 의해, 예를 들어, 다이렉트 메모리 액세스에 의한 데이터 전송을 하는 시스템의 비용을 적절히 줄일 수 있다. 또한, 데이터 전송의 제어에 필요한 신호선의 수가 줄기 때문에, 예를 들어 배선 공간이 작은 경우 등에도 데이터 전송경로를 적절하게 형성할 수 있다.
한편, 다이렉트 메모리 액세스 컨트롤러는 시스템상에 설치된 전송대상장치와 메모리 사이에서의 다이렉트 메모리 액세스를 제어한다. 전송대상장치는 예를 들어, 입출력장치나 주변기기이며, 데이터 전송경로를 통하여 메모리와 접속된다. 시스템상에는 예를 들어 각각 다른 데이터 전송경로를 통해 메모리와 접속되는 복수개의 전송대상장치를 설치할 수 있어도 된다. 이 경우, 각 데이터 전송경로마다 요구신호용 신호선이 설치된다.
다이렉트 메모리 액세스 컨트롤러는, 외부로부터의 요구신호에 따라 데이터 전송을 제어하는 외부 요구방식에 대응하는 것이라면, 예를 들어, CPU(MPU)에 내장된 다이렉트 메모리 액세스 컨트롤러 등 종래 공지의 다이렉트 메모리 액세스 컨트롤러를 이용하여도 된다. 또한, 요구 발생장치는 예를 들어, FPGA 등을 사용하여 작성할 수 있다.
(구성 2)
다이렉트 메모리 액세스 컨트롤러는, 1회 전송량이 각각 다른 복수 종류의 데이터 전송을 제어할 수 있고, 요구 발생장치는, 복수 종류의 데이터 전송 중, 1회 전송량이 가장 작은 데이터 전송을 요구하는 요구신호를 발생한다.
이와 같이 구성하면, 요구 발생장치가 최소시간의 요구신호를 적절하게 출력하게 할 수 있다. 또한, 이 경우에 요구 발생장치는, 최소시간의 요구신호에 대응하는 1회의 데이터 전송이 완료되는데 필요한 시간을 기다린다. 그 때문에, 이와 같이 구성하면, 다이렉트 메모리 액세스 컨트롤러에 의한 요구을 2중으로 받는 것을 확실하게 방지할 수 있다. 또한, 이에 의해 요구신호의 출력과 데이터 전송을 확실하게 연결시켜, 다이렉트 메모리 액세스에 의한 데이터 전송을 확실하게 할 수 있다.
(구성 3)
다이렉트 메모리 액세스에 의한 데이터 전송을 요구하는 요구신호를 발생시키는 요구 발생장치로서, 데이터 전송의 대상이 되는 전송데이터의 유무를 판정하는 데이터 존재 판정부와, 데이터 존재 판정부가 전송데이터가 존재한다고 판정하 였을 경우에, 미리 설정된 1회 전송량 분의 데이터 전송을 요구하는 요구신호를 출력하는 신호출력부와, 신호출력부가 요구신호를 출력하였을 경우에, 적어도 1회 전송량 분의 데이터 전송이 완료하는데 필요한 미리 설정된 시간을 기다려, 다시 데이터 존재 판정부가 전송데이터의 유무를 판정하게 하는 판정 타이밍 제어부를 구비한다. 이와 같이 구성하면, 예를 들어 구성 1과 마찬가지의 효과를 얻을 수 있다.
(구성 4)
다이렉트 메모리 액세스에 의한 데이터 전송을 요구하는 요구신호를 발생시키는 요구 발생방법으로서, 데이터 전송의 대상이 되는 전송데이터의 유무를 판정하는 데이터 존재 판정단계와, 전송데이터가 존재한다고 데이터 존재 판정단계에서 판정되었을 경우, 미리 설정된 1회 전송량 분의 데이터 전송을 요구하는 요구신호를 출력하는 신호출력단계와, 요구신호가 출력되었을 경우, 적어도 1회 전송량 분의 데이터 전송이 완료하는데 필요한 미리 설정된 시간을 기다리는 대기단계를 구비하고, 대기단계 후에, 다시 데이터 존재 판정단계로 돌아가 전송데이터의 유무를 판정한다. 이와 같이 하면, 예를 들어 구성 1과 마찬가지의 효과를 얻을 수 있다.
본 발명에 따르면, 예를 들어, 다이렉트 메모리 액세스에 의한 데이터 전송을 하는 시스템의 비용을 적절히 줄일 수 있다.
이하, 본 발명에 따른 실시예를 도면을 참조하면서 설명한다. 도 1은 본 발 명의 일실시예에 따른 인쇄 시스템(10)의 구성의 일례를 나타낸다. 인쇄 시스템(10)은 다이렉트 메모리 액세스(DMA)에 의한 데이터 전송을 하는 시스템의 일례이며, PC(12) 및 인쇄장치(14)를 구비한다. PC(12)는 다이렉트 메모리 액세스에 의한 데이터 전송 대상이 되는 전송대상장치의 일례이다. 본 실시예에서 PC(12)는 인쇄장치(14)를 제어하는 컴퓨터이며, 예를 들어 인쇄장치(14)에 의해 인쇄될 인쇄 데이터를 인쇄장치(14)로 공급한다.
인쇄장치(14)는 다이렉트 메모리 액세스에 의한 데이터 전송을 하는 데이터 전송장치의 일례이다. 본 실시예에서 인쇄장치(14)는 예를 들어, 잉크젯 프린터이고, PC(12)로부터 받은 인쇄 데이터에 근거하여 인쇄를 한다. 또한, 인쇄장치(14)는 메모리(102), CPU(104), 복수개의 인터페이스부(106a, 106b), 인쇄부(108) 및 버스(110)를 구비한다.
메모리(102)는 인쇄장치(14)의 메인메모리이며, PC(12)로부터 받은 인쇄 데이터 등의 각종 데이터를 기억한다. CPU(104)는 인쇄장치(14)의 전체 동작을 제어하는 제어부이다. 또한, 본 실시예에 있어서, CPU(104)는 DMAC(202)를 내장하고 있다. DMAC(202)는 외부로부터의 요구신호에 따라 데이터 전송을 제어하는 다이렉트 메모리 액세스 컨트롤러이다.
복수개의 인터페이스부(106a, 106b)는 인쇄장치(14)의 외부와의 사이에서 데이터를 입출력한다. 인터페이스부(106a)는 예를 들어 USB 인터페이스이며, PC(12)와 접속된다. 또한, 본 실시예에서 인터페이스부(106a)는 버퍼(204) 및 요구 발생장치(206)를 구비한다. 버퍼(204)는 PC(12)와의 사이에서 송수신하는 데이터를 일 시 기억하는 버퍼이다. 요구 발생장치(206)는 메모리(102)에 대한 데이터 전송을 요구하는 요구신호를 발생시키는 회로이다.
인터페이스부(106b)는 예를 들어 인터페이스부(106a)와는 다른 규격의 인터페이스이다. 인터페이스부(106b)는 예를 들어, 메모리 카드와의 사이에서 데이터를 입출력하는 카드리더나, 병렬(parallel) 인터페이스 등이어도 된다. 또한, 인터페이스부(160b)는 예를 들어, 인터페이스부(106a)와 마찬가지로, 버퍼(204) 및 요구 발생장치(206)를 가진다. 인터페이스부(106b)는 인터페이스부(106a)와 동일 또는 마찬가지의 USB 인터페이스이어도 된다. 또한, 인터페이스부(106b)는 예를 들어, 제2 PC(12)와 접속되어도 된다. 이 경우에, 인쇄 시스템(10)은 데이터 전송원이 되는 전송대상장치로서 복수개의 PC(12)를 구비한다. 또한, 인쇄장치(14)에 있어서 복수개의 PC(12)에 대응하는 복수개의 인터페이스부(106a, 106b)는, 각각 대응하는 PC(12)와의 사이에서의 데이터 전송을 요구하는 요구신호를 발생시키는 요구 발생장치(206)를 가진다. 이와 같은 경우에도 아래에 설명하는 데이터 전송을 적절하게 할 수 있다.
인쇄부(108)는 메모리(102)에 기억된 인쇄 데이터에 근거하여 인쇄를 하는 인쇄기구부이고, 예를 들어, 잉크젯 헤드 등의 인쇄헤드나 인쇄헤드에 대하여 상대적으로 매체를 구동하는 구동부 등을 가진다. 인쇄부(108)는 예를 들어, 다이렉트 메모리 액세스에 의한 데이터 전송에 의해 메모리(102)로부터 인쇄 데이터를 받아도 된다. 이 경우, 인쇄부(108)는 예를 들어, 인터페이스부(106a)에서의 요구 발생장치(206)와 동일 또는 마찬가지의 요구 발생장치를 가지는 것이 바람직하다. 버 스(110)는 인쇄장치(14) 안에서 전송데이터 등을 전송하는 버스이고, 예를 들어 메모리(102)와 인터페이스부(106a, 106b)와의 사이에서의 데이터 전송경로의 적어도 일부를 구성한다. 또한, 본 실시예에서 버스(110)와 각 인터페이스부(106a, 106b)의 사이는, 요구신호용 신호선이 설치된 데이터 전송경로에 의해 접속된다. 본 실시예에 따르면, PC(12)가 인쇄장치(14)로 공급하는 인쇄 데이터에 근거하여 적절하게 인쇄할 수 있다.
한편, 본 실시예에서 인터페이스부(106a, 106b)와 메모리(102)를 잇는 데이터 전송경로에, ACK신호의 신호선은 설치되어 있지 않다. 그 때문에, 요구 발생장치(206)는 ACK신호를 DMAC(202)로부터 받지 않고, 요구신호를 발생시킨다. 요구 발생장치(206)는 제어신호용 단자로서, 예를 들어, ACK신호 단자를 가지지 않고 요구신호 단자를 가진다.
도 2는 요구 발생장치(206)의 구성의 일례를 나타낸다. 본 실시예에서 요구 발생장치(206)는, 데이터 존재 판정부(302), 신호출력부(304) 및 타이밍 제어부(306)를 가진다.
데이터 존재 판정부(302)는 예를 들어, 버퍼(204)의 상태를 확인함으로써, 다이렉트 메모리 액세스에 의한 데이터 전송의 대상이 되는 전송데이터의 유무를 판정한다. 그리고, 판정결과를 신호출력부(304)에 통지한다. 데이터 존재 판정부(302)는 전송대상장치인 PC(12)의 통지에 근거하여 전송데이터의 유무를 판정하여도 된다.
신호출력부(304)는 데이터 존재 판정부(302)의 통지에 근거하여 다이렉트 메 모리 액세스에 의한 데이터 전송을 요구하는 요구신호를 출력한다. 본 실시예에서 신호출력부(304)는, 신호출력부(304)가 전송데이터가 존재한다고 판정하였을 경우에, 미리 설정된 1회 전송량 분의 데이터 전송을 요구하는 요구신호를 출력한다.
타이밍 제어부(306)는, 데이터 존재 판정부(302)가 전송데이터의 유무를 판정하는 타이밍을 제어한다. 본 실시예에서 타이밍 제어부(306)는, 신호출력부(304)가 요구신호를 출력한 후에 소정의 요구시간 대기한다. 이 대기시간은 다이렉트 메모리 액세스에 의한 적어도 1회 전송량 분의 데이터 전송이 완료하는데 필요한 시간으로 설정된다. 그리고, 대기후에 다시 데이터 존재 판정부(302)가 전송데이터의 유무를 판정하도록 한다.
도 3은 요구 발생장치(206)의 동작의 일례를 나타내는 흐름도이다. 본 실시예의 요구 발생장치(206)에 있어서, 예를 들어 맨 처음에 데이터 존재 판정부(302)가 데이터 전송의 대상이 되는 전송데이터의 유무를 판정한다(데이터 존재 판정단계 S102). 그리고, 전송데이터가 존재하지 않는다고 판정되었을 경우(S102에서 아니오), 예를 들어 일정 시간이 경과한 후에 데이터 존재 판정단계(S102)를 반복한다.
또한, 데이터 존재 판정부(302)가, 전송데이터가 존재한다고 판정하였을 경우(S102에서 예), 신호출력부(304)가 요구신호를 출력한다(신호출력단계 S104). 그리고, 요구신호의 출력후, 타이밍 제어부(306)의 제어에 의해, 다이렉트 메모리 액세스에 의한 적어도 1회 전송량 분의 데이터 전송이 완료하는데 필요한 시간 동안 대기한다(대기단계 S106). 그리고 대기후에 다시 데이터 존재 판정단계(S102)로 돌 아가 이후의 동작을 반복한다.
이상의 동작에 의해, 요구 발생장치(206)는 1회 요구신호를 출력할 때마다 그 요구신호에 대응하는 데이터 전송이 이루어지고 있는 동안 대기한다. 그리고, 대기후에 전송데이터의 유무를 다시 판정하고, 전송데이터가 존재하는 경우, 다시 요구신호를 출력한다. 또한, 신호출력부(304)가 출력하는 요구신호에 따라, DMAC(202)는 다이렉트 메모리 액세스에 의한 1회 전송량 분의 데이터 전송을 제어한다.
이상의 동작에 의해, 본 실시예에 따르면, 예를 들어, ACK신호를 이용하지 않고, 요구신호를 2중으로 받는 것을 방지할 수 있다. 또한, 요구신호의 출력과 데이터 전송이 연결되도록 적절히 조정하여, 요구신호의 출력과 그 요구신호에 대응하는 데이터 전송을 적절히 관리할 수 있다.
이에 의해, 예를 들어, ACK신호를 이용하지 않고, 적절하게 다이렉트 메모리 액세스에 의한 데이터 전송을 할 수 있다. 또한, ACK신호가 필요하지 않기 때문에, 예를 들어 다이렉트 메모리 액세스에 의한 데이터 전송을 제어하는 제어신호를 절반으로 줄일 수 있다. 또한, 이에 의해 예를 들어, 다이렉트 메모리 액세스에 의한 데이터 전송을 하는 시스템의 비용을 적절히 줄일 수 있다. 더욱이, 데이터 전송의 제어에 필요한 신호선의 수가 줄어들기 때문에, 예를 들어 배선 공간이 작은 경우 등에도 데이터 전송경로를 적절히 설치할 수 있다.
여기서, 요구신호를 받은 DMAC(202)(도 1 참조)는, 예를 들어, 많은 비트의 요구신호를 받음으로써 복수 종류의 요구신호를 받을 수 있어도 된다. 이 경우, DMAC(202)는 받은 요구신호에 따라 1회 전송량이 각각 다른 복수 종류의 데이터 전송을 제어할 수 있게 된다. 또한, 이 경우, 신호출력부(304)는 복수 종류의 데이터 전송 중, 1회 전송량이 가장 작은 데이터 전송을 요구하는 요구신호를 발생시키는 것이 바람직하다. 이와 같이 구성하면, 데이터 전송 시간이 최소가 되는 최소시간의 요구신호를 이용함으로써, 요구 발생장치(206)가 전송 완료를 기다리는 대기시간을 줄여, 다이렉트 메모리 액세스에 의한 데이터 전송을 보다 확실하게 할 수 있다.
이상, 본 발명의 실시예를 이용하여 설명하였는데, 본 발명의 기술적 범위는 상기 실시예에 기재된 범위로 한정되지 않는다. 당업자에게 있어, 상기 실시예를 다양하게 변경 및 개량할 수 있는 것은 자명할 것이다. 그와 같이 변경 또는 개량한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이, 특허청구 범위의 기재로부터 명백하다.
본 발명은 예를 들어, 데이터 전송장치 등에 바람직하게 이용할 수 있다.
도 1은 본 발명의 일실시예에 따른 인쇄 시스템(10)의 구성의 일례를 나타내는 도면이다.
도 2는 요구 발생장치(206)의 구성의 일례를 나타내는 도면이다.
도 3은 요구 발생장치(206)의 동작의 일례를 나타내는 흐름도이다.
**부호의 설명**
10: 인쇄 시스템 12: PC
14: 인쇄장치 102: 메모리
104: CPU 106: 인터페이스부
108: 인쇄부 110: 버스
202: DMAC(다이렉트 메모리 액세스 컨트롤러)
204: 버퍼 206: 요구 발생장치
302: 데이터 존재 판정부 304: 신호출력부
306: 타이밍 제어부

Claims (5)

  1. 다이렉트 메모리 액세스에 의한 데이터 전송을 하는 데이터 전송장치로서,
    메모리와,
    상기 메모리에 대한 상기 데이터 전송을 요구하는 요구신호를 발생시키는 요구 발생장치와,
    상기 요구신호에 따라 상기 데이터 전송을 제어하는 다이렉트 메모리 액세스 컨트롤러를 구비하고,
    상기 요구 발생장치는,
    상기 데이터 전송의 대상이 되는 전송데이터의 유무를 판정하는 데이터 존재 판정부와,
    상기 데이터 존재 판정부가 상기 전송데이터가 존재한다고 판정하였을 경우에, 미리 설정된 1회 전송량 분의 상기 데이터 전송을 요구하는 상기 요구신호를 출력하는 신호출력부와,
    상기 신호출력부가 상기 요구신호를 출력하였을 경우에, 적어도 상기 1회 전송량 분의 데이터 전송이 완료하는데 필요한 미리 설정된 시간을 기다려, 다시 상기 데이터 존재 판정부에게 상기 전송데이터의 유무를 판정하게 하는 판정 타이밍 제어부를 가지고,
    상기 신호출력부가 상기 요구신호를 출력하였을 경우, 상기 다이렉트 메모리 액세스 컨트롤러는, 해당 요구신호에 따라 다이렉트 메모리 액세스에 의한 상기 1 회 전송량 분의 데이터 전송을 제어하는 것을 특징으로 하는 데이터 전송장치.
  2. 제 1 항에 있어서,
    상기 다이렉트 메모리 액세스 컨트롤러는, 1회 전송량이 각각 다른 복수 종류의 상기 데이터 전송을 제어할 수 있고,
    상기 요구 발생장치는, 상기 복수 종류의 데이터 전송 중, 1회 전송량이 가장 작은 상기 데이터 전송을 요구하는 상기 요구신호를 발생시키는 것을 특징으로 하는 데이터 전송장치.
  3. 다이렉트 메모리 액세스에 의한 데이터 전송을 요구하는 요구신호를 발생시키는 요구 발생장치로서,
    상기 데이터 전송의 대상이 되는 전송데이터의 유무를 판정하는 데이터 존재 판정부와,
    상기 전송데이터가 존재한다고 상기 데이터 존재 판정부가 판정하였을 경우에, 미리 설정된 1회 전송량 분의 상기 데이터 전송을 요구하는 상기 요구신호를 출력하는 신호출력부와,
    상기 신호출력부가 상기 요구신호를 출력하였을 경우에, 적어도 상기 1회 전송량 분의 데이터 전송이 완료하는데 필요한 미리 설정된 시간을 기다려, 다시 상기 데이터 존재 판정부가 상기 전송데이터의 유무를 판정하게 하는 판정 타이밍 제어부를 구비하는 것을 특징으로 하는 요구 발생장치.
  4. 다이렉트 메모리 액세스에 의한 데이터 전송을 요구하는 요구신호를 발생시키는 요구 발생방법으로서,
    a) 상기 데이터 전송의 대상이 되는 전송데이터의 유무를 판정하는 데이터 존재 판정단계와,
    b) 상기 데이터 존재 판정단계에서 상기 전송데이터가 존재한다고 판정되었을 경우, 미리 설정된 1회 전송량 분의 데이터 전송을 요구하는 요구신호를 출력하는 신호출력단계와,
    c) 상기 요구신호가 출력되었을 경우, 적어도 상기 1회 전송량 분의 데이터 전송이 완료하는데 필요한 미리 설정된 시간을 기다리는 대기단계를 구비하고,
    상기 대기단계 후에, 다시 상기 a) 단계 내지 c) 단계를 반복 수행하는 것을 특징으로 하는 요구 발생방법.
  5. 제 4 항에 있어서,
    상기 데이터 존재 판정단계에서 상기 전송데이터가 존재하지 않는다고 판정되었을 경우, 일정시간 경과후 단계 a)를 다시 수행하는 것을 특징으로 하는 요구 발생방법.
KR1020080032522A 2007-08-03 2008-04-08 데이터 전송장치, 요구 발생장치 및 요구 발생방법 KR100975333B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007203056A JP5041527B2 (ja) 2007-08-03 2007-08-03 データ転送装置、リクエスト発生装置、及びリクエスト発生方法
JPJP-P-2007-00203056 2007-08-03

Publications (2)

Publication Number Publication Date
KR20090014084A true KR20090014084A (ko) 2009-02-06
KR100975333B1 KR100975333B1 (ko) 2010-08-12

Family

ID=39743318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080032522A KR100975333B1 (ko) 2007-08-03 2008-04-08 데이터 전송장치, 요구 발생장치 및 요구 발생방법

Country Status (7)

Country Link
US (1) US20090037615A1 (ko)
EP (1) EP2026214B1 (ko)
JP (1) JP5041527B2 (ko)
KR (1) KR100975333B1 (ko)
CN (1) CN101357549B (ko)
AT (1) ATE478384T1 (ko)
DE (1) DE602008002188D1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8447897B2 (en) * 2011-06-24 2013-05-21 Freescale Semiconductor, Inc. Bandwidth control for a direct memory access unit within a data processing system
US9128925B2 (en) 2012-04-24 2015-09-08 Freescale Semiconductor, Inc. System and method for direct memory access buffer utilization by setting DMA controller with plurality of arbitration weights associated with different DMA engines
CN109484046B (zh) * 2018-10-15 2020-08-11 广东宝莱特医用科技股份有限公司 一种打印控制方法、控制系统及打印设备

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05233522A (ja) * 1992-02-24 1993-09-10 Matsushita Electric Ind Co Ltd Ｄｍａ転送装置
JPH06342414A (ja) * 1993-06-01 1994-12-13 Fujitsu Ltd データ転送装置
EP0653700B1 (en) * 1993-11-16 2002-01-30 Fujitsu Limited Network printer apparatus
US5752081A (en) * 1995-06-08 1998-05-12 Vlsi Technology, Inc. Signalling system and method for allowing a direct memory access (DMA) input/output (I/O) device on the peripheral component interconnect (PCI) bus to perform DMA transfers
JP3357972B2 (ja) 1996-02-02 2002-12-16 日本電気エンジニアリング株式会社 熱転写ラインプリンタ用データｄｍａ転送回路
JPH10320351A (ja) * 1997-05-15 1998-12-04 Kofu Nippon Denki Kk バッファ方式
JP3562563B2 (ja) * 1998-06-12 2004-09-08 ティアック株式会社 交換型記録媒体を使用するデ−タ蓄積装置
JP2000216935A (ja) * 1999-01-25 2000-08-04 Canon Inc 複合機器の情報処理システム
JP2000347980A (ja) * 1999-03-29 2000-12-15 Canon Inc 周辺装置、周辺装置の制御方法、記憶媒体、及び、情報処理システム
KR100335389B1 (ko) * 1999-12-07 2002-05-06 김덕중 비동기 전송모드 시스템의 셀 데이터 처리 장치 및 방법
JP2001180083A (ja) * 1999-12-24 2001-07-03 Fuji Xerox Co Ltd 印刷装置
JP2002163229A (ja) 2000-11-27 2002-06-07 Matsushita Electric Ind Co Ltd 連続ｄｍａリクエスト発行装置
JP3833128B2 (ja) * 2001-03-19 2006-10-11 キヤノン株式会社 印刷装置、電源制御方法、プログラム
JP2003122707A (ja) * 2001-10-10 2003-04-25 Nec Corp Ｉ２ｃバスを備えた電子機器及びバス制御方法
JP3659345B2 (ja) * 2001-11-14 2005-06-15 インターナショナル・ビジネス・マシーンズ・コーポレーション バス・システム及び信号伝送方法
JP4350404B2 (ja) * 2002-04-24 2009-10-21 キヤノン株式会社 記録装置及びその制御方法
JP2004078823A (ja) * 2002-08-22 2004-03-11 Oki Data Corp 画像形成システム及び画像形成装置
KR100514748B1 (ko) * 2003-05-12 2005-09-14 삼성전자주식회사 범용 직렬 버스의 프레임 시작 신호를 이용한 직접 메모리엑세스 방법 및 장치
US7130940B2 (en) * 2004-03-04 2006-10-31 Kabushiki Kaisha Toshiba Interface apparatus and image forming apparatus
US7676603B2 (en) * 2004-04-20 2010-03-09 Intel Corporation Write combining protocol between processors and chipsets
JP4836491B2 (ja) * 2005-05-20 2011-12-14 株式会社ソニー・コンピュータエンタテインメント 情報処理装置、システム、方法およびプロセッサ
JP4499008B2 (ja) * 2005-09-15 2010-07-07 富士通マイクロエレクトロニクス株式会社 Ｄｍａ転送システム

Also Published As

Publication number Publication date
KR100975333B1 (ko) 2010-08-12
DE602008002188D1 (de) 2010-09-30
EP2026214A1 (en) 2009-02-18
JP2009037526A (ja) 2009-02-19
EP2026214B1 (en) 2010-08-18
CN101357549B (zh) 2012-05-30
JP5041527B2 (ja) 2012-10-03
CN101357549A (zh) 2009-02-04
US20090037615A1 (en) 2009-02-05
ATE478384T1 (de) 2010-09-15

Similar Documents

Publication Publication Date Title
US20120072629A1 (en) Communication system, master device and slave device, and communication method
US8732345B2 (en) Image forming apparatus, image processing device, control device, and connection device
KR100975333B1 (ko) 데이터 전송장치, 요구 발생장치 및 요구 발생방법
US9519336B2 (en) Semiconductor integrated circuit and method for controlling power supply in semiconductor integrated circuit
US8245089B2 (en) Transmission device, image data transmission system and transmission method
JP2007104539A (ja) データ転送装置およびデータ転送方法
JP2008198000A (ja) カスタム集積回路及びカスタム集積回路を備えた画像形成装置
JP2021015332A (ja) 制御装置、制御装置の制御方法、及び、プログラム
JP2011154425A (ja) 電子機器
JP2008017175A (ja) データ処理装置
CN112248668A (zh) 印刷机的控制方法和装置
KR100498915B1 (ko) 프린터 시스템에서 다수의 피ㆍ시와 인터페이스 하기 위한장치 및 방법
JP2017076358A (ja) 情報処理装置、情報処理装置の制御方法及びそのプログラム
JP2023077699A (ja) 制御装置、画像処理装置及び電子機器
JP2007226737A (ja) シリアル通信装置、紙搬送装置および画像形成装置
KR20000013020A (ko) 화상형성장치의 화상 데이터를 처리하는 시스템
JP2009037505A (ja) プリンタ制御装置
JP2002024168A (ja) シリアルデータ転送装置
KR20180067417A (ko) 정보 처리 장치 및 반도체 집적 회로
JP2003030125A (ja) シリアルインターフェース制御装置及び制御方法
JPH01142924A (ja) プリンタ装置
JPH11167435A (ja) 通信端末装置
JP2008165696A (ja) 印刷装置用集積回路及びｉｏ用集積回路
KR19980068492A (ko) 피엘시(plc)의 통신방법 및 통신장치
JPH10119389A (ja) 信号処理回路及びこれを備えるプリンタ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee