JP2023077699A - 制御装置、画像処理装置及び電子機器 - Google Patents
制御装置、画像処理装置及び電子機器 Download PDFInfo
- Publication number
- JP2023077699A JP2023077699A JP2021191083A JP2021191083A JP2023077699A JP 2023077699 A JP2023077699 A JP 2023077699A JP 2021191083 A JP2021191083 A JP 2021191083A JP 2021191083 A JP2021191083 A JP 2021191083A JP 2023077699 A JP2023077699 A JP 2023077699A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- consumption mode
- power consumption
- control device
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Power Sources (AREA)
- Information Transfer Systems (AREA)
- Facsimiles In General (AREA)
Abstract
Description
本発明は、制御装置、画像処理装置及び電子機器に関する。
特許文献1には、CPU(Central Processing Unit)及びASIC(Application Specific Integrated Circuit)等の複数の基板間においてシリアル通信を行うとともに電源制御を行うことが記載されている。
本発明は、電源制御用のインタフェースを規格上で含まない通信コネクタによって接続されたプロセッサ間で、電源制御に関する処理を行うことを目的とする。
本発明の請求項1に係る制御装置は、少なくとも第1プロセッサ及び第2プロセッサを含む2以上のプロセッサと、前記2以上のプロセッサ間でお互いの存在を判別するための信号を授受する少なくとも2以上のインタフェースを含む通信コネクタとを有し、前記第1プロセッサは、第1の消費電力モードから当該第1の消費電力モードよりも消費電力が大きい第2の消費電力モードへ切り替えるよう要求する要求信号を、前記2以上のインタフェースのうちの第1インタフェースを用いて、前記第2プロセッサに送信し、前記第2プロセッサは、前記要求信号を受信すると、前記第1の消費電力モードから前記第2の消費電力モードへ切り替えるよう指示する指示信号を、前記2以上のインタフェースのうち第2インタフェースを用いて電源装置に送信する。
本発明の請求項2に係る制御装置は、請求項1記載の構成において、前記第1プロセッサには、電力の供給対象に関する情報が入力され、前記第2プロセッサは、前記第1プロセッサに入力された前記情報に応じた指示信号を、前記電源装置に送信する。
本発明の請求項3に係る制御装置は、請求項1又は2記載の構成において、前記第1プロセッサには、電力の供給対象に関する情報がOR回路を介して及び当該OR回路を介さずに入力され、前記第1プロセッサは、前記OR回路を介して入力された前記情報と、前記OR回路を介さずに入力された前記情報との差分に関する情報を前記要求信号に含めて、前記第2プロセッサに送信する。
本発明の請求項4に係る制御装置は、請求項1~3のいずれか1項に記載の構成において、前記通信コネクタは、PCIe(Peripheral Component Interconnect-Express)の規格に従う。
本発明の請求項5に係る制御装置は、請求項1~4のいずれか1項に記載の構成において、前記2以上のプロセッサ間でお互いの存在を判別するための信号を授受する少なくとも2以上のインタフェースは、HotPlugを実現するためのインタフェースである。
本発明の請求項6に係る制御装置は、請求項1~5のいずれか1項に記載の構成において、前記第1プロセッサであるCPU(Central Processing Unit)を含む基板と、前記第2プロセッサであるASIC(Application Specific Integrated Circuit)を含む基板とが前記通信コネクタで接続されている。
本発明の請求項7に係る画像処理装置は、請求項1~6のいずれか1項に記載の制御装置を備える。
本発明の請求項8に係る電子機器は、請求項1~6のいずれか1項に記載の制御装置を備える。
請求項1に係る制御装置によれば、電源制御用のインタフェースを規格上で含まない通信コネクタによって接続された第1プロセッサ及び第2プロセッサ間で、電源制御に関する処理が行われる。
請求項2に係る制御装置によれば、第1の消費電力モードにおいて第1プロセッサに入力された電力の供給対象に関する情報と、第1の消費電力モードから第2の消費電力モードへ切り替えるときに第1プロセッサに入力された電力の供給対象に関する情報とを比較した結果に応じた指示信号が、電源制御装置に送信される。
本発明の請求項3に係る制御装置によれば、OR回路を介して入力された情報と、OR回路を介さずに入力された情報との差分に関する情報とが要求信号に含めて第2プロセッサに送信される。
本発明の請求項4に係る制御装置によれば、通信コネクタが、PCIeの規格によって実現される。
本発明の請求項5に係る制御装置によれば、2以上のプロセッサ間でお互いの存在を判別するための信号を授受する少なくとも2以上のインタフェースが、HotPlugを実現するためのインタフェースによって実現される。
本発明の請求項6に係る制御装置によれば、第1プロセッサであるCPUを含む基板と、第2プロセッサであるASICを含む基板とが通信コネクタで接続される。
請求項7に係る画像処理装置によれば、電源制御用のインタフェースを規格上で含まない通信コネクタによって接続された第1プロセッサ及び第2プロセッサ間で、電源制御に関する処理が行われる。
請求項8に係る電子機器によれば、電源制御用のインタフェースを規格上で含まない通信コネクタによって接続された第1プロセッサ及び第2プロセッサ間で、電源制御に関する処理が行われる。
図1は、本発明の一実施形態に係る画像処理装置1000の構成を例示する図である。画像処理装置1000は、例えばプリントやコピー等の画像処理に関する複数の機能を備えた複合機と呼ばれる装置である。画像処理装置1000は、制御装置100と、画像読取装置200と、画像形成装置300と、各種のデバイス400とを備える。制御装置100は画像処理装置1000の動作を制御する装置である。画像読取装置200は紙等の媒体から画像を読み取る装置である。画像形成装置300は紙等の媒体に画像を形成する装置である。各種のデバイス400は、例えばユーザインタフェース装置やセンサ装置などである。
制御装置100は、本発明に係る制御装置の一例である。制御装置100は、CPU(Central Processing Unit)基板1と、エンジン制御基板2と、これらの基板1,2を接続するPCIeコネクタ3とを備える。
CPU基板1は、本発明に係る第2プロセッサの一例であるCPU10と、CPU基板1に電源を供給する電源装置11と、画像処理装置1000における電源制御に関する処理を行う電源制御装置12とを備える。
エンジン制御基板2は、本発明に係る第1プロセッサの一例であるASIC(Application Specific Integrated Circuit)20と、エンジン制御基板2に電源を供給する電源装置21と、OR回路22とを備える。
PCIe(Peripheral Component Interconnect-Express)コネクタ3は、高速データ通信を行うためのシリアル転送方式の通信インタフェース規格であるPCIeに従う通信コネクタである。画像処理装置1000においては、一定レベル以上の高い処理性能を実現するべく、主に中枢的な制御を行うCPU10と、主に画像処理を行うASIC20とを別々に実装し、これらCPU10及びASIC20間をPCIeコネクタ3で接続している。
このような構成の画像処理装置1000においては、例えば低消費電力モードとか節電モードと呼ばれる第1の消費電力モードから、当該第1の消費電力モードよりも消費電力が大きい、通常消費電力モードとかスタンバイモードと呼ばれる第2の消費電力モードへ切り替えるため、電源制御に関する信号をCPU10及びASIC20間でやり取りする必要がある。
しかし、PCIeの通信インタフェース規格においては、このような電源制御用のインタフェースを含んでいない。そこで、本実施形態では、PCIeの通信インタフェース規格において、2つ以上のプロセッサ間でお互いの存在を判別するための信号を授受する2つ以上のインタフェースを用いて、上記のような電源制御に関する信号をCPU10及びASIC20間でやり取りするようにしている。
より具体的には、PCIeの通信インタフェース規格においては、2つの基板間において互いの基板が存在するかどうかを判別するための信号をやり取りするための、HotPlugと呼ばれるインタフェースが2つ用意されている。本実施形態では、このHotPlugと呼ばれるインタフェースを用いて、電源制御に関する信号をCPU10及びASIC20間でやり取りする。
図2は、本実施形態において用いられるPCIeコネクタ3におけるピンアサインの一例を説明する図である。PCIeは、通信が双方向となるように2本単位でまとめた転送方式を採用している。この2本単位でまとめられて双方向化された通信路は、レーンという単位で呼ばれる。図2は、このレーン数が1の場合におけるピンアサインを例示している。
図2に示すように、Pin no.が「A1」でピン名が「PRSNT#1」のピンがHotPlugに対応する1つめのピンである。本実施形態では、このピンに対応するインタフェースを、CPU10からエンジン制御基板2に対して第1の消費電力モードから第2の消費電力モードへ切り替えるよう指示する指示信号を送信するためのインタフェースとする。このインタフェースは、本発明における第2インタフェースの一例である。図1において、信号線a1は、このピンに対応するインタフェースの信号線であることを意味している。
図2において、Pin no.が「B17」でピン名が「PRSNT#2」のピンがHotPlugに対応する2つめのピンである。本実施形態では、このピンに対応するインタフェースを、ASIC20からCPU10に対して第1の消費電力モードから第2の消費電力モードへ切り替えるよう要求する要求信号を送信するためのインタフェースとする。このインタフェースは、本発明における第1インタフェースの一例である。図1において、信号線a2は、このピンに対応するインタフェースの信号線であることを意味している。
つまり、ASIC20は、第1の消費電力モードから第2の消費電力モードへ切り替えるよう要求する要求信号を、第1インタフェースを用いてCPU10に送信する。CPU10は、この要求信号を受信すると、第1の消費電力モードから第2の消費電力モードへ切り替えるよう指示する指示信号を、第2インタフェースを用いて、電源制御装置12を介して電源装置21に送信する。なお、上記に説明した以外のピンアサインの例示は、従来通りPCIeに準拠しているものであるから、詳細な説明は省略する。
図1の説明に戻り、OR回路22について説明する。OR回路22の一方の入力端子は、画像読取装置200に接続されている。画像読取装置200は、自装置に起因する理由によって第1の消費電力モードから第2の消費電力モードへ切り替えることを要求する場合、例えば信号値「1」の信号をOR回路22に入力する。このとき、画像読取装置200は、信号値「1」の信号を、OR回路22を介さずにASIC20にも直接入力する。
OR回路22の他方の入力端子は、画像形成装置300に接続されている。画像形成装置300は、自装置に起因する理由によって第1の消費電力モードから第2の消費電力モードへ切り替えることを要求する場合、信号値「1」の信号をOR回路22に入力する。このとき、画像形成装置300は、信号値「1」の信号を、OR回路22を介さずにASIC20にも直接入力する。
OR回路22の出力端子は、ASIC20に接続されている。OR回路22は、画像読取装置200又は/及び画像形成装置300から信号値「1」の信号が入力されたとき、信号値「1」の信号をASIC20に入力する。
ASIC20は、画像読取装置200から直接入力される信号値、画像形成装置300から直接入力される信号値、及び、OR回路22の出力端子から入力される信号値を内部メモリに保持しており、これらの信号値を含む要求信号を、第1インタフェースを用いてCPU10に送信する。CPU10は、これらの信号値の組み合わせに基づいて、第1の消費電力モードから第2の消費電力モードへ切り替える理由を判断する。具体的には、画像読取装置200から入力される信号値「1」及びOR回路22の出力端子から入力される信号値「1」という組み合わせである場合、CPU10は、画像読取装置200に起因する理由によって第1の消費電力モードから第2の消費電力モードへ切り替えることが要求されたと判断する。一方、画像形成装置300から入力される信号値「1」及びOR回路22の出力端子から入力される信号値「1」という組み合わせである場合、CPU10は、画像形成装置300に起因する理由によって第1の消費電力モードから第2の消費電力モードへ切り替えることが要求されたと判断する。
これにより、CPU10は、例えば画像読取装置200に起因する理由によって第1の消費電力モードから第2の消費電力モードへ切り替えることが要求されたと判断した場合、画像読取装置200についてのみ第1の消費電力モードから第2の消費電力モードへ切り替えることを指示することが可能となる。また、CPU10は、例えば画像形成装置300に起因する理由によって第1の消費電力モードから第2の消費電力モードへ切り替えることが要求されたと判断した場合、画像形成装置300についてのみ第1の消費電力モードから第2の消費電力モードへ切り替えることを指示することが可能となる。
このように、ASIC20には、複数の電力供給対象から、電力の供給対象に関する情報がOR回路22を介して及びOR回路22を介さずに入力される。そして、ASIC20は、OR回路22を介して入力された情報と、OR回路22を介さずに入力された情報との差分に関する情報を要求信号に含めて、CPU10に送信する。CPU10は、上記の差分に関する情報に応じた指示信号を電源装置21に送信する。これにより、電力が必要とされる電力供給対象に対してのみ電力が供給されることになる。
図3は、本実施形態に係る制御装置100の動作を例示するフローチャートである。画像処理装置1000は、例えば画像処理装置1000に対する電源投入後等において、第2の消費電力モードで稼働している(ステップS11)。このとき、CPU基板1、エンジン制御基板2、画像読取装置200、画像形成装置300及び各種のデバイス400の全てに電力が供給されている。
第2の消費電力モードで稼働したまま何らのイベントが発生せずにタイムアウトしたような場合には、CPU10は、第1の消費電力モードへ切り替えると判断し(ステップS12:YES)、電源制御装置12に指示して第1の消費電力モードに切り替える(ステップS13)。これにより、電源制御装置12による制御の下、CPU基板1に対する電力供給は維持されたまま、エンジン制御基板2、画像読取装置200、画像形成装置300及び各種のデバイス400に対する電力供給が減少又は停止させられる。
CPU10は、CPU基板1から、第1の消費電力モードから第2の消費電力モードへの切り替えが要求されたか否かを判断する(ステップS14)。ここで、CPU基板1から、第1の消費電力モードから第2の消費電力モードへの切り替えが要求される場合とは、例えばデバイスとしてのユーザインタフェース装置が操作された場合であるとか、例えばデバイスとしてのセンサ装置が消費電力モードへの切り替え理由となるような現象を検出した場合等である。
CPU基板1から、第1の消費電力モードから第2の消費電力モードへの切り替えが要求されたと判断された場合(ステップS14:YES)、CPU10は、第1の消費電力モードから第2の消費電力モードへ切り替えるよう指示する指示信号を電源制御装置12に送信する(ステップS15)。この指示信号は、電源制御装置12から電源装置11に送信されるとともに、前述した第2インタフェースを用いて電源装置21にも送信される。これにより、画像処理装置1000は第2の消費電力モードに切り替えられ(ステップS16)、CPU基板1、エンジン制御基板2、画像読取装置200、画像形成装置300及び各種のデバイス400の全てに電力が供給された状態で稼働する(ステップS11)。
CPU基板1から、第1の消費電力モードから第2の消費電力モードへの切り替えが要求されたと判断されなかった場合(ステップS14:NO)、ASIC20は、画像読取装置200又は画像形成装置300から、第1の消費電力モードから第2の消費電力モードへの切り替えが要求されたか否かを判断する(ステップS17)。ASIC20は、OR回路22からの入力により、画像読取装置200又は画像形成装置300から、第1の消費電力モードから第2の消費電力モードへの切り替えが要求されたと判断した場合(ステップS17:YES)、第1の消費電力モードから第2の消費電力モードへ切り替えるよう要求する要求信号を、前述した第1インタフェースを用いてCPU10に送信する(ステップS18)。
このとき、ASIC20は、画像読取装置200から直接入力される信号値、画像形成装置300から直接入力される信号値、及び、OR回路22の出力端子から入力される信号値を含む要求信号をCPU10に送信する。
CPU10は、この要求信号を受信すると、第1の消費電力モードから第2の消費電力モードへ切り替えるよう指示する指示信号を電源制御装置12に送信する(ステップS15)。この指示信号は、電源制御装置12から電源装置11に送信されるとともに、前述した第2インタフェースを用いて電源装置21にも送信される。このとき、CPU10は、上記の信号値の組み合わせに基づいて、第1の消費電力モードから第2の消費電力モードへ切り替える理由を判断し、その理由に応じた指示信号を電源制御装置12に送信する。これにより、電源制御装置12による制御の下、電力が必要とされる電力供給対象に対してのみ電力が供給される(ステップS16)。例えば、第1の消費電力モードから第2の消費電力モードへ切り替える理由が画像読取装置200からの要求があったからという理由である場合、CPU基板1、エンジン制御基板2、画像読取装置200及び各種のデバイス400に対する電力供給が行われる一方、画像形成装置300に対する電力供給は減少又は停止させられたままとなる。
以上説明した本実施形態によれば、既存のPCIeコネクタを用いて、エンジン制御基板2からCPU基板1に対する電源制御に関する要求と、CPU基板1からエンジン制御基板2に対する電源制御に関する指示とが実現される。つまり、電源制御用のインタフェースを規格上で含まない通信コネクタによって接続されたプロセッサ間で、2以上のプロセッサ間でお互いの存在を判別するための信号を授受する少なくとも2以上のインタフェースを含む通信コネクタを用いて、電源制御に関する処理が行われる。
上述した実施形態は、本発明の実施の一例に過ぎず、以下のように変形させてもよい。また、上述した実施形態及び以下に示す各変形例は、必要に応じて組み合わされて実施されてもよい。
例えば実施形態においてCPU10によって例示した第2プロセッサ及びASIC20によって例示した第1プロセッサは、GPU(Graphics Processing Unit)やFPGA(Field-Programmable Gate Array)等の他のプロセッサであってもよい。
実施形態で例示したPCIeに代えて、2以上のプロセッサ間でお互いの存在を判別するための信号を授受する少なくとも2以上のインタフェースを備える他のインタフェース規格を用いてもよい。また、2以上のプロセッサ間でお互いの存在を判別するための信号を授受する少なくとも2以上のインタフェースは、実施形態で例示したHotPlugを実現するためのインタフェース以外のインタフェースであってもよい。
本発明に係る制御装置は、実施形態で例示した画像処理装置に限らず、電子機器一般に実装可能である。
上述の実施形態において、CPU10又はASIC20により実行されるプログラムは、インターネットなどの通信回線を介して制御装置にダウンロードされてもよい。また、これらのプログラムは、磁気記録媒体(磁気テープ、磁気ディスクなど)、光記録媒体(光ディスクなど)、光磁気記録媒体、半導体メモリなどの、コンピュータが読取可能な記録媒体に記録した状態で提供されてもよい。
1…CPU基板、2…エンジン制御基板、3…PCIeコネクタ、10…CPU、11…電源装置、12…電源制御装置、20…ASIC、21…電源装置、22…OR回路、100…制御装置、200…画像読取装置、300…画像形成装置、1000…画像処理装置。
Claims (8)
- 少なくとも第1プロセッサ及び第2プロセッサを含む2以上のプロセッサと、
前記2以上のプロセッサ間でお互いの存在を判別するための信号を授受する少なくとも2以上のインタフェースを含む通信コネクタと
を有し、
前記第1プロセッサは、
第1の消費電力モードから当該第1の消費電力モードよりも消費電力が大きい第2の消費電力モードへ切り替えるよう要求する要求信号を、前記2以上のインタフェースのうちの第1インタフェースを用いて、前記第2プロセッサに送信し、
前記第2プロセッサは、
前記要求信号を受信すると、前記第1の消費電力モードから前記第2の消費電力モードへ切り替えるよう指示する指示信号を、前記2以上のインタフェースのうち第2インタフェースを用いて電源装置に送信する制御装置。 - 前記第1プロセッサには、
電力の供給対象に関する情報が入力され、
前記第2プロセッサは、前記第1プロセッサに入力された前記情報に応じた指示信号を、前記電源装置に送信する請求項1記載の制御装置。 - 前記第1プロセッサには、電力の供給対象に関する情報がOR回路を介して及び当該OR回路を介さずに入力され、
前記第1プロセッサは、前記OR回路を介して入力された前記情報と、前記OR回路を介さずに入力された前記情報との差分に関する情報を前記要求信号に含めて、前記第2プロセッサに送信する請求項1又は2記載の制御装置。 - 前記通信コネクタは、PCIe(Peripheral Component Interconnect-Express)の規格に従う請求項1~3のいずれか1項に記載の制御装置。
- 前記2以上のプロセッサ間でお互いの存在を判別するための信号を授受する少なくとも2以上のインタフェースは、
HotPlugを実現するためのインタフェースである請求項1~4のいずれか1項に記載の制御装置。 - 前記第1プロセッサであるCPU(Central Processing Unit)を含む基板と、
前記第2プロセッサであるASIC(Application Specific Integrated Circuit)を含む基板と
が前記通信コネクタで接続されている請求項1~5のいずれか1項に記載の制御装置。 - 請求項1~6のいずれか1項に記載の制御装置を備える画像処理装置。
- 請求項1~6のいずれか1項に記載の制御装置を備える電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021191083A JP2023077699A (ja) | 2021-11-25 | 2021-11-25 | 制御装置、画像処理装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021191083A JP2023077699A (ja) | 2021-11-25 | 2021-11-25 | 制御装置、画像処理装置及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023077699A true JP2023077699A (ja) | 2023-06-06 |
Family
ID=86622695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021191083A Pending JP2023077699A (ja) | 2021-11-25 | 2021-11-25 | 制御装置、画像処理装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023077699A (ja) |
-
2021
- 2021-11-25 JP JP2021191083A patent/JP2023077699A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9830292B2 (en) | Architected protocol for changing link operating mode | |
US8799531B2 (en) | Data transferring apparatus and control method thereof | |
US9031064B2 (en) | Providing a load/store communication protocol with a low power physical unit | |
US9390046B2 (en) | Controlling a physical link of a first protocol using an extended capability structure of a second protocol | |
US8549205B1 (en) | Providing a consolidated sideband communication channel between devices | |
US8260895B2 (en) | Computer and main circuit board thereof | |
TWI620068B (zh) | 支援多主機的通用序列匯流排集線設備及使用其之車用主機 | |
CN107908589B (zh) | I3c验证从设备、主从设备的通信验证系统及方法 | |
US20050204189A1 (en) | Network apparatus, method for controlling the same, and program for the same | |
JP7114286B2 (ja) | システム、電子機器および接続制御方法 | |
KR20050010906A (ko) | 버스 시스템, 버스 시스템에 사용하기 위한 스테이션 및버스 인터페이스 | |
CN114281722A (zh) | 一种双总线接口的嵌入式控制电路、芯片和电子设备 | |
JP2023077699A (ja) | 制御装置、画像処理装置及び電子機器 | |
EP1594068A2 (en) | PCI Bus system | |
KR20090014084A (ko) | 데이터 전송장치, 요구 발생장치 및 요구 발생방법 | |
US20240012770A1 (en) | Interface device having plurality of ports and method of operating the same | |
KR100331392B1 (ko) | 전자기기간의 전송 데이터 인터페이스 장치 및 그 방법 | |
TW201724822A (zh) | 遠程式控制系統 | |
JP4485113B2 (ja) | 小型カード用pcアダプタ | |
KR101098122B1 (ko) | 컴퓨터용 pci 익스프레스 클럭 제어장치 및 방법 | |
JP2011180766A (ja) | 半導体装置 | |
JP4690660B2 (ja) | カード型メモリのインターフェース回路 | |
TW201327193A (zh) | 資料傳輸控制器、系統及方法 | |
JPH1078925A (ja) | 通信装置 | |
JP2001084118A (ja) | 印刷データ処理装置及び印刷データ処理方法 |