KR101098122B1 - 컴퓨터용 ｐｃｉ 익스프레스 클럭 제어장치 및 방법 - Google Patents

컴퓨터용 ｐｃｉ 익스프레스 클럭 제어장치 및 방법 Download PDF

Info

Publication number
KR101098122B1
KR101098122B1 KR1020040040238A KR20040040238A KR101098122B1 KR 101098122 B1 KR101098122 B1 KR 101098122B1 KR 1020040040238 A KR1020040040238 A KR 1020040040238A KR 20040040238 A KR20040040238 A KR 20040040238A KR 101098122 B1 KR101098122 B1 KR 101098122B1
Authority
KR
South Korea
Prior art keywords
clock
pci express
request signal
devices
generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020040040238A
Other languages
English (en)
Other versions
KR20050115391A (ko
Inventor
최종군
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040040238A priority Critical patent/KR101098122B1/ko
Publication of KR20050115391A publication Critical patent/KR20050115391A/ko
Application granted granted Critical
Publication of KR101098122B1 publication Critical patent/KR101098122B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 컴퓨터에 있어서, 특히 컴퓨터에 내장되는 PCI 익스프레스(PCI Express) 장치들에 분배되는 클럭의 온/오프를 보다 효율적으로 제어할 수 있는 클럭 제어 장치 및 방법에 관한 것이다.
본 발명에 따른 컴퓨터용 PCI 익스프레스 클럭 제어장치는, 각 종 제어를 위한 중앙 처리부와; 상기 중앙 처리부와 데이터 버스로 연결되며 메모리 및 각 종 입/출력 장치들간의 데이터 전달 및 제어기능을 수행하는 시스템 칩셋과; 각 장치들이 필요로 하는 클럭을 생성하고 전달하는 클럭 발생부와; 입/출력 장치의 인터페이스를 위해 상기 클럭 발생부에 의해 클럭 온/오프 제어를 받는 하나 이상의 PCI 익스프레스 장치 및, 하나 이상의 PCI 익스프레스 장치로부터 전달되는 각각 독립적인 클럭요청신호를 감지하고 특정 PCI 익스프레스 장치로부터 클럭요청신호 발생시 상기 클럭발생부에 전달하는 클럭요청신호 수신수단을 포함하는 것을 특징으로 한다.
컴퓨터, PCI Express, 클럭

Description

컴퓨터용 ＰＣＩ 익스프레스 클럭 제어장치 및 방법{Apparatus and method of controlling PCI express clock of computer}
도 1은 종래 컴퓨터용 PCI 익스프레스 클럭 제어 장치를 나타낸 구성도.
도 2는 본 발명 제 1실시 예에 따른 컴퓨터용 PCI 익스프레스 클럭 제어 장치를 나타낸 구성도.
도 3은 본 발명 제 2실시 예에 따른 컴퓨터용 PCI 익스프레스 클럭 제어 장치를 나타낸 구성도.
도 4는 본 발명의 실시 예에 따른 컴퓨터용 PCI 익스프레스 클럭 제어 방법을 나타낸 플로우 챠트.
<도면의 주요부분에 대한 부호의 설명>
100...중앙 처리부 110...시스템 칩셋
220,320...클럭 발생부 240,340...클럭요청신호 수신부
221a~221n,331a~331n,332a~332n...PCI 익스프레스 장치
본 발명은 컴퓨터에 있어서, 특히 컴퓨터에 내장되는 PCI 익스프레스(PCI Express) 장치들에 분배되는 클럭의 온/오프를 보다 효율적으로 제어할 수 있는 클럭 제어 장치 및 방법에 관한 것이다.
퍼스널 컴퓨터는 대표적인 입/출력 버스로서 PCI(peripheral component interconnect) 버스를 사용하고 있으며, 최근에는 PCI 버스를 대체할 새로운 PCI Express(이하 'PCI 익스프레스' 라함)가 대두되고 있다.
PCI 익스프레스는 포인트 투 포인트 연결(point to point connection) 접속을 지원하는 시리얼 버스로써, 수신측과 송신측을 정리한 인터페이스로서의 최소 구성을 x1이라고 정의되며, 어플리케이션의 요구에 따라 x2, x4, x8, x16, x32로 구성되어, 이를 이용해 대역폭을 확장할 수가 있는 가변 대역폭(scalable band width)을 제공한다. 현재, 데스크탑용 범용 I/O슬롯에는 x1 이, 그래픽용으로는 x16 구성을 각각 이용하도록 되어 있다.
더블어, PCI 익스프레스는 포인트 투 포인트 연결, 가변 대여폭(scalable band width), 낮은 전압 차별 신호(low voltage differential signaling) 등을 특징으로 하고 있으며, 앞으로 데스크 탑 PC 및 노트북 PC뿐만 아니라 서버 영역까지 응용될 수 있다.
PCI 익스프레스 인터페이스를 지원하는 칩셋을 장착한 PC 플랫폼에서 적용 가능한 어플리케이션에는 기가비트 이더넷(Gigabit Ethernet), 스토리지(storage), 무선통신(Wireless communication) 등이 있는데, 이들 장치와 칩셋간의 인터페이스는 데이터 패스(DP: data path)와 클럭 패스(CP: clock path)로 구성된다.
도 1은 종래 PCI 익스프레스 클럭 제어 장치를 나타낸 구성도이다.
도 1을 참조하면, 중앙 처리부(CPU)(100)와, 메모리 및 입/출력 장치 간의 데이터 전달 및 제어 기능을 담당하는 시스템 칩셋(system chipset)(110)과, 클럭(clock)을 발생하여 제공하는 클럭 발생부(120)와, 시스템 내에 내장되고 상기 클럭 발생부(120)로부터 클럭(PCI-E Clock #0~#N)을 제공받는 클럭 익스프레스 장치(131~13n)로 구성된다.
상기와 같이 구성되는 종래 PCI 익스프레스 클럭 발생장치에 대하여 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1에 도시된 바와 같이, 중앙 처리부(100)와 시스템 칩셋(110)은 호스트 데이터 버스(Host Data bus)로 연결되며, 시스템 칩셋(110)과 PCI 익스프레스 장치(131~13n)는 데이터 패스(DP)로 연결되고, 클럭 발생부(120)는 클럭 패스(CP)를 통해서 시스템 칩셋(110)에 클럭을 제공하게 된다.
중앙 처리부(100)는 시스템 전체를 제어하며, 시스템 칩셋(110)과는 호스트 데이터 버스를 통해서 데이터를 주고받는다.
그리고, 시스템 칩셋(110)은 클럭 발생부(120)의 클럭 패스(CP)를 통해서 클럭을 제공받고, 메모리 및 각 종 입/출력 장치간의 데이터 전달과 제어를 수행하게 된다.
PCI 익스프레스 장치(131~13n)는 클럭 발생부(120)로부터 클럭이 제공되면, 시스템 칩셋(110)와 연결된 데이터 패스를 통해서 데이터를 주고받는다.
이때, 클럭 발생부(120)는 다수개의 PCI 익스프레스 장치(131~13n)에 일대일 로 클럭을 각각 제공할 수 있도록 클럭 라인(101)으로 연결되어 각 장치가 필요로 하는 클럭(PCI-E Clock #0~#n)을 제공하며, 다수개의 PCI 익스프레스 장치(131~13n)로부터 요청되는 클럭 요청 신호(CLKREQ#)를 클럭 요청 라인(102)을 통해서 수신하게 된다.
클럭 발생부(120)는 시스템 제어에 의해 각각의 PCI 익스프레스 장치(131~13n)의 클럭을 온/오프시켜 줄 수 있다. 즉, 클럭 라인(101)을 통해서 각 PCI 익스프레스 장치(131~13n)에 필요한 클럭을 각각 독립적으로 제공하며, 클럭 요청 라인(102)을 통해서 다수개의 PCI 익스프레스 장치(131~13n)로부터의 요청되는 클럭 요청 신호(CLKREQ#)를 수신하게 된다.
그리고, 현재 퍼스널 컴퓨터에 적용되는 주 클럭 제너레이터(main clock generator)는 기본적으로 7~8개 정도의 PCI 익스프레스 클럭을 제공하며, 더 많은 클럭이 필요한 경우 PCI 익스프레스 클럭 버퍼를 사용해야 한다.
여기서, 클럭 제너레이터가 보통 1~2개 정도의 클럭 요청 핀(clock request pin)만을 제공하기 때문에, 시스템에 내장되어 있는 여러 개의 PCI 익스프레스 장치들이 각 장치별로 각기 다른 클럭 요청 신호를 사용하는 것이 아니라, 클럭 제너레이터에서 제공하는 1~2개 정도의 핀을 공유해야 하는 단점이 있을 수밖에 없다.
따라서, 도 1과 같이 다수개의 PCI 익스프레스 장치(131~13n)가 하나의 클럭 요청 라인(102)을 공유하고 있어, 클럭 요청이 발생할 때마다 클럭 발생부(120)의 동작에 문제가 발생될 수 있다.
또한 클럭 발생부(120)가 1~2개의 클럭 요청 핀만을 제공하고 있어, 다수개 의 클럭 요청 신호에 적응적으로 대처할 수 없는 문제가 있다.
본 발명은 상기한 문제를 해결하기 위해 안출된 것으로서, 각각의 PCI 익스프레스 장치가 독립적인 클럭 요청 신호를 사용하도록 하여 보다 효율적인 PCI 익스프레스 클럭의 온/오프 제어를 가능케 한 컴퓨터용 PCI 익스프레스 클럭 제어장치 및 방법을 제공함에 그 목적이 있다.
상기한 목적 달성을 위한 본 발명에 따른 컴퓨터용 PCI 익스프레스 클럭 제어장치는,
각 종 제어를 위한 중앙 처리부와;
상기 중앙 처리부와 데이터 버스로 연결되며 메모리 및 각 종 입/출력 장치들간의 데이터 전달 및 제어기능을 수행하는 시스템 칩셋과;
각 장치들이 필요로 하는 클럭을 생성하고 전달하는 클럭 발생부와;
입/출력 장치의 인터페이스를 위해 상기 클럭 발생부에 의해 클럭 온/오프 제어를 받는 하나 이상의 PCI 익스프레스 장치와;
하나 이상의 PCI 익스프레스 장치로부터 전달되는 각각 독립적인 클럭요청신호를 감지하고 특정 PCI 익스프레스 장치로부터 클럭요청신호 발생시 상기 클럭발생부에 전달하는 클럭요청신호 수신수단을 포함하는 것을 특징으로 한다.
바람직하게, 상기 클럭 발생부는 상기 클럭요청신호 수신수단과 적어도 하나 이상의 클럭요청용 핀으로 접속되어 클럭요청신호를 전달받는 것을 특징으로 한다.
바람직하게, 상기 클럭 발생부는 상기 클럭요청신호 수신수단과의 인터페이스를 위해 인터페이스 수단으로 접속되며, 상기 인터페이스를 통해서 특정 PCI 익스프레스 장치가 클럭을 요청하는지를 확인하는 것을 특징으로 한다.
바람직하게, 상기 인터페이스 수단은 시스템관리(SM) 버스 또는 I2C 버스 중 어느 하나인 것을 특징으로 한다.
본 발명의 다른 실시 예에 따른 컴퓨터용 PCI 익스프레스 클럭 제어 방법은, 시스템 칩셋과 데이터 패스로 연결된 다수개의 PCI 익스프레스 장치의 클럭을 제어하기 위한 방법에 있어서, 특정 PCI 익스프레스 장치로부터 독립적인 클럭요청신호를 수신하는 단계; 상기 수신된 클럭요청신호를 클럭발생부에 전달하는 단계; 상기 클럭발생부에서 특정 PCI 익스프레스 장치가 필요로 하는 클럭을 발생하여 특정 PCI 익스프레스 장치로 전달하는 단계를 포함하는 것을 특징으로 한다.
바람직하게, 상기 클럭 발생부에 클럭요청신호가 수신되면, 상기 클럭발생부가 클럭요청신호 수신부와의 인터페이스를 통해서 특정 PCI 익스프레스의 클럭 요청신호를 인식하는 단계를 더 포함하는 것을 특징으로 한다.
상기와 같이 구성되는 본 발명에 따른 컴퓨터용 PCI 익스프레스 클럭 제어장치에 대하여 첨부된 도면을 참조하여 설명하면 다음과 같다.
먼저 도 2를 참조하면, 중앙 처리부(100)와 시스템 칩셋(110)은 호스트 데이터 버스(Host D-bus)로 연결되며, 시스템 칩셋(110)과 PCI 익스프레스 장치(231a~231n)는 데이터 패스(DP)로 연결되고, 클럭 발생부(220)는 클럭 패스(CP)를 통해서 시스템 칩셋(110)에 클럭을 제공하게 된다.
상기 중앙 처리부(100)는 시스템 전체를 제어하며, 시스템 칩셋(120)은 클럭 발생부(220)의 클럭 패스(CP)를 통해서 클럭을 제공받고, 메모리 및 각 종 입/출력 장치간의 데이터 전달과 제어를 수행하게 된다.
그리고, PCI 익스프레스 장치(231a~231n)는 클럭 발생부(220)로부터 독립적으로 클럭을 제공받고, 시스템 칩셋(110)과 연결된 각각의 데이터 패스(DP)를 통해서 데이터를 주고받는다.
이때, 클럭 발생부(220)는 다수개의 PCI 익스프레스 장치(231a~231n)에 일대일로 클럭을 각각 제공할 수 있도록 클럭 라인(201)으로 연결되어 각 장치가 필요로 하는 클럭(PCI-E Clock #0~#n)을 제공하며, 또 다수개의 PCI 익스프레스 장치(231a~231n)는 각각이 독립적으로 클럭 요청 신호(CLKREQ0#~CLKERQN#)를 클럭요청신호 수신부(240)에 요청하게 된다.
여기서, 클럭요청신호 수신부(240)는 다수개의 PCI 익스프레스 장치(231a~231n)와 각각 연결된 클럭요청 라인(202)을 통해서 클럭요청신호를 개별적으로 수신하게 된다.
이러한 클럭요청신호 수신부(240)는 별도의 집적회로(IC) 또는 로직(logic) 형태로 구현되며, 각각의 PCI 익스프레스 장치(231a~231n)로부터 전달되는 독립적인 클럭요청신호를 감시 또는 모니터링하고, 클럭 요청 이벤트 발생시 클럭 발생부(220)에 클럭요청신호를 전달하게 된다.
상기 클럭요청신호 수신부(240)는 특정 장치로부터 클럭요청신호가 수신되면 클럭 발생부(220)에 클럭 요청 신호(CLKREQ#)가 수신되었다는 것을 클럭요청 핀(203)으로 알려준다.
이때, 클럭 발생부(220)는 클럭요청용 핀(203)으로 전달하는 클럭요청신호를 수신하여 클럭 요청을 인식하게 된다. 여기서 클럭요청용 핀(203)은 보통 1, 2개가 적용되며 그 이상이 적용될 수도 있으며, 하나 이상의 핀을 통해서 하나 이상의 PCI 익스프레스 장치의 클럭 요청 신호를 전달할 수도 있다.
그리고, 클럭 발생부(220)는 클럭요청신호 수신부(240)로부터 수신된 클럭요청신호를 수신한 후, 어떤 PCI 익스프레스 장치의 클럭요청이 있는지를 확인하기 위해 인터페이스(IF)를 통해서 확인한다. 즉, 클럭요청신호 수신부(240)는 PCI 익스프레스 장치에 연결된 각각의 클럭요청 라인을 식별하고, 상기 식별된 정보를 클럭 발생부(220)의 요청시 인터페이스(IF)를 통해서 전달해 줌으로써, 클럭 발생부(220)에서 클럭을 요청한 PCI 익스프레스 장치를 인식할 수 있다.
여기서, 상기 클럭 발생부(220)와 클럭요청신호 수신부(240)는 인터페이스(IF)를 통해 통신하게 되는데, 상기 인터페이스(IF)는 SM버스(System Management Bus) 또는 I2C(SCL,SDA) 인터페이스를 지원하고 있으며, 상기의 인터페이스를 통해서 시스템이 클럭 발생부(220)를 제어하게 된다.
또한 클럭 발생부(220)와 클럭요청신호 수신부(240)는 주종 관계를 유지하도록, 클럭 발생부(220)가 마스터, 클럭요청신호 수신부(240)가 슬레이브로 동작하게 된다.
상기 클럭 발생부(220)는 클럭을 요청한 해당 PCI 익스프레스 장치(231a~231n)로 필요한 클럭을 분배하여 제공해 줌으로써, PCI 익스프레스 장치(231a~231n)는 클럭에 의해 온된다.
여기서, 컴퓨터 시스템은 상황에 따라 임의의 PCI 익스프레스 장치(231a~231n)에 전달되는 PCI 익스프레스 클럭(PCI-E Clock #0~#N)을 오프시켜 준다.
만약, N 번째 PCI 익스프레스 장치(231n)에 전달되는 PCI 익스프레스 클럭(PCI-E Clock #N)이 오프되는 경우, N 번째 PCI 익스프레스 장치(PCI Express Device #N)(231n)는 클럭(PCI-E Clock #N)이 다시 필요한 상황이 발생한 경우 클럭요청신호(CLKREQN#)를 클럭요청신호 수신부(240)에 다시 요청하게 된다.
그러면, 클럭요청신호 수신부(240)는 클럭요청이 있다는 것을 클럭발생부(220)에 전달하고, 클럭 발생부(220)는 클럭요청신호 수신부(240)와 인터페이스(IF)를 통해서 N 번째 PCI 익스프레스 장치(231n)이 클럭 요청이 있었다는 것을 인지하여, N번째 PCI 익스프레스 장치(231n)을 클럭을 제공해 준다.
한편, 상기 클럭요청신호 수신부(240)는 클럭 발생부(220)와 분리되어 구성되거나, 클럭 발생부(220)에 일체로 실장될 수도 있다.
도 3은 본 발명의 제 2실시 예이다.
도 3에 도시된 바와 같이, 다수개의 PCI 익스프레스 장치(331a~331n)(332a~332n)는 라인 또는 연결 특성에 따라 상위 PCI 익스프레스부(331) 및 하위 PCI 익스프레스부(332)로 나누어지고, 각각의 PCI 익스 프레스 장치(331a~331n)(332a~332n)와 클럭요청신호 수신부(340)는 일대일로 연결된 클럭요청 라인(302)을 통해서 클럭 요청 신호를 전달하게 된다.
상위 PCI 익스프레스부(331)의 PCI 익스프레스 장치(331~331n)로부터 수신된 클럭요청신호는 제 1클럭요청용 핀(CLKREQ#0)(303)을 통해서 클럭발생부(320)에 요청하고, 하위 PCI 익스프레스부(332)의 PCI 익스프레스장치(332a~332n)로부터 수신된 클럭요청신호는 제 2클럭요청용 핀(CLKREQ#1)을 통해서 요청하게 된다.
여기서, 상위의 PCI 익스프레스 장치(331~33n)는 제 1수신단(S1)(341)에 수용되고, 하위의 PCI 익스프레스 장치(332a~332n)는 제 2수신단(S2)(342)에 수용되도록 각각 연결시켜 줌으로써, 일대일 또는 개별적으로 요청되는 클럭요청신호를 수신하게 된다. 이때의 제 1 수신단(341) 및 제 2수신단(342)은 클럭 요청 라인과의 연결 방식에 따라 하나 이상으로 구성될수도 있다.
그리고, 클럭요청신호 수신부(340)는 특정 PCI 익스프레스 장치로부터 클럭요청신호가 수신되면 제 1수신단(341)인지, 제 2수신단(342)에서 수신한 것인지를 확인하고, 제 1수신단(341)으로 클럭요청신호가 수신되면 제 1클럭요청 핀(303)을 통해서 클럭발생부(320)에 클럭요청신호의 발생을 전달하고, 제 2수신단(342)으로 클럭요청신호가 수신되이면 제 2클럭요청핀(304)을 통해서 클럭발생부(320)에 클럭요청신호의 발생을 전달해 준다.
여기서, 상위 PCI 익스프레스 장치(331a~331n) 중 특정 장치로부터 클럭 요청된 신호는 제 1수신단(S1)(341)에 수신되고, 제 1클럭요청용 핀(303)을 통해서 클럭발생부(320)에 요청하게 된다. 그리고, 하위 PCI 익스프레스 장치(332a~332n) 중 특정 장치로부터 클럭요청된 신호는 제 2수신단(S2)(342)에 수신되고, 제 2클럭요청용 핀(304)을 통해서 클럭발생부(320)에 요청하게 된다.
상기 클럭 발생부(320)는 제 1클럭요청 핀(303)을 통해서 클럭요청신호가 수신되는지, 제 2클럭요청 핀(304)를 통해서 클럭요청신호가 수신되는지를 확인한 후, 상기 핀(303,304)중 어느 하나로 클럭 요청 신호가 수신되면 인터페이스(IF)를 통해서 클럭요청신호 발생부(340)와 통신하게 됨으로써, 어떤 PCI 익스프레스 장치가 클럭을 요청하는지를 인식하게 된다.
여기서, 클럭 발생부(320)는 클럭요청신호 발생부(340)의 핀(303,304)을 이용하여 제 1PCI 익스프레스부(331)의 PCI익스프레스 장치인지, 제 2PCI 익스프레스부(332)의 PCI 익스프레스 장치인지를 선별하고, 선별된 결과를 이용하여 인터페이스를 수행한 후 해당 PCI 익스프레스 장치를 확인하게 된다.
클럭 발생부(320)는 최종 확인된 PCI 익스프레스 장치(331a~331n)(332a~332n)로 필요한 클럭을 제공해 준다. 또한, 클럭 발생부(320)는 시스템 제어에 의해 특정 PCI 익스프레스 장치로 제공되는 클럭을 오프시켜 줄 수도 있다.
도 4는 본 발명의 다른 실시 예를 나타낸 클럭 제어 방법을 나타낸 플로우 챠트이다. 도 4를 참조하면, 특정 PCI 익스프레스 장치의 클럭 오프된 상태에서(S401), 클럭요청신호 수신부는 특정 PCI 익스프레스 장치로부터 클럭 요청신호가 수신되면(S403), 클럭요청신호를 클럭 발생부에 전달하게 된다(S405).
이때, 클럭 발생부는 클럭요청신호 수신부와 인터페이스를 통해서 클럭을 요 청한 특정 PCI 익스프레스 장치를 확인한 후(S407), 특정 PCI 익스프레스 장치가 필요로 하는 클럭을 다시 생성한 후 전달해 준다(S409).
이와 같이, 클럭요청신호 수신부를 이용하여 하나 이상의 PCI 익스프레스 장치로부터 수신되는 클럭 요청신호를 버퍼링한 후 클럭발생부로 전달함으로써, 클럭 발생부가 클럭요청신호 수신부와의 인터페이스를 통해서 어떤 PCI 익스프레스 장치가 클럭을 다시 요청하는지를 확인이 가능하고, 해당 장치가 필요로 하는 클럭을 전달할 수 있도록 한다. 이에 따라 각각의 PCI 익스프레스 장치의 클럭 온/오프 제어가 용이하고, 시스템 레벨에서 보다 효율적인 파워 관리가 가능하게 된다.
이제까지 본 발명에 대하여 그 바람직한 실시 예를 중심으로 살펴보았으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적 기술 범위 내에서 상기 본 발명의 상세한 설명과 다른 형태의 실시 예들을 구현할 수 있을 것이다. 여기서 본 발명의 본질적 기술범위는 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
상술한 바와 같이 본 발명에 따른 컴퓨터용 PCI 익스프레스 클럭 제어 장치 및 방법에 의하면, PCI 익스프레스 장치로부터 클럭요청신호를 독립적으로 전달받아, 모든 PCI 익스프레스 장치들에 전달되는 클럭을 개별적으로 온/오프 제어할 수 있게 됨으로써, 시스템 레벨에서 보다 효율적인 전력 관리가 가능한 효과가 있다. 또 소모 전력 감소의 최적화를 이룰 수 있는 효과가 있다.

Claims (6)

  1. 중앙 처리부와;
    상기 중앙 처리부와 데이터 버스로 연결되며 메모리 및 각 종 입/출력 장치들간의 데이터 전달 및 제어기능을 수행하는 시스템 칩셋과;
    각 장치들이 필요로 하는 클럭을 생성하고 전달하는 클럭 발생부와;
    입/출력 장치의 인터페이스를 위해 상기 클럭 발생부에 의해 클럭 온/오프 제어를 받는 둘 이상의 PCI 익스프레스 장치; 및
    둘 이상의 PCI 익스프레스 장치로부터 전달되는 독립적인 클럭요청신호를 감지하고 특정 PCI 익스프레스 장치로부터 클럭요청신호가 발생시 상기 클럭발생부에 전달하는 클럭요청신호 수신수단;을 포함하는 것을 특징으로 하는 컴퓨터용 PCI 익스프레스 클럭 제어 장치.
  2. 제 1항에 있어서,
    상기 클럭 발생부는 상기 클럭요청신호 수신수단과 적어도 하나 이상의 클럭요청용 핀으로 접속되어 클럭요청신호를 전달받는 것을 특징으로 하는 컴퓨터용 PCI 익스프레스 클럭 제어 장치.
  3. 제 1항에 있어서,
    상기 클럭 발생부는 상기 클럭요청신호 수신수단과의 인터페이스를 위해 인터페이스 수단으로 접속되며, 상기 인터페이스를 통해서 특정 PCI 익스프레스 장치가 클럭을 요청하는지를 확인하는 것을 특징으로 하는 컴퓨터용 PCI 익스프레스 클럭 제어 장치.
  4. 삭제
  5. 삭제
  6. 삭제
KR1020040040238A 2004-06-03 2004-06-03 컴퓨터용 ｐｃｉ 익스프레스 클럭 제어장치 및 방법 Expired - Lifetime KR101098122B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040040238A KR101098122B1 (ko) 2004-06-03 2004-06-03 컴퓨터용 ｐｃｉ 익스프레스 클럭 제어장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040040238A KR101098122B1 (ko) 2004-06-03 2004-06-03 컴퓨터용 ｐｃｉ 익스프레스 클럭 제어장치 및 방법

Publications (2)

Publication Number Publication Date
KR20050115391A KR20050115391A (ko) 2005-12-07
KR101098122B1 true KR101098122B1 (ko) 2011-12-26

Family

ID=37289318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040040238A Expired - Lifetime KR101098122B1 (ko) 2004-06-03 2004-06-03 컴퓨터용 ｐｃｉ 익스프레스 클럭 제어장치 및 방법

Country Status (1)

Country Link
KR (1) KR101098122B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100397025B1 (ko) 1994-10-19 2003-11-10 아드밴스트 마이크로 디이바이시스 인코포레이티드 전력관리상태에응답하여다중클럭된회로를클럭하는클럭제어기

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100397025B1 (ko) 1994-10-19 2003-11-10 아드밴스트 마이크로 디이바이시스 인코포레이티드 전력관리상태에응답하여다중클럭된회로를클럭하는클럭제어기

Also Published As

Publication number Publication date
KR20050115391A (ko) 2005-12-07

Similar Documents

Publication Publication Date Title
CN106209695B (zh) 给加载/存储通信协议提供低功率物理单元
US8549205B1 (en) Providing a consolidated sideband communication channel between devices
US9141577B2 (en) Optimized link training and management mechanism
US8972640B2 (en) Controlling a physical link of a first protocol using an extended capability structure of a second protocol
KR101695712B1 (ko) 상이한 상호접속 프로토콜을 위한 하나의 상호접속 프로토콜의 열거 및/또는 구성 메커니즘의 레버리징
US9262360B2 (en) Architected protocol for changing link operating mode
US20150347345A1 (en) Gen3 pci-express riser
US9654342B2 (en) Bandwidth configurable IO connector
US11425101B2 (en) System, apparatus and method for tunneling and/or multiplexing via a multi-drop interconnect
CN107111564B (zh) 用于对连接器进行串接的适配器
CN108509361A (zh) 一种电子设备
EP3275156B1 (en) Apparatus, system and method for sharing physical layer logic across multiple protocols
WO2017171997A1 (en) A method, apparatus and system for communicating between multiple protocols
CN114281722B (zh) 一种双总线接口的嵌入式控制电路、芯片和电子设备
US10176133B2 (en) Smart device with no AP
US8307228B2 (en) Integrated network chip and electronic device
KR101098122B1 (ko) 컴퓨터용 ｐｃｉ 익스프레스 클럭 제어장치 및 방법
US12153527B2 (en) Data rate increase for faulty lane recovery in multiple lane data links
TWI512482B (zh) 主機板組件及其資料處理系統
CN110955629B (zh) 计算装置
CN216486413U (zh) 一种基于共享接口的嵌入式控制电路、芯片和电子设备
CN108933882B (zh) 相机模组及电子设备
CN118796736A (zh) 一种多路服务器的业务控制系统、方法及相关设备
CN119923638A (zh) 用于数据通信接口的输入输出电压控制
TR2023006693A1 (tr) Bi̇r fpga tabanli pcie anahtar

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040603

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20090601

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20040603

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110121

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110919

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20111216

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20111216

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20141124

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20151124

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20151124

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20161124

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20161124

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20171124

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20201124

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20211122

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20221122

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20231122

Start annual number: 13

End annual number: 13

PC1801 Expiration of term

Termination date: 20241203

Termination category: Expiration of duration