JP7114286B2 - システム、電子機器および接続制御方法 - Google Patents
システム、電子機器および接続制御方法 Download PDFInfo
- Publication number
- JP7114286B2 JP7114286B2 JP2018046916A JP2018046916A JP7114286B2 JP 7114286 B2 JP7114286 B2 JP 7114286B2 JP 2018046916 A JP2018046916 A JP 2018046916A JP 2018046916 A JP2018046916 A JP 2018046916A JP 7114286 B2 JP7114286 B2 JP 7114286B2
- Authority
- JP
- Japan
- Prior art keywords
- receptacle
- connector
- state
- connection
- flipped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0042—Universal serial bus [USB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R29/00—Coupling parts for selective co-operation with a counterpart in different ways to establish different circuits, e.g. for voltage selection, for series-parallel selection, programmable connectors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Information Transfer Systems (AREA)
Description
Claims (14)
- 第1レセプタクルを有する第1機器と、
第2レセプタクルを有する第2機器と、
前記第1機器と前記第2機器とを接続し、一端において前記第1機器の前記第1レセプタクルと接続する第1コネクタと、他端において前記第2機器の前記第2レセプタクルと接続する第2コネクタとを有し、前記第1コネクタと前記第2コネクタとが点対称な形状であり、Normal-Normal状態、Flipped-Normal状態、Normal-Flipped状態、Flipped状態-Flipped状態を含む4つの接続状態が、前記第1レセプタクルと前記第1コネクタとの接続状態および前記第2レセプタクルと前記第2コネクタとの接続状態に対して適用可能であるケーブルと、
を具備し、
前記第2機器は、前記第2レセプタクルと前記第2コネクタとの接続状態がNormal状態またはFlipped状態のいずれであるかを判定し、当該判定された結果をステータス情報として前記第1機器へ前記ケーブルを介して送信する第2制御部を具備し、
前記第1機器は、
前記第1レセプタクルの複数の接続ピンに対する複数の信号線の割り当てを切り替えるスイッチと、
前記第1レセプタクルと前記第1コネクタとの接続状態がNormal状態またはFlipped状態のいずれであるかを判定し、当該判定された結果と前記ステータス情報とに基づいて前記4つの接続状態のうちの1つを決定して、前記スイッチを制御する第1制御部と、
を具備するシステム。 - 前記第2機器は、前記第2レセプタクルの複数の接続ピンに対して前記複数の信号線が固定的に割り当てられる請求項1に記載のシステム。
- 前記第2機器は、前記第2レセプタクルと前記第2コネクタとがNormal状態で接続された場合について定められる前記第2レセプタクルの前記複数の接続ピンに対する前記複数の信号線の割り当てが固定的に適用され、
前記第1機器の前記スイッチは、前記第1レセプタクルの前記複数の接続ピンに対する前記複数の信号線の接続パターンに関して、前記ケーブルがNormalの向きである場合に適用される第1パターンと、前記ケーブルがFlippedの向きである場合に適用される第2パターンとのうちの1つを適用し、
前記第1機器の前記第1制御部は、
前記第1レセプタクルと前記第1コネクタとの接続状態がNormal状態であって、前記第2レセプタクルと前記第2コネクタとの接続状態がNormal状態であることを前記ステータス情報が示す場合、前記第1パターンが適用されるように前記スイッチを制御し、
前記第1レセプタクルと前記第1コネクタとの接続状態がFlipped状態であって、前記第2レセプタクルと前記第2コネクタとの接続状態がNormal状態であることを前記ステータス情報が示す場合、前記第2パターンが適用されるように前記スイッチを制御し、
前記第1レセプタクルと前記第1コネクタとの接続状態がNormal状態であって、前記第2レセプタクルと前記第2コネクタとの接続状態がFlipped状態であることを前記ステータス情報が示す場合、前記第2パターンが適用されるように前記スイッチを制御し、
前記第1レセプタクルと前記第1コネクタとの接続状態がFlipped状態であって、前記第2レセプタクルと前記第2コネクタとの接続状態がFlipped状態であることを前記ステータス情報が示す場合、前記第1パターンが適用されるように前記スイッチを制御する、
請求項2に記載のシステム。 - 前記第2機器は、前記第2レセプタクルと前記第2コネクタとがFlipped状態で接続された場合について定められる前記第2レセプタクルの前記複数の接続ピンに対する前記複数の信号線の割り当てが固定的に適用され、
前記第1機器の前記スイッチは、前記第1レセプタクルの前記複数の接続ピンに対する前記複数の信号線の接続パターンに関して、前記ケーブルがNormalの向きである場合に適用される第1パターンと、前記ケーブルがFlippedの向きである場合に適用される第2パターンとのうちの1つを適用し、
前記第1機器の前記第1制御部は、
前記第1レセプタクルと前記第1コネクタとの接続状態がNormal状態であって、前記第2レセプタクルと前記第2コネクタとの接続状態がNormal状態であることを前記ステータス情報が示す場合、前記第2パターンが適用されるように前記スイッチを制御し、
前記第1レセプタクルと前記第1コネクタとの接続状態がFlipped状態であって、前記第2レセプタクルと前記第2コネクタとの接続状態がNormal状態であることを前記ステータス情報が示す場合、前記第1パターンが適用されるように前記スイッチを制御し、
前記第1レセプタクルと前記第1コネクタとの接続状態がNormal状態であって、前記第2レセプタクルと前記第2コネクタとの接続状態がFlipped状態であることを前記ステータス情報が示す場合、前記第1パターンが適用されるように前記スイッチを制御し、
前記第1レセプタクルと前記第1コネクタとの接続状態がFlipped状態であって、前記第2レセプタクルと前記第2コネクタとの接続状態がFlipped状態であることを前記ステータス情報が示す場合、前記第2パターンが適用されるように前記スイッチを制御する、
請求項2に記載のシステム。 - 前記ケーブルは、USB(universal serial bus) Type-C規格に準拠したケーブルである請求項1乃至4のいずれか1項に記載のシステム。
- 前記第1コネクタと前記第2コネクタとはプラグである請求項5に記載のシステム。
- 第1レセプタクルを有し、ケーブルを介して第2レセプタクルを有する外部機器と接続可能な電子機器であって、
前記ケーブルは、一端において前記第1レセプタクルと接続する第1コネクタと、他端において前記第2レセプタクルと接続する第2コネクタとを有し、前記第1コネクタと前記第2コネクタとが点対称な形状であり、Normal-Normal状態、Flipped-Normal状態、Normal-Flipped状態、Flipped状態-Flipped状態を含む4つの接続状態が、前記第1レセプタクルと前記第1コネクタとの接続状態および前記第2レセプタクルと前記第2コネクタとの接続状態に対して適用可能であり、
前記電子機器は、
前記第1レセプタクルの複数の接続ピンに対する複数の信号線の割り当てを切り替えるスイッチと、
前記第1レセプタクルと前記第1コネクタとの接続状態がNormal状態またはFlipped状態のいずれであるかを判定し、当該判定された結果と、前記外部機器から送信される前記第2レセプタクルと前記第2コネクタとの接続状態がNormal状態またはFlipped状態のいずれであるかを示すステータス情報とに基づいて前記4つの接続状態のうちの1つを決定して、前記スイッチを制御する制御部と、
を具備する電子機器。 - 前記外部機器は、前記第2レセプタクルと前記第2コネクタとがNormal状態で接続された場合について定められる前記第2レセプタクルの前記複数の接続ピンに対する前記複数の信号線の割り当てが固定的に適用され、
前記スイッチは、前記第1レセプタクルの前記複数の接続ピンに対する前記複数の信号線の接続パターンに関して、前記ケーブルがNormalの向きである場合に適用される第1パターンと、前記ケーブルがFlippedの向きである場合に適用される第2パターンとのうちの1つを適用し、
前記制御部は、
前記第1レセプタクルと前記第1コネクタとの接続状態がNormal状態であって、前記第2レセプタクルと前記第2コネクタとの接続状態がNormal状態であることを前記ステータス情報が示す場合、前記第1パターンが適用されるように前記スイッチを制御し、
前記第1レセプタクルと前記第1コネクタとの接続状態がFlipped状態であって、前記第2レセプタクルと前記第2コネクタとの接続状態がNormal状態であることを前記ステータス情報が示す場合、前記第2パターンが適用されるように前記スイッチを制御し、
前記第1レセプタクルと前記第1コネクタとの接続状態がNormal状態であって、前記第2レセプタクルと前記第2コネクタとの接続状態がFlipped状態であることを前記ステータス情報が示す場合、前記第2パターンが適用されるように前記スイッチを制御し、
前記第1レセプタクルと前記第1コネクタとの接続状態がFlipped状態であって、前記第2レセプタクルと前記第2コネクタとの接続状態がFlipped状態であることを前記ステータス情報が示す場合、前記第1パターンが適用されるように前記スイッチを制御する、
請求項7に記載の電子機器。 - 前記外部機器は、前記第2レセプタクルと前記第2コネクタとがFlipped状態で接続された場合について定められる前記第2レセプタクルの前記複数の接続ピンに対する前記複数の信号線の割り当てが固定的に適用され、
前記スイッチは、前記第1レセプタクルの前記複数の接続ピンに対する前記複数の信号線の接続パターンに関して、前記ケーブルがNormalの向きである場合に適用される第1パターンと、前記ケーブルがFlippedの向きである場合に適用される第2パターンとのうちの1つを適用し、
前記制御部は、
前記第1レセプタクルと前記第1コネクタとの接続状態がNormal状態であって、前記第2レセプタクルと前記第2コネクタとの接続状態がNormal状態であることを前記ステータス情報が示す場合、前記第2パターンが適用されるように前記スイッチを制御し、
前記第1レセプタクルと前記第1コネクタとの接続状態がFlipped状態であって、前記第2レセプタクルと前記第2コネクタとの接続状態がNormal状態であることを前記ステータス情報が示す場合、前記第1パターンが適用されるように前記スイッチを制御し、
前記第1レセプタクルと前記第1コネクタとの接続状態がNormal状態であって、前記第2レセプタクルと前記第2コネクタとの接続状態がFlipped状態であることを前記ステータス情報が示す場合、前記第1パターンが適用されるように前記スイッチを制御し、
前記第1レセプタクルと前記第1コネクタとの接続状態がFlipped状態であって、前記第2レセプタクルと前記第2コネクタとの接続状態がFlipped状態であることを前記ステータス情報が示す場合、前記第2パターンが適用されるように前記スイッチを制御する、
請求項7に記載の電子機器。 - 前記ケーブルは、USB(universal serial bus) Type-C規格に準拠したケーブルである請求項7乃至9のいずれか1項に記載の電子機器。
- 前記第1コネクタと前記第2コネクタとはプラグである請求項10に記載の電子機器。
- 第1レセプタクルを有する第1機器と、第2レセプタクルを有する第2機器とが、一端において前記第1レセプタクルと接続する第1コネクタと、他端において前記第2レセプタクルと接続する第2コネクタとを有し、前記第1コネクタと前記第2コネクタとが点対称な形状であり、Normal-Normal状態、Flipped-Normal状態、Normal-Flipped状態、Flipped状態-Flipped状態を含む4つの接続状態が、前記第1レセプタクルと前記第1コネクタとの接続状態および前記第2レセプタクルと前記第2コネクタとの接続状態に対して適用可能であるケーブルを介して接続されるシステムにおける接続制御方法であって、
前記第2機器において、前記第2レセプタクルと前記第2コネクタとの接続状態がNormal状態またはFlipped状態のいずれであるかを判定し、当該判定された結果をステータス情報として前記第1機器へ前記ケーブルを介して送信し、
前記第1機器において、
前記第1レセプタクルと前記第1コネクタとの接続状態がNormal状態またはFlipped状態のいずれであるかを判定し、
前記第2レセプタクルと前記第2コネクタとの接続状態がNormal状態またはFlipped状態のいずれであるかを示すステータス情報を前記第2機器から前記ケーブルを介して受信し、
前記第1レセプタクルと前記第1コネクタとの接続状態の判定結果と、前記受信された前記ステータス情報とに基づき、前記4つの接続状態のうちの1つを決定し、
前記接続状態の決定に基づき、前記第1レセプタクルの複数の接続ピンと複数の信号線との間に介在するスイッチによって、前記第1レセプタクルの前記複数の接続ピンに対する前記複数の信号線の割り当てを切り替える、
接続制御方法。 - 前記第2機器において、
前記第2レセプタクルと前記第2コネクタとがNormal状態で接続された場合について定められる前記第2レセプタクルの前記複数の接続ピンに対する前記複数の信号線の割り当てが固定的に適用され、
前記第1機器の前記スイッチは、前記第1レセプタクルの前記複数の接続ピンに対する前記複数の信号線の接続パターンに関して、前記ケーブルがNormalの向きである場合に適用される第1パターンと、前記ケーブルがFlippedの向きである場合に適用される第2パターンとのうちの1つを適用し、
前記第1機器において、
前記第1レセプタクルと前記第1コネクタとの接続状態がNormal状態であって、前記第2レセプタクルと前記第2コネクタとの接続状態がNormal状態であることを前記ステータス情報が示す場合、前記第1パターンが適用されるように前記スイッチを制御し、
前記第1レセプタクルと前記第1コネクタとの接続状態がFlipped状態であって、前記第2レセプタクルと前記第2コネクタとの接続状態がNormal状態であることを前記ステータス情報が示す場合、前記第2パターンが適用されるように前記スイッチを制御し、
前記第1レセプタクルと前記第1コネクタとの接続状態がNormal状態であって、前記第2レセプタクルと前記第2コネクタとの接続状態がFlipped状態であることを前記ステータス情報が示す場合、前記第2パターンが適用されるように前記スイッチを制御し、
前記第1レセプタクルと前記第1コネクタとの接続状態がFlipped状態であって、前記第2レセプタクルと前記第2コネクタとの接続状態がFlipped状態であることを前記ステータス情報が示す場合、前記第1パターンが適用されるように前記スイッチを制御する、
請求項12に記載の接続制御方法。 - 前記第2機器において、
前記第2レセプタクルと前記第2コネクタとがFlipped状態で接続された場合について定められる前記第2レセプタクルの前記複数の接続ピンに対する前記複数の信号線の割り当てが固定的に適用され、
前記第1機器の前記スイッチは、前記第1レセプタクルの前記複数の接続ピンに対する前記複数の信号線の接続パターンに関して、前記ケーブルがNormalの向きである場合に適用される第1パターンと、前記ケーブルがFlippedの向きである場合に適用される第2パターンとのうちの1つを適用し、
前記第1機器において、
前記第1レセプタクルと前記第1コネクタとの接続状態がNormal状態であって、前記第2レセプタクルと前記第2コネクタとの接続状態がNormal状態であることを前記ステータス情報が示す場合、前記第2パターンが適用されるように前記スイッチを制御し、
前記第1レセプタクルと前記第1コネクタとの接続状態がFlipped状態であって、前記第2レセプタクルと前記第2コネクタとの接続状態がNormal状態であることを前記ステータス情報が示す場合、前記第1パターンが適用されるように前記スイッチを制御し、
前記第1レセプタクルと前記第1コネクタとの接続状態がNormal状態であって、前記第2レセプタクルと前記第2コネクタとの接続状態がFlipped状態であることを前記ステータス情報が示す場合、前記第1パターンが適用されるように前記スイッチを制御し、
前記第1レセプタクルと前記第1コネクタとの接続状態がFlipped状態であって、前記第2レセプタクルと前記第2コネクタとの接続状態がFlipped状態であることを前記ステータス情報が示す場合、前記第2パターンが適用されるように前記スイッチを制御する、
請求項12に記載の接続制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018046916A JP7114286B2 (ja) | 2018-03-14 | 2018-03-14 | システム、電子機器および接続制御方法 |
US16/143,056 US10430362B1 (en) | 2018-03-14 | 2018-09-26 | System, electronic device, and connection control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018046916A JP7114286B2 (ja) | 2018-03-14 | 2018-03-14 | システム、電子機器および接続制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019159921A JP2019159921A (ja) | 2019-09-19 |
JP7114286B2 true JP7114286B2 (ja) | 2022-08-08 |
Family
ID=67905656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018046916A Active JP7114286B2 (ja) | 2018-03-14 | 2018-03-14 | システム、電子機器および接続制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10430362B1 (ja) |
JP (1) | JP7114286B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10855069B2 (en) * | 2018-04-17 | 2020-12-01 | Texas Instruments Incorporated | USB type-C/PD controller having integrated VBUS to CC short protection |
TWI689821B (zh) * | 2018-12-24 | 2020-04-01 | 瑞昱半導體股份有限公司 | Usb轉接電路 |
US11688981B2 (en) * | 2019-03-06 | 2023-06-27 | Nxp B.V. | Redriver to autonomously detect cable orientation |
US11921653B2 (en) * | 2022-05-31 | 2024-03-05 | Western Digital Technologies, Inc. | Data storage device and method for lane detection and configuration |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015076101A (ja) | 2013-10-10 | 2015-04-20 | ノキア コーポレイション | コネクタ・インターフェース・ピンのマッピング |
JP2017518564A (ja) | 2014-05-19 | 2017-07-06 | マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated | スイッチレスusb cコネクタハブ |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002116853A (ja) | 2000-10-05 | 2002-04-19 | Tdk Corp | Usb搭載電子機器及びそれに用いるusbケーブル |
JP2009176543A (ja) | 2008-01-24 | 2009-08-06 | Hitachi Software Eng Co Ltd | 両面usbコネクタ及び両面usbアダプタ |
TWI560551B (en) * | 2015-12-03 | 2016-12-01 | Realtek Semiconductor Corp | Universal serial bus converting circuit and related method |
-
2018
- 2018-03-14 JP JP2018046916A patent/JP7114286B2/ja active Active
- 2018-09-26 US US16/143,056 patent/US10430362B1/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015076101A (ja) | 2013-10-10 | 2015-04-20 | ノキア コーポレイション | コネクタ・インターフェース・ピンのマッピング |
JP2017518564A (ja) | 2014-05-19 | 2017-07-06 | マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated | スイッチレスusb cコネクタハブ |
Also Published As
Publication number | Publication date |
---|---|
US20190286597A1 (en) | 2019-09-19 |
US10430362B1 (en) | 2019-10-01 |
JP2019159921A (ja) | 2019-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7114286B2 (ja) | システム、電子機器および接続制御方法 | |
CN109286764B (zh) | 具有usb type-c接口的电视机 | |
US9361249B2 (en) | Communication apparatus, communication system and adapter | |
CN107111588B (zh) | 经由USB端口使用PCIe协议的数据传输 | |
US9934176B2 (en) | Transceiver multiplexing over USB type-C interconnects | |
KR100755971B1 (ko) | 듀얼 인터페이스 방식으로 동작하는 단일 포트 유에스비장치 | |
JP2011166720A (ja) | 複数バージョンのusbと互換性があるマザーボード及び関連方法 | |
CN107391419B (zh) | 支持多主机的通用序列汇流排集线设备及车用主机 | |
KR101347016B1 (ko) | 인터페이스 장치 및 배선 기판 | |
JP2013541742A (ja) | 動的マルチリンク編集パーティション分割システム及び方法 | |
KR101569071B1 (ko) | Pci 익스프레스 신호 전송 장치 및 이를 적용한 화상형성장치 | |
KR20190036165A (ko) | Usb 타입 c 인터페이스를 이용한 멀티 디바이스 간의 통신 방법 및 이를 구현한 전자 장치 | |
CN107506322B (zh) | 实现USB设备检测的Type-C适配器、通道控制方法 | |
US10623590B2 (en) | Imaging apparatus, method for controlling the same, and imaging system | |
TWI714243B (zh) | Usb積體電路 | |
CN108737673B (zh) | 网络电话设备、外部连接卡以及网络电话设备的通讯方法 | |
JP5771927B2 (ja) | 通信装置、通信ユニット、通信システム、通信方法およびプログラム | |
KR102018666B1 (ko) | Usb 디바이스가 연결될 수 있는 전자장치 및 그 제어방법 | |
US10712793B2 (en) | External device, electronic device and electronic system | |
CN101030911B (zh) | 信息处理装置 | |
CN111478714A (zh) | 一种电子装置及其信号传输方法 | |
US11983130B2 (en) | Multi-image output system and USB hub thereof | |
TW201915726A (zh) | 實現USB設備檢測的Type-C轉接器、通道控制方法 | |
JP2019159922A (ja) | 電子機器および制御システム | |
US11636060B2 (en) | USB connector device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20181207 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211019 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220610 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220727 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7114286 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |